JPH029160A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH029160A JPH029160A JP63158174A JP15817488A JPH029160A JP H029160 A JPH029160 A JP H029160A JP 63158174 A JP63158174 A JP 63158174A JP 15817488 A JP15817488 A JP 15817488A JP H029160 A JPH029160 A JP H029160A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- electrodes
- value
- ratio
- processed groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置に係シ、特に半導体集積回路内など
に使用される高精度の分割抵抗比を有する抵抗に関する
。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device, and particularly to a resistor having a highly accurate dividing resistance ratio used in a semiconductor integrated circuit.
（従来技術）
直列制御型定電圧回路は常に一定の出力電圧を得るため
に用いられ、−例として第４図に示した構成のものが用
いられている。この回路はトランジスタＴｒ１． Ｔｒ
２．ツェナーダイオードＤｚ及び抵抗Ｒ１，Ｒ２を組込
んで構成されておシ、入力端子Ａ、Ｂ間に入力電圧ＶＩ
Ｎが印加されると、トランジスタＴｒ２の順方向ペース
−エミッタ間の電圧Ｖｓｗと、ツェナーダイオードＤｚ
の逆方向ドロップ電圧Ｖｚとの和が０点に現われる。そ
してＤ点での出力電圧’Ｙｏｕｔは０点での電圧と抵抗
Ｒ１，Ｒ２の比とによって決定され、Ｖｏｕｔ ＝ （
Ｖｚ −１−ＶＢ璽）・抗Ｒ１とＲ２の比というのは出
力電圧Ｖｏｕｔを決定する重要因子である。(Prior Art) A series control type constant voltage circuit is used to always obtain a constant output voltage, and as an example, one having the configuration shown in FIG. 4 is used. This circuit consists of transistors Tr1. Tr
2. It is constructed by incorporating a Zener diode Dz and resistors R1 and R2, and the input voltage VI is applied between input terminals A and B.
When N is applied, the voltage Vsw between the forward pace and the emitter of the transistor Tr2 and the Zener diode Dz
The sum of Vz and reverse drop voltage Vz appears at the 0 point. The output voltage 'Yout at point D is determined by the voltage at point 0 and the ratio of resistors R1 and R2, and Vout = (
Vz -1-VB) The ratio of resistors R1 and R2 is an important factor in determining the output voltage Vout.
従って、抵抗Ｒ１，Ｒ２をトリミングすることによって
分割抵抗比Ｒ１／Ｒ２を所定の値に合せ込むことが一般
的に行なわれる。Therefore, it is common practice to adjust the divided resistance ratio R1/R2 to a predetermined value by trimming the resistors R1 and R2.
第５図（ａ）は第４図に記載の抵抗Ｒ１側にトリミング
抵抗Ｒ：を設けた一例である。トリミングを行う事で抵
抗値は増加する。従って、例えばトリミングを行う前の
出力電圧が±２ｖばらつく出力電圧を１０ｖ±０．５Ｖ
以内に設定する場合、出力電圧のばらつきの最大値が１
０．５Ｖを上回らない様にＲ１゜几；、Ｒ２を設計し、
出力電圧を測定しながらＲ１をトリミングし所定の出力
電圧に設定していく。この場合出力電圧の初期値は８．
５±２ｖである。一方、第４図（ｂ）は、Ｒ１は一定値
としてＲｔ、側にトリミング抵抗Ｒ；を設けた例で、出
力電圧の初期値は１１．５±２ｖに設定し、Ｒ二をトリ
ミングする事で所定の出力電圧を得る。第４図（Ｃ）は
Ｒ１，Ｒ２側方にトリミング抵抗を設けたもので、出力
電圧の初期値は１０±２■となる様設計し、初期値が目
標値以下の時はＲ：を又目標値以上の時は几；をトリミ
ングする。FIG. 5(a) is an example in which a trimming resistor R: is provided on the resistor R1 side shown in FIG. The resistance value increases by trimming. Therefore, for example, if the output voltage before trimming fluctuates by ±2V,
When setting within 1, the maximum value of output voltage variation is 1
Design R1° and R2 so that they do not exceed 0.5V,
While measuring the output voltage, R1 is trimmed and set to a predetermined output voltage. In this case, the initial value of the output voltage is 8.
It is 5±2v. On the other hand, Fig. 4(b) shows an example in which R1 is set to a constant value and a trimming resistor R is provided on the Rt side.The initial value of the output voltage is set to 11.5±2v, and R2 is trimmed. to obtain the specified output voltage. Figure 4 (C) shows a device with trimming resistors provided on the sides of R1 and R2, designed so that the initial value of the output voltage is 10±2■, and when the initial value is less than the target value, R: is When the value exceeds the target value, trim the value.
トリミングの手段としては、抵抗層にファンクシヲナル
レーザトリミング又はファンクシ薗ナルサンドブラスト
トリミングによシ抵抗層に加工溝を入れて抵抗値の微調
整を行うのが主流である。The mainstream trimming method is to finely adjust the resistance value by cutting grooves in the resistance layer by functional laser trimming or functional sandblast trimming.
第６図（ａ）、（ｂ）はトリミング抵抗層（１）にトリ
ミングをほどこした状態を示したものである。抵抗層（
１）にトリミングによりて加工溝（３）を形成し、電極
（２）と（２′）間の電気力線の向きを変えていく事で
所定の抵抗値に設定する事が出来る。FIGS. 6(a) and 6(b) show a state in which the trimming resistance layer (1) has been trimmed. Resistance layer (
A predetermined resistance value can be set by forming a processed groove (3) in 1) by trimming and changing the direction of the lines of electric force between the electrodes (2) and (2').
（発明が解決しようとする課題）
しかしながら、前記のように抵抗Ｒ１，Ｒ２の抵抗比を
正確に定めるためには、抵抗Ｒ１，Ｒ，を形成する他に
微調整用抵抗Ｒ：またはＲ；を余分に形成する必要があ
ったため、抵抗領域の占有面積の増加になシ、半導体チ
ップ内の集積化のさまたげになるという欠点があった。(Problem to be Solved by the Invention) However, in order to accurately determine the resistance ratio of the resistors R1 and R2 as described above, in addition to forming the resistors R1 and R, a fine adjustment resistor R: or R; Since it is necessary to form an extra resistor region, there is a drawback that the area occupied by the resistor region increases and integration within the semiconductor chip is hindered.
本発明の目的は実質的面積を低減できて、抵抗比の設定
の精度がよい抵抗層を備えた半導体装置を提供するとこ
ろにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device having a resistive layer whose area can be reduced substantially and whose resistance ratio can be set accurately.
（課題を解決するための手段）
本発明では、基板上で離間して配置されている第１およ
び第２の電極間にトリミングが可能な抵抗層が配置され
ておシ、そしてこの抵抗層の中間には第３の電極が接続
されている。そして前記抵抗層に第１電極から第２電極
の向きまたは第２電極から第１！極の向きに加工溝を設
けて第１−第３電極間の抵抗値と第２−第３電極間の抵
抗値との比率を決定する。(Means for Solving the Problems) In the present invention, a resistive layer that can be trimmed is disposed between first and second electrodes that are spaced apart on a substrate, and the resistive layer is A third electrode is connected in the middle. Then, the direction from the first electrode to the second electrode or from the second electrode to the first! Machining grooves are provided in the direction of the poles to determine the ratio between the resistance value between the first and third electrodes and the resistance value between the second and third electrodes.
（作用）
以上のように第１．第２電極間の抵抗層の一部に第３の
電極を配置した構成にすると、前記抵抗層に加工溝を入
れることによって分割抵抗比率の増加と減少が可能であ
り、容易に行なうことができる。そして、前記抵抗層に
直接トリミングを施こすため、微調整用の抵抗を他に設
ける必要がなくなる。(Effect) As mentioned above, the first. If the third electrode is arranged in a part of the resistance layer between the second electrodes, it is possible to increase or decrease the dividing resistance ratio by cutting grooves in the resistance layer, and this can be easily done. . Since the resistor layer is directly trimmed, there is no need to provide another resistor for fine adjustment.
（実施例）
第１図は本発明の一実施例を示す抵抗層および電極の平
面図であシ、この図における電極（１４）。(Example) FIG. 1 is a plan view of a resistance layer and an electrode showing an example of the present invention, and an electrode (14) in this figure.
（１２）、 （１３）はそれぞれ第４図におけるＣ、
Ｄ、 Ｉｌ：ｉの電極に対応したものである。また第４
図に示す抵抗Ｒ，，Ｒ２は本実施例では連続した形状の
抵抗層（１１）で表わされており、その断面図を同図（
１１）に示す。抵抗層（１１）は第１図（１１）に示す
ように、シリコン基板（１６）上にシリコン酸化膜（１
５）を介して形成されておシ、ポリシリコン層をバター
ニングシテ連続した形状に形成され、電極（１４）に接
続された凸部を有する。(12) and (13) are C in Figure 4, respectively.
D, Il:corresponds to the i electrode. Also the fourth
The resistors R, , R2 shown in the figure are represented by a continuous resistance layer (11) in this embodiment, and a cross-sectional view of the resistor layer (11) is shown in the figure (
11). As shown in FIG. 1 (11), the resistance layer (11) is a silicon oxide film (11) formed on a silicon substrate (16).
5) is formed by patterning the polysilicon layer into a continuous shape, and has a convex portion connected to the electrode (14).
そして電極（１２）、 （１４）間の抵抗Ｒ０と電極（
１３） 。And the resistance R0 between the electrodes (12) and (14) and the electrode (
13).
（１４）間の抵抗Ｒ２の比を調整するための加工溝（３
）は抵抗層（１１）の凸部に７アンクシ冒ナルレーザー
トリミング法または７アンクシ１ナルサンドブラストト
リミング法によシ形成されたものである。(14) Machining groove (3) for adjusting the ratio of resistance R2 between
) is formed on the convex portion of the resistive layer (11) by a 7-angle laser trimming method or a 7-angle sandblast trimming method.
第１図（１）の抵抗層（１１）において、加工溝（３）
形成前の抵抗比の初期値はＲ１／Ｒ，：１である。一方
、長さω分だけ加工溝（３）を形成した場合、本実施例
の実測値で約Ｒ１／Ｒ２＝ １．６まで変化している。In the resistance layer (11) in Fig. 1 (1), the processed groove (3)
The initial value of the resistance ratio before formation is R1/R, :1. On the other hand, when the processed groove (3) is formed by the length ω, the actual measured value of this example changes to about R1/R2=1.6.
また、加工溝の形成を電極１３から１２の向きで第１図
（１）と同等にω分野りた場合はＲ１／Ｒ２＝１からＲ
１／Ｒ，＝ ０．６１で変化している。そして、前記加
工溝の長さωを変化させることによシ、Ｒ１／Ｒ２の値
を調整することができる。以上の様に本発明は１つのト
リミング可能な抵抗により分割抵抗比率Ｒ，／Ｒ，の増
加と減少が可能になっている。In addition, if the processing groove is formed in the direction of electrodes 13 to 12 in the ω field in the same manner as in Fig. 1 (1), then R1/R2 = 1 to R
It changes by 1/R, = 0.61. By changing the length ω of the machined groove, the value of R1/R2 can be adjusted. As described above, in the present invention, it is possible to increase and decrease the dividing resistance ratio R, /R, using one trimmable resistor.
第２図および第３図は本発明の他の実施例を示すもので
ある。第２図における抵抗層（１１）は前記第１の実施
例よシも凸部の幅が広くなっておシ抵抗幅ωに対し６ω
である。また、加工溝は５ω分形成されている。このよ
うに凸部の幅を６ωにした場合、分割抵抗比Ｒ１／Ｒ２
は、加工溝（３）の形成前は実測値で０．２であシ長さ
５ωの加工溝を形成した時には４にであった。よって加
工溝の長さを変化させることによυ分割抵抗比Ｒ，／Ｒ
２は０．２〜４の範囲で設定することができる。FIGS. 2 and 3 show other embodiments of the invention. In the resistance layer (11) in FIG. 2, the width of the convex portion is wider than in the first embodiment, and the resistance width ω is 6ω.
It is. Further, the processed groove is formed by 5ω. When the width of the convex portion is set to 6ω in this way, the dividing resistance ratio R1/R2
The measured value was 0.2 before forming the processed groove (3), and was 4 when the processed groove with a length of 5ω was formed. Therefore, by changing the length of the machined groove, the υ division resistance ratio R, /R
2 can be set in the range of 0.2 to 4.
また第３図のように抵抗層（１１）の凸部を長くするこ
とにより加工溝（３）の長さに対する分割抵抗比の変動
は小さくなシ、よシ分割抵抗比の設定においては微調整
が可能になる。In addition, as shown in Figure 3, by lengthening the convex portion of the resistance layer (11), the variation in the dividing resistance ratio with respect to the length of the processed groove (3) is small. becomes possible.
本実施例においては抵抗層（１１）に凸部を設けそこに
第３の電極を接続しているが、凸部を設けずに第３の電
極を抵抗層（１１）に接続したものであってもよい。In this example, a convex portion is provided on the resistance layer (11) and the third electrode is connected thereto, but it is possible to connect the third electrode to the resistive layer (11) without providing a convex portion. You can.
以上詳述したように本発明では、半導体装置内の出力を
決定するために用いられ、相互に所定の抵抗比をもつこ
とが要求される少なくとも２つの抵抗において、実質的
面積を低減できてその抵抗の比を精度よく設定すること
ができる。As detailed above, the present invention can reduce the substantial area of at least two resistors that are used to determine the output in a semiconductor device and are required to have a predetermined resistance ratio to each other. The resistance ratio can be set accurately.
第１図（１）は本発明の一実施例を示す抵抗層および電
極の平面図、同図（１１）はそのＡ−Ａ’線に沿う断面
図、第２図は本発明の第２の実施例を示す抵抗層および
電極の平面図、第３図は本発明の第３の実施例を示す抵
抗層および電極の平面図、第４図は一般的な直列制御量
定電圧回路を示す回路図、第５図は直列制御型定電圧回
路内における従来の抵抗の配置を示す回路図、第６図は
抵抗層に加工溝を形成した状態を示す平面図である。
１．１１・・・抵抗層
２、２’、 １２．１３．１４・・・電極３・・・加工
溝
１５・・・シリコン酸化膜
１６・・・シリコン基板
代理人 弁理士 則 近 憲 借
問 竹 花 喜久男
第 ３ 図
（１１〕
第 １ 図
第 ４ 図
第 ２ 図
（θ）
（ｂ） （ｃ）
第 ５ 目
１ 千ら↑Ａ１
（Ｊ））
第
図FIG. 1 (1) is a plan view of a resistance layer and an electrode showing one embodiment of the present invention, FIG. 1 (11) is a cross-sectional view taken along the line A-A', and FIG. FIG. 3 is a plan view of a resistance layer and electrodes showing a third embodiment of the present invention, and FIG. 4 is a circuit showing a general series controlled variable constant voltage circuit. 5 is a circuit diagram showing the arrangement of conventional resistors in a series controlled constant voltage circuit, and FIG. 6 is a plan view showing a state in which processed grooves are formed in the resistance layer. 1.11...Resistance layer 2, 2', 12.13.14...Electrode 3...Processed groove 15...Silicon oxide film 16...Silicon substrate agent Patent attorney Nori Chika Borrowed bamboo Hana Kikuo Fig. 3 (11) Fig. 1 Fig. 4 Fig. 2 (θ) (b) (c) Fig. 5 1 1000 ↑ A1 (J)) Fig.
Claims (1)
された第１および第２の電極と、前記第１−第２電極間
に配置され抵抗値のトリミングによる加工溝が形成され
ている抵抗層と、前記第１，第２の電極と離間して配置
され前記抵抗層に接続されている第３の電極とを具備し
たことを特徴とする半導体装置。A substrate including a semiconductor element, first and second electrodes spaced apart from each other on the substrate, and a groove formed by trimming a resistance value between the first and second electrodes. A semiconductor device comprising: a resistive layer; and a third electrode spaced apart from the first and second electrodes and connected to the resistive layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158174A JPH029160A (en) | 1988-06-28 | 1988-06-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158174A JPH029160A (en) | 1988-06-28 | 1988-06-28 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH029160A true JPH029160A (en) | 1990-01-12 |
Family
ID=15665892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63158174A Pending JPH029160A (en) | 1988-06-28 | 1988-06-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH029160A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835965A (en) * | 1981-08-28 | 1983-03-02 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPS59208867A (en) * | 1983-05-13 | 1984-11-27 | Sanken Electric Co Ltd | How to form resistors in integrated circuits |
-
1988
- 1988-06-28 JP JP63158174A patent/JPH029160A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835965A (en) * | 1981-08-28 | 1983-03-02 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPS59208867A (en) * | 1983-05-13 | 1984-11-27 | Sanken Electric Co Ltd | How to form resistors in integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0285016B1 (en) | Hall effect device | |
| TWI588639B (en) | Voltage dividing circuit | |
| EP0450910B1 (en) | Temperature compensation circuit for hall effect element | |
| KR900006963B1 (en) | Low-Cost Digital-to-Analog Converter with High-Precision Feedback Resistor and Output Amplifier | |
| US4424461A (en) | Semiconductor integrated circuit providing temperature compensation | |
| US5023693A (en) | Transistor with current sensing function | |
| CN100429776C (en) | Trimming impedance element, semiconductor device and trimming method | |
| JPH029160A (en) | Semiconductor device | |
| US7443178B2 (en) | Circuit arrangement of the temperature compensation of a measuring resistor structure | |
| JPH0669745A (en) | Integrated voltage divider | |
| US8299579B2 (en) | Method for generating a signal representative of the current delivered to a load by a power device and relative power device | |
| JPS6245703B2 (en) | ||
| JPH0251281B2 (en) | ||
| KR0148689B1 (en) | Voltage regulator | |
| JPH0239563A (en) | Variable resistor element | |
| JP3664907B2 (en) | Power transistor | |
| JPH0582083B2 (en) | ||
| JPH08159899A (en) | Semiconductor sensor | |
| JP2639599B2 (en) | Semiconductor integrated circuit device | |
| JPH0738141B2 (en) | Voltage-stabilized integrated circuit device | |
| JPH03257986A (en) | Electronic circuit device | |
| JPH02148801A (en) | 3-terminal type thick film resistor and trimming method therefor | |
| JPH09189746A (en) | Semiconductor integrated circuit and its accelerated deterioration test method | |
| JPS59208867A (en) | How to form resistors in integrated circuits | |
| JPH0669730A (en) | Current amplification ratio compensation circuit |