JPH02303074A

JPH02303074A - ホトカプラ装置

Info

Publication number: JPH02303074A
Application number: JP1123611A
Authority: JP
Inventors: Yoshiaki Aizawa; 吉昭相沢
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-05-17
Filing date: 1989-05-17
Publication date: 1990-12-17
Anticipated expiration: 2010-06-21
Also published as: KR900019378A; EP0398246B1; EP0398246A2; JPH0758804B2; DE69025491T2; EP0398246A3; KR940009252B1; US5013926A; DE69025491D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明はホトカプラ装置に関するもので、特に出力接
点の開閉時間を短縮したホトカプラ装置に関する。

（従来の技術）従来より、入力信号で駆動される発光ダイオードの光信
号を、光結合によつて光起電力ダイオードアレイで電気
信号に変換し、この電気信号によって金属酸化膜半導体
電解効果トランジスタ（以下、ＭＯＳＦＥＴと記す）を
駆動させて接点信号を得るようにしたホトカプラ装置が
使用されている。そして、従来のホトカプラ装置は、例
えば次のように構成されている。

第５図は米国特許出願節４，２２７．０９８号のホトカ
プラを示したものであり、入力端子１１ａ及びｆｉｂ間
に接続された発光ダイオード１２と光起電力ダイオード
アレイとしてのフォトダイオードアレイ１３との間で光
結合がなされる。そして、このフォトダイオードアレイ
１３の両端は、ゲート絶縁型の出力用ＭＯＳＦＥＴ１４
のゲートと、基板及びソースに接続されている。また、
出力端子１５ａ及び１５ｂは、ＭＯＳＦＥＴ１４のドレ
インと、基板及びソースに接続されている。更に、フォ
トダイオードアレイ１３には、抵抗性インピーダンスを
有する抵抗器１６が並列に接続された構成となっている
。

このような構成のホトがブラに於いては、ホトカプラの
オン時にフォトダイオードアレイ１３によって出力用Ｍ
ＯＳＦＥＴ１４のゲートと基板間の静主容量に蓄積され
た電荷を、オフ時に放電させる動作を、抵抗器１６が行
っている。この抵抗器１６が存在しないと、出力用ＭＯ
ＳＦＥＴ１４のゲートと基板間の静電容量に蓄積された
電荷は、フォトダイオードアレイ１３を通って放電され
る。このため、その放電スピードが非常に遅くなり、発
光ダイオード１２を流れる入力電流を切ってから、出力
用ＭＯＳＦＥＴ１４がオフ状態に復帰するまでの時間Ｔ
ｏｆｆが、非常に長くなるもめであった。

しかしながら、発光ダイオード１２に電流を流し、出力
用ＭＯＳＦＥＴ１４をオン状態に使用とするときには、
この抵抗器（抵抗性インピーダンス）　１６の存在は、
フォトダイオードアレイ１３が発生した電流をバイパス
するという点から好ましいものではない。入力端子１１
ａ及びｌｌｂから発光ダイオード１２へ入力電流を流し
てから、出力用ＭＯ８ＦＥＴ１４がオン状態に変化する
までの時間Ｔ。ｎを短縮すると共に、出力用ＭＯ８ＦＥ
Ｔ１４をオン状態に変化させるために必要な最低の入力
電流、すなわち感動電流Ｉ　　を小さくするために、抵
　ｎ抗器１６の値を大きくする必要々（ある。

一方、前記Ｔ　　　を短縮するためには、抵抗ｆｆ器（抵抗性インピーダンス）１６の値を小さく設定する
必要があり、前述した出力用ＭＯＳＦＥＴ１４のＴ　　
　（１）とＴ　　　とは、トレードオｏｎ　　　ｏｎ　
　　　ｏｆｆフの関係となっている。したがって、Ｔ　　と　ｎ ”ｏｆｆとの両方の特性を向上させ、且つ出力用ＭＯＳ
ＦＥＴ１４の接点開閉時間の短縮、すなわち高速動作を
実現することができないという聞届があった。

そこで、この出力用ＭＯＳＦＥＴ１４の接点開閉時間の
短縮を実現させるために、米国特許出願第４．３９０，
７９０号、特開昭５７−１０７６３３号公報、ヨーロッ
パ特許明細書第００４８１４６号に記載されたもので、
第６図に示されるホトカプラが使用されている。

すなわち、入力端子１１ａ及びｌｌｂ間に接続された発
光ダイオード１２と第１のフォトダイオードアレイ１７
との間で光結合がなされる。この第１のフォトダイオー
ドアレイ１７の両端は、ゲート絶縁型の出力用ＭＯＳＦ
ＥＴ１４のゲートと、基板及びソースに接続されている
。そして、出力端子１５ａ及び１５ｂは、出力用ＭＯＳ
ＦＥＴ１４のドレインと、基板及びソースに接続されて
いる。また、この第１のフォトダイオードアレイ１７の
両端には、ノーマリオン型の駆動用トランジスタ（ＦＥ
Ｔ）１ｇのドレイン及びソースが接続されており、更に
この駆動用トランジスタ１８のゲートとソース間には、
発光ダイオード１２と光結合する図示極性の第２のフォ
トダイオードアレイ１９が接続された構成となっている
。

このような構成のホトカプラに於いて、駆動用トランジ
スタ１８のゲートと基板間容量は、出力用ＭＯＳＦＥＴ
１４のゲートと基板間容量と比較して小さいものである
。したがって、第２のフォトダイオードアレイ１９に要
する光電流は、第１のフォトダイオードアレイ１７より
少なくてよい。このため、第２のフォトダイオードアレ
イ１９では、ダイオード１個当たりの面積を縮小するこ
とができ、それ故、第１のフォトダイオードアレイ１７
のダイオード面積を拡大することがマき、効率を最適化
することができる。

しかしながら、第２のフォトダイオードアレイ１９は、
駆動用トランジスタ１８の駆動用としてのみ必要とされ
る。しかも、これによってフォトダイオードアレイの数
が増えるため、回路のコストアップにつながるという問
題が生じるものであった。

このような問題を解決するべく特開昭６３−９９６１６
号公報に記載されたホトカプラが、更に開発されている
。すなわち、第７図に示すように、入力端子１１ａ及び
ｕｂ間に接続された発光ダイオード１２とフォトダイオ
ードアレイ１３との間で光結合がなされる。このフォト
ダイオードアレイ１３の一端はゲート絶縁型の出力用Ｍ
ＯＳＦＥＴ１４のゲートと、他端は抵抗性インピーダン
スを有する抵抗器２０を介して出力用ＭＯＳＦＥＴ１４
の基板及びソースに接続されて・いる。そして、出力端
子１５ａ及び１５ｂは、出力用ＭＯＳＦＥＴ１４のドレ
インと、基板及びソースに接続されている。また、この
出力用ＭＯ５ＦＥＴ１４のゲートと、基板及びソース間
には、ノーマリオン型の駆動用トランジスタ（ＦＥＴ）
１６のドレインとソースが接続されており、この駆動用
トランジスタ１８のゲートはフォトダイオードアレイ１
３と一抵抗器２０の間に接続された構成となっている。

これによれば、フォトダイオードアレイ１３と直列的に
接続された抵抗器（インピーダンス素子）２０を、電流
が流れることによって生じる抵抗器２゜の両端の電位差
によって、駆動用トランジスタ１８を駆動することによ
り、前述の問題点を解決しようとしている。すなわち、
この回路に於いて、出力用ＭＯ５ＦＥＴ１４のゲートと
基板間に印加される電圧は、フォトダイオードアレイ１
３両端の電圧から、抵抗器２０の両端に生じるもので駆
動用トランジスタ１８を駆動するために最低限必要な電
圧を引いた値となる。したがって、駆動用トランジスタ
１８を駆動するためにのみ第２のフォトダイオードアレ
イを使用している第６図の回路と比較すると、次のよう
になる。

第７図の従来例の回路のフォトダイオードアレイのダイ
オードの総数が、第６図の従来例の回路のフォトダイオ
ードアレイのダイオードの総数（第１のフォトダイオー
ドアレイ１７のダイオード数と、第２のフォトダイオー
ドアレイ１９のダイオード数の和）と、同じであった場
合、第７図の回路の方が出力用ＭＯ８ＦＥＴ１４のゲー
トと基板間の印加電圧が高くなる。このため、駆動する
のに必要なゲート基板間電圧である高いＶ　　を有しｈたＭＯＳＦＥＴも駆動可能である。そして、前述したよ
うに、駆動用トランジスタ１８のゲートと基板間容量は
、出力用ＭＯＳＦＥＴ１４のゲートと基板間容量と比較
して小さいものである。

（発明が解決しようとする課題）しかしながら、このような構成のホトカプラでは、１つ
のフォトダイオードアレイが駆動用トランジスタエ８及
び出力用ＭＯＳＦＥＴ１４の各ゲートと基板間の容量へ
の補充を行うため、フォトダイオードアレイ１３を構成
するそれぞれ全てのダイオードが大きな光電流を供給で
きなければならない。すなわち、出力用ＭＯ８ＦＥＴ１
４と駆動用トランジスタ１８を駆動するフォトダイオー
ドアレイ１３が別れていないため、本来、大電流を必要
としない駆動用トランジスタ１８を駆動するためのフォ
トダイオードアレイを小さく作成することができない。

よって、フォトダイオードアレイ１３の面積は大きくし
なければならなくなり、故にスペースが大きくなるとい
う問題が生じてくる。

加えて、インピーダンス素子として抵抗器（抵抗性イン
ピーダンス）２０を使用したことにより、出力用ＭＯＳ
ＦＥＴ１４のゲートと基板間への充電電流が大きいとき
に抵抗性インピーダンスによって十分電流が制限される
。これによって、前述したＴ　　の短縮化が制限されて
しまう。

　ｎこれを防止するため、インピーダンス素子として、第７
図の抵抗器２０に代えて、例えば第８図に示すような抵
抗器２１とフォトダイオードではないダイオードアレイ
２２との並列回路を接続したものが考えられる。この場
合、オンオフに関する大きな電流は、ダイオードアレイ
２２をバイパス手段として使用することが考えられる。

しかしながら、駆動用トランジスタ１８を駆動するため
には、少なくともダイオード３〜６個分の電圧降下によ
る電圧を要する。したがって、バイパス用のダイオード
アレイ２２の面積を必要とするうえ、スペース効率及び
特性は更に悪化し、延いては回路のコストアップにつな
がるという聞届が生じるものであった。

この発明は前記のような点に鑑みてなされたもので、出
力用ＭＯＳＦＥＴのオン／オフ状態の特性を改善し、コ
ストアップすること無く出力接点の時間を短縮化するこ
とのできるホトカプラ装置を提供することを目的とする
。

［発明の構成］（課題を解決するための手段）すなわちこの発明は、入力信号により発光する発光素子
と、この発光素子からの光信号を受光して光起電力を発
生する第・１の光起電力ダイオードアレイと、一端がこ
の第１の光起電力ダイオードアレイの一端に直列に接続
された整流素子と、ゲートが前記整流素子の他端に、基
板が前記第１の光起電力ダイオードアレイの他端にそれ
ぞれ接続された出力用ＭＯＳＦＥＴと、前記整流素子の
両端間に接続されたもので、前記発光素子がらの光信号
を受光して光起電力を発生する第２の光起電力ダイオー
ドアレイとインピーダンス素子から成る直列回路と、制
御電極が前記第２の光起電力アレイと前記インピーダン
ス素子の接続点に、通電電極の一端と他端が前記出力用
ＭＯＳＦＥＴのゲートと基板に接続されたノーマリオン
型の駆動用トランジスタとを具備することを特徴とする
。

（作　用）この発明のホトカプラ装置にあっては、第１の光起電力
ダイオードアレイと整流素子から成る直列回路の両端が
出力用ＭＯＳＦＥＴのゲートと基板に接続されており、
第２の光起電力ダイオードアレイとインピーダンス素子
から成る直列回路の両端が前記整流素子の両端間に接続
されると共に、制御電極が前記第２の光起電力ダイオー
ドアレイと前記インピーダンス素子の接続点に、且つ通
電電極の一端と他端が前記出力用ＭＯ５ＦＥＴのゲート
と基板に接続されたノーマリオン型の駆動用トランジス
タを備えた構成となっている。前記整流素子は、前記第
１の光起電力ダイオードアレイによって発生する光電流
の向きに対して順方向となるように接続されている。

これによれば、出力用ＭＯＳＦＥＴのゲート基板間容量
への充７１ｉ電流が大きい場合は、前記整流素子が順バ
イアスされ、前記光電流の大部分は整流素子を通って前
記出力用ＭＯＳＦＥＴのゲート基板間容量へ流入するた
め、インピーダンス素子による電流制限を受けることは
ない。

出力用ＭＯ８ＦＥＴのゲート基板間容量への充電が進ん
で充電電流が減少すると、整流素子は逆バイアスされ、
第１及び第２の光起電力ダイオードアレイは直列接続さ
れた１つの光起電力ダイオードアレイとして働き、出力
用ＭＯＳＦＥＴのゲート基板間電圧は、第１及び第２の
光起電力ダイオードアレイの発生電圧の和から、インピ
ーダンス素子の両端間に生じるもので駆動用トランジス
タの駆動に要する最低電圧を減じた電圧となって、前記
第１の光起電力ダイオードアレイ両端間の発生電圧より
も高い電圧を出力用ＭＯＳＦＥＴのゲート基板間に印加
することができる。加えて、駆動用トランジスタは、イ
ンピーダンス素子の両端間に生じる電圧によって駆動さ
れ、オンとオフの中間状態に保持されるため、出力用Ｍ
ＯＳＦＥＴのゲート基板間に充電された電荷の放電は起
こらない。

更に、第１及び第２の光起電力ダイオードアレイが光起
電力の発生を停止すると、出力用ＭＯ９ＦＥＴのゲート
基板間に充電された電荷は、インピーダンス素子を通っ
て放電し、ソース・ドレイン間はオン状態に移行し、出
力用ＭＯ８ＦＥＴのゲート基板間容量に充電されていた
電荷が速やかに放電される。

（実施例）以下、図面を参照してこの発明の詳細な説明する。尚、
この実施例に於いて、前述の従来例と同じ部分には同一
の参照番号を付して、その説明を省略する。

第１図はこの発明の一実施例に従ったホトカプラ装置の
回路構成図を示すもので、発光回路として入力端子ｆｌ
ａ及びｌｌｂ間に発光ダイオード１２が接続されている
。そして、この発光ダイオード１２と光結合するべく受
光回路側に於いて、第１の光起電力ダイオードアレイと
してのフォトダイオードアレイ２３の一端が、図示極性
のダイオード２４を介してゲート絶縁型の出力用ＭＯＳ
ＦＥＴ１４のゲートと、また第１のフォトダイオードア
レイ２３の他端が前記出力用ＭＯＳＦＥＴ１４の基板及
びソースに接続されている。尚、前記ダイオード２４は
、フォトダイオードではなく、通常整流用として使用す
るダイオードである。出力用ＭＯＳＦＥＴ１４のドレイ
ンと、基板及びソースには、出力端子１５ａ及び１５ｂ
が接続されている。

更に、この出力用ＭＯＳＦＥＴ１４のゲートと、基板及
びソース間（以下、ゲート・ソース間と記す）には、ノ
ーマリオン型の駆動用トランジスタ（ＦＥＴ）１８のソ
ースとドレインが接続されてぃる。この駆動用トランジ
スタ１８のゲートは、前記発光ダイオード１２と光結合
するべく第２の光起電力ダイオードアレイとしてのフォ
トダイオードアレイ２５を介して、第１のフォトダイオ
ードアレイ２３の一端に接続されている。すなわち、第
１のフォトダイオードアレイ２３と第２のフォトダイオ
ードアレイ２５は、直列に接続されている。また、駆動
用トランジスタ１８のゲートとソース間には、インピー
ダンス素子としての抵抗ｒＡ２Ｇが接続されている。

ここで、ダイオード２４は、第１のフォトダイオードア
レイ２３によって発生する光電流の向きに対して順方向
となり、！ｆ！２のフォトダイオードアレイ２５によっ
て発生する光電流の向きに対しては逆方向となるように
接続されている。したがって、出力用ＭＯ８ＦＥＴ１４
のゲート・ソース間への充電電流が大きい場合は、順バ
イアス状態となる。

よって、第１のフォトダイオードアレイ２３が発生する
光電流の大部分は、ダイオード２４を通って出力用ＭＯ
ＳＦＥＴ１４のゲート・ソース間容量へ流入し、第２の
フォトダイオードアレイ２５及び抵抗、Ｓ２６による電
流制限を受けなり。

また、出力用ＭＯ５ＦＥＴ１４のゲート・ソース間への
充電が進み、充電電流が減少すると、ダイオード２４は
逆バイアス状態となり、第１のフォトダイオードアレイ
２３と第２のフォトダイオードアレイ２５は、直列接続
された１つのフォトダイオードアレイとして動作し、出
力用ＭＯＳＦＥＴ１４のゲート・ソース間に印加される
電圧を上昇させるようになっている。

次に、第２図（ａ）〜（ｅ）のタイミングチャートを参
照して、同実施例の動作を説明する。ここで、第２図（
ａ）は発光ダイオード１２の電流、同図（ｂ）は第１図
に示される電流１１、Ｉ２及びＩ３、同図（ｃ）は出力
用ＭＯＳＦＥＴ１４のゲート・ソース間に蓄積した電荷
と駆動用トランジスタ１８のゲートとソース間（以下、
ゲート・ソース間と記す）に蓄積した電荷、同図（ｄ）
は駆動用トランジスタ１８のスイッチング状態、同図（
ｅ）は出力用ＭＯＳＦＥＴ１４のスイッチング状態の経
時変化を、それぞれ表したタイミングチャートである。

先ず、時刻１１に於いて、入力端子１１ａ、　　ｌｌｂ
間に、図示されない入力回路から電流を流すことによっ
て、発光ダイオード１２が発光する（第２図（ａ）参照
）。すると、この発光ダイオード１２から発せられた光
は、発光ダイオード１２と光結合される第１のフォトダ
イオードアレイ２３及び第２のフォトダイオードアレイ
２５に入射される。これによって、第１及び第２のフォ
トダイオードアレイ２３及び２５が、光起電力を発生す
る。

このとき、直列に接続された第１及び第２のフォトダイ
オードアレイ２３及び２５の両端から供給される電流１
１は、最初、抵抗器２Ｂを通って出力用ＭＯＳＦＥＴ１
４のゲート・ソース間の容量への充電電流Ｉ２と、オン
状態にあるノーマリオン型の駆動用トランジスタ１８の
ソース・ドレイン間を流れる電流１３となる。初め（時
刻ｔｌ）、電流Ｉ、の値は非常に大きいため（第２図（
ｂ）参照）、抵抗器２Ｂの両端には大きな電位差が生じ
、駆動用トランジスタ１８のゲート・ソース間がバイア
スされ、この駆動用トラン、ジスタ１８は第２図（ｄ）
に示されるようにオフ状態になる。この状態では、第１
及び第２のフォトダイオードアレイ２３及び２５が供給
する電流Ｉ１１すなわちＩ３は、出力用ＭＯ５ＦＥＴ１
４のゲート・ソース間の容量への充電電流のみとなる。

また、このとき、ダイオード２４は、順方向にバイアス
される。したがって、第１のフォトダイオードアレイ２
３の供給する電流の少なくとも一部は、第２のフォトダ
イオードアレイ２５から抵抗器２６を通ることなく、ダ
イオード２４をバイパスとして通る。これは、全体の電
流量が大きいほどバイパスされる電流量の比率も大きく
なり、出力用ＭＯＳＦＥＴ１４のゲート・ソース間の容
量への充電電流のほとんどが抵抗器２６を通らなくなる
ため、抵抗器２Ｂの電流制限を受けずに極めて高率良く
充電が行なわれる。したがって、第２図（ｅ）に示され
るように、出力用ＭＯＳＦＥＴ１４のドレイン・ソース
間が、オン状態に移行する。

更に、第２図（Ｃ）に示されるように、出力用ＭＯＳＦ
ＥＴ１４のゲート・ソース間容量への充電が充分進むと
（時刻ｔ２）、電流１１は減少してゆき、抵抗器２６の
両端の電位差も減少してゆく。

したがって、駆動用トランジスタ１８のゲート中ソース
間のバイアス電圧が減少する。このとき、ダイオード２
４は逆方向にバイアスされるので、ｋｊ４１のフォトダ
イオードアレイ２３が供給する電流は、ダイオード２４
を全く通らない。すなわち、第１のフォトダイオードア
レイ２３から供給される電流は、全て第２のフォトダイ
オードアレイ２５、抵抗器２Ｂを介して流れる（時刻ｔ
　１　＝　ｔ　２の領域Ｉ）。

時刻ｔ２以降、駆動用トランジスタ１８がオン状態に移
行するに伴い、再びこの駆動用トランジスタ１８のソー
ス・ドレイン間に電流が流れ始め、電流！、が増加する
（時刻ｔ３）。この間、電流ｌｌは、全て第１のフォト
ダイオードアレイ２３から第２のフォトダイオードアレ
イ２５、抵抗器２Ｂを介して流れるので、この抵抗器２
Ｂの両端の電圧差、すなわち駆動用トランジスタ１８の
ゲート・ソース間バイアス電圧は、ある値以下には下が
らない。

、したがって、駆動用トランジスタ１８のソース・ドレ
イン電流■３を制限する。つまり、駆動用トランジスタ
１８のソース・ドレイン電流Ｉ３の増加（時刻ｔ２〜）
は、ソース争ドレイン間をオフさせる方向に働く。この
ため、前記ソース・ドレイン電流１３は、０己制限的と
なり、駆動用トランジスタ１８のソース・ドレイン間は
、完全なオン状態となることはない（第２図（ｄ）参照
）。したがって、発光ダイオード１２からの光によって
第１及び第２のフォトダイオードアレイ２３及び２５が
光起電力を発生している限り（すなわち、入力端子１１
ａ、　　ｌｌｂ間に電流を供給している限り）、駆動用
トランジスタ１８のソース・ドレイン間を流れる電流は
、第１及び第２のフォトダイオードアレイ２３及び２５
から供給される電流のみである。このため、出力用ＭＯ
８ＦＥＴ１４のドレイン・ソース間に蓄積された電荷の
放電はなされず、出力用ＭＯ８ＦＥＴ１４のドレイン・
ソース間のオン状態は保持される（時刻ｔ３〜ｔ４〜ｔ
５）。この時刻ｔ２〜ｔ５間は、領域■とされる。

次に、時刻ｔ５に於いて、入力端子１１ａ、　　ｌｌｂ
への電流の供給を停止すると、発光ダイオード１２が発
光を停止する。このため、第１及び第２のフォトダイオ
ードアレイ２３及び２５は、光起電力の発生を停止する
。したがって、第２図（Ｃ）に示されるように、電流１
１が消失し、駆動用トランジスタ１８のゲート中ソース
間はバイアス電圧が０になる（同図（ｄ）参照）。よっ
て、この駆動用トランジスタ１８のゲート・ソース間に
蓄積された電荷は、抵抗器２６を通って放電され、駆動
用トランジスタ！８は、完全なオン状態に移行する（同
図（ｄ）参照）。

そして、駆動用トランジスタ１８が完全なオン状態にな
ると、出力用ＭＯＳＦＥＴ１４のゲート・ソース間は短
絡された状態となるため、蓄積された電荷は速やかに放
電される。したがって、出力用ＭＯＳＦＥＴ１４のドレ
イン・ソース間は、同図（ｅ）に示されるように、オフ
状態になる（時刻ｔ５以降の領域■）。

このような構成のホトカプラ装置によれば、出力用ＭＯ
ＳＦＥＴ１４のゲート、・ソース間容量への充電電流が
大きい場合、第１のフォトダイオードアレイ２３で発生
された光電流のほとんどが、ダイオード２４を通って出
力用ＭＯ８ＦＥＴ１４のゲート・ソース間容量へ流れ込
むため、第１のフォトダイオードアレイ２５及びインピ
ーダンス素子としてノ抵抗ｒＡ２６（ｔ、出力用ＭＯＳ
ＦＥＴ１４のゲート・ソース間への充電電流にほとんど
影響を与えることはない。

また、第１のフォトダイオードアレイ２３で発生した光
電流の残りは、第２のフォトダイオードアレイ２５によ
って電圧が上昇された後、一部は駆動用トランジスタ１
８のゲートに流れ込んでこれを駆動し、残りは抵抗器２
Ｂを介して出力用ＭＯ８Ｆ　Ｅ　Ｔ　１４のゲート・ソ
ース間への充電電流の一部になる。前記第２のフォトダ
イオードアレイ２５は、小電流で作動する駆動用トラン
ジスタ１８の駆動が主目的であるため、大電流の供給は
必要としない。

更に、出力用ＭＯＳＦＥＴ１４のゲートパソース間への
充電が完了に近づき充電電流が少なくなった場合は、ダ
イオード２４が逆バイアスされ、第１及び第２のフォト
ダイオードアレイ２３及び２５が１つの直列接続された
フォトダイオードアレイとして働き、出力用ＭＯＳＦＥ
Ｔ１４のゲート・ソース間へ印加電圧を増加させる。こ
の場合、充電電流は減少しているので、１つにされたフ
ォトダイオードアレイは少ない電流を供給すればよい。

故に、第２のフォトダイオードアレイ２５は、大電流を
必要としないため、その面積を小さくすることができ、
且つ第１のフォトダイオードアレイ２３と直列接続され
て出力用ＭＯＳＦＥＴ１４のゲート・ソース間に印加さ
れる電圧を上昇させることもできる。したがって、回路
構成上に無駄のないものとなり、各構成素子の最適化を
も行うことができるため、そのスペース効率、特性の改
善を図ることができる。

第３図は、この発明の第２の実施例を示すもので、説明
の重複を避けるため、前述の従来例及び第１の実施例と
異なる構成及び動作についてのみ説明する。

すなわち、発光ダイオード１２と光結合するべく受光回
路側に於いて、第１の光起電力ダイオードアレイとして
のフォトダイオードアレイ２３′　の一端が、ゲート絶
縁型の出力用ＭＯＳＦＥＴ１４のゲートと、また第１の
フォトダイオードアレイ２３′の他端が図示極性のダイ
オード２７を介して出力用ＭＯ５ＦＥＴ１４の基板及び
ソースと接続している。

尚、前記ダイオード２７は、フォトダイオードではなく
、通常整流用として使用するダイオードである。

また、出力用ＭＯＳＦＥＴ１４のゲート・ソース間に、
そのドレインとソースが接続されているノーマリオン型
の駆動用トランジスタ（ＦＥＴ）１８’ゲートは、前記
発光ダイオード１２と光結合するべく第２の光起電力ダ
イオードアレイとしてのフォトダイオードアレイ２５′
　を介して、第１のフォトダイオードアレイ２３′の他
端に接続されている。すなわち、第１のフォトダイオー
ドアレイ２３′　と第２のフォトダイオードアレイ２５
′　は、直列に接続されている。また、駆動用トランジ
スタ１ｇ’のゲートとソース間には、インピーダンス素
子としての抵抗器２８が接続されている。

この第２の実施例は、前述した第１の実施例が駆動用ト
ランジスタ１８が正のゲートバイアスで駆動するのに対
し、負のゲートバイアスで駆動する駆動用トランジスタ
１８’を使用している。このため、第１図に対して、第
３図では、第２のフォトダイオードアレイ２５′が第１
のフォトダイオードアレイ２３′の負側に接続されてい
る。これに伴って、ダイオード２７も負側に接続されて
いる。すなわち、第２の実施例では、これらの点が第１
の実施例と異なっているが、その他の回路構成、及び動
作原理、動作状態は前述の第１の実施例の場合と全く同
じであるため、その説明を省略する。

更に、第４図は、この発明の第３の実施例を示した回路
構成図である。同実施例は、前述の第１及び第２の実施
例とは回路構成が異なるのみで、動作原理、動作状態に
ついては前述の第１及び第２の実施例と同様である。し
たがって、説明の重複を避けるため、第１及び第２の実
施例と回路構成の異なる部分のみ説明する。

すなわち、この第３の実施例は、前述の第１の実施例の
出力用ＭＯ９ＦＥＴ１４を２つ並列接続し、出力端子を
３つ設けたものである。第１の光起電力ダイオードアレ
イとしてのフォトダイオードアレイ２３の一端が、図示
極性のダイオード２４を介してゲート絶縁型の第１及び
第２の出力用ＭＯＳＦＥＴ２９及び３０のゲートと、ま
た第１のフォトダイオードアレイ２３の他端が第１及び
第２の出力用ＭＯＳＦＥＴ２９及び３０の基板及びソー
スに接続されている。そして、これらの出力用ＭＯＳＦ
ＥＴ２９及び３０のドレインと、基板及びソースには、
それぞれ出力端子１５ｃＳ１５ｄ及び１５ｅが接続され
ている。

このような構成のホトカプラ装置に於いても、回路構成
上で無駄なく、各構成素子の最適化をも行うことができ
るため、そのスペース効率、特性の改善を図ることがで
きる。

尚、この発明は、前述の実施例に限定されるものではな
く、その要旨を逸脱しない範囲に於いて種々の変形実施
が可能なことは勿論である。

〔発明の効果］以上のようにこの発明によれば、第２の光起電力ダイオ
ードアレイは常時大電流を必要としなくてよいため、そ
の面積を小さくして作成することができ、第１の光起電
力ダイオードアレイと直列接続されて出力用ＭＯ５ＦＥ
Ｔのゲートとソース及び基板間に印加する電圧を上昇さ
せることができるので、出力用ＭＯＳＦＥＴのオン／オ
フ状態の特性を改善し、コストアップすること無く出力
接点の時間を短縮化することができる。

【図面の簡単な説明】

第１図はこの発明に従ったホトカプラ装置の第１の実施
例の回路構成図、第２図はこの発明の第１の実施例の動
作を説明するタイミングチャート、第３図はこの発明の
第２の実施例の回路構成図、第４図はこの発明の第３の
実施例の回路構成図、第５図乃至第８図は何れも従来の
ホトカプラ装置の構成例を示す回路構成図である。１２・・・発光ダイオード、１４・・・出力用ＭＯＳＦ
ＥＴ、１８・・・駆動用トランジスタ、２３・・・第１
のフォトダイオードアレイ、２４・・・ダイオード、２
５・・・第２のフォトダイオードアレイ、２６・・・抵
抗器（インピーダンス素子）。出願人代理人　弁理士　鈴江武彦第１図１３図第４図第５図第６図

Claims

【特許請求の範囲】

（１）入力信号により発光する発光素子と、この発光素
子からの光信号を受光して光起電力を発生する第１の光
起電力ダイオードアレイと、一端がこの第１の光起電力
ダイオードアレイの一端に直列に接続された整流素子と
、ゲートが前記整流素子の他端に、基板が前記第１の光起
電力ダイオードアレイの他端にそれぞれ接続された出力
用ＭＯＳＦＥＴと、前記整流素子の両端間に接続されたもので、前記発光素
子からの光信号を受光して光起電力を発生する第２の光
起電力ダイオードアレイとインピーダンス素子から成る
直列回路と、制御電極が前記第２の光起電力アレイと前記インピーダ
ンス素子の接続点に、通電電極の一端と他端が前記出力
用ＭＯＳＦＥＴのゲートと基板に接続されたノーマリオ
ン型の駆動用トランジスタを具備することを特徴とする
ホトカプラ装置。
（２）前記第１の光起電力ダイオードアレイは前記一端
を正側、他端を負側とし、前記整流素子はその一端をア
ノード、他端をカソードとする請求項１に記載のホトカ
プラ装置。
（３）前記出力用ＭＯＳＦＥＴの基板はソースを含む請
求項２に記載のホトカプラ装置。
（４）前記ノーマリオン型の駆動用トランジスタは静電
誘導型トランジスタである請求項３に記載のホトカプラ
装置。
（５）前記駆動用トランジスタはディプレッションモー
ドの電解効果型トランジスタである請求項３に記載のホ
トカプラ装置。
（６）前記インピーダンス素子は抵抗器である請求項３
、４または５に記載のホトカプラ装置。
（７）前記インピーダンス素子は、能動素子と抵抗器と
の直列回路である請求項３、４、５または６に記載のホ
トカプラ装置。
（８）前記インピーダンス素子は、能動素子と抵抗器と
の並列回路である請求項３、４、５または６に記載のホ
トカプラ装置。
（９）前記能動素子はダイオードを有する請求項７に記
載のホトカプラ装置。
（１０）前記能動素子はダイオードを有する請求項８に
記載のホトカプラ装置。
（１１）入力信号により発光する発光素子と、この発光
素子からの光信号を受光して光起電力を発生する第１の
光起電力ダイオードアレイと、一端がこの第１の光起電
力ダイオードアレイの一端に直列に接続された整流素子
と、ゲートが前記第１の光起電力ダイオードアレイの他端に
、基板が前記整流素子の他端にそれぞれ接続された出力
用ＭＯＳＦＥＴと、前記整流素子の両端間に接続されたもので、前記発光素
子からの光信号を受光して光起電力を発生する第２の光
起電力ダイオードアレイとインピーダンス素子から成る
直列回路と、制御電極が前記第２の光起電力アレイと前記インピーダ
ンス素子の接続点に、通電電極の一端と他端が前記出力
用ＭＯＳＦＥＴのゲートと基板に接続されたノーマリオ
ン型の駆動用トランジスタとを具備することを特徴とするホトカプラ装置。
（１２）前記第１の光起電力ダイオードアレイは前記一
端を負側、他端を正側とし、前記整流素子はその一端を
カソード、他端をアノードとする請求項１１に記載のホ
トカプラ装置。
（１３）前記出力用ＭＯＳＦＥＴの基板はソースを含む
請求項１２に記載のホトカプラ装置。
（１４）前記ノーマリオン型の駆動用トランジスタは静
電誘導型トランジスタである請求項１３に記載のホトカ
プラ装置。
（１５）前記駆動用トランジスタはディプレッションモ
ードの電解効果型トランジスタである請求項１３に記載
のホトカプラ装置。
（１６）前記インピーダンス素子は抵抗器である請求項
１３、１４または１５に記載のホトカプラ装置。
（１７）前記インピーダンス素子は、能動素子と抵抗器
との直列回路である請求項１３、１４、１５または１６
に記載のホトカプラ装置。
（１８）前記インピーダンス素子は、能動素子と抵抗器
との、並列回路である請求項１３、１４、１５または１
６に記載のホトカプラ装置。
（１９）前記能動素子はダイオードを有する請求項１７
に記載のホトカプラ装置。
（２０）前記能動素子はダイオードを有する請求項１８
に記載のホトカプラ装置。