JPH01166148A - メモリアクセス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 実行中のプログラムがデータの領域を誤ってアクセスす
るのを防止するための主記憶キーと呼ばれる保’ｓｎ能
を有したメモリアクセス装置に関し、主記憶キー情報を
格納するための専用のハードウェアを持つことなく、簡
単な構成で、簡単な制御ができることを目的とし、 アクセス装置と、このアクセス装置によってアクセスさ
れる主メモリ装置からなるシステムにおいて、主メモリ
装置内にキー情報を格納するためのキー情報格納領域を
設定するための容量レジスタ手段と、この容量レジスタ
手段が示す主メモリ装置内のキー情報格納領域から読み
出したキー情報と前記アクセスＨＥからのアクセスアド
レスに付されたキー情報とが一致するか判定する判定手
段と、この判定手段での判定結果に基づいてアクセス装
置からの主メモリ装置へのアクセスを許可するゲート手
段とを設けて構成づ−る。

［産業上の利用分野］ 本発明はＣＰＵと、このＣＰＵによってアクセスされる
主記憶メモリ装置とで構成されるシステムにおけるメモ
リアクはス′装置に関し、更に詳しくは、実行中のプロ
グラムが他のプログラムやデータの領域を誤ってアクセ
スするのを防止するための主記憶キーと呼ばれる保護機
能を有したメ［リアクセス装置に関する。

主メモリ装置をアクセスするメモリアクセス装置は、主
記憶キーを備えているのが言過である。

主メモリを例えば２にバイト又は４にバイトといったあ
る固定長のブロックに分割し、そのブロックごとに１つ
づつ主記憶キーと呼ばれる情報格納エリアを設定し、主
メモリへのアクセスは、アドレスされたブロックの主記
憶キーの情報によって、アクセスが可能かどうか判断す
るようになっている。

［従来の技術］ 第７図は、従来のこのような主記憶キーを持つ保護機能
を有したメモリ装置の構成概念図である。

図において、１はＣＰＵ、２はＣＰ、Ｕｌによってアク
セスされる主メモリ装置、２０は主メモリ装置２の保ｒ
１機能を達成させるための主記憶キー格納メモリで主メ
モリ装置２とは別のハードウェア内に設けられており、
例えばＲＡＭが用いられている。ＣＩ）　Ｌｌ　１は主
メモリ装置２をアクセスするに先立って、主記憶キー格
納メモリ２０に格納されている主記憶キーを読み出し、
アドレスに付されているキーと比較し、一致する場合、
主メモリ装置２をアクセスする。

［発明が解決しようとする問題点］ このような構成の従来のメモリ装置は、主記憶キーを格
納するための格納メモリが、主メモリ装置とは別のハー
ドウェアで構成されており、それ故に構成が複雑な上に
アクセスのたあの制御が複雑になるという問題があった
。

本発明はこのような点に鑑みてなされたものであって、
主記憶キーの情報を専用のハードウェアを持つことなく
、主メモリ装置内に格納できるようにすることによって
、簡単な構成と簡単な制御で、保護機能を有したメモリ
アクセス装置を提供することを目的とする。

［問題点を解決するための手段］ 第１図は本発明の原理ブロック図である。図において、
１はアクセス装置、２はアクセス装置１によってアクセ
スされる主メモリ装置、３０は主メモリ装置２内に設け
られ主記憶キー情報が格納されたキー情報格納領域、４
はキー情報格納領域を設定するための容量レジスタ手段
、５は容量レジスタ手段３が示すキー情報格納領域から
続出したキー情報とアクセス装置１からのアクセスアド
レスに付されたキー情報とが一致するか判定する判定手
段、６は判定手段５での判定結果に基づいてアクセス装
￥ｉ１からの主メモリ装置２へのアクセスを許可するゲ
ート手段である。

［作用］ キー情報格納領域３にはこれまで別のハードウェア内に
格納されていた主記憶キー情報が格納されており、主記
憶キー情報の読み込み又は古き込みは、主メモリ装置２
へのアクセスと同様に行う。

主メモリ装置２へのアクセスは、キー情報格納領域３０
から読み出されたキー情報とアドレスに付されたキー情
報が一致する時、ゲート手段６を介して行う。このよう
な動作シーケンスをとることにより、キー情報格納領域
３０を主メモリ装置２内に含めてハードを共通化ザるこ
とができる。

［実施例１ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明装置の一例を示す要部の構成ブロック図
である。ここで主メモリ装置２を制御するメモリコント
ロールユニット（Ｍｌ）内にキーバッファを設けたもの
を例示する。主メモリ装置２において、２０は通常のプ
ログラム領域であり、３０はこのプログラム領域４域２
０とは別に設定されたハードウェア用ｉ￥ｉ賊で、キー
情報格納領域となっている。このような領域の設定は通
常プログラム領域２０の上限を示す上限容はレジスタ３
１に、例えば主メモリ装置２の物理的容量からキー情報
格納に必要な容はを減じた敗（ＳＬＲ）を設定すること
によって実現される。従って、プログラム領域２０は主
メモリ装Ｗ！１２の、物理的容量はキー情報格納領域３
０の分だ【ノ少なくなる。

キー情報格納領域３０へのアドレスは、主メモリ装置２
にアクセスするアドレスに対応し、ＳＬＲ＋ＮＸＢで求
められる。但し、ＳＬＲは通常プログラム領域２０の上
限アドレスであり、Ｎはアクセスアドレスに、対応した
ブロックの香り、例えば２にバイトブロックならＯ〜２
に−１までのアドレスの時は、Ｎ＝Ｏ１２Ｋから４に−
１まではＮ−１というようになる。又、Ｂは１つのブロ
ック当りに必要なキー情報のバイト数である。

１１はキーレジスタで、アクセス時において、プログラ
ムに設定されたアクセスキー情報が格納される。１２は
キーバッフ１で、キー情報領域のいくつかのブロック分
のキー情報をコピーして持つており、アクセス装置１か
らのアドレスとデータとの組合せによってキー情報が１
４られるようになっている。

尚、このキーバッファ１２内にアクセスに対応するブロ
ックのキー情報がない場合は、次のいくつかのブロック
のキー情報がキー情報格納領域３０から読み出され、コ
ピーされる。

判定手段５はキーバッファ１２から読み出されたキー情
報と、キーレジスタ１１に格納されているキー情報とを
比較し、２つのキー情報が一致する場合、ゲート手段６
を開とし、アクセス装置１から主メモリ装置２へのアク
セスを許可する。

このような実施例によれば、キー情報格納領域３０から
のキー情報の読み出し回数は、キーバッファ１２の容量
にもよるが、非常に少なくすることができ、処理時間を
増大することはない。

第３図は第２図装置の更に詳しい措成ブロック図であり
、第４図は第３図装置の動作の概略を示すフローチャー
トである。

アクセスアドレスの上位部はタグ情報として用いられて
おり、タグバッファ１３からはアクセスアドレスの中間
部のアドレスによりタグの巾のデータが読み出される。

比較器１４はタグ情報とタグバッファ１３から読み出さ
れたデータとを比較することによってキーデータの有効
性を判定する〈ステップ１）。即らこれが右動であれば
、キーバッファ１２にアクセスアドレスに対応するキー
情報が存在すると判断し、無効であれば４ニーバツフア
１２内に対応するキー情報が存在していないと判断する
。

比較器１４によってキーバッファ１２にアクセスアドレ
スに対応するキー情報が存在すると判断された場合は、
選択回路１５はキーバッファ１２からのキー情報を選択
し、これを比較器５の一方に出力する（ステップ２）。

比較器５はキーレジスタ１１に格納されているキー情報
と、選択回路１５を介して出力されるキーバッファ１２
からのキー情報とを比較することによってプロテクショ
ンのチエツクを行い（ステップ３）、一致していればデ
ータアクセスを許可し、不一致であればプロテクション
例外とする。

ステップ１において、無効と判定された場合（キーバッ
ファ１２内に対応するキー情報が存在していない場合）
、主メモリ装＠２のキー情報格納領域３０のキーアドレ
スを計尊しくステップ４）、そこからのキー情報を読み
出ずくステップ５）。

この場合、選択回路１５はキーバッファ１２をバイパス
して読み出されたキー情報を選択し、比較器５の一方に
与え、比較器５はこのキー情報と、キーレジスタ１１か
らのキー情報とを比較し、プロテクションチエツクを行
う〈ステップ３）。又、比較器１４の出ツノは主メモリ
装置２のキー情報格納領域３０からのキー情報送出を指
示し、これによって、キーバッファ１２のキー情報を更
新しておくくステップ６）。

以上のような動作によりキーバッファ１２内にアクヒス
アドレスに対応するキー情報が存在する場合と、存在し
ない場合の動作がスムーズに行える。

第５図は本発明の他の実施例を示す構成プロツり図であ
り、第６図は第５図装置の動作の概略を示すフローチャ
ートである。ここでは、キー情報をトランスレーション
・ルックア丈イド・バッファ（ＴＬＢと略す）１６の一
部に登録するように構成したものである。ＴＬＢ１６は
仮想アドレスを絶対アドレスに変換する時、その変換情
報を保持するバッファで、論理アドレス、変換情報、変
１央後アクセスアドレス（絶対アドレス）、キー情報が
格納されている。

この実施例装置による主要な動作は第６図フローチャー
トから明らかなように、アドレス変換を実行するステッ
プ４が入る以外は第４図のｂのと略同様である。

尚、第５図において、比較器１７は変換情報の有効性を
判断している。

［発明の効果］ 以上詳細に説明したように、本発明によれば、主メモリ
装置２内にキー情報格納領域を設定することができるも
ので、専用のキー情報格納用のメモリやその周辺装置が
不要となり、簡単な構成と簡単な制御で、主記憶キーと
称される保護ｍ能を実現できる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例の構成ブロック図、第３図は
第２図装置の更に詳細な構成を示すブロック図、 第４図は第３図装置の動作の概略を示ずフローチャート
、 第５図は本発明の他の実施例の構成ブロック図、第６図
は第５図装置の動作の概略を示すフローチャート、 第７図は従来装置の構成概念図である。 第１図及び第２図において、 １はアクセス装置、 ２は主メモリ装置、 ３は容量レジスタ、 ５は判定手段、 ６はゲート手段、 ３０はキー情報格納領域である。 本発明の原理ブロック図 第１　図

Claims (1)

1. 【特許請求の範囲】 アクセス装置（１）と、 このアクセス装置（１）によつてアクセスされる主メモ
   リ装置（２）からなるシステムにおいて、主メモリ装置
   （２）内にキー情報を格納するためのキー情報格納領域
   （３０）を設定するための容量レジスタ手段（３）と、 この容量レジスタ手段（３）が示す主メモリ装置（２）
   内のキー情報格納領域から読み出したキー情報と前記ア
   クセス装置（１）からのアクセスアドレスに付されたキ
   ー情報とが一致するか判定する判定手段（５）と、 この判定手段（５）での判定結果に基づいてアクセス装
   置（１）からの主メモリ装置（２）へのアクセスを許可
   するゲート手段（６）とを設けたことを特徴とするメモ
   リアクセス装置。