JPH099000A - Ｃｃｄ駆動方式及び方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＣＤの基本解像度の複数分の１の解像度で
ＣＣＤより画像データを読み出す場合に、高速処理及び
高画質の双方を満足できるようにする。 【構成】 例えば基本解像度の１／Ｎの解像度で読出す
場合、リセットパルスφRSTの１周期にＣＣＤ駆動パル
スφCCDをＮ個出力することにより、Ｎ画素分のデータ
を合成する。そして、このＮ個のＣＣＤ駆動パルスφCC
Dのうち、最初のパルスのハイレベルに対応するクラン
プ期間をｔ１、最後のパルスのローレベルに対応するサ
ンプリング期間をｔ２、残りをｔ３とした時、前記ＣＣ
Ｄ駆動パルスのＣＣＤへの印加をt３／（t１＋t２）＜
Ｎ−１の関係を満たすように設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像読み取り装置に用
いられるＣＣＤ（電荷転送素子）の駆動方式に関し、特
にＣＣＤの基本解像度（＝光学的解像度）より低い解像
度での画像読み取り時におけるＣＣＤ駆動方式に関す
る。

【０００２】

【従来の技術】デジタル複写機やプリンタなどのデジタ
ル画像形成装置、および光磁気ディスク等のファイル媒
体にデジタル画像情報を蓄積する画像情報ファイル装置
などにおいては、一般にＣＣＤによるラインイメージセ
ンサを用いて、例えば４００ｄｐｉ以上といった高解像
度で原稿画像を読み取るようになっている。

【０００３】ところで、上記装置において多少画像の品
質を低下させても、より大量の画像データを高速にメモ
リに記憶させようとする用途も多く、その場合にはその
ＣＣＤが持つ基本解像度つまり光学的解像度よりも低い
解像度で読み取ることになる。

【０００４】この場合の画像データの従来の読取方法
を、例えばＣＣＤの基本解像度が６００ｄｐｉの時に３
００ｄｐｉで読み取る場合のように、基本解像度の１／
２の解像度で読取る場合を例にとり説明する。

【０００５】図１は従来の第１の読取方法におけるＣＣ
Ｄ駆動方法のタイムチャートを示す。

【０００６】ここで、φCCDはＣＣＤ駆動パルスであ
り、そのローレベルの期間に１画素分の電荷（＝信号）
が読み出される。φRSTはリセットパルスであり、その
ハイレベルでＣＣＤの出力電位Ｖoutが所定の電位Ｖref
にリセットされ、ローレベルになったところで出力電位
Ｖoutは信号のないときのフィールドスルーレベルの電
位Ｖfに一旦落ち着く。電位Ｖsは信号レベルであり、後
段の回路において、フィールドスルーレベルＶfを基準
電位として信号レベルＶsをサンプリングすることによ
り、信号値つまり画像データを得るようになっている。

【０００７】さて、従来の第１の読取方法では、図１に
示すように基本解像度で読取る場合と同様にＣＣＤを駆
動し、ＣＣＤから出力される１画素毎の信号レベルＶs
をサンプリングしてＡ／Ｄ変換した後に、隣接する２画
素の信号値を合成（例えば、加算又は平均化）して１画
素データを得るものである。

【０００８】また、従来の第２の読み取り方法は、やは
り図１に示すようにＣＣＤを駆動し、このＣＣＤから出
力されるデータを１画素おきに取り込むものである。

【０００９】しかし、第１の方法は信号の合成処理に時
間がかかるという問題があり、また第２の方法は画素デ
ータが間引かれるために画質が劣化する、特にモアレ縞
が出やすいという問題がある。

【００１０】このようなことから、図２に示すような駆
動方法により、ＣＣＤ内で２画素を合成する読み出し方
法も提案されている。

【００１１】即ち、図２に示すＣＣＤ駆動方法は、ＣＣ
Ｄ駆動パルスφCCDは図１に示す通常時と同様のタイミ
ングで加えると共に、リセットパルスφRSTをＣＣＤ駆
動パルスφCCDの２周期に１回の周期で加えることによ
り、ＣＣＤ内で２画素分の電荷を合成して出力するよう
にしたものである。

【００１２】この駆動方法は、上記した合成処理時間や
画質劣化の問題は解消されるが、解像度が１／２になっ
たにも拘らず処理時間は基本解像度の時と変わらないと
いう点で、やはり満足できるものではない。

【００１３】そこで、図３に示すようなＣＣＤ駆動方式
が特開平５−７５７８０号公報などに提案されている。
この駆動方式は、図２に示した駆動方式においてその駆
動周波数を２倍に高めたものである。これにより、処理
時間を１／２に短縮することができる。

【００１４】なお、図６に示すように、ここではクラン
プのために確保されている期間をクランプ期間ｔ１と
し、サンプリングのために確保されている期間をサンプ
リング期間ｔ２としている。また、クランプ期間ｔ１も
サンプリング期間ｔ２も最初は出力電位Ｖoutが不安定
な期間を有しており、その後でクランプとサンプリング
に適した期間が訪れるので、これ以降、クランプとサン
プリングに適した期間をそれぞれクランプ信号安定期
間、サンプリング信号安定期間と呼ぶことにし、さらに
そのときの出力電位Ｖoutをそれぞれフィールドスルー
レベルＶf、信号レベルＶsと呼ぶことにする。なお、そ
の間の期間ｔ３は先の画素データを読出す期間である。

【００１５】また、クランプ期間に対応する、ＣＣＤ駆
動パルスの最初の周期の第１の電位レベルの期間t１で
は、一般にリセットパルスがハイレベルになっている期
間に出力電位ＶoutがフィールドスルーレベルＶfよりも
高いＶrefの電位になる期間が存在するが、本発明では
この期間は０として考えている。しかし、図には示して
ある。

【００１６】

【発明が解決しようとする課題】さて、前記特開平５−
７５７８０号公報などに提案されているＣＣＤ駆動方式
には、図２の方式に比較して画質が劣化するという問題
がある。その主たる原因は、図３に示すように、クラン
プ期間ｔ１と、サンプリング期間ｔ２が通常時の１／２
に短縮されてしまっていることにある。即ち、クランプ
期間ｔ１やサンプリング期間ｔ２が短か過ぎると、出力
電位ＶoutがフィールドスルーレベルＶfや信号レベルＶ
sに静定する前の過渡状態の間にクランプ期間ｔ１やサ
ンプリング期間ｔ２が終わってしまう場合が生じる。ま
た、後段の回路において、その基準電位をフィールドス
ルーレベルＶfにクランプした上で信号レベルＶsをサン
プリングする場合、高精度な信号値を得るためには、或
る程度以上に長いクランプ信号安定期間やサンプリング
信号安定期間（例えば、１００ｎ秒以上）が必要である
が、クランプ期間ｔ１やサンプリング期間ｔ２が短か過
ぎると、それらが十分確保できないこともある。こうし
た理由から、精度の高い信号値を得ることができなくな
り、画質が劣化するものと考えられる。

【００１７】尚、以上の事情は、基本解像度の１／２の
解像度で読出す場合に限らす、基本解像度よりも低解像
度で読出す全ての場合にあてはまるものである。

【００１８】本発明は、このような事情を鑑みてなされ
たものであり、その目的は、ＣＣＤの基本解像度よりも
低い解像度でＣＣＤより画像データを読み出す場合に、
高速処理及び高画質処理の双方を満足することができる
ＣＣＤ駆動方式を提供することにある。

【００１９】

【課題を解決するための手段】本発明のＣＣＤ駆動方式
は、ＣＣＤのクランプ期間及びサンプリング期間を規定
するＣＣＤ駆動パルスと、ＣＣＤの出力をリセットする
リセットパルスとを生成するパルス生成手段を備え、前
記パルス生成手段が、前記リセットパルスの１周期の中
に、第１と第２の電位レベルからなるＣＣＤ駆動パルス
をＮ周期（Ｎは２以上の整数）生成する時、前記リセッ
トパルスの１周期において、クランプ期間に対応する、
ＣＣＤ駆動パルスの最初の周期の第１の電位レベルの期
間をt１とし、サンプリング期間に対応する、ＣＣＤパ
ルスの最後の周期の第２の電位レベルの期間をt２と
し、さらにクランプ期間に対応する前記t１の期間と、
サンプリング期間に対応する前記t２の期間を除く残り
の期間をt３とした時、これらの期間を t３／（t１＋t２）＜Ｎ−１ の関係を満たすように設定していることを特徴とする。

【００２０】

【作用】本発明においては、リセットパルスの１周期の
間に複数個のＣＣＤ駆動パルスを出力することにより、
複数個の画素のデータがＣＣＤ内で合成されて出力され
る。つまり、解像度が基本解像度よりも低くなる。リセ
ットパルスの１周期内に出力される複数個のＣＣＤ駆動
パルスの内、最初のパルスの第１の電圧レベル期間はク
ランプ期間を規定し、最後のパルスの第２の電圧レベル
期間はサンプリング期間を規定する。本発明では、前記
クランプ期間とサンプリング期間が１リセットパルスの
周期に占める時間割合がその残りの期間よりも大きくな
るように設定されている。そのため、ＣＣＤの駆動周波
数を高めて処理時間を短縮した場合でも、クランプ期間
とサンプリング期間を、電位レベルの静定やクランプ及
びサンプリングに必要な十分長い期間として確保できる
ので、高画質の出力が得られる。

【００２１】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００２２】図４は本発明の実施例に係るＣＣＤ駆動方
式のブロック図である。

【００２３】ＣＣＤ１からの出力電位ＶoutはＣＤＳ
（相関二重サンプラ）２に入力される。ＣＤＳ２は、リ
セットパルスφRSTの各周期毎に、クランプ期間におけ
る出力電位Ｖoutに自己の基準電位をクランプした上
で、サンプリング期間において出力電位Ｖoutをサンプ
リングし、基準電位とサンプリング電位との差分つまり
信号をＡ／Ｄ変換器３に送る。この信号（つまり、画像
データ）はＡ／Ｄ変換器３にてアナログ信号からデジタ
ルコードに変換され、コントローラ４に入力され、ここ
でシェーディング補正、ＵＣＲ（下色除去）等の各種の
画像処理を施される。なお、コントローラ４は、ＣＣＤ
１に対して、ＣＣＤ駆動パルスφCCDやリセットパルス
φRSTなどの制御信号を供給し、ＣＤＳ２やＡ／Ｄ変換
器３に対して、それらをＣＣＤ１と同期して駆動するた
めの制御信号を与える。

【００２４】図５は本実施例においてＣＣＤの基本解像
度の１／２の解像度で読み出しを行う場合のＣＣＤ駆動
方法のタイムチャート（図５（Ａ））を示したもので、
対比のために、図３に示した従来の駆動方法（以下、従
来例という）のタイムチャート（図５（Ｂ））も同じ時
間軸上に並べて示してある。

【００２５】図５（Ａ）の本実施例は、同図（Ｂ）の従
来例と同様に、通常読出し時の２倍の速度でＣＣＤ駆動
パルスφCCDを発生し、そしてリセットパルスφRSTはＣ
ＣＤ駆動パルスφCCDの１／２の速度で発生させること
により、ＣＣＤ１内で２画素合成を行って解像度を１／
２に落とすと共に、処理時間も通常読出し時の１／２に
短縮している。

【００２６】ここで、本実施例の駆動方法における特徴
は、合成される２つの画素データの内の先の画素のデー
タを読出す第１のＣＣＤ駆動パルスＰ１と、後の画素デ
ータを読出す第２のＣＣＤ駆動パルスＰ２とが、その周
期は等しいものの、ハイレベル期間とローレベル期間の
比率、つまりデューティ比が異なっている点である。即
ち、第１のＣＣＤ駆動パルスＰ１では、その周期に占め
るハイレベル期間の割合がローレベル期間より長くなる
ようにデューティ比が設定され、一方、第２のＣＣＤ駆
動パルスＰ２では、逆にローレベル期間の割合がハイレ
ベル期間より長くなるようにデューティ比が設定されて
いる。

【００２７】ここで、図５から分るように、第１のＣＤ
Ｄ駆動パルスＰ１のハイレベル期間は出力電位Ｖoutの
クランプ期間ｔ１を規定するものであり、また第２の駆
動パルスＰ２のローレベル期間は出力電位Ｖoutのサン
プリング期間ｔ２を規定するものである。従って、上記
のデューティ比設定によって、２画素分の周期におい
て、リセットクランプ期間ｔ１とサンプリング期間ｔ２
とが比較的長い時間確保されることになる。

【００２８】図７（Ａ）はＣＣＤの基本解像度の１／２
の解像度で読み出しを行う場合の他の実施例である。こ
のＣＣＤ駆動方法が図５（Ａ）に示した実施例と異なる
のは、合成される２つの画素データの内の先の画素のデ
ータを読出す第１のＣＣＤ駆動パルスＰ１と、後の画素
データを読出す第２のＣＣＤ駆動パルスＰ２とで、その
周期が等しくない点である。なお、この実施例において
も対比のために、図３に示した従来の駆動方法（以下、
従来例という）のタイムチャート（図７（Ｂ））も同じ
時間軸上に並べて示してある。

【００２９】さらに、図８（Ａ）は基本解像度の４分の
１の解像度で読み出す場合の例である。この実施例では
ＣＣＤ駆動パルスはＰ１からＰ４で構成されており、図
７に示した実施例と同様にそれらの周期は等しくない。
この図から、基本解像度の４分の１の解像度の場合で
も、考え方は基本解像度の１／２の場合と全く同じでよ
いことがわかる。図８（Ｂ）は従来の駆動方法のタイム
チャートである。

【００３０】さて、図６はこれらのようにクランプ期間
ｔ１とサンプリング期間ｔ２を長くとった場合の効果を
説明するための出力電位Ｖoutの波形図である。

【００３１】（１）図示のように、クランプ期間ｔ１が
十分に長ければ、フィールドスルーレベルＶfは過渡期
間を過ぎて規定の電位に静定する。同様に、サンプリン
グ期間ｔ２が十分長ければ、信号レベルＶsも過渡期間
を過ぎて正しいレベルに静定する。従って、出力電位Ｖ
outに正確なフィールドスルーレベルＶfおよび信号レベ
ルＶsが現れる。

【００３２】（２）また、ＣＤＳ２がフィールドスルー
レベルＶfをクランプし信号レベルＶsをサンプリングす
る場合、クランプ期間ｔ１とサンプリング期間ｔ２が十
分長ければ、実用に適した高精度出力を得るのに必要な
クランプ信号安定期間及びサンプリング信号安定期間
（例えば１００ｎｓｅｃ以上）が確保できる。

【００３３】上記（１）（２）の結果として、高画質な
画像読取が可能となる。尚、これらの期間は必ずしも両
方の期間を長くとる必要はなく、どちらか一方でも長け
れば効果は生じる。これを式で表わせば、前記リセット
パルスの１周期の中にＣＣＤ駆動パルスをＮ周期（Ｎは
２以上の整数）生成する時、前記ＣＣＤ駆動パルスのＣ
ＣＤへの印加を t３／（t１＋t２）＜Ｎ−１ の関係を満たすように設定すればよいということにな
る。

【００３４】具体例を挙げれば、クランプ期間ｔ１は例
えば１００ｎｓｅｃ〜２００ｎｓｅｃ程度に、またサン
プリング期間ｔ２は例えば１μｓｅｃ（１ＭＨｚ）程度
に設定される。また、クランプ期間ｔ１とサンプリング
期間ｔ２に挟まれた期間、つまり先の画素データを読出
す期間ｔ３は、例えば２００ｎｓｅｃ（５ＭＨｚ）に設
定される。一般的なＣＣＤでは電荷読出しは５〜２０Ｍ
Ｈｚ程度で十分な精度が得られるよう保証されているの
で、読出し期間は上記の程度で十分である。

【００３５】以上、基本解像度の１／２の解像度と１／
４の解像度で読出す実施例を説明したが、一般には、基
本解像度よりも低い解像度で読出す場合の全てに本発明
を適用することができる。即ち、基本解像度の１／Ｎの
解像度で読出す場合には、ＣＣＤ駆動パルスφCCDの周
期をリセットパルスφRSTの周期のＮ倍に設定すると共
に、リセットパルスφRSTの周期における最初のＣＣＤ
駆動パルスφCCDによるクランプ期間、または最後のＣ
ＣＤ駆動パルスφCCDによるサンプリング期間、あるい
はその両方を十分に長く確保すればよいということであ
る。

【００３６】

【発明の効果】本発明によれば、ＣＣＤの基本解像度の
複数分の１の低解像度でＣＣＤより画像データを読み出
す場合に、処理高速性と高画質性の双方を満足させるこ
とができる。

【図面の簡単な説明】

【図１】従来のＣＣＤ駆動方法のタイムチャートであ
る。

【図２】２画素合成を行う従来のＣＣＤ駆動方法のタイ
ムチャートである。

【図３】２画素合成を行うと共に処理速度を高めた従来
のＣＣＤ駆動方法のタイムチャートである。

【図４】本発明の一実施例に係るＣＣＤ駆動方式の構成
を示すブロック図である。

【図５】同実施例におけるＣＣＤ駆動方法を図３の対比
したタイムチャートである。

【図６】同実施例の効果を説明するための出力電位の波
形図である。

【図７】２画素合成を行う場合に、ＣＣＤ駆動パルスの
周期を均等にしない方法を図３の従来方法と対比したタ
イムチャートである。

【図８】ＣＣＤ駆動パルスの周期を均等にしないで４画
素合成を行う実施例を、従来の４画素合成の方法と対比
したタイムチャートである。

【符号の説明】

１ ＣＣＤ ２ ＣＤＳ ３ Ａ／Ｄ変換器 ４ コントローラ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＣＣＤのクランプ期間及びサンプリング
   期間を規定するＣＣＤ駆動パルスと、ＣＣＤの出力をリ
   セットするリセットパルスとを生成するパルス生成手段
   を備え、 前記パルス生成手段が、前記リセットパルスの１周期の
   中に、第１と第２の電位レベルからなるＣＣＤ駆動パル
   スをＮ周期（Ｎは２以上の整数）生成する時、 前記リセットパルスの１周期において、クランプ期間に
   対応する、ＣＣＤ駆動パルスの最初の周期の第１の電位
   レベルの期間をt１とし、 前記リセットパルスの１周期において、サンプリング期
   間に対応する、ＣＣＤパルスの最後の周期の第２の電位
   レベルの期間をt２とし、さらに前記リセットパルスの
   １周期において、クランプ期間に対応する前記t１の期
   間と、サンプリング期間に対応する前記t２の期間を除
   く残りの期間をt３とした時、これらの期間を t３／（t１＋t２）＜Ｎ−１ の関係を満たすように設定していることを特徴とするＣ
   ＣＤ駆動方式。
2. 【請求項２】 ＣＣＤの出力をリセットするリセットパ
   ルスをＣＣＤに印加する過程と、 前記リセットパルスの１周期の中に、クランプ期間とサ
   ンプリング期間を規定するＣＣＤ駆動パルスがＮ周期
   （Ｎは２以上の整数）入るように該ＣＣＤ駆動パルスを
   ＣＣＤに印加する過程とを備え、 該ＣＣＤ駆動パルスは、前記リセットパルスの１周期に
   おいて、 クランプ期間に対応する、ＣＣＤ駆動パルスの最初の周
   期の第１の電位レベルの期間をt１とし、 サンプリング期間に対応する、ＣＣＤパルスの最後の周
   期の第２の電位レベルの期間をt２とし、さらにクラン
   プ期間に対応する前記t１の期間と、サンプリング期間
   に対応する前記ｔ２の期間を除く残りの期間をｔ３とし
   た時、これらの期間が t３／（t１＋t２）＜Ｎ−１ の関係を満たすようにＣＣＤに印加されることを特徴と
   するＣＣＤ駆動方法。