JPH098050A - Ｐｎ接合の製造方法 - Google Patents
Ｐｎ接合の製造方法Info
- Publication number
- JPH098050A JPH098050A JP8147269A JP14726996A JPH098050A JP H098050 A JPH098050 A JP H098050A JP 8147269 A JP8147269 A JP 8147269A JP 14726996 A JP14726996 A JP 14726996A JP H098050 A JPH098050 A JP H098050A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- concentration region
- forming
- manufacturing
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/045—Manufacture or treatment of PN junction diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/411—PN diodes having planar bodies
-
- H10P30/22—
Landscapes
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＰＮ接合の降伏電圧を向上させる製造方法を
提供する。 【解決手段】 半導体基板３上の酸化膜２に設けた開口
部の周囲に範囲ａの傾斜面部を形成し、これら開口部及
び傾斜面部を通して不純物を打ち込み低濃度領域５を形
成した後、該低濃度領域５内に不純物を熱拡散させて高
濃度領域６を形成する。マスクを追加せずとも低濃度領
域５を容易に形成でき、これによる電界の緩和で耐圧が
向上する。
提供する。 【解決手段】 半導体基板３上の酸化膜２に設けた開口
部の周囲に範囲ａの傾斜面部を形成し、これら開口部及
び傾斜面部を通して不純物を打ち込み低濃度領域５を形
成した後、該低濃度領域５内に不純物を熱拡散させて高
濃度領域６を形成する。マスクを追加せずとも低濃度領
域５を容易に形成でき、これによる電界の緩和で耐圧が
向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＮ接合の製造方
法に関し、特に、ダイオードで発生する最大電界を緩和
して降伏電圧を向上させ得るＰＮ接合の製造方法に関す
る。
法に関し、特に、ダイオードで発生する最大電界を緩和
して降伏電圧を向上させ得るＰＮ接合の製造方法に関す
る。
【０００２】
【従来の技術】一般に、半導体ダイオードは電子回路に
使用されて整流を行う素子で、通常はＰＮ接合構造にな
っている。このＰＮ接合は、Ｐ形半導体と、これに面接
触するＮ形半導体とから形成され、順方向特性及び逆方
向特性を有することはよく知られている。
使用されて整流を行う素子で、通常はＰＮ接合構造にな
っている。このＰＮ接合は、Ｐ形半導体と、これに面接
触するＮ形半導体とから形成され、順方向特性及び逆方
向特性を有することはよく知られている。
【０００３】逆方向特性では、ダイオードに印加される
逆バイアスが増加していくと、電流は、物理的に定めら
れた電圧まで極めて少なく維持され、ある電圧を越える
と急激に増加する現象が現れる。このときの電圧を降伏
電圧又はしきい値電圧と称する。このような降伏現像は
本質的に素子を破壊するものではないが、このときの過
度な発熱を防止するために、接合部に流れる最大電流を
制限する技術が継続して研究されている。
逆バイアスが増加していくと、電流は、物理的に定めら
れた電圧まで極めて少なく維持され、ある電圧を越える
と急激に増加する現象が現れる。このときの電圧を降伏
電圧又はしきい値電圧と称する。このような降伏現像は
本質的に素子を破壊するものではないが、このときの過
度な発熱を防止するために、接合部に流れる最大電流を
制限する技術が継続して研究されている。
【０００４】
【発明が解決しようとする課題】典型的なプレーナ（pl
anar）拡散工程において酸化膜の拡散窓から不純物を拡
散させて形成される円筒形接合は、電界の集中現像のた
めに理想的な平面接合の場合より電界が強くなる。即ち
このような円筒形接合は、理想的な平面接合の降伏電圧
に比べて降伏電圧が低くなる。
anar）拡散工程において酸化膜の拡散窓から不純物を拡
散させて形成される円筒形接合は、電界の集中現像のた
めに理想的な平面接合の場合より電界が強くなる。即ち
このような円筒形接合は、理想的な平面接合の降伏電圧
に比べて降伏電圧が低くなる。
【０００５】このような接合部で発生する電界の集中化
現像を緩和するために、終端処理手法の一種として接合
終端延長（Junction Termination Extension；ＪＴＥ）
法が提案されている。これは、主接合の終端に横方向で
低濃度の不純物領域を分布させるようにした構造であ
る。このようなＪＴＥの接合構造は、低濃度注入された
不純物領域で空乏層が拡張され、接合の両方向に空乏層
が拡張される構造であるので、接合面で発生する電界の
最高値を低くできるものである。
現像を緩和するために、終端処理手法の一種として接合
終端延長（Junction Termination Extension；ＪＴＥ）
法が提案されている。これは、主接合の終端に横方向で
低濃度の不純物領域を分布させるようにした構造であ
る。このようなＪＴＥの接合構造は、低濃度注入された
不純物領域で空乏層が拡張され、接合の両方向に空乏層
が拡張される構造であるので、接合面で発生する電界の
最高値を低くできるものである。
【０００６】しかしながら、このＪＴＥ構造を形成する
ためには、低濃度領域を拡張形成するためのマスク工程
を追加する必要がある。従って、それに伴うマスク製作
が追加される等、工程が更に複雑となり、コスト上昇を
招いている。また、この構造でもやはり接合構造が理想
的な構造ではないから、いっそう高い降伏電圧を必要と
する場合には未だ不適当である。
ためには、低濃度領域を拡張形成するためのマスク工程
を追加する必要がある。従って、それに伴うマスク製作
が追加される等、工程が更に複雑となり、コスト上昇を
招いている。また、この構造でもやはり接合構造が理想
的な構造ではないから、いっそう高い降伏電圧を必要と
する場合には未だ不適当である。
【０００７】従って本発明の目的は、上記従来の課題を
解決できるＰＮ接合の製造方法を提供することにある。
即ち、追加のマスク工程を要することなく低濃度層領域
を拡張形成でき、更には、低濃度領域を形成するイオン
注入の条件によりＰＮ接合の逆方向特性を向上させ得る
手法を提供するものである。また、電極のフィールドプ
レート構造を組み合わせることにより、従来に比べ格段
に高い降伏電圧を得られるようなダイオードの製造方法
を提供する。
解決できるＰＮ接合の製造方法を提供することにある。
即ち、追加のマスク工程を要することなく低濃度層領域
を拡張形成でき、更には、低濃度領域を形成するイオン
注入の条件によりＰＮ接合の逆方向特性を向上させ得る
手法を提供するものである。また、電極のフィールドプ
レート構造を組み合わせることにより、従来に比べ格段
に高い降伏電圧を得られるようなダイオードの製造方法
を提供する。
【０００８】
【課題を解決するための手段】本発明によれば、半導体
基板の表面に、開口部及びその周囲の傾斜面部を有する
傾斜マスク層を形成する第１過程と、前記開口部及び傾
斜面部を通して低濃度領域を形成する不純物を注入する
第２過程と、前記開口部を介して高濃度領域を形成する
不純物を熱拡散させ、アニールする第３過程と、を実施
することを特徴とするＰＮ接合の製造方法が提供され
る。
基板の表面に、開口部及びその周囲の傾斜面部を有する
傾斜マスク層を形成する第１過程と、前記開口部及び傾
斜面部を通して低濃度領域を形成する不純物を注入する
第２過程と、前記開口部を介して高濃度領域を形成する
不純物を熱拡散させ、アニールする第３過程と、を実施
することを特徴とするＰＮ接合の製造方法が提供され
る。
【０００９】このときの第１過程は、半導体基板表面に
酸化膜を形成する第１段階と、該酸化膜よりも食刻率の
大きい絶縁体を前記酸化膜上に形成する第２段階と、マ
スキングを施した後にこれらを食刻液に浸して食刻し、
前記酸化膜から傾斜マスク層を形成する第３段階と、を
実施するものとすればよい。また、その第１段階は、半
導体基板表面に酸化膜を熱成長させ、第２段階は、該酸
化膜上にＳＯＧ膜をスピンコートして硬化させるものと
することができる。
酸化膜を形成する第１段階と、該酸化膜よりも食刻率の
大きい絶縁体を前記酸化膜上に形成する第２段階と、マ
スキングを施した後にこれらを食刻液に浸して食刻し、
前記酸化膜から傾斜マスク層を形成する第３段階と、を
実施するものとすればよい。また、その第１段階は、半
導体基板表面に酸化膜を熱成長させ、第２段階は、該酸
化膜上にＳＯＧ膜をスピンコートして硬化させるものと
することができる。
【００１０】第２過程は、１８０ＫｅＶのエネルギー、
１×１０12ｃｍ-2の不純物濃度でイオン打ち込みを実施
するのがよい。更に、第３過程は、第２過程による低濃
度領域の表面に対するプレデポジションプロセスを使用
するのがよい。
１×１０12ｃｍ-2の不純物濃度でイオン打ち込みを実施
するのがよい。更に、第３過程は、第２過程による低濃
度領域の表面に対するプレデポジションプロセスを使用
するのがよい。
【００１１】そして、第３過程後に、傾斜マスク層の開
口部を介して高濃度領域と接触すると共に該傾斜マスク
層の傾斜面上を伸延するフィールドプレート構造の電極
を形成する第４過程を実施すると好ましい。
口部を介して高濃度領域と接触すると共に該傾斜マスク
層の傾斜面上を伸延するフィールドプレート構造の電極
を形成する第４過程を実施すると好ましい。
【００１２】また、本発明によれば、ダイオードの降伏
電圧を上昇させるダイオード製造方法として、半導体基
板上の酸化膜に設けた開口部の周囲に傾斜面部を形成
し、これら開口部及び傾斜面部を通して不純物を打ち込
み低濃度領域を形成した後、該低濃度領域内に不純物を
熱拡散させて高濃度領域を形成することを特徴とするダ
イオード製造方法が提供される。
電圧を上昇させるダイオード製造方法として、半導体基
板上の酸化膜に設けた開口部の周囲に傾斜面部を形成
し、これら開口部及び傾斜面部を通して不純物を打ち込
み低濃度領域を形成した後、該低濃度領域内に不純物を
熱拡散させて高濃度領域を形成することを特徴とするダ
イオード製造方法が提供される。
【００１３】
【発明の実施の形態】以下、本発明の好適な実施形態に
つき添付図面を参照して詳細に説明する。
つき添付図面を参照して詳細に説明する。
【００１４】下記の説明において、具体的な素子の構成
形態等の多様な特定事項を記載するが、これは本発明の
より全般的な理解を助けるために提供されるものであ
り、このような特定事項に限らずとも本発明の技術的思
想の下では多種多様の形態が実施可能であることは、通
常の知識を有する者ならば自明である。尚、関連する公
知機能や工程に対する説明は適宜省略する。
形態等の多様な特定事項を記載するが、これは本発明の
より全般的な理解を助けるために提供されるものであ
り、このような特定事項に限らずとも本発明の技術的思
想の下では多種多様の形態が実施可能であることは、通
常の知識を有する者ならば自明である。尚、関連する公
知機能や工程に対する説明は適宜省略する。
【００１５】図１Ａ〜図１Ｅは、傾斜食刻により低濃度
領域を拡張形成するダイオードの製造工程を順次に示す
工程図である。
領域を拡張形成するダイオードの製造工程を順次に示す
工程図である。
【００１６】まず、図１Ａ〜図１Ｂに示す工程は傾斜食
刻を行う第１過程である。その第１段階は、１０〜２０
Ωｃｍの比抵抗をもつ基板３上にマスク層として酸化膜
２を１〜２μｍの厚さで形成する段階で、これは、炉
（furnace ）内の熱的Ｈ2 Ｏ雰囲気（湿雰囲気）に約１
０時間挿入して形成する。続いて第２段階は、熱成長形
成した酸化膜２よりも食刻液による食刻率の大きい性質
をもつ絶縁体としてＳＯＧ（Spin On Glass ）膜１を酸
化膜２上に形成する段階で、酸化膜２上へ蒸着後に２５
００ｒｐｍで２０〜３０秒間スピンコートし、そして熱
処理して硬化させることにより形成される。第３段階
は、このようにして形成された図１Ａに示すＳＯＧ膜
１、ＳｉＯ2 膜２、及び基板３の所定部位をフォトレジ
スト４でマスキングしておいて食刻液へ浸し、図１Ｂに
示す距離ａの範囲の傾斜面部を周囲に有する開口部を形
成するように、傾斜食刻を行う段階である。即ちこの段
階で、絶縁体１の性質に従って図１Ｂに示す距離ａの区
間内で横方向に対し角度θだけ傾斜した食刻が酸化膜２
に対し行われる。またこのとき、食刻時間を調節すれば
傾斜角度θを制御できる。
刻を行う第１過程である。その第１段階は、１０〜２０
Ωｃｍの比抵抗をもつ基板３上にマスク層として酸化膜
２を１〜２μｍの厚さで形成する段階で、これは、炉
（furnace ）内の熱的Ｈ2 Ｏ雰囲気（湿雰囲気）に約１
０時間挿入して形成する。続いて第２段階は、熱成長形
成した酸化膜２よりも食刻液による食刻率の大きい性質
をもつ絶縁体としてＳＯＧ（Spin On Glass ）膜１を酸
化膜２上に形成する段階で、酸化膜２上へ蒸着後に２５
００ｒｐｍで２０〜３０秒間スピンコートし、そして熱
処理して硬化させることにより形成される。第３段階
は、このようにして形成された図１Ａに示すＳＯＧ膜
１、ＳｉＯ2 膜２、及び基板３の所定部位をフォトレジ
スト４でマスキングしておいて食刻液へ浸し、図１Ｂに
示す距離ａの範囲の傾斜面部を周囲に有する開口部を形
成するように、傾斜食刻を行う段階である。即ちこの段
階で、絶縁体１の性質に従って図１Ｂに示す距離ａの区
間内で横方向に対し角度θだけ傾斜した食刻が酸化膜２
に対し行われる。またこのとき、食刻時間を調節すれば
傾斜角度θを制御できる。
【００１７】この傾斜食刻が完了した後は第２過程とな
る。即ち、酸化膜２の開口部〔又は窓（window）〕を通
じて基板３と反対の導電形（ここではＰ形）を有する不
純物イオンをイオン打ち込みで注入し、低濃度領域５を
形成する。これは、電界集中を緩和して高い降伏電圧を
得るためである。降伏電圧の最適値を得るため試験的
に、注入する不純物の濃度をそれぞれ５×１０11、１×
１０12、１×１０13、１×１０15ｃｍ-2で変化させてイ
オン注入を遂行した結果、打ち込み時のエネルギーを１
８０ＫｅＶにしたとき、その４種類の不純物濃度中１×
１０12ｃｍ-2の場合に最適な降伏電圧を得られた。これ
については図５に示してある。
る。即ち、酸化膜２の開口部〔又は窓（window）〕を通
じて基板３と反対の導電形（ここではＰ形）を有する不
純物イオンをイオン打ち込みで注入し、低濃度領域５を
形成する。これは、電界集中を緩和して高い降伏電圧を
得るためである。降伏電圧の最適値を得るため試験的
に、注入する不純物の濃度をそれぞれ５×１０11、１×
１０12、１×１０13、１×１０15ｃｍ-2で変化させてイ
オン注入を遂行した結果、打ち込み時のエネルギーを１
８０ＫｅＶにしたとき、その４種類の不純物濃度中１×
１０12ｃｍ-2の場合に最適な降伏電圧を得られた。これ
については図５に示してある。
【００１８】図１Ｃに示すのは、低濃度領域５内に高濃
度の不純物領域６を形成する第３過程である。本実施形
態における高濃度領域６は、低濃度領域５表面における
プレデポジションプロセスを用いた熱拡散により形成す
る。固体ソースにはＢＮ１１００を用い、拡散温度１０
５０℃で約４０分間実施し、アニールする。
度の不純物領域６を形成する第３過程である。本実施形
態における高濃度領域６は、低濃度領域５表面における
プレデポジションプロセスを用いた熱拡散により形成す
る。固体ソースにはＢＮ１１００を用い、拡散温度１０
５０℃で約４０分間実施し、アニールする。
【００１９】図１Ｄ及び図１Ｅの工程は第４過程であっ
て、最終的に高濃度領域６とオーミックコンタクトする
アルミニウム等の金属質のフィールドプレートＭ３’を
形成する工程を示している。即ち、まず図１Ｄのよう
に、高濃度領域６に接触する電極Ｍ３を形成した後に、
図１Ｅのように酸化膜２上へ伸延するフィールドプレー
トＭ３’を形成する。降伏電圧の最適値を得るため試験
的に、拡張したフィールドプレートＭ３’の長さを０μ
ｍ、２０μｍ、３０μｍとした場合のそれぞれについて
降伏電圧を数回反復計測し、これにより得られた降伏電
圧の数値のうち、最低値と最高値を除去した残りのデー
タを利用して平均値と分布範囲を求めた。その結果、３
０μｍで最高値を得られたことが図６に示されている。
尚、このときにもう一方の電極Ｍ２も形成する。
て、最終的に高濃度領域６とオーミックコンタクトする
アルミニウム等の金属質のフィールドプレートＭ３’を
形成する工程を示している。即ち、まず図１Ｄのよう
に、高濃度領域６に接触する電極Ｍ３を形成した後に、
図１Ｅのように酸化膜２上へ伸延するフィールドプレー
トＭ３’を形成する。降伏電圧の最適値を得るため試験
的に、拡張したフィールドプレートＭ３’の長さを０μ
ｍ、２０μｍ、３０μｍとした場合のそれぞれについて
降伏電圧を数回反復計測し、これにより得られた降伏電
圧の数値のうち、最低値と最高値を除去した残りのデー
タを利用して平均値と分布範囲を求めた。その結果、３
０μｍで最高値を得られたことが図６に示されている。
尚、このときにもう一方の電極Ｍ２も形成する。
【００２０】図２は、低濃度領域５形成のイオン注入エ
ネルギー（横軸）と酸化膜２の傾斜角θに従う低濃度領
域５の横方向の拡張長さ（縦軸）との関係を示したグラ
フである。傾斜食刻した酸化膜２の傾斜面を介してイオ
ン注入を行うときに、注入エネルギーを上げるにつれて
不純物が通過できる酸化膜２の厚さＲは増加する。図２
において、傾斜角θ＝４．１°の酸化膜２の折れ線２０
２は、θ＝５．７°の酸化膜２の折れ線２０１よりも注
入エネルギーに比例する拡張長さが大きく、また、折れ
線２０１は、θ＝９°の酸化膜２の折れ線２００よりも
注入エネルギーに比例する拡張長さが大きい。この内容
を数値解析により説明すると、酸化膜２の傾斜角θ、イ
オン注入エネルギーに従って不純物が分布する平均深さ
をＲp 、分散をΔＲp とすると、不純物が通過できる酸
化膜２の厚さはＲp ＋ΔＲp になる。従って、イオン注
入される不純物が浸透する横方向の長さＬは次の式で表
せる。
ネルギー（横軸）と酸化膜２の傾斜角θに従う低濃度領
域５の横方向の拡張長さ（縦軸）との関係を示したグラ
フである。傾斜食刻した酸化膜２の傾斜面を介してイオ
ン注入を行うときに、注入エネルギーを上げるにつれて
不純物が通過できる酸化膜２の厚さＲは増加する。図２
において、傾斜角θ＝４．１°の酸化膜２の折れ線２０
２は、θ＝５．７°の酸化膜２の折れ線２０１よりも注
入エネルギーに比例する拡張長さが大きく、また、折れ
線２０１は、θ＝９°の酸化膜２の折れ線２００よりも
注入エネルギーに比例する拡張長さが大きい。この内容
を数値解析により説明すると、酸化膜２の傾斜角θ、イ
オン注入エネルギーに従って不純物が分布する平均深さ
をＲp 、分散をΔＲp とすると、不純物が通過できる酸
化膜２の厚さはＲp ＋ΔＲp になる。従って、イオン注
入される不純物が浸透する横方向の長さＬは次の式で表
せる。
【数１】Ｌ＝（Ｒp ＋ΔＲp ）×ｔａｎθ-1
【００２１】この式からわかるように、横方向の長さを
増加させるには酸化膜２の傾斜角θを小さくし、Ｒp ＋
ΔＲp を大きくした方がよい。このうちＲp ＋ΔＲp は
イオン注入のエネルギーにより決定される。
増加させるには酸化膜２の傾斜角θを小さくし、Ｒp ＋
ΔＲp を大きくした方がよい。このうちＲp ＋ΔＲp は
イオン注入のエネルギーにより決定される。
【００２２】ＰＮ接合構造をもつダイオードでは、Ｐ形
領域の不純物濃度が高くないとオーミックコンタクトが
形成されず、また逆電圧印加時の漏れ電流が大きくなる
から、高濃度領域６を必要とする。一方で、この構造の
素子において電界緩和の効果を大きくするためには、低
濃度領域５の横方向の長さを長くしなければならないの
で、高濃度領域６の横方向拡散長さは短く止める必要が
ある。そこで、高濃度領域６の形成にあたってＰ形不純
物の熱拡散を使用すると、その拡散係数は、基板３にお
けるよりもＰ形不純物領域における方が非常に小さくな
るから、高濃度領域６の横方向の拡散長さは、イオン注
入により不純物が浸透できる横方向の長さよりも短くな
る。
領域の不純物濃度が高くないとオーミックコンタクトが
形成されず、また逆電圧印加時の漏れ電流が大きくなる
から、高濃度領域６を必要とする。一方で、この構造の
素子において電界緩和の効果を大きくするためには、低
濃度領域５の横方向の長さを長くしなければならないの
で、高濃度領域６の横方向拡散長さは短く止める必要が
ある。そこで、高濃度領域６の形成にあたってＰ形不純
物の熱拡散を使用すると、その拡散係数は、基板３にお
けるよりもＰ形不純物領域における方が非常に小さくな
るから、高濃度領域６の横方向の拡散長さは、イオン注
入により不純物が浸透できる横方向の長さよりも短くな
る。
【００２３】図３に示すのは、本実施形態による素子に
おける不純物分布図である。
おける不純物分布図である。
【００２４】イオン注入においては、不純物濃度にピア
ソン（Pearson ）分布モデルが多く使用されているが、
傾斜面を有する酸化膜２の開口部にイオン注入及び拡散
工程を実施した場合の不純物分布は正確に模写できな
い。そこで、一般に使用されている一番簡単なガウス
（Gaussian）分布モデルを仮定して表した。傾斜した酸
化膜２の開口部を通じた二重拡散で得られる接合を工程
シミュレーションにより模写した手順は、次のようであ
る。まず、５００ＫｅＶ以下のエネルギーで打ち込まれ
る不純物の通過を十分に抑止できる厚さ２μｍの酸化膜
２を傾斜角θ＝５°となるように蝕刻し、この傾斜酸化
膜２をマスクとして低濃度領域５用の不純物（boron ）
を打ち込むと、この不純物はガウス（Gaussian）分布を
有して接合を形成する。最高濃度を有する部位は、基板
３と酸化膜２との間の界面から前記Ｒ p だけ離隔したと
ころに位置する。そして、酸化膜２の傾斜面を介して注
入される不純物は大部分が基板３内部に浸透するが、傾
斜先端から離れるほど酸化膜２は厚くなるので、傾斜先
端から離れるほと注入される不純物は酸化膜２内に分布
することになる。従って、不純物が基板３内に浸透する
部分と浸透しないで酸化膜２内に残る部分との境界が、
低濃度領域５の終端になる。即ち、酸化膜２の厚さがし
きい値に達するところで不純物は基板３内に浸透できな
いようになる。
ソン（Pearson ）分布モデルが多く使用されているが、
傾斜面を有する酸化膜２の開口部にイオン注入及び拡散
工程を実施した場合の不純物分布は正確に模写できな
い。そこで、一般に使用されている一番簡単なガウス
（Gaussian）分布モデルを仮定して表した。傾斜した酸
化膜２の開口部を通じた二重拡散で得られる接合を工程
シミュレーションにより模写した手順は、次のようであ
る。まず、５００ＫｅＶ以下のエネルギーで打ち込まれ
る不純物の通過を十分に抑止できる厚さ２μｍの酸化膜
２を傾斜角θ＝５°となるように蝕刻し、この傾斜酸化
膜２をマスクとして低濃度領域５用の不純物（boron ）
を打ち込むと、この不純物はガウス（Gaussian）分布を
有して接合を形成する。最高濃度を有する部位は、基板
３と酸化膜２との間の界面から前記Ｒ p だけ離隔したと
ころに位置する。そして、酸化膜２の傾斜面を介して注
入される不純物は大部分が基板３内部に浸透するが、傾
斜先端から離れるほど酸化膜２は厚くなるので、傾斜先
端から離れるほと注入される不純物は酸化膜２内に分布
することになる。従って、不純物が基板３内に浸透する
部分と浸透しないで酸化膜２内に残る部分との境界が、
低濃度領域５の終端になる。即ち、酸化膜２の厚さがし
きい値に達するところで不純物は基板３内に浸透できな
いようになる。
【００２５】図４Ａ〜図４Ｆは、１次元的な不純物濃度
の分布図であって、図４Ａ〜図４Ｃは基板３と酸化膜２
との界面部分での不純物濃度の分布図である。
の分布図であって、図４Ａ〜図４Ｃは基板３と酸化膜２
との界面部分での不純物濃度の分布図である。
【００２６】図４Ａに示すように、イオン打ち込み後に
現れる最大濃度の等濃度線は楕円の形態になる。図４Ｂ
は、低濃度領域５のイオン注入工程が終了した後、主接
合を形成するために固体ソースを利用した１０５０℃の
プレデポジションでＰ形不純物を拡散させたときの不純
物濃度の分布図である。このとき、固体ソースの固体溶
解度が２×１０20ｃｍ-3であると仮定すると、固体のプ
レデポジションにより発生する基板３表面における不純
物濃度の最大値は、２×１０20ｃｍ-3をもつ単調減少関
数の形態で分布し、その前にイオン注入された低濃度領
域５に重畳した形になる。プレデポジションで拡散され
た高濃度不純物は、酸化膜２の傾斜先端部分から円形で
分布する。
現れる最大濃度の等濃度線は楕円の形態になる。図４Ｂ
は、低濃度領域５のイオン注入工程が終了した後、主接
合を形成するために固体ソースを利用した１０５０℃の
プレデポジションでＰ形不純物を拡散させたときの不純
物濃度の分布図である。このとき、固体ソースの固体溶
解度が２×１０20ｃｍ-3であると仮定すると、固体のプ
レデポジションにより発生する基板３表面における不純
物濃度の最大値は、２×１０20ｃｍ-3をもつ単調減少関
数の形態で分布し、その前にイオン注入された低濃度領
域５に重畳した形になる。プレデポジションで拡散され
た高濃度不純物は、酸化膜２の傾斜先端部分から円形で
分布する。
【００２７】図４Ｃは、ドープした不純物が基板３内で
正規の位置となるようにアニールした後の不純物濃度の
分布図である。約１０５０℃の高温で遂行されるアニー
ルにより、接合深さが拡張されそして不純物分布が再配
置される。図４Ｄ〜図４Ｆは、ＰＮ接合に対して垂直方
向への不純物濃度の分布を示している。尚、図４Ａ〜Ｃ
のグラフ横軸は、ウェーハ切断面の横方向の長さを表
し、図４Ｄ〜Ｆのグラフ横軸は、ウェーハ切断面の縦方
向つまり接合深さを表している。
正規の位置となるようにアニールした後の不純物濃度の
分布図である。約１０５０℃の高温で遂行されるアニー
ルにより、接合深さが拡張されそして不純物分布が再配
置される。図４Ｄ〜図４Ｆは、ＰＮ接合に対して垂直方
向への不純物濃度の分布を示している。尚、図４Ａ〜Ｃ
のグラフ横軸は、ウェーハ切断面の横方向の長さを表
し、図４Ｄ〜Ｆのグラフ横軸は、ウェーハ切断面の縦方
向つまり接合深さを表している。
【００２８】図５は、約５°の傾斜角θをもつ酸化膜２
をもって二重拡散を行い製作したダイオードにおいて、
イオン注入される不純物濃度と降伏電圧との関係を示し
たグラフである。酸化膜２の傾斜角θはＳＥＭ（Scanni
ng Electron Microscope）写真により測定したもので、
また測定の結果、このダイオードは、約２×１０14ｃｍ
-3の濃度とした基板３で約１μｍの接合深さを有してい
る。基板３内で１μｍの接合深さを有する円筒形接合の
理論的な降伏電圧は１１０Ｖである。傾斜酸化膜２をマ
スクとして１０15ｃｍ-2の高濃度でイオン注入した場合
の降伏電圧は、円筒形接合を有する今までの素子の降伏
電圧とほぼ同じである。つまり、高濃度でイオン注入し
た場合の領域は空乏化されないから、電界集中現像を緩
和するに至っていない。これに対して、低濃度のイオン
注入による二重拡散工程を実施したダイオードの降伏電
圧は非常に高く、すべて２５０Ｖを越えており、円筒形
接合の降伏電圧と比較して２倍以上の降伏電圧へ改善さ
れている。
をもって二重拡散を行い製作したダイオードにおいて、
イオン注入される不純物濃度と降伏電圧との関係を示し
たグラフである。酸化膜２の傾斜角θはＳＥＭ（Scanni
ng Electron Microscope）写真により測定したもので、
また測定の結果、このダイオードは、約２×１０14ｃｍ
-3の濃度とした基板３で約１μｍの接合深さを有してい
る。基板３内で１μｍの接合深さを有する円筒形接合の
理論的な降伏電圧は１１０Ｖである。傾斜酸化膜２をマ
スクとして１０15ｃｍ-2の高濃度でイオン注入した場合
の降伏電圧は、円筒形接合を有する今までの素子の降伏
電圧とほぼ同じである。つまり、高濃度でイオン注入し
た場合の領域は空乏化されないから、電界集中現像を緩
和するに至っていない。これに対して、低濃度のイオン
注入による二重拡散工程を実施したダイオードの降伏電
圧は非常に高く、すべて２５０Ｖを越えており、円筒形
接合の降伏電圧と比較して２倍以上の降伏電圧へ改善さ
れている。
【００２９】図６は、約５°の傾斜角θをもつ酸化膜２
をもって二重拡散を実施した後にフィールドプレートＭ
３’を形成したダイオードにおいて、その酸化膜２の厚
さ及びフィールドプレートＭ３’の長さ（Ｐ形領域との
接触部から端までの長さ）と降伏電圧の関係を示したグ
ラフである。
をもって二重拡散を実施した後にフィールドプレートＭ
３’を形成したダイオードにおいて、その酸化膜２の厚
さ及びフィールドプレートＭ３’の長さ（Ｐ形領域との
接触部から端までの長さ）と降伏電圧の関係を示したグ
ラフである。
【００３０】傾斜酸化膜２を用いて形成した二重拡散構
造のＰＮ接合に、更にフィールドプレートＭ３’を併用
することで、降伏電圧の特性がいっそう向上するという
長所がある。一般に、フィールドプレート構造の素子で
は、酸化膜厚及びフィールドプレード長が増加すると降
伏電圧も増加するが、酸化膜厚及びフィールドプレート
長が一定値に到達すると降伏電圧は飽和する。酸化膜が
厚いとフィールドプレート終端での電界が減少するので
耐圧を向上させることができ、フィールドプレートが長
いと、ＰＮ接合で発生する曲率効果を効果的に抑制でき
るので降伏電圧を上昇させ得る。しかしながら、所定の
厚さをもつ酸化膜上のフィールドプレートの長さが一定
の限界値に達すれば、降伏電圧は飽和する。これは、接
合の電界集中をそれ以上緩和できなくなるからである。
造のＰＮ接合に、更にフィールドプレートＭ３’を併用
することで、降伏電圧の特性がいっそう向上するという
長所がある。一般に、フィールドプレート構造の素子で
は、酸化膜厚及びフィールドプレード長が増加すると降
伏電圧も増加するが、酸化膜厚及びフィールドプレート
長が一定値に到達すると降伏電圧は飽和する。酸化膜が
厚いとフィールドプレート終端での電界が減少するので
耐圧を向上させることができ、フィールドプレートが長
いと、ＰＮ接合で発生する曲率効果を効果的に抑制でき
るので降伏電圧を上昇させ得る。しかしながら、所定の
厚さをもつ酸化膜上のフィールドプレートの長さが一定
の限界値に達すれば、降伏電圧は飽和する。これは、接
合の電界集中をそれ以上緩和できなくなるからである。
【００３１】このような現像が図６のデータを通じて示
されている。従来の酸化膜構造を有する素子の折れ線５
０、傾斜酸化膜２に単層の拡散構造を有する素子の折れ
線１００、そして傾斜酸化膜２に加えて低濃度領域５及
び高濃度領域６の二重拡散構造をもつ素子の折れ線１５
０，２００が示されており、これら折れ線は、フィール
ドプレートＭ３’を設けたときの降伏電圧の変化を示し
ている。折れ線５０で示される従来の一般的なフィール
ドプレート構造が一番低い降伏電圧特性をもち、その次
に折れ線１００で示される傾斜酸化膜２＋単層拡散構造
の降伏電圧が高く、そして、折れ線１５０，２００で示
される傾斜酸化膜２＋二重拡散構造が一番高い降伏電圧
特性を有している。傾斜酸化膜２をもたない素子は接合
部分の電界集中が激しく降伏電圧が低いのに対し、傾斜
酸化膜２をもつ素子は、接合部分では酸化膜２が薄く、
フィールドプレートＭ３’の終端では酸化膜２が厚いの
で、曲率接合での電界集中を緩和させられる。また、傾
斜酸化膜２に二重拡散構造を加えた素子では、その二重
拡散構造により、二重拡散をもたない素子に比べて接合
部分での電界集中をより効果的に抑制でき、降伏電圧が
更に高くなる。
されている。従来の酸化膜構造を有する素子の折れ線５
０、傾斜酸化膜２に単層の拡散構造を有する素子の折れ
線１００、そして傾斜酸化膜２に加えて低濃度領域５及
び高濃度領域６の二重拡散構造をもつ素子の折れ線１５
０，２００が示されており、これら折れ線は、フィール
ドプレートＭ３’を設けたときの降伏電圧の変化を示し
ている。折れ線５０で示される従来の一般的なフィール
ドプレート構造が一番低い降伏電圧特性をもち、その次
に折れ線１００で示される傾斜酸化膜２＋単層拡散構造
の降伏電圧が高く、そして、折れ線１５０，２００で示
される傾斜酸化膜２＋二重拡散構造が一番高い降伏電圧
特性を有している。傾斜酸化膜２をもたない素子は接合
部分の電界集中が激しく降伏電圧が低いのに対し、傾斜
酸化膜２をもつ素子は、接合部分では酸化膜２が薄く、
フィールドプレートＭ３’の終端では酸化膜２が厚いの
で、曲率接合での電界集中を緩和させられる。また、傾
斜酸化膜２に二重拡散構造を加えた素子では、その二重
拡散構造により、二重拡散をもたない素子に比べて接合
部分での電界集中をより効果的に抑制でき、降伏電圧が
更に高くなる。
【００３２】傾斜酸化膜２と二重拡散構造をもつ素子
で、酸化膜２の厚さが１μｍの場合（折れ線１５０）と
２μｍの場合（折れ線２００）における降伏電圧を比べ
ると、折れ線２００で示す２μｍの酸化膜２をもつダイ
オードの降伏電圧は、プレート終端側での電界をより緩
和させられるために、フィールドプレートＭ３’が長く
なるにつれて飽和せずに増加し、接合部分の電界がいっ
そう効果的に緩和される。この結果から、できるだけ厚
い傾斜酸化膜２に低濃度領域５及び高濃度領域６の二重
拡散構造を加えた素子が接合部分の電界を一番効果的に
抑制でき、降伏電圧の最高値を得られることがわかる。
で、酸化膜２の厚さが１μｍの場合（折れ線１５０）と
２μｍの場合（折れ線２００）における降伏電圧を比べ
ると、折れ線２００で示す２μｍの酸化膜２をもつダイ
オードの降伏電圧は、プレート終端側での電界をより緩
和させられるために、フィールドプレートＭ３’が長く
なるにつれて飽和せずに増加し、接合部分の電界がいっ
そう効果的に緩和される。この結果から、できるだけ厚
い傾斜酸化膜２に低濃度領域５及び高濃度領域６の二重
拡散構造を加えた素子が接合部分の電界を一番効果的に
抑制でき、降伏電圧の最高値を得られることがわかる。
【００３３】以上のように、１μｍの接合深さを有する
ＰＮダイオードの製造に、傾斜マスク層２により拡張範
囲を調整しながら１８０ＫｅＶのエネルギーでイオン注
入を行って低濃度領域５を横方向に拡張形成し、二重拡
散構造とする製造方法によれば、マスクを追加する必要
もなく、今までの円筒形接合よりも１３０Ｖも高い降伏
電圧を得ることができる。即ち、傾斜マスク層２を用い
たイオン打ち込み及び熱拡散工程による二重接合構造
は、１μｍの深さの薄い接合条件でも５００Ｖ以上の高
い降伏電圧を実現する。また、フィールドプレート構造
Ｍ３’を、傾斜マスク層２及びこれによる二重拡散構造
と組み合わせて適用することにより、既存のフィールド
プレート構造に比べて２５０Ｖも高い降伏電圧を得るこ
とができる。
ＰＮダイオードの製造に、傾斜マスク層２により拡張範
囲を調整しながら１８０ＫｅＶのエネルギーでイオン注
入を行って低濃度領域５を横方向に拡張形成し、二重拡
散構造とする製造方法によれば、マスクを追加する必要
もなく、今までの円筒形接合よりも１３０Ｖも高い降伏
電圧を得ることができる。即ち、傾斜マスク層２を用い
たイオン打ち込み及び熱拡散工程による二重接合構造
は、１μｍの深さの薄い接合条件でも５００Ｖ以上の高
い降伏電圧を実現する。また、フィールドプレート構造
Ｍ３’を、傾斜マスク層２及びこれによる二重拡散構造
と組み合わせて適用することにより、既存のフィールド
プレート構造に比べて２５０Ｖも高い降伏電圧を得るこ
とができる。
【図１】本発明によるＰＮ接合の製造方法を順に示す工
程図。
程図。
【図２】傾斜酸化膜２の傾斜角θ及びイオン注入エネル
ギーと、形成される低濃度領域５の横方向拡張長さとの
関係を示したグラフ。
ギーと、形成される低濃度領域５の横方向拡張長さとの
関係を示したグラフ。
【図３】本発明の製造方法に従って製作された素子の不
純物分布図。
純物分布図。
【図４】本発明の製造方法に従う各工程での不純物濃度
分布図。
分布図。
【図５】低濃度領域５のイオン注入濃度と降伏電圧との
関係を示したグラフ。
関係を示したグラフ。
【図６】傾斜酸化膜２の厚さ及びフィールドプレートＭ
３’の長さと、降伏電圧との関係を示したグラフ。
３’の長さと、降伏電圧との関係を示したグラフ。
１ ＳＯＧ膜（絶縁体） ２ 酸化膜（傾斜マスク層） ３ 半導体基板 ５ 低濃度領域 ６ 高濃度領域 Ｍ３’フィールドプレート（電極）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 (72)発明者 金 成東 大韓民国ソウル特別市瑞草区蠶院洞韓信ア パート316棟904号
Claims (7)
- 【請求項１】 半導体基板の表面に、開口部及びその周
囲の傾斜面部を有する傾斜マスク層を形成する第１過程
と、前記開口部及び傾斜面部を通して低濃度領域を形成
する不純物を注入する第２過程と、前記開口部を介して
高濃度領域を形成する不純物を熱拡散させ、アニールす
る第３過程と、を実施することを特徴とするＰＮ接合の
製造方法。 - 【請求項２】 第１過程は、半導体基板表面に酸化膜を
形成する第１段階と、該酸化膜よりも食刻率の大きい絶
縁体を前記酸化膜上に形成する第２段階と、マスキング
を施した後にこれらを食刻液に浸して食刻し、前記酸化
膜から傾斜マスク層を形成する第３段階と、を実施する
請求項１記載の製造方法。 - 【請求項３】 第１段階は、半導体基板表面に酸化膜を
熱成長させ、第２段階は、該酸化膜上にＳＯＧ膜をスピ
ンコートして硬化させるようにした請求項２記載の製造
方法。 - 【請求項４】 第２過程は、１８０ＫｅＶのエネルギ
ー、１×１０12ｃｍ-2の不純物濃度でイオン打ち込みを
実施する請求項１〜３のいずれか１項に記載の製造方
法。 - 【請求項５】 第３過程は、第２過程による低濃度領域
の表面に対するプレデポジションプロセスを使用する請
求項１〜４のいずれか１項に記載の製造方法。 - 【請求項６】 第３過程後に、傾斜マスク層の開口部を
介して高濃度領域と接触すると共に該傾斜マスク層の傾
斜面上を伸延するフィールドプレート構造の電極を形成
する第４過程を実施する請求項１〜５のいずれか１項に
記載の製造方法。 - 【請求項７】 ダイオードの降伏電圧を上昇させるダイ
オード製造方法であって、半導体基板上の酸化膜に設け
た開口部の周囲に傾斜面部を形成し、これら開口部及び
傾斜面部を通して不純物を打ち込み低濃度領域を形成し
た後、該低濃度領域内に不純物を熱拡散させて高濃度領
域を形成することを特徴とするダイオード製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P15210 | 1995-06-09 | ||
| KR1019950015210A KR0154702B1 (ko) | 1995-06-09 | 1995-06-09 | 항복전압을 향상시킨 다이오드 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098050A true JPH098050A (ja) | 1997-01-10 |
Family
ID=19416757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8147269A Pending JPH098050A (ja) | 1995-06-09 | 1996-06-10 | Ｐｎ接合の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5907181A (ja) |
| JP (1) | JPH098050A (ja) |
| KR (1) | KR0154702B1 (ja) |
| DE (1) | DE19605633B4 (ja) |
| TW (1) | TW286432B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004281949A (ja) * | 2003-03-19 | 2004-10-07 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
| JP2012038810A (ja) * | 2010-08-04 | 2012-02-23 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| WO2014087543A1 (ja) * | 2012-12-07 | 2014-06-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US9153443B2 (en) | 2011-04-05 | 2015-10-06 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating same |
| JP2018010988A (ja) * | 2016-07-14 | 2018-01-18 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825079A (en) * | 1997-01-23 | 1998-10-20 | Luminous Intent, Inc. | Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage |
| WO1999027582A2 (de) * | 1997-11-24 | 1999-06-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Optimierter randabschluss von halbleiter-bauelementen |
| GB2334633B (en) * | 1998-02-21 | 2002-09-25 | Mitel Corp | Low leakage electrostatic discharge protection system |
| JP2000294771A (ja) * | 1999-04-02 | 2000-10-20 | Fuji Electric Co Ltd | プレーナ型半導体装置 |
| US6420757B1 (en) | 1999-09-14 | 2002-07-16 | Vram Technologies, Llc | Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability |
| US6433370B1 (en) | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
| DE10031461B4 (de) * | 2000-06-28 | 2006-06-29 | Infineon Technologies Ag | Hochvolt-Diode |
| US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
| US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
| US6794719B2 (en) * | 2001-06-28 | 2004-09-21 | Koninklijke Philips Electronics N.V. | HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness |
| CN100388441C (zh) * | 2001-12-03 | 2008-05-14 | 旺宏电子股份有限公司 | 制作双扩散漏极的方法 |
| US6958275B2 (en) | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
| US7776727B2 (en) * | 2007-08-31 | 2010-08-17 | Applied Materials, Inc. | Methods of emitter formation in solar cells |
| US8106487B2 (en) | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
| US20100304527A1 (en) * | 2009-03-03 | 2010-12-02 | Peter Borden | Methods of thermal processing a solar cell |
| US8299547B2 (en) | 2011-01-03 | 2012-10-30 | International Business Machines Corporation | Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered dielectric plates |
| US8901676B2 (en) | 2011-01-03 | 2014-12-02 | International Business Machines Corporation | Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) having a high drain-to-body breakdown voltage (Vb), a method of forming an LEDMOSFET, and a silicon-controlled rectifier (SCR) incorporating a complementary pair of LEDMOSFETs |
| US8871557B2 (en) * | 2011-09-02 | 2014-10-28 | Electronics And Telecommunications Research Institute | Photomultiplier and manufacturing method thereof |
| CN102569044B (zh) * | 2011-12-24 | 2014-07-30 | 常州星海电子有限公司 | 二极管sf芯片的制造方法 |
| US9245960B2 (en) | 2013-02-08 | 2016-01-26 | Globalfoundries Inc. | Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered airgap field plates |
| US10276669B2 (en) * | 2017-01-19 | 2019-04-30 | Infineon Technologies Austria Ag | Sloped field plate and contact structures for semiconductor devices and methods of manufacturing thereof |
| CN108091568A (zh) * | 2017-12-25 | 2018-05-29 | 深圳市晶特智造科技有限公司 | 高频三极管及其制作方法 |
| CN108598180A (zh) * | 2018-04-11 | 2018-09-28 | 浙江世菱电力电子有限公司 | 一种整流二极管及其制备方法 |
| CN112038412B (zh) * | 2020-07-22 | 2021-11-19 | 西安电子科技大学 | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS505024A (ja) * | 1973-03-22 | 1975-01-20 | ||
| JPH0214516A (ja) * | 1988-06-30 | 1990-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0745551A (ja) * | 1993-07-27 | 1995-02-14 | Matsushita Electron Corp | コンタクトホールの形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1439739B2 (de) * | 1964-11-06 | 1973-11-08 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Verfahren zum Herstellen einer Halbleiteranordnung |
| US4030952A (en) * | 1974-04-18 | 1977-06-21 | Fairchild Camera And Instrument Corporation | Method of MOS circuit fabrication |
| DE3686721D1 (de) * | 1986-10-08 | 1992-10-15 | Ibm | Verfahren zur herstellung einer kontaktoeffnung mit gewuenschter schraege in einer zusammengesetzten schicht, die mit photoresist maskiert ist. |
| JPH0316123A (ja) * | 1989-03-29 | 1991-01-24 | Mitsubishi Electric Corp | イオン注入方法およびそれにより製造される半導体装置 |
| US5424571A (en) * | 1992-03-30 | 1995-06-13 | Sgs-Thomson Microelectronics, Inc. | Sloped spacer for mos field effect devices |
| US5364800A (en) * | 1993-06-24 | 1994-11-15 | Texas Instruments Incorporated | Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate |
-
1995
- 1995-06-09 KR KR1019950015210A patent/KR0154702B1/ko not_active Expired - Fee Related
-
1996
- 1996-01-23 TW TW085100789A patent/TW286432B/zh not_active IP Right Cessation
- 1996-02-15 DE DE19605633A patent/DE19605633B4/de not_active Expired - Fee Related
- 1996-06-06 US US08/659,495 patent/US5907181A/en not_active Expired - Lifetime
- 1996-06-10 JP JP8147269A patent/JPH098050A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS505024A (ja) * | 1973-03-22 | 1975-01-20 | ||
| JPH0214516A (ja) * | 1988-06-30 | 1990-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0745551A (ja) * | 1993-07-27 | 1995-02-14 | Matsushita Electron Corp | コンタクトホールの形成方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004281949A (ja) * | 2003-03-19 | 2004-10-07 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
| JP2012038810A (ja) * | 2010-08-04 | 2012-02-23 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US9680033B2 (en) | 2010-08-04 | 2017-06-13 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9153443B2 (en) | 2011-04-05 | 2015-10-06 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating same |
| WO2014087543A1 (ja) * | 2012-12-07 | 2014-06-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP5822032B2 (ja) * | 2012-12-07 | 2015-11-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US9455148B2 (en) | 2012-12-07 | 2016-09-27 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| JP2018010988A (ja) * | 2016-07-14 | 2018-01-18 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5907181A (en) | 1999-05-25 |
| TW286432B (en) | 1996-09-21 |
| DE19605633A1 (de) | 1996-12-12 |
| KR0154702B1 (ko) | 1998-10-15 |
| DE19605633B4 (de) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098050A (ja) | Ｐｎ接合の製造方法 | |
| KR100268979B1 (ko) | 반도체 셸로우 접합형성 방법과 셸로우소스 및 드레인 영역을 갖는 전계효과트랜지스터 제조방법 | |
| CN101887854B (zh) | 碳化硅半导体装置及其制造方法 | |
| US5851908A (en) | Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of highly doped amorphous layer as a source for dopant diffusion into SiC | |
| US6083814A (en) | Method for producing a pn-junction for a semiconductor device of SiC | |
| EP0070713A2 (en) | A semiconductor device comprising a bulk-defect region and a process for producing such a semiconductor device | |
| JP4568929B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| WO2017186033A1 (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
| JP2807114B2 (ja) | シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法 | |
| US6707131B2 (en) | Semiconductor device and manufacturing method for the same | |
| CN102832122B (zh) | 双极穿通半导体器件及这种半导体器件的制造方法 | |
| US6146947A (en) | Insulated gate type field effect transistor and method of manufacturing the same | |
| JPS62113471A (ja) | バイポ−ラトランジスタに浅く、大量にド−プされた外因性ベ−ス領域を形成する方法 | |
| CN115458604B (zh) | Mosfet器件及其制造方法 | |
| JP2002518827A (ja) | Ｍｏｓトランジスタを含む半導体デバイスの製造方法 | |
| US10832911B2 (en) | Semiconductor device | |
| US5215936A (en) | Method of fabricating a semiconductor device having a lightly-doped drain structure | |
| JP2808945B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| KR0135029B1 (ko) | 자기 정렬된 홈구조의 채널을 가진 mos 소자 및 제조방법 | |
| RU188679U1 (ru) | Полупроводниковый прибор | |
| TWI806005B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| KR100209229B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| CA1065497A (en) | Method of forming recessed oxide isolation | |
| KR20040082967A (ko) | 반도체 장치의 제조 방법 | |
| CN120568783A (zh) | 一种碳化硅vdmos沟槽型热扩散终端及制备方法 |