JPH0887956A - 電子放出素子、電子放出素子の製造方法、ｃｒｔ、及び平面ディスプレイ - Google Patents
電子放出素子、電子放出素子の製造方法、ｃｒｔ、及び平面ディスプレイInfo
- Publication number
- JPH0887956A JPH0887956A JP22176894A JP22176894A JPH0887956A JP H0887956 A JPH0887956 A JP H0887956A JP 22176894 A JP22176894 A JP 22176894A JP 22176894 A JP22176894 A JP 22176894A JP H0887956 A JPH0887956 A JP H0887956A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- electron
- emitting device
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 駆動電圧の低い電子放出素子及びその製造方
法を得る。さらに、この電子放出素子を利用して駆動電
圧の低いＣＲＴ又は平面ディスプレイを得る。 【構成】 ゲート電極１５とエミッタ１２とで構成され
る電子放出素子のエミッタ１２を、多孔質Ｓｉ層を形成
したｎ型Ｓｉにより構成する。エミッタ１２の形状は円
錐状，円柱状，角柱状，円錐台状，平面状である。ま
た、その製造方法として、ｎ型Ｓｉ基板１３上にゲート
電極付きの電子放出素子を作成した後、光を照射しなが
らエミッタ表面を陽極化成することにより、エミッタ表
面を多孔質化して電子放出素子を製造する。また、ｎ型
Ｓｉ基板を陽極化成することにより表面を多孔質化し、
これをエミッタとして電子放出素子を製造する。さらに
上記電子放出素子をＣＲＴまたは平面ディスプレイの電
子源とする。
法を得る。さらに、この電子放出素子を利用して駆動電
圧の低いＣＲＴ又は平面ディスプレイを得る。 【構成】 ゲート電極１５とエミッタ１２とで構成され
る電子放出素子のエミッタ１２を、多孔質Ｓｉ層を形成
したｎ型Ｓｉにより構成する。エミッタ１２の形状は円
錐状，円柱状，角柱状，円錐台状，平面状である。ま
た、その製造方法として、ｎ型Ｓｉ基板１３上にゲート
電極付きの電子放出素子を作成した後、光を照射しなが
らエミッタ表面を陽極化成することにより、エミッタ表
面を多孔質化して電子放出素子を製造する。また、ｎ型
Ｓｉ基板を陽極化成することにより表面を多孔質化し、
これをエミッタとして電子放出素子を製造する。さらに
上記電子放出素子をＣＲＴまたは平面ディスプレイの電
子源とする。
Description
【０００１】
【産業上の利用分野】この発明は、ディスプレイ，真空
管，半導体製造装置等に用いられる冷陰極電子源の電子
放出素子の構造、その製造方法、電子放出素子を用いた
ＣＲＴ及び平面ディスプレイに関するものである。
管，半導体製造装置等に用いられる冷陰極電子源の電子
放出素子の構造、その製造方法、電子放出素子を用いた
ＣＲＴ及び平面ディスプレイに関するものである。
【０００２】
【従来の技術】図１４は例えば特開平４−９４０３３号
公報に記載された従来の電子放出素子を示す断面図であ
る。図において、１２はエミッタ、１３は低抵抗Ｓｉ基
板、１４は絶縁膜、１５はエミッタ１２の周囲に空間を
隔てて設けたゲート電極で、例えば内径が約２μｍにな
るように設けたものである。２０はエミッタ１２に対向
して設けたアノード板、７３はエミッタを形成する工程
で設けた熱酸化膜である。エミッタ１２はＳｉ基板１３
をエッチングして、その先端の曲率半径を例えば１００
ｎｍ以下に尖らせて円錐状に形成されている。
公報に記載された従来の電子放出素子を示す断面図であ
る。図において、１２はエミッタ、１３は低抵抗Ｓｉ基
板、１４は絶縁膜、１５はエミッタ１２の周囲に空間を
隔てて設けたゲート電極で、例えば内径が約２μｍにな
るように設けたものである。２０はエミッタ１２に対向
して設けたアノード板、７３はエミッタを形成する工程
で設けた熱酸化膜である。エミッタ１２はＳｉ基板１３
をエッチングして、その先端の曲率半径を例えば１００
ｎｍ以下に尖らせて円錐状に形成されている。
【０００３】次に動作について説明する。Ｓｉ基板１３
とゲート電極１５の間にゲート電極側が正となるように
電圧をかけると、Ｓｉ基板１３からエミッタ１２間の抵
抗が低いため、実効的の電圧はエミッタ１２の先端とゲ
ート電極１５の間の空間にかかる。更に、エミッタ１２
の先端が尖っているために、エミッタ１２の先端とゲー
ト電極１５の電界はエミッタ１２の先端近傍の空間に集
中する。ゲート電極１５の電圧をさらに上げると、エミ
ッタ１２の先端からトンネル効果による電子の放出が始
まる。この時、アノード板２０に正の電圧をかけておく
と、放出された電子はアノード板２０に流れ、アノード
電流が観測される。Ｓｉ基板１３を接地し、アノード板
２０にゲート電極１５に対して２００Ｖの電圧を加え、
ゲート電極１５の電圧（ゲート電圧）を０Ｖから順次増
加させてアノード電流を測定した場合、ゲート電圧が８
０Ｖを越えるとアノード電流が観測され始めた。このア
ノード電流が観測され始める電圧をはさんでゲート電圧
を変調することにより、この素子を電子源として作用さ
せることができる。
とゲート電極１５の間にゲート電極側が正となるように
電圧をかけると、Ｓｉ基板１３からエミッタ１２間の抵
抗が低いため、実効的の電圧はエミッタ１２の先端とゲ
ート電極１５の間の空間にかかる。更に、エミッタ１２
の先端が尖っているために、エミッタ１２の先端とゲー
ト電極１５の電界はエミッタ１２の先端近傍の空間に集
中する。ゲート電極１５の電圧をさらに上げると、エミ
ッタ１２の先端からトンネル効果による電子の放出が始
まる。この時、アノード板２０に正の電圧をかけておく
と、放出された電子はアノード板２０に流れ、アノード
電流が観測される。Ｓｉ基板１３を接地し、アノード板
２０にゲート電極１５に対して２００Ｖの電圧を加え、
ゲート電極１５の電圧（ゲート電圧）を０Ｖから順次増
加させてアノード電流を測定した場合、ゲート電圧が８
０Ｖを越えるとアノード電流が観測され始めた。このア
ノード電流が観測され始める電圧をはさんでゲート電圧
を変調することにより、この素子を電子源として作用さ
せることができる。
【０００４】また、図１５はこの電子放出素子の製造方
法を工程順に示す断面図である。図１５（ａ）で低抵抗
Ｓｉ基板１３上に熱酸化処理、リソグラフィ及びドライ
エッチング工程によって、ＳｉＯ2 膜からなる円形のマ
スク７１を形成する。図１５（ｂ）では、ＳｉＯ2 膜の
円形パターン７１をマスクにして、Ｓｉ基板１３をリア
クティブイオンエッチング（以下、ＲＩＥと記す）し、
マスク７１の下にエミッタのもととなるコーン７２を形
成する。次に熱酸化処理によりコーン７２の表面に熱酸
化膜７３を設けて、図１５（ｃ）に示すものが得られ
る。この状態で絶縁膜１４及びゲート電極１５を蒸着し
（図１５（ｄ））、この後、ウェットエッチングにより
マスク７１に成膜された絶縁膜材料及びゲート電極材料
をリフトオフすると共に、熱酸化膜７３を除去し、図１
５（ｅ）で示す電子放出素子が得られる。
法を工程順に示す断面図である。図１５（ａ）で低抵抗
Ｓｉ基板１３上に熱酸化処理、リソグラフィ及びドライ
エッチング工程によって、ＳｉＯ2 膜からなる円形のマ
スク７１を形成する。図１５（ｂ）では、ＳｉＯ2 膜の
円形パターン７１をマスクにして、Ｓｉ基板１３をリア
クティブイオンエッチング（以下、ＲＩＥと記す）し、
マスク７１の下にエミッタのもととなるコーン７２を形
成する。次に熱酸化処理によりコーン７２の表面に熱酸
化膜７３を設けて、図１５（ｃ）に示すものが得られ
る。この状態で絶縁膜１４及びゲート電極１５を蒸着し
（図１５（ｄ））、この後、ウェットエッチングにより
マスク７１に成膜された絶縁膜材料及びゲート電極材料
をリフトオフすると共に、熱酸化膜７３を除去し、図１
５（ｅ）で示す電子放出素子が得られる。
【０００５】上記の電子放出素子において、アノード電
流が観測され始めるゲート電圧の大きさは約８０Ｖであ
り、これは大きな値である。このため、ゲート電圧を駆
動するドライブ回路として高価な高電圧タイプのものが
必要であり、結果として電子放出素子を利用したディス
プレイや真空管等の装置の値段を高いものとしている。
エミッタの先端近傍の空間における電界強度の大きさ
は、エミッタ先端の曲率半径に依存する。従って、エミ
ッタ先端の曲率半径を小さくすれば、アノード電流が観
測され始める電圧の大きさは小さくなる。ところが従来
の電子放出素子は上記のように、図１５（ｂ）に示すＲ
ＩＥ，図１５（ｃ）に示す熱酸化処理及び図１５（ｅ）
のウエットエッチングでの加工精度でエミッタ先端部の
曲率半径が決まる。また、ＲＩＥのエッチング深さを大
きくする，または熱酸化処理での熱酸化膜を理想値より
わずかでも厚くすると、先端が尖っている分エミッタの
高さは急激に低くなり電界の集中が悪くなるので、加工
精度限界までエミッタの曲率半径を小さくすることは望
ましくない。従って、アノード電流が観測され始める電
圧の大きさはあまり小さくできなかった。
流が観測され始めるゲート電圧の大きさは約８０Ｖであ
り、これは大きな値である。このため、ゲート電圧を駆
動するドライブ回路として高価な高電圧タイプのものが
必要であり、結果として電子放出素子を利用したディス
プレイや真空管等の装置の値段を高いものとしている。
エミッタの先端近傍の空間における電界強度の大きさ
は、エミッタ先端の曲率半径に依存する。従って、エミ
ッタ先端の曲率半径を小さくすれば、アノード電流が観
測され始める電圧の大きさは小さくなる。ところが従来
の電子放出素子は上記のように、図１５（ｂ）に示すＲ
ＩＥ，図１５（ｃ）に示す熱酸化処理及び図１５（ｅ）
のウエットエッチングでの加工精度でエミッタ先端部の
曲率半径が決まる。また、ＲＩＥのエッチング深さを大
きくする，または熱酸化処理での熱酸化膜を理想値より
わずかでも厚くすると、先端が尖っている分エミッタの
高さは急激に低くなり電界の集中が悪くなるので、加工
精度限界までエミッタの曲率半径を小さくすることは望
ましくない。従って、アノード電流が観測され始める電
圧の大きさはあまり小さくできなかった。
【０００６】一方、刊行物（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅ
ｃｈｎｏｌ．Ｂ１２（２），Ｍａｒ／Ａｐｒｌ，１９９
４年，第６６２頁〜第６６５頁）に掲載された電子放出
素子がある。これは、ｐ型Ｓｉ基板上に設けたエミッタ
の先端部を、陽極化成法を用いて直径数ｎｍの微小繊維
状の集まりからなる多孔質状に形成している。そして、
エミッタ先端の曲率半径を微小繊維のそれとすることに
より、電界を集中させ、アノード電流が観測され始める
ゲート電圧の大きさを下げている。しかしながら、この
素子ではｐ型Ｓｉを用いているため、電界が加わるとエ
ミッタの表面近傍に空乏層ができる。この空乏層が内部
からの電子の供給を妨げるため、ゲート電圧を上げた場
合にアノード電流が飽和すること及び周囲の温度や光が
あたることによってアノード電流が変動するといった欠
点があった。
ｃｈｎｏｌ．Ｂ１２（２），Ｍａｒ／Ａｐｒｌ，１９９
４年，第６６２頁〜第６６５頁）に掲載された電子放出
素子がある。これは、ｐ型Ｓｉ基板上に設けたエミッタ
の先端部を、陽極化成法を用いて直径数ｎｍの微小繊維
状の集まりからなる多孔質状に形成している。そして、
エミッタ先端の曲率半径を微小繊維のそれとすることに
より、電界を集中させ、アノード電流が観測され始める
ゲート電圧の大きさを下げている。しかしながら、この
素子ではｐ型Ｓｉを用いているため、電界が加わるとエ
ミッタの表面近傍に空乏層ができる。この空乏層が内部
からの電子の供給を妨げるため、ゲート電圧を上げた場
合にアノード電流が飽和すること及び周囲の温度や光が
あたることによってアノード電流が変動するといった欠
点があった。
【０００７】
【発明が解決しようとする課題】従来の電子放出素子は
上記のように構成されており、アノード電流が観測され
始めるゲート電圧が大きいという問題点があった。ま
た、ｐ型Ｓｉのエミッタ先端に多孔質Ｓｉ層を形成した
ものでは、アノード電流が観測され始めるゲート電圧を
下げることができるが、アノード電流が飽和したり、周
囲の温度や光に影響されるという問題点があった。
上記のように構成されており、アノード電流が観測され
始めるゲート電圧が大きいという問題点があった。ま
た、ｐ型Ｓｉのエミッタ先端に多孔質Ｓｉ層を形成した
ものでは、アノード電流が観測され始めるゲート電圧を
下げることができるが、アノード電流が飽和したり、周
囲の温度や光に影響されるという問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、アノード電流が飽和することな
く、また周囲の温度や光に影響されずに、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことを目的としており、更にこの電子放出素子に適した
製造方法及びこの電子放出素子の特長を生かしたＣＲＴ
と平面ディスプレイを提供することを目的とする。
ためになされたもので、アノード電流が飽和することな
く、また周囲の温度や光に影響されずに、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことを目的としており、更にこの電子放出素子に適した
製造方法及びこの電子放出素子の特長を生かしたＣＲＴ
と平面ディスプレイを提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１の発明に係る電
子放出素子は、エミッタと、エミッタと空間を隔てて設
けたゲート電極を備え、エミッタに電界をかけて電子を
放出させる電子放出素子において、エミッタが、多孔質
Ｓｉ層を有するｎ型Ｓｉからなると共に、電子放出側に
突出しており、その形状が円錐状であることを特徴とす
るものである。
子放出素子は、エミッタと、エミッタと空間を隔てて設
けたゲート電極を備え、エミッタに電界をかけて電子を
放出させる電子放出素子において、エミッタが、多孔質
Ｓｉ層を有するｎ型Ｓｉからなると共に、電子放出側に
突出しており、その形状が円錐状であることを特徴とす
るものである。
【００１０】また、請求項２の発明に係る電子放出素子
は、エミッタと、エミッタと空間を隔てて設けたゲート
電極を備え、エミッタに電界をかけて電子を放出させる
電子放出素子において、エミッタが、多孔質Ｓｉ層を有
するｎ型Ｓｉからなると共に、電子放出側に突出してお
り、その形状が柱状または円錐台状であることを特徴と
するものである。
は、エミッタと、エミッタと空間を隔てて設けたゲート
電極を備え、エミッタに電界をかけて電子を放出させる
電子放出素子において、エミッタが、多孔質Ｓｉ層を有
するｎ型Ｓｉからなると共に、電子放出側に突出してお
り、その形状が柱状または円錐台状であることを特徴と
するものである。
【００１１】また、請求項３の発明に係る電子放出素子
は、エミッタと、エミッタと空間を隔てて設けたゲート
電極を備え、エミッタに電界をかけて電子を放出させる
電子放出素子において、エミッタが、多孔質Ｓｉ層を有
するｎ型Ｓｉからなると共に、その形状が平面状である
ことを特徴とするものである。
は、エミッタと、エミッタと空間を隔てて設けたゲート
電極を備え、エミッタに電界をかけて電子を放出させる
電子放出素子において、エミッタが、多孔質Ｓｉ層を有
するｎ型Ｓｉからなると共に、その形状が平面状である
ことを特徴とするものである。
【００１２】また、請求項４の発明に係る電子放出素子
の製造方法は、ｎ型Ｓｉ基板のエミッタ形成部にマスク
を形成する工程、マスクを形成したｎ型Ｓｉ基板のドラ
イエッチングによりマスクの下のエミッタ形成部にコー
ンを形成する工程、熱酸化処理によりコーンを形成した
ｎ型Ｓｉ基板の電子放出側に熱酸化膜を設ける工程、熱
酸化膜を形成したｎ型Ｓｉ基板の電子放出側に絶縁膜と
ゲート電極を順次蒸着する工程、エッチングによりエミ
ッタ形成部の熱酸化膜及びマスクを除去してエミッタ形
成部の突状のｎ型Ｓｉ基板を露出する工程、及びｎ型Ｓ
ｉ基板の露出部に光を照射しながら陽極化成して多孔質
Ｓｉ層を形成する工程を施すこと特徴とするものであ
る。
の製造方法は、ｎ型Ｓｉ基板のエミッタ形成部にマスク
を形成する工程、マスクを形成したｎ型Ｓｉ基板のドラ
イエッチングによりマスクの下のエミッタ形成部にコー
ンを形成する工程、熱酸化処理によりコーンを形成した
ｎ型Ｓｉ基板の電子放出側に熱酸化膜を設ける工程、熱
酸化膜を形成したｎ型Ｓｉ基板の電子放出側に絶縁膜と
ゲート電極を順次蒸着する工程、エッチングによりエミ
ッタ形成部の熱酸化膜及びマスクを除去してエミッタ形
成部の突状のｎ型Ｓｉ基板を露出する工程、及びｎ型Ｓ
ｉ基板の露出部に光を照射しながら陽極化成して多孔質
Ｓｉ層を形成する工程を施すこと特徴とするものであ
る。
【００１３】また、請求項５の発明に係る電子放出素子
の製造方法は、ｎ型Ｓｉ基板に光を照射しながら陽極化
成して、ｎ型Ｓｉ基板に多孔質Ｓｉ層を形成する工程、
ｎ型Ｓｉ基板に形成した多孔質Ｓｉ層のエミッタ形成部
にマスクを形成する工程、マスクを形成したｎ型Ｓｉ基
板をエッチングしてマスクの下のエミッタ形成部にコー
ンを形成する工程、コーンを形成したｎ型Ｓｉ基板の電
子放出側に絶縁膜とゲート電極を順次蒸着する工程、及
びエミッタ形成部のマスクを除去する工程を施すことを
特徴とするものである。
の製造方法は、ｎ型Ｓｉ基板に光を照射しながら陽極化
成して、ｎ型Ｓｉ基板に多孔質Ｓｉ層を形成する工程、
ｎ型Ｓｉ基板に形成した多孔質Ｓｉ層のエミッタ形成部
にマスクを形成する工程、マスクを形成したｎ型Ｓｉ基
板をエッチングしてマスクの下のエミッタ形成部にコー
ンを形成する工程、コーンを形成したｎ型Ｓｉ基板の電
子放出側に絶縁膜とゲート電極を順次蒸着する工程、及
びエミッタ形成部のマスクを除去する工程を施すことを
特徴とするものである。
【００１４】また、請求項６の発明に係るＣＲＴは、請
求項１ないし３のいずれかの電子放出素子を電子源とし
たことを特徴とするものである。
求項１ないし３のいずれかの電子放出素子を電子源とし
たことを特徴とするものである。
【００１５】また、請求項７の発明に係る平面ディスプ
レイは、請求項１ないし３のいずれかの電子放出素子を
電子源としたことを特徴とするものである。
レイは、請求項１ないし３のいずれかの電子放出素子を
電子源としたことを特徴とするものである。
【００１６】
【作用】請求項１の発明におけるエミッタは、先端部を
直径数ｎｍの微小繊維状の集まりからなる多孔質状で形
成して、エミッタ先端の曲率半径を微小繊維のそれとし
た。このため、エミッタ先端部で電界を集中させ、アノ
ード電流が観測され始めるゲート電圧の大きさを下げる
ことができる。また、ｎ型Ｓｉで構成しているため、空
乏層が形成されず、アノード電流は飽和しない。
直径数ｎｍの微小繊維状の集まりからなる多孔質状で形
成して、エミッタ先端の曲率半径を微小繊維のそれとし
た。このため、エミッタ先端部で電界を集中させ、アノ
ード電流が観測され始めるゲート電圧の大きさを下げる
ことができる。また、ｎ型Ｓｉで構成しているため、空
乏層が形成されず、アノード電流は飽和しない。
【００１７】また、請求項２の発明におけるエミッタ
は、請求項１と同様、先端部を直径数ｎｍの微小繊維状
の集まりからなる多孔質状で形成すると共に、ｎ型Ｓｉ
で構成している。さらに、この発明におけるエミッタ
は、柱状または円錐台状であり、このような形状のエミ
ッタでも多孔質Ｓｉ層を設けることにより、ゲート電圧
が大きくなるのを防ぐことができる。
は、請求項１と同様、先端部を直径数ｎｍの微小繊維状
の集まりからなる多孔質状で形成すると共に、ｎ型Ｓｉ
で構成している。さらに、この発明におけるエミッタ
は、柱状または円錐台状であり、このような形状のエミ
ッタでも多孔質Ｓｉ層を設けることにより、ゲート電圧
が大きくなるのを防ぐことができる。
【００１８】また、請求項３の発明におけるエミッタ
は、請求項１と同様、先端部を直径数ｎｍの微小繊維状
の集まりからなる多孔質状で形成すると共に、ｎ型Ｓｉ
で構成している。さらに、この発明におけるエミッタ
は、平面状であり、このような形状のエミッタでも多孔
質Ｓｉ層を設けることにより、エミッタとすることがで
きる。
は、請求項１と同様、先端部を直径数ｎｍの微小繊維状
の集まりからなる多孔質状で形成すると共に、ｎ型Ｓｉ
で構成している。さらに、この発明におけるエミッタ
は、平面状であり、このような形状のエミッタでも多孔
質Ｓｉ層を設けることにより、エミッタとすることがで
きる。
【００１９】また、請求項４の発明における電子放出素
子の製造方法により、光を照射させながら陽極化成を行
うことにより、ｎ型Ｓｉ基板上のエミッタ先端部に直径
数ｎｍの微小繊維状の集まりからなる多孔質Ｓｉ層を形
成できる。
子の製造方法により、光を照射させながら陽極化成を行
うことにより、ｎ型Ｓｉ基板上のエミッタ先端部に直径
数ｎｍの微小繊維状の集まりからなる多孔質Ｓｉ層を形
成できる。
【００２０】また、請求項５の発明における電子放出素
子の製造方法により、請求項４と同様、ｎ型Ｓｉ基板上
のエミッタ先端部に直径数ｎｍの微小繊維状の集まりか
らなる多孔質Ｓｉ層を形成できる。
子の製造方法により、請求項４と同様、ｎ型Ｓｉ基板上
のエミッタ先端部に直径数ｎｍの微小繊維状の集まりか
らなる多孔質Ｓｉ層を形成できる。
【００２１】また、請求項６の発明におけるＣＲＴは、
アノード電流が観測され始めるゲート電圧が低い電子放
出素子を電子源として使用することにより、ゲート電圧
駆動用ドライブ回路が安価な低電圧タイプを用いること
ができる。
アノード電流が観測され始めるゲート電圧が低い電子放
出素子を電子源として使用することにより、ゲート電圧
駆動用ドライブ回路が安価な低電圧タイプを用いること
ができる。
【００２２】また、請求項７の発明における平面ディス
プレイは、アノード電流が観測され始めるゲート電圧が
低い電子放出素子を電子源として使用することにより、
ゲート電圧駆動用ドライブ回路が安価な低電圧タイプを
用いることができる。
プレイは、アノード電流が観測され始めるゲート電圧が
低い電子放出素子を電子源として使用することにより、
ゲート電圧駆動用ドライブ回路が安価な低電圧タイプを
用いることができる。
【００２３】
実施例１．図１は、この発明の実施例１による電子放出
素子を示す断面図である。図において、１２はｎ型Ｓｉ
からなる電界放出エミッタで、その表面部に多孔質Ｓｉ
層１１が形成されている。１３は基板となる単結晶Ｓ
ｉ、１４は絶縁膜による絶縁層、１５はゲート電極であ
る。ゲート電極１５には、エミッタ１２の周囲に空間を
隔てて配置されるように、エミッタ１２の先端部を中心
とする開口が形成されている。エミッタ１２の先端とゲ
ート電極１５の間の距離は１〜０．５μｍ程度である。
図２は、多孔質Ｓｉ層１１を拡大して示す断面図であ
る。図に示すように、多孔質Ｓｉ層１１はほぼ数ｎｍ
径、長さ数千ÅのＳｉの微小繊維がＳｉ表面から伸びた
構造になっている。
素子を示す断面図である。図において、１２はｎ型Ｓｉ
からなる電界放出エミッタで、その表面部に多孔質Ｓｉ
層１１が形成されている。１３は基板となる単結晶Ｓ
ｉ、１４は絶縁膜による絶縁層、１５はゲート電極であ
る。ゲート電極１５には、エミッタ１２の周囲に空間を
隔てて配置されるように、エミッタ１２の先端部を中心
とする開口が形成されている。エミッタ１２の先端とゲ
ート電極１５の間の距離は１〜０．５μｍ程度である。
図２は、多孔質Ｓｉ層１１を拡大して示す断面図であ
る。図に示すように、多孔質Ｓｉ層１１はほぼ数ｎｍ
径、長さ数千ÅのＳｉの微小繊維がＳｉ表面から伸びた
構造になっている。
【００２４】図３は、多孔質Ｓｉ層１１を形成する前後
のアノード電流、即ち放出電流（μＡ）とゲート電圧
（Ｖ）の関係を示すグラフである。これは、Ｓｉ基板１
３を接地し、アノード板にゲート電極１５に対して２０
０Ｖの電圧を加え、ゲート電極１５の電圧（ゲート電
圧）を０Ｖから順次増加させてアノード電流を測定した
ものである。図において、多孔質Ｓｉ層１１をエミッタ
１２の表面部に形成した電子放出素子のアノード電流と
ゲート電圧の関係を黒塗りの四角（Ａ）でプロットし、
多孔質Ｓｉ層１１を形成する前の電子放出素子のアノー
ド電流とゲート電圧の関係を白抜きの四角（Ｂ）でプロ
ットしている。Ｂではゲート電圧が８０Ｖを越えるとア
ノード電流が観測され始めたのに対し、Ａでは６０Ｖで
アノード電流が観測され始めている。即ち、多孔質Ｓｉ
層１１を形成したものは、形成する前のものに比べ、ア
ノード電流が観測され始めるゲート電圧の大きさが小さ
くなっていることがわかる。このように、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことができる。
のアノード電流、即ち放出電流（μＡ）とゲート電圧
（Ｖ）の関係を示すグラフである。これは、Ｓｉ基板１
３を接地し、アノード板にゲート電極１５に対して２０
０Ｖの電圧を加え、ゲート電極１５の電圧（ゲート電
圧）を０Ｖから順次増加させてアノード電流を測定した
ものである。図において、多孔質Ｓｉ層１１をエミッタ
１２の表面部に形成した電子放出素子のアノード電流と
ゲート電圧の関係を黒塗りの四角（Ａ）でプロットし、
多孔質Ｓｉ層１１を形成する前の電子放出素子のアノー
ド電流とゲート電圧の関係を白抜きの四角（Ｂ）でプロ
ットしている。Ｂではゲート電圧が８０Ｖを越えるとア
ノード電流が観測され始めたのに対し、Ａでは６０Ｖで
アノード電流が観測され始めている。即ち、多孔質Ｓｉ
層１１を形成したものは、形成する前のものに比べ、ア
ノード電流が観測され始めるゲート電圧の大きさが小さ
くなっていることがわかる。このように、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことができる。
【００２５】また、図３にも明らかなように、ゲート電
圧を大きくしていってもアノード電流の飽和現象が観測
されていない。これは、エミッタ１２としてｎ型Ｓｉを
用いているためであり、ｐ型Ｓｉを用いたときのような
空乏がエミッタ表面に集まって電子の供給を妨げること
がない。従って、アノード電流が飽和することなく、ま
たその特性が周囲の温度や光に影響されない。
圧を大きくしていってもアノード電流の飽和現象が観測
されていない。これは、エミッタ１２としてｎ型Ｓｉを
用いているためであり、ｐ型Ｓｉを用いたときのような
空乏がエミッタ表面に集まって電子の供給を妨げること
がない。従って、アノード電流が飽和することなく、ま
たその特性が周囲の温度や光に影響されない。
【００２６】図４は、３つ電子放出素子を試料とした放
出電流特性の変化を示すグラフである。図において、ゲ
ート電圧をＶ，アノード電流をＩとすると、横軸は１／
Ｖ、縦軸はＩ／Ｖ2 として、所謂ファウラノルドハイム
プロットで比較している。白抜きのプロットは多孔質Ｓ
ｉ層を形成していない電子放出素子であり、黒塗りのプ
ロットは多孔質Ｓｉ層を形成した電子放出物質の特性で
ある。図から明らかなように、多孔質Ｓｉ層を形成した
試料では低いゲート電圧からアノード電流の増加が見ら
れる。これに加え、多孔質Ｓｉ層を形成した電子放出素
子では、放出電流特性が比較的揃っていることも観測さ
れている。
出電流特性の変化を示すグラフである。図において、ゲ
ート電圧をＶ，アノード電流をＩとすると、横軸は１／
Ｖ、縦軸はＩ／Ｖ2 として、所謂ファウラノルドハイム
プロットで比較している。白抜きのプロットは多孔質Ｓ
ｉ層を形成していない電子放出素子であり、黒塗りのプ
ロットは多孔質Ｓｉ層を形成した電子放出物質の特性で
ある。図から明らかなように、多孔質Ｓｉ層を形成した
試料では低いゲート電圧からアノード電流の増加が見ら
れる。これに加え、多孔質Ｓｉ層を形成した電子放出素
子では、放出電流特性が比較的揃っていることも観測さ
れている。
【００２７】実施例２．この発明の実施例２による電子
放出素子の製造方法について説明する。まず、ｎ型Ｓｉ
基板１３のエミッタ形成部にＳｉＯ2 からなる円形のマ
スクを形成する。次に、ドライエッチングを行うことに
より、マスクの下にエミッタとなるコーンを形成する。
この後、熱酸化処理により、Ｓｉの電子放出側の面に熱
酸化膜を設け、さらに絶縁膜とゲート電極を蒸着する。
次に、ウエットエッチングによりエミッタ形成部の熱酸
化膜とマスクを除去して、ｎ型Ｓｉからなるエミッタ１
２を形成する。次に、図５に示す陽極化成セルで、エミ
ッタ１２の表面に多孔質Ｓｉ層を陽極化成により形成し
た。
放出素子の製造方法について説明する。まず、ｎ型Ｓｉ
基板１３のエミッタ形成部にＳｉＯ2 からなる円形のマ
スクを形成する。次に、ドライエッチングを行うことに
より、マスクの下にエミッタとなるコーンを形成する。
この後、熱酸化処理により、Ｓｉの電子放出側の面に熱
酸化膜を設け、さらに絶縁膜とゲート電極を蒸着する。
次に、ウエットエッチングによりエミッタ形成部の熱酸
化膜とマスクを除去して、ｎ型Ｓｉからなるエミッタ１
２を形成する。次に、図５に示す陽極化成セルで、エミ
ッタ１２の表面に多孔質Ｓｉ層を陽極化成により形成し
た。
【００２８】以下、陽極化成セルの構成を図について説
明する。３１は電界放出エミッタを形成したｎ型Ｓｉ基
板、３２は陰極、３３は定電流源、３５は陽極、３６は
電解液、３７は光源、３８は隔壁である。例えば、陽極
３５，陰極３２は共にＰｔ（白金）電極を用い、電解液
３６はＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：２水溶液
を用いる。電界放出エミッタを形成したｎ型Ｓｉ基板３
１は電解液３６を陽極側と陰極側に分離する隔壁３８
に、エミッタ１２を陰極に対向させるように設置する。
試料３１に電解液３６を介して電圧を加える。電流は４
０ｍＡ／ｃｍ2 の電流密度で定電流源３３より供給し、
約３０秒間通電した。通電中はＳｉ基板３１に光源３７
より光をあてた。光をあてることにより、正孔数を増加
させ、反応を促進させる。形成した多孔質Ｓｉ層の厚み
は４７０ｎｍである。多孔質Ｓｉ層の存在は別のＳｉウ
エハで同様の処理を行った試料にＡｒレーザを照射し発
光が起こることで確認している。
明する。３１は電界放出エミッタを形成したｎ型Ｓｉ基
板、３２は陰極、３３は定電流源、３５は陽極、３６は
電解液、３７は光源、３８は隔壁である。例えば、陽極
３５，陰極３２は共にＰｔ（白金）電極を用い、電解液
３６はＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：２水溶液
を用いる。電界放出エミッタを形成したｎ型Ｓｉ基板３
１は電解液３６を陽極側と陰極側に分離する隔壁３８
に、エミッタ１２を陰極に対向させるように設置する。
試料３１に電解液３６を介して電圧を加える。電流は４
０ｍＡ／ｃｍ2 の電流密度で定電流源３３より供給し、
約３０秒間通電した。通電中はＳｉ基板３１に光源３７
より光をあてた。光をあてることにより、正孔数を増加
させ、反応を促進させる。形成した多孔質Ｓｉ層の厚み
は４７０ｎｍである。多孔質Ｓｉ層の存在は別のＳｉウ
エハで同様の処理を行った試料にＡｒレーザを照射し発
光が起こることで確認している。
【００２９】実施例３．図６は、この発明の実施例３に
よる電子放出素子を示す断面図である。これは、先端部
が平らな柱状のエミッタ１２からなる電子放出素子の例
である。図において、１２はｎ型Ｓｉ基板１３をエッチ
ングして得られた、表面が平らなコーン状のエミッタ
で、表面全面に実施例２と同じ方法で陽極化成処理を施
し、多孔質Ｓｉ層１１を形成した。エミッタの上面は
０．２〜０．５μｍ程度の径の円形とした。また、ゲー
ト電極１５の開口径は２μｍに形成した。
よる電子放出素子を示す断面図である。これは、先端部
が平らな柱状のエミッタ１２からなる電子放出素子の例
である。図において、１２はｎ型Ｓｉ基板１３をエッチ
ングして得られた、表面が平らなコーン状のエミッタ
で、表面全面に実施例２と同じ方法で陽極化成処理を施
し、多孔質Ｓｉ層１１を形成した。エミッタの上面は
０．２〜０．５μｍ程度の径の円形とした。また、ゲー
ト電極１５の開口径は２μｍに形成した。
【００３０】図７は、この実施例による電子放出素子の
製造方法を工程順に示す断面図である。図７（ａ）に示
すように、ｎ型Ｓｉ基板１３のエミッタ形成部にＳｉＯ
2 からなる円形のマスク７１を作成する。次に図７
（ｂ）に示すように、ＲＩＥを行うことによりマスク７
１の下にコーンを形成する。この後、絶縁膜１４とゲー
ト電極１５を蒸着し（図７（ｃ））、その後、ウエット
エッチングによりマスク７１を除去して、図７（ｄ）の
形状のｎ型Ｓｉからなるエミッタ１２を作成する。最後
にこれを実施例２と同様の陽極化成を行い、エミッタ１
２の表面に多孔質Ｓｉ層１１を形成する（図７
（ｅ））。
製造方法を工程順に示す断面図である。図７（ａ）に示
すように、ｎ型Ｓｉ基板１３のエミッタ形成部にＳｉＯ
2 からなる円形のマスク７１を作成する。次に図７
（ｂ）に示すように、ＲＩＥを行うことによりマスク７
１の下にコーンを形成する。この後、絶縁膜１４とゲー
ト電極１５を蒸着し（図７（ｃ））、その後、ウエット
エッチングによりマスク７１を除去して、図７（ｄ）の
形状のｎ型Ｓｉからなるエミッタ１２を作成する。最後
にこれを実施例２と同様の陽極化成を行い、エミッタ１
２の表面に多孔質Ｓｉ層１１を形成する（図７
（ｅ））。
【００３１】この実施例による電子放出素子の製造方法
は、実施例２の製造方法において、熱酸化処理のプロセ
スを不要としたものであり、作成が容易である。この電
子放出素子のゲート電圧−アノード電流特性を測定し、
アノード電流が観測され始めるゲート電圧の大きさが改
善されていることを確認した。熱酸化処理工程を省略で
きることにより、製造コストが低減できる効果がある。
また、熱酸化膜厚のバラツキによるエミッタ高さのバラ
ツキがなくなり、歩留まりが向上するという効果があ
る。
は、実施例２の製造方法において、熱酸化処理のプロセ
スを不要としたものであり、作成が容易である。この電
子放出素子のゲート電圧−アノード電流特性を測定し、
アノード電流が観測され始めるゲート電圧の大きさが改
善されていることを確認した。熱酸化処理工程を省略で
きることにより、製造コストが低減できる効果がある。
また、熱酸化膜厚のバラツキによるエミッタ高さのバラ
ツキがなくなり、歩留まりが向上するという効果があ
る。
【００３２】なお、図６では陽極化成処理をエミッタ１
２の表面全面に施しているが全面に多孔質Ｓｉ層１１を
設けなくてもよい。即ち、電界の集中する位置は、エミ
ッタ１２の上面の縁の部分なので、後述する図１１に示
すようにエミッタ１２の上面のみに陽極化成処理を施し
て多孔質Ｓｉ層１１を設けるようにしても、アノード電
流特性の改善がみられる。更に、図６，図７ではエミッ
タ１２の上面は円形のものを示したが、これに限るもの
ではなく、例えば多角形としても、上記と同様の効果が
ある。
２の表面全面に施しているが全面に多孔質Ｓｉ層１１を
設けなくてもよい。即ち、電界の集中する位置は、エミ
ッタ１２の上面の縁の部分なので、後述する図１１に示
すようにエミッタ１２の上面のみに陽極化成処理を施し
て多孔質Ｓｉ層１１を設けるようにしても、アノード電
流特性の改善がみられる。更に、図６，図７ではエミッ
タ１２の上面は円形のものを示したが、これに限るもの
ではなく、例えば多角形としても、上記と同様の効果が
ある。
【００３３】実施例４．実施例３において、ＲＩＥに異
方性エッチングを用いることにより円柱状のエミッタを
作成しても実施例３と同様の効果が得られた。
方性エッチングを用いることにより円柱状のエミッタを
作成しても実施例３と同様の効果が得られた。
【００３４】実施例５．図８は、この発明の実施例５に
よる電子放出素子を示す断面図である。これは、エミッ
タ１２がＳｉ基板１３の表面より突出していない平面状
の構成である電子放出素子の例である。この実施例によ
る電子放出素子のエミッタはｎ型Ｓｉ基板１３の上に実
施例２と同様の陽極化成処理を施し、多孔質Ｓｉ層１１
を形成した。
よる電子放出素子を示す断面図である。これは、エミッ
タ１２がＳｉ基板１３の表面より突出していない平面状
の構成である電子放出素子の例である。この実施例によ
る電子放出素子のエミッタはｎ型Ｓｉ基板１３の上に実
施例２と同様の陽極化成処理を施し、多孔質Ｓｉ層１１
を形成した。
【００３５】図９は、この実施例による電子放出素子の
製造方法を工程順に示す断面図である。ｎ型Ｓｉ基板１
３上にＣＶＤ法を用いて絶縁膜１４を形成し、更にスパ
ッタ法を用いてゲート電極１５を成膜する（図９
（ａ））。次に、写真製版とＲＩＥによりゲート電極１
５と絶縁膜１４をエッチングする（図９（ｂ））。その
後、実施例１と同様の陽極化成により、露出したＳｉ基
板１３の表面に多孔質Ｓｉ層１１を形成し、図９（ｃ）
の構成となる。
製造方法を工程順に示す断面図である。ｎ型Ｓｉ基板１
３上にＣＶＤ法を用いて絶縁膜１４を形成し、更にスパ
ッタ法を用いてゲート電極１５を成膜する（図９
（ａ））。次に、写真製版とＲＩＥによりゲート電極１
５と絶縁膜１４をエッチングする（図９（ｂ））。その
後、実施例１と同様の陽極化成により、露出したＳｉ基
板１３の表面に多孔質Ｓｉ層１１を形成し、図９（ｃ）
の構成となる。
【００３６】この電子放出素子のゲート電圧−アノード
電流特性を測定し、アノード電流が観測され始めるゲー
ト電圧の大きさが改善されていることを確認した。この
ような構成の電子放出素子は非常に簡略な工程で製造で
きる効果がある。また、工程バラツキが生じやすいエッ
チング工程がなく品質が安定するという効果があった。
電流特性を測定し、アノード電流が観測され始めるゲー
ト電圧の大きさが改善されていることを確認した。この
ような構成の電子放出素子は非常に簡略な工程で製造で
きる効果がある。また、工程バラツキが生じやすいエッ
チング工程がなく品質が安定するという効果があった。
【００３７】実施例６．図１０は、この発明の実施例６
による電子放出素子の製造方法を工程順に示す断面図で
ある。また、図１１は、この実施例による製造方法で作
成した電子放出素子を示す断面図である。この実施例で
は、エミッタを作成する前に陽極化成を行う。図１０
（ａ）に示すように、ｎ型Ｓｉ基板１３表面を実施例２
と同様の方法で陽極化成して、多孔質Ｓｉ層１１を形成
する。次にＳｉＯ2 膜をスパッタリングにより成膜した
後、写真製版とスパッタＳｉＯ2 膜のＲＩＥにより、エ
ミッタ形成部に直径２μｍの円形マスク７１を作成する
（図１０（ｂ））。更に、ｎ型Ｓｉ基板１３をやはりＲ
ＩＥによりマスク７１の下にエミッタ１２となるコーン
を形成して、図１０（ｃ）の形状を作成する。次に、絶
縁膜となるＳｉＯ2 膜１４とゲート電極となる金属膜１
５を真空蒸着により成膜する（図１０（ｄ））。最後
に、図１０（ｅ）でウエットエッチングによりＳｉＯ2
膜のマスク７１を除去し、図１１に示すようなｎ型Ｓｉ
からなる多孔質Ｓｉ層を設けた円錐台状のエミッタ１２
を形成する。この実施例では、以上の様に極めて簡単な
製造方法により、円錐台状のエミッタを得ることがで
き、ゲート電圧の大きさを下げることのできる電子放出
素子を作成できる。
による電子放出素子の製造方法を工程順に示す断面図で
ある。また、図１１は、この実施例による製造方法で作
成した電子放出素子を示す断面図である。この実施例で
は、エミッタを作成する前に陽極化成を行う。図１０
（ａ）に示すように、ｎ型Ｓｉ基板１３表面を実施例２
と同様の方法で陽極化成して、多孔質Ｓｉ層１１を形成
する。次にＳｉＯ2 膜をスパッタリングにより成膜した
後、写真製版とスパッタＳｉＯ2 膜のＲＩＥにより、エ
ミッタ形成部に直径２μｍの円形マスク７１を作成する
（図１０（ｂ））。更に、ｎ型Ｓｉ基板１３をやはりＲ
ＩＥによりマスク７１の下にエミッタ１２となるコーン
を形成して、図１０（ｃ）の形状を作成する。次に、絶
縁膜となるＳｉＯ2 膜１４とゲート電極となる金属膜１
５を真空蒸着により成膜する（図１０（ｄ））。最後
に、図１０（ｅ）でウエットエッチングによりＳｉＯ2
膜のマスク７１を除去し、図１１に示すようなｎ型Ｓｉ
からなる多孔質Ｓｉ層を設けた円錐台状のエミッタ１２
を形成する。この実施例では、以上の様に極めて簡単な
製造方法により、円錐台状のエミッタを得ることがで
き、ゲート電圧の大きさを下げることのできる電子放出
素子を作成できる。
【００３８】実施例７．図１２は、この発明の実施例７
による電子放出素子を搭載したＣＲＴを示す構成図であ
る。図において、１２１は実施例１と同様の電子放出素
子からなる電子源であり、Ｓｉ基板１３，表面に多孔質
Ｓｉ層１１を設けたエミッタ１２，絶縁膜１４，ゲート
電極１５にさらに、第２絶縁膜１２３と集束電極１２２
を備えている。電子源１２１は通常６００〜２０００個
のエミッタがアレイ状に並んでいるが、ここでは省略し
て１個のみを示す。１２４，１２５，１２６は電子源１
２１から放出された電子を加速し集束させるための電子
銃の電極である。１２７は電子線を偏向するための偏向
ヨ−ク、１２８は電子源１２１から放出された電子線、
１２９は蛍光面、１２１０は真空封体である。
による電子放出素子を搭載したＣＲＴを示す構成図であ
る。図において、１２１は実施例１と同様の電子放出素
子からなる電子源であり、Ｓｉ基板１３，表面に多孔質
Ｓｉ層１１を設けたエミッタ１２，絶縁膜１４，ゲート
電極１５にさらに、第２絶縁膜１２３と集束電極１２２
を備えている。電子源１２１は通常６００〜２０００個
のエミッタがアレイ状に並んでいるが、ここでは省略し
て１個のみを示す。１２４，１２５，１２６は電子源１
２１から放出された電子を加速し集束させるための電子
銃の電極である。１２７は電子線を偏向するための偏向
ヨ−ク、１２８は電子源１２１から放出された電子線、
１２９は蛍光面、１２１０は真空封体である。
【００３９】電子源１２１のエミッタ１２から放出され
た電子は、まず集束電極１２２による減速の電界を受け
て集束される。さらに、電子銃の電極１２４，１２５，
１２６で加速されながら集束され、蛍光面１２９に当た
り発光する。偏向ヨーク１２７はこの電子線１２８を偏
向させる。
た電子は、まず集束電極１２２による減速の電界を受け
て集束される。さらに、電子銃の電極１２４，１２５，
１２６で加速されながら集束され、蛍光面１２９に当た
り発光する。偏向ヨーク１２７はこの電子線１２８を偏
向させる。
【００４０】蛍光面１２９の発光の輝度は電子源１２１
から放出される電流の大きさにより決定される。この実
施例によるＣＲＴは、電子源１２１に多孔質Ｓｉ層を設
けたエミッタ１２を用いているために、高電圧タイプの
ドライブ回路でゲート電極１５を変調すれば、ＣＲＴの
輝度は従来の約５〜１０倍程度明るくすることができ
る。従って、従来の輝度で光らせる場合には、低電圧タ
イプのドライブ回路で十分であり、コストを低減するこ
とができる。
から放出される電流の大きさにより決定される。この実
施例によるＣＲＴは、電子源１２１に多孔質Ｓｉ層を設
けたエミッタ１２を用いているために、高電圧タイプの
ドライブ回路でゲート電極１５を変調すれば、ＣＲＴの
輝度は従来の約５〜１０倍程度明るくすることができ
る。従って、従来の輝度で光らせる場合には、低電圧タ
イプのドライブ回路で十分であり、コストを低減するこ
とができる。
【００４１】実施例８．図１３は、この発明の実施例８
による電子放出素子を搭載した平面ディスプレイを示す
断面図である。図において、１２は表面に多孔質Ｓｉ層
１１を設けたｎ型Ｓｉであるエミッタ、１３はｎ型Ｓｉ
基板、１４は絶縁膜、１５はゲート電極、１３１は第２
絶縁膜、１３２は第２ゲート電極である。第１ゲート電
極１５と第２ゲート電極１３２はそれぞれ直交するライ
ンとなるようなマトリクスに形成され、端部はフリット
シ−ルを通って外部回路とつながれている。このライン
の交点が画素を構成する。一画素はエミッタ１２を約１
０００個配列して構成している。１３３は蛍光体層、１
３４はアノ−ドとなる透明導電膜、１３５はフェイスガ
ラスである。フェイスガラス１３５とｎ型Ｓｉ基板１３
は、図示していないが、スペーサによって例えば２００
μｍのギャップを確保し、端部でフリットガラスにより
接着され、その間を高真空に排気している。
による電子放出素子を搭載した平面ディスプレイを示す
断面図である。図において、１２は表面に多孔質Ｓｉ層
１１を設けたｎ型Ｓｉであるエミッタ、１３はｎ型Ｓｉ
基板、１４は絶縁膜、１５はゲート電極、１３１は第２
絶縁膜、１３２は第２ゲート電極である。第１ゲート電
極１５と第２ゲート電極１３２はそれぞれ直交するライ
ンとなるようなマトリクスに形成され、端部はフリット
シ−ルを通って外部回路とつながれている。このライン
の交点が画素を構成する。一画素はエミッタ１２を約１
０００個配列して構成している。１３３は蛍光体層、１
３４はアノ−ドとなる透明導電膜、１３５はフェイスガ
ラスである。フェイスガラス１３５とｎ型Ｓｉ基板１３
は、図示していないが、スペーサによって例えば２００
μｍのギャップを確保し、端部でフリットガラスにより
接着され、その間を高真空に排気している。
【００４２】次に動作について説明する。透明導電膜１
３４に、ｎ型Ｓｉ基板１３に対して例えば４００Ｖ程度
の電圧を加えて、アノ−ドとする。一方、第１ゲート電
極１５と第２ゲート電極１３２の両方に例えば６０Ｖ程
度の電圧を加えると、図１３に示す様に、エミッタ１２
から電子が放出される。この電子は透明導電膜１３４の
電圧による電界により、透明導電膜１３４に向かい、蛍
光体層１３３の蛍光体を発光させる。第１ゲート電極１
５と第２ゲート電極１３２の電圧のいずれか一方が６０
Ｖで他方が０Ｖの時には、電界の打ち消しあいにより、
電子は放出されない。これを利用して、マトリックス状
に配置された画素のうちの任意の画素を発光させること
ができる。
３４に、ｎ型Ｓｉ基板１３に対して例えば４００Ｖ程度
の電圧を加えて、アノ−ドとする。一方、第１ゲート電
極１５と第２ゲート電極１３２の両方に例えば６０Ｖ程
度の電圧を加えると、図１３に示す様に、エミッタ１２
から電子が放出される。この電子は透明導電膜１３４の
電圧による電界により、透明導電膜１３４に向かい、蛍
光体層１３３の蛍光体を発光させる。第１ゲート電極１
５と第２ゲート電極１３２の電圧のいずれか一方が６０
Ｖで他方が０Ｖの時には、電界の打ち消しあいにより、
電子は放出されない。これを利用して、マトリックス状
に配置された画素のうちの任意の画素を発光させること
ができる。
【００４３】従来の電子放出素子を用いた平面ディスプ
レイでは、ゲート電極１５にかける電圧として８５Ｖを
必要としていた。これに対しこの発明の電子放出素子を
用いると、ゲート電極１５を６０Ｖ程度の電圧で動作で
き、外部回路を低電圧タイプのドライブ回路で構成でき
るようになった。
レイでは、ゲート電極１５にかける電圧として８５Ｖを
必要としていた。これに対しこの発明の電子放出素子を
用いると、ゲート電極１５を６０Ｖ程度の電圧で動作で
き、外部回路を低電圧タイプのドライブ回路で構成でき
るようになった。
【００４４】
【発明の効果】以上のように、請求項１の発明によれ
ば、エミッタと、エミッタと空間を隔てて設けたゲート
電極とを備え、エミッタに電界をかけて電子を放出させ
る電子放出素子において、エミッタが、多孔質Ｓｉ層を
有するｎ型Ｓｉからなると共に、電子放出側に突出して
おり、その形状が円錐状であることを特徴とすることに
より、アノード電流が飽和することなく、また周囲の温
度や光に影響されずに、アノード電流が観測され始める
ゲート電圧の低い電子放出素子が得られる効果がある。
ば、エミッタと、エミッタと空間を隔てて設けたゲート
電極とを備え、エミッタに電界をかけて電子を放出させ
る電子放出素子において、エミッタが、多孔質Ｓｉ層を
有するｎ型Ｓｉからなると共に、電子放出側に突出して
おり、その形状が円錐状であることを特徴とすることに
より、アノード電流が飽和することなく、また周囲の温
度や光に影響されずに、アノード電流が観測され始める
ゲート電圧の低い電子放出素子が得られる効果がある。
【００４５】また、請求項２の発明によれば、エミッタ
と、エミッタと空間を隔てて設けたゲート電極とを備
え、エミッタに電界をかけて電子を放出させる電子放出
素子において、エミッタが、多孔質Ｓｉ層を有するｎ型
Ｓｉからなると共に、電子放出側に突出しており、その
形状が柱状または円錐台状であることを特徴とすること
により、アノード電流が飽和することなく、また周囲の
温度や光に影響されずに、アノード電流が観測され始め
るゲート電圧の低い電子放出素子が得られる効果があ
る。
と、エミッタと空間を隔てて設けたゲート電極とを備
え、エミッタに電界をかけて電子を放出させる電子放出
素子において、エミッタが、多孔質Ｓｉ層を有するｎ型
Ｓｉからなると共に、電子放出側に突出しており、その
形状が柱状または円錐台状であることを特徴とすること
により、アノード電流が飽和することなく、また周囲の
温度や光に影響されずに、アノード電流が観測され始め
るゲート電圧の低い電子放出素子が得られる効果があ
る。
【００４６】また、請求項３の発明によれば、エミッタ
と、エミッタと空間を隔てて設けたゲート電極とを備
え、エミッタに電界をかけて電子を放出させる電子放出
素子において、エミッタが、多孔質Ｓｉ層を有するｎ型
Ｓｉからなると共に、その形状が平面状であることを特
徴とすることにより、アノード電流が飽和することな
く、また周囲の温度や光に影響されずに、アノード電流
が観測され始めるゲート電圧の低い電子放出素子が得ら
れる効果がある。
と、エミッタと空間を隔てて設けたゲート電極とを備
え、エミッタに電界をかけて電子を放出させる電子放出
素子において、エミッタが、多孔質Ｓｉ層を有するｎ型
Ｓｉからなると共に、その形状が平面状であることを特
徴とすることにより、アノード電流が飽和することな
く、また周囲の温度や光に影響されずに、アノード電流
が観測され始めるゲート電圧の低い電子放出素子が得ら
れる効果がある。
【００４７】また、請求項４の発明によれば、ｎ型Ｓｉ
基板のエミッタ形成部にマスクを形成する工程、マスク
を形成したｎ型Ｓｉ基板のドライエッチングによりマス
クの下のエミッタ形成部にコーンを形成する工程、熱酸
化処理によりコーンを形成したｎ型Ｓｉ基板の電子放出
側に熱酸化膜を設ける工程、熱酸化膜を形成したｎ型Ｓ
ｉ基板の電子放出側に絶縁膜とゲート電極を順次蒸着す
る工程、エッチングによりエミッタ形成部の熱酸化膜及
びマスクを除去してエミッタ形成部の突状のｎ型Ｓｉ基
板を露出する工程、及びｎ型Ｓｉ基板の露出部に光を照
射しながら陽極化成して多孔質Ｓｉ層を形成する工程を
施すこと特徴とすることにより、アノード電流が飽和す
ることなく、また周囲の温度や光に影響されずに、アノ
ード電流が観測され始めるゲート電圧の低い電子放出素
子の製造方法が得られる効果がある。
基板のエミッタ形成部にマスクを形成する工程、マスク
を形成したｎ型Ｓｉ基板のドライエッチングによりマス
クの下のエミッタ形成部にコーンを形成する工程、熱酸
化処理によりコーンを形成したｎ型Ｓｉ基板の電子放出
側に熱酸化膜を設ける工程、熱酸化膜を形成したｎ型Ｓ
ｉ基板の電子放出側に絶縁膜とゲート電極を順次蒸着す
る工程、エッチングによりエミッタ形成部の熱酸化膜及
びマスクを除去してエミッタ形成部の突状のｎ型Ｓｉ基
板を露出する工程、及びｎ型Ｓｉ基板の露出部に光を照
射しながら陽極化成して多孔質Ｓｉ層を形成する工程を
施すこと特徴とすることにより、アノード電流が飽和す
ることなく、また周囲の温度や光に影響されずに、アノ
ード電流が観測され始めるゲート電圧の低い電子放出素
子の製造方法が得られる効果がある。
【００４８】また、請求項５の発明によれば、ｎ型Ｓｉ
基板に光を照射しながら陽極化成して、ｎ型Ｓｉ基板に
多孔質Ｓｉ層を形成する工程、ｎ型Ｓｉ基板に形成した
多孔質Ｓｉ層のエミッタ形成部にマスクを形成する工
程、マスクを形成したｎ型Ｓｉ基板をエッチングしてマ
スクの下のエミッタ形成部にコーンを形成する工程、コ
ーンを形成したｎ型Ｓｉ基板の電子放出側に絶縁膜とゲ
ート電極を順次蒸着する工程、及びエミッタ形成部のマ
スクを除去する工程を施すことを特徴とすることによ
り、アノード電流が飽和することなく、また周囲の温度
や光に影響されずに、アノード電流が観測され始めるゲ
ート電圧の低い電子放出素子の製造方法が得られる効果
がある。
基板に光を照射しながら陽極化成して、ｎ型Ｓｉ基板に
多孔質Ｓｉ層を形成する工程、ｎ型Ｓｉ基板に形成した
多孔質Ｓｉ層のエミッタ形成部にマスクを形成する工
程、マスクを形成したｎ型Ｓｉ基板をエッチングしてマ
スクの下のエミッタ形成部にコーンを形成する工程、コ
ーンを形成したｎ型Ｓｉ基板の電子放出側に絶縁膜とゲ
ート電極を順次蒸着する工程、及びエミッタ形成部のマ
スクを除去する工程を施すことを特徴とすることによ
り、アノード電流が飽和することなく、また周囲の温度
や光に影響されずに、アノード電流が観測され始めるゲ
ート電圧の低い電子放出素子の製造方法が得られる効果
がある。
【００４９】また、請求項６の発明によれば、請求項１
ないし３のいずれかの電子放出素子を電子源としたこと
により、ゲート電圧駆動用ドライブ回路として安価な低
電圧タイプのものを用いることができるＣＲＴが得られ
る効果がある。
ないし３のいずれかの電子放出素子を電子源としたこと
により、ゲート電圧駆動用ドライブ回路として安価な低
電圧タイプのものを用いることができるＣＲＴが得られ
る効果がある。
【００５０】また、請求項７の発明によれば、請求項１
ないし３のいずれかの電子放出素子を電子源としたこと
により、ゲート電圧駆動用ドライブ回路として安価な低
電圧タイプのものを用いることができる平面ディスプレ
イが得られる効果がある。
ないし３のいずれかの電子放出素子を電子源としたこと
により、ゲート電圧駆動用ドライブ回路として安価な低
電圧タイプのものを用いることができる平面ディスプレ
イが得られる効果がある。
【図１】 この発明の実施例１による電子放出素子を示
す断面図である。
す断面図である。
【図２】 実施例１に係る多孔質Ｓｉ層を拡大して示す
断面図である。
断面図である。
【図３】 実施例１に係る電子放出素子の放出電流とゲ
ート電圧の関係を示すグラフである。
ート電圧の関係を示すグラフである。
【図４】 実施例１に係る電子放出素子の放出電流とゲ
ート電圧の関係を示すグラフである。
ート電圧の関係を示すグラフである。
【図５】 実施例２に係る電子放出素子の製造方法にお
ける陽極化成セルを示す構成図である。
ける陽極化成セルを示す構成図である。
【図６】 この発明の実施例３による電子放出素子を示
す断面図である。
す断面図である。
【図７】 実施例３による電子放出素子の製造方法を工
程順に示す断面図である。
程順に示す断面図である。
【図８】 この発明の実施例５による電子放出素子を示
す断面図である。
す断面図である。
【図９】 実施例５による電子放出素子の製造方法を工
程順に示す断面図である。
程順に示す断面図である。
【図１０】 この発明の実施例６による電子放出素子の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図１１】 この発明の実施例６による電子放出素子を
示す断面図である。
示す断面図である。
【図１２】 この発明の実施例７によるＣＲＴを示す構
成図である。
成図である。
【図１３】 この発明の実施例８による平面ディスプレ
イを示す断面図である。
イを示す断面図である。
【図１４】 従来の電子放出素子を示す断面図である。
【図１５】 従来の電子放出素子の製造方法を工程順に
示す断面図である。
示す断面図である。
１１ 多孔質Ｓｉ層、１２ エミッタ、１３ ｎ型Ｓｉ
基板、１４ 絶縁膜、１５ ゲート電極、３１ 電子放
出素子を形成したｎ型Ｓｉ基板、３２ 陰極、３３ 定
電流源、３５ 陽極、３６ 電解液、３７ 光源、７１
マスク、７３熱酸化膜。
基板、１４ 絶縁膜、１５ ゲート電極、３１ 電子放
出素子を形成したｎ型Ｓｉ基板、３２ 陰極、３３ 定
電流源、３５ 陽極、３６ 電解液、３７ 光源、７１
マスク、７３熱酸化膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｊ 31/15 Ｃ (72)発明者 由良 信介 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 乙武 正文 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社材料デバイス研究所内
Claims (7)
- 【請求項１】 エミッタと、上記エミッタと空間を隔て
て設けたゲート電極とを備え、上記エミッタに電界をか
けて電子を放出させる電子放出素子において、上記エミ
ッタが、多孔質Ｓｉ層を有するｎ型Ｓｉからなると共
に、電子放出側に突出しており、その形状が円錐状であ
ることを特徴とする電子放出素子。 - 【請求項２】 エミッタと、上記エミッタと空間を隔て
て設けたゲート電極とを備え、上記エミッタに電界をか
けて電子を放出させる電子放出素子において、上記エミ
ッタが、多孔質Ｓｉ層を有するｎ型Ｓｉからなると共
に、電子放出側に突出しており、その形状が柱状または
円錐台状であることを特徴とする電子放出素子。 - 【請求項３】 エミッタと、上記エミッタと空間を隔て
て設けたゲート電極とを備え、上記エミッタに電界をか
けて電子を放出させる電子放出素子において、上記エミ
ッタが、多孔質Ｓｉ層を有するｎ型Ｓｉからなると共
に、その形状が平面状であることを特徴とする電子放出
素子。 - 【請求項４】 ｎ型Ｓｉ基板のエミッタ形成部にマスク
を形成する工程、マスクを形成したｎ型Ｓｉ基板のドラ
イエッチングにより上記マスクの下の上記エミッタ形成
部にコーンを形成する工程、熱酸化処理により上記コー
ンを形成した上記ｎ型Ｓｉ基板の電子放出側に熱酸化膜
を設ける工程、上記熱酸化膜を形成した上記ｎ型Ｓｉ基
板の電子放出側に絶縁膜とゲート電極を順次蒸着する工
程、エッチングにより上記エミッタ形成部の上記熱酸化
膜及び上記マスクを除去して上記エミッタ形成部の突状
のｎ型Ｓｉ基板を露出する工程、及び上記ｎ型Ｓｉ基板
の上記露出部に光を照射しながら陽極化成して多孔質Ｓ
ｉ層を形成する工程を施すこと特徴とする電子放出素子
の製造方法。 - 【請求項５】 ｎ型Ｓｉ基板に光を照射しながら陽極化
成して、上記ｎ型Ｓｉ基板に多孔質Ｓｉ層を形成する工
程、上記ｎ型Ｓｉ基板に形成した上記多孔質Ｓｉ層のエ
ミッタ形成部にマスクを形成する工程、上記マスクを形
成したｎ型Ｓｉ基板をエッチングして上記マスクの下の
上記エミッタ形成部にコーンを形成する工程、上記コー
ンを形成した上記ｎ型Ｓｉ基板の電子放出側に絶縁膜と
ゲート電極を順次蒸着する工程、及び上記エミッタ形成
部の上記マスクを除去する工程を施すことを特徴とする
電子放出素子の製造方法。 - 【請求項６】 請求項１ないし３のいずれかの電子放出
素子を電子源としたことを特徴とするＣＲＴ。 - 【請求項７】 請求項１ないし３のいずれかの電子放出
素子を電子源としたことを特徴とする平面ディスプレ
イ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22176894A JP3243471B2 (ja) | 1994-09-16 | 1994-09-16 | 電子放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22176894A JP3243471B2 (ja) | 1994-09-16 | 1994-09-16 | 電子放出素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0887956A true JPH0887956A (ja) | 1996-04-02 |
| JP3243471B2 JP3243471B2 (ja) | 2002-01-07 |
Family
ID=16771901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22176894A Expired - Lifetime JP3243471B2 (ja) | 1994-09-16 | 1994-09-16 | 電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243471B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798761A1 (en) * | 1996-03-26 | 1997-10-01 | Pioneer Electronic Corporation | Cold electron emission display device |
| US6340425B2 (en) | 1999-04-08 | 2002-01-22 | Nec Corporation | Method of manufacturing cold cathode device having porous emitter |
| KR100338140B1 (ko) * | 1998-09-25 | 2002-05-24 | 이마이 기요스케 | 전계 방사형 전자원 |
| EP1237174A1 (en) * | 2001-02-27 | 2002-09-04 | Hewlett-Packard Company | Electron source |
| JP2003016921A (ja) * | 2000-09-20 | 2003-01-17 | Canon Inc | 構造体、電子放出素子、画像形成装置およびそれらの製造方法 |
| WO2003062504A1 (fr) * | 2002-01-22 | 2003-07-31 | Tokyo Electron Limited | Dispositif et procédé de traitement de liquide |
| WO2003062505A1 (en) * | 2002-01-21 | 2003-07-31 | Tokyo Electron Limited | Anodization device and anodization method |
| KR100491305B1 (ko) * | 2001-09-25 | 2005-05-24 | 마츠시다 덴코 가부시키가이샤 | 전계방사형 전자원 |
| JP2007227076A (ja) * | 2006-02-22 | 2007-09-06 | Dialight Japan Co Ltd | 電界放射型電子源およびその製造方法 |
-
1994
- 1994-09-16 JP JP22176894A patent/JP3243471B2/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798761A1 (en) * | 1996-03-26 | 1997-10-01 | Pioneer Electronic Corporation | Cold electron emission display device |
| KR100338140B1 (ko) * | 1998-09-25 | 2002-05-24 | 이마이 기요스케 | 전계 방사형 전자원 |
| US6340425B2 (en) | 1999-04-08 | 2002-01-22 | Nec Corporation | Method of manufacturing cold cathode device having porous emitter |
| JP2003016921A (ja) * | 2000-09-20 | 2003-01-17 | Canon Inc | 構造体、電子放出素子、画像形成装置およびそれらの製造方法 |
| EP1237174A1 (en) * | 2001-02-27 | 2002-09-04 | Hewlett-Packard Company | Electron source |
| US6815875B2 (en) | 2001-02-27 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Electron source having planar emission region and focusing structure |
| US7208867B2 (en) * | 2001-02-27 | 2007-04-24 | Hewlett-Packard Development Company, Lp. | Focusing structure for electron source |
| KR100491305B1 (ko) * | 2001-09-25 | 2005-05-24 | 마츠시다 덴코 가부시키가이샤 | 전계방사형 전자원 |
| WO2003062505A1 (en) * | 2002-01-21 | 2003-07-31 | Tokyo Electron Limited | Anodization device and anodization method |
| US7169283B2 (en) | 2002-01-21 | 2007-01-30 | Tokyo Electron Limited | Anodization device and anodization method |
| WO2003062504A1 (fr) * | 2002-01-22 | 2003-07-31 | Tokyo Electron Limited | Dispositif et procédé de traitement de liquide |
| JP2007227076A (ja) * | 2006-02-22 | 2007-09-06 | Dialight Japan Co Ltd | 電界放射型電子源およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3243471B2 (ja) | 2002-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008576A (en) | Flat display and process for producing cathode plate for use in flat display | |
| US5243252A (en) | Electron field emission device | |
| US5766446A (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
| US6422907B2 (en) | Electrode structures, display devices containing the same, and methods for making the same | |
| KR20010056153A (ko) | 카본나노 튜브막을 갖는 전계방출형 디스플레이 소자 및그의 제조방법 | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| JP3730391B2 (ja) | 蛍光表示装置の製造方法 | |
| KR950008758B1 (ko) | 실리콘 전계방출 소자 및 그의 제조방법 | |
| JP3243471B2 (ja) | 電子放出素子の製造方法 | |
| JP3131339B2 (ja) | 陰極、陰極線管および陰極線管の作動方法 | |
| JP3655447B2 (ja) | 蛍光表示装置およびその製造方法 | |
| JPH11329311A (ja) | 蛍光表示装置 | |
| JP2001035354A (ja) | 電界放射型電子源およびその製造方法 | |
| JP2002520770A (ja) | 電界放射素子 | |
| JP2606406Y2 (ja) | 真空気密装置および表示装置 | |
| KR100315230B1 (ko) | 전계 방출 표시소자 및 그의 제조 방법 | |
| JP3198362B2 (ja) | 電子放出素子及び画像形成装置 | |
| KR940011723B1 (ko) | Fed의 제조방법 | |
| JPH0787074B2 (ja) | 電子放出素子およびその製造方法 | |
| JP3598267B2 (ja) | 画像表示装置 | |
| KR100278502B1 (ko) | 더블 게이트를 갖는 화산형 금속 fea 제조방법 | |
| JPH11167886A (ja) | 蛍光表示装置 | |
| JP2000268703A (ja) | 電界放出デバイス | |
| JP2002313214A (ja) | 電子放出装置及び陰極線管 | |
| JPH08329832A (ja) | 電子放出素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |