JP3243471B2

JP3243471B2 - 電子放出素子の製造方法

Info

Publication number: JP3243471B2
Application number: JP22176894A
Authority: JP
Inventors: 幹夫高井; 慎二堀端; 信介由良; 正文乙武
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-09-16
Filing date: 1994-09-16
Publication date: 2002-01-07
Anticipated expiration: 2017-01-07
Also published as: JPH0887956A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディスプレイ，真空
管，半導体製造装置等に用いられる冷陰極電子源の電子
放出素子の製造方法に関するものである。

【０００２】

【従来の技術】図１４は例えば特開平４−９４０３３号
公報に記載された従来の電子放出素子を示す断面図であ
る。図において、１２はエミッタ、１３は低抵抗Ｓｉ基
板、１４は絶縁膜、１５はエミッタ１２の周囲に空間を
隔てて設けたゲート電極で、例えば内径が約２μｍにな
るように設けたものである。２０はエミッタ１２に対向
して設けたアノード板、７３はエミッタを形成する工程
で設けた熱酸化膜である。エミッタ１２はＳｉ基板１３
をエッチングして、その先端の曲率半径を例えば１００
ｎｍ以下に尖らせて円錐状に形成されている。

【０００３】次に動作について説明する。Ｓｉ基板１３
とゲート電極１５の間にゲート電極側が正となるように
電圧をかけると、Ｓｉ基板１３からエミッタ１２間の抵
抗が低いため、実効的の電圧はエミッタ１２の先端とゲ
ート電極１５の間の空間にかかる。更に、エミッタ１２
の先端が尖っているために、エミッタ１２の先端とゲー
ト電極１５の電界はエミッタ１２の先端近傍の空間に集
中する。ゲート電極１５の電圧をさらに上げると、エミ
ッタ１２の先端からトンネル効果による電子の放出が始
まる。この時、アノード板２０に正の電圧をかけておく
と、放出された電子はアノード板２０に流れ、アノード
電流が観測される。Ｓｉ基板１３を接地し、アノード板
２０にゲート電極１５に対して２００Ｖの電圧を加え、
ゲート電極１５の電圧（ゲート電圧）を０Ｖから順次増
加させてアノード電流を測定した場合、ゲート電圧が８
０Ｖを越えるとアノード電流が観測され始めた。このア
ノード電流が観測され始める電圧をはさんでゲート電圧
を変調することにより、この素子を電子源として作用さ
せることができる。

【０００４】また、図１５はこの電子放出素子の製造方
法を工程順に示す断面図である。図１５（ａ）で低抵抗
Ｓｉ基板１３上に熱酸化処理、リソグラフィ及びドライ
エッチング工程によって、ＳｉＯ₂ 膜からなる円形のマ
スク７１を形成する。図１５（ｂ）では、ＳｉＯ₂ 膜の
円形パターン７１をマスクにして、Ｓｉ基板１３をリア
クティブイオンエッチング（以下、ＲＩＥと記す）し、
マスク７１の下にエミッタのもととなるコーン７２を形
成する。次に熱酸化処理によりコーン７２の表面に熱酸
化膜７３を設けて、図１５（ｃ）に示すものが得られ
る。この状態で絶縁膜１４及びゲート電極１５を蒸着し
（図１５（ｄ））、この後、ウェットエッチングにより
マスク７１に成膜された絶縁膜材料及びゲート電極材料
をリフトオフすると共に、熱酸化膜７３を除去し、図１
５（ｅ）で示す電子放出素子が得られる。

【０００５】上記の電子放出素子において、アノード電
流が観測され始めるゲート電圧の大きさは約８０Ｖであ
り、これは大きな値である。このため、ゲート電圧を駆
動するドライブ回路として高価な高電圧タイプのものが
必要であり、結果として電子放出素子を利用したディス
プレイや真空管等の装置の値段を高いものとしている。
エミッタの先端近傍の空間における電界強度の大きさ
は、エミッタ先端の曲率半径に依存する。従って、エミ
ッタ先端の曲率半径を小さくすれば、アノード電流が観
測され始める電圧の大きさは小さくなる。ところが従来
の電子放出素子は上記のように、図１５（ｂ）に示すＲ
ＩＥ，図１５（ｃ）に示す熱酸化処理及び図１５（ｅ）
のウエットエッチングでの加工精度でエミッタ先端部の
曲率半径が決まる。また、ＲＩＥのエッチング深さを大
きくする，または熱酸化処理での熱酸化膜を理想値より
わずかでも厚くすると、先端が尖っている分エミッタの
高さは急激に低くなり電界の集中が悪くなるので、加工
精度限界までエミッタの曲率半径を小さくすることは望
ましくない。従って、アノード電流が観測され始める電
圧の大きさはあまり小さくできなかった。

【０００６】一方、刊行物（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅ
ｃｈｎｏｌ．Ｂ１２（２），Ｍａｒ／Ａｐｒｌ，１９９
４年，第６６２頁〜第６６５頁）に掲載された電子放出
素子がある。これは、ｐ型Ｓｉ基板上に設けたエミッタ
の先端部を、陽極化成法を用いて直径数ｎｍの微小繊維
状の集まりからなる多孔質状に形成している。そして、
エミッタ先端の曲率半径を微小繊維のそれとすることに
より、電界を集中させ、アノード電流が観測され始める
ゲート電圧の大きさを下げている。しかしながら、この
素子ではｐ型Ｓｉを用いているため、電界が加わるとエ
ミッタの表面近傍に空乏層ができる。この空乏層が内部
からの電子の供給を妨げるため、ゲート電圧を上げた場
合にアノード電流が飽和すること及び周囲の温度や光が
あたることによってアノード電流が変動するといった欠
点があった。

【０００７】

【発明が解決しようとする課題】従来の電子放出素子は
上記のように構成されており、アノード電流が観測され
始めるゲート電圧が大きいという問題点があった。ま
た、ｐ型Ｓｉのエミッタ先端に多孔質Ｓｉ層を形成した
ものでは、アノード電流が観測され始めるゲート電圧を
下げることができるが、アノード電流が飽和したり、周
囲の温度や光に影響されるという問題点があった。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、アノード電流が飽和することな
く、また周囲の温度や光に影響されずに、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことを目的としており、更にこの電子放出素子に適した
製造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】請求項１の発明に係る電
子放出素子の製造方法は、ｎ型Ｓｉ基板のエミッタ形成
部にマスクを形成する工程、マスクを形成したｎ型Ｓｉ
基板のドライエッチングによりマスクの下のエミッタ形
成部にコーンを形成する工程、熱酸化処理によりコーン
を形成したｎ型Ｓｉ基板の電子放出側に熱酸化膜を設け
る工程、熱酸化膜を形成したｎ型Ｓｉ基板の電子放出側
に絶縁膜とゲート電極を順次蒸着する工程、エッチング
によりエミッタ形成部の熱酸化膜及びマスクを除去して
エミッタ形成部の突状のｎ型Ｓｉ基板を露出する工程、
及びｎ型Ｓｉ基板の露出部に光を照射しながら陽極化成
して多孔質Ｓｉ層を形成する工程を施すこと特徴とする
ものである。

【００１０】また、請求項２の発明に係る電子放出素子
の製造方法は、ｎ型Ｓｉ基板に光を照射しながら陽極化
成して、ｎ型Ｓｉ基板に多孔質Ｓｉ層を形成する工程、
ｎ型Ｓｉ基板に形成した多孔質Ｓｉ層のエミッタ形成部
にマスクを形成する工程、マスクを形成したｎ型Ｓｉ基
板をエッチングしてマスクの下のエミッタ形成部にコー
ンを形成する工程、コーンを形成したｎ型Ｓｉ基板の電
子放出側に絶縁膜とゲート電極を順次蒸着する工程、及
びエミッタ形成部のマスクを除去する工程を施すことを
特徴とするものである。

【作用】

【００１１】請求項１の発明における電子放出素子の製
造方法により、光を照射させながら陽極化成を行うこと
により、ｎ型Ｓｉ基板上のエミッタ先端部に直径数ｎｍ
の微小繊維状の集まりからなる多孔質Ｓｉ層を形成でき
る。

【００１２】また、請求項２の発明における電子放出素
子の製造方法により、請求項１と同様、ｎ型Ｓｉ基板上
のエミッタ先端部に直径数ｎｍの微小繊維状の集まりか
らなる多孔質Ｓｉ層を形成できる。

【００１３】

【実施例】実施例１．図１は、この発明の実施例１による電子放出素子を示す
断面図である。図において、１２はｎ型Ｓｉからなる電
界放出エミッタで、その表面部に多孔質Ｓｉ層１１が形
成されている。１３は基板となる単結晶Ｓｉ、１４は絶
縁膜による絶縁層、１５はゲート電極である。ゲート電
極１５には、エミッタ１２の周囲に空間を隔てて配置さ
れるように、エミッタ１２の先端部を中心とする開口が
形成されている。エミッタ１２の先端とゲート電極１５
の間の距離は１〜０．５μｍ程度である。図２は、多孔
質Ｓｉ層１１を拡大して示す断面図である。図に示すよ
うに、多孔質Ｓｉ層１１はほぼ数ｎｍ径、長さ数千Åの
Ｓｉの微小繊維がＳｉ表面から伸びた構造になってい
る。

【００１４】図３は、多孔質Ｓｉ層１１を形成する前後
のアノード電流、即ち放出電流（μＡ）とゲート電圧
（Ｖ）の関係を示すグラフである。これは、Ｓｉ基板１
３を接地し、アノード板にゲート電極１５に対して２０
０Ｖの電圧を加え、ゲート電極１５の電圧（ゲート電
圧）を０Ｖから順次増加させてアノード電流を測定した
ものである。図において、多孔質Ｓｉ層１１をエミッタ
１２の表面部に形成した電子放出素子のアノード電流と
ゲート電圧の関係を黒塗りの四角（Ａ）でプロットし、
多孔質Ｓｉ層１１を形成する前の電子放出素子のアノー
ド電流とゲート電圧の関係を白抜きの四角（Ｂ）でプロ
ットしている。Ｂではゲート電圧が８０Ｖを越えるとア
ノード電流が観測され始めたのに対し、Ａでは６０Ｖで
アノード電流が観測され始めている。即ち、多孔質Ｓｉ
層１１を形成したものは、形成する前のものに比べ、ア
ノード電流が観測され始めるゲート電圧の大きさが小さ
くなっていることがわかる。このように、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことができる。

【００１５】また、図３にも明らかなように、ゲート電
圧を大きくしていってもアノード電流の飽和現象が観測
されていない。これは、エミッタ１２としてｎ型Ｓｉを
用いているためであり、ｐ型Ｓｉを用いたときのような
空乏がエミッタ表面に集まって電子の供給を妨げること
がない。従って、アノード電流が飽和することなく、ま
たその特性が周囲の温度や光に影響されない。

【００１６】図４は、３つ電子放出素子を試料とした放
出電流特性の変化を示すグラフである。図において、ゲ
ート電圧をＶ，アノード電流をＩとすると、横軸は１／
Ｖ、縦軸はＩ／Ｖ² として、所謂ファウラノルドハイム
プロットで比較している。白抜きのプロットは多孔質Ｓ
ｉ層を形成していない電子放出素子であり、黒塗りのプ
ロットは多孔質Ｓｉ層を形成した電子放出物質の特性で
ある。図から明らかなように、多孔質Ｓｉ層を形成した
試料では低いゲート電圧からアノード電流の増加が見ら
れる。これに加え、多孔質Ｓｉ層を形成した電子放出素
子では、放出電流特性が比較的揃っていることも観測さ
れている。

【００１７】実施例２．この発明の実施例２による電子放出素子の製造方法につ
いて説明する。まず、ｎ型Ｓｉ基板１３のエミッタ形成
部にＳｉＯ₂ からなる円形のマスクを形成する。次に、
ドライエッチングを行うことにより、マスクの下にエミ
ッタとなるコーンを形成する。この後、熱酸化処理によ
り、Ｓｉの電子放出側の面に熱酸化膜を設け、さらに絶
縁膜とゲート電極を蒸着する。次に、ウエットエッチン
グによりエミッタ形成部の熱酸化膜とマスクを除去し
て、ｎ型Ｓｉからなるエミッタ１２を形成する。次に、
図５に示す陽極化成セルで、エミッタ１２の表面に多孔
質Ｓｉ層を陽極化成により形成した。

【００１８】以下、陽極化成セルの構成を図について説
明する。３１は電界放出エミッタを形成したｎ型Ｓｉ基
板、３２は陰極、３３は定電流源、３５は陽極、３６は
電解液、３７は光源、３８は隔壁である。例えば、陽極
３５，陰極３２は共にＰｔ（白金）電極を用い、電解液
３６はＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：２水溶液
を用いる。電界放出エミッタを形成したｎ型Ｓｉ基板３
１は電解液３６を陽極側と陰極側に分離する隔壁３８
に、エミッタ１２を陰極に対向させるように設置する。
試料３１に電解液３６を介して電圧を加える。電流は４
０ｍＡ／ｃｍ² の電流密度で定電流源３３より供給し、
約３０秒間通電した。通電中はＳｉ基板３１に光源３７
より光をあてた。光をあてることにより、正孔数を増加
させ、反応を促進させる。形成した多孔質Ｓｉ層の厚み
は４７０ｎｍである。多孔質Ｓｉ層の存在は別のＳｉウ
エハで同様の処理を行った試料にＡｒレーザを照射し発
光が起こることで確認している。

【００１９】実施例３．図６は、この発明の実施例３による電子放出素子を示す
断面図である。これは、先端部が平らな柱状のエミッタ
１２からなる電子放出素子の例である。図において、１
２はｎ型Ｓｉ基板１３をエッチングして得られた、表面
が平らなコーン状のエミッタで、表面全面に実施例２と
同じ方法で陽極化成処理を施し、多孔質Ｓｉ層１１を形
成した。エミッタの上面は０．２〜０．５μｍ程度の径
の円形とした。また、ゲート電極１５の開口径は２μｍ
に形成した。

【００２０】図７は、この実施例による電子放出素子の
製造方法を工程順に示す断面図である。図７（ａ）に示
すように、ｎ型Ｓｉ基板１３のエミッタ形成部にＳｉＯ
₂ からなる円形のマスク７１を作成する。次に図７
（ｂ）に示すように、ＲＩＥを行うことによりマスク７
１の下にコーンを形成する。この後、絶縁膜１４とゲー
ト電極１５を蒸着し（図７（ｃ））、その後、ウエット
エッチングによりマスク７１を除去して、図７（ｄ）の
形状のｎ型Ｓｉからなるエミッタ１２を作成する。最後
にこれを実施例２と同様の陽極化成を行い、エミッタ１
２の表面に多孔質Ｓｉ層１１を形成する（図７
（ｅ））。

【００２１】この実施例による電子放出素子の製造方法
は、実施例２の製造方法において、熱酸化処理のプロセ
スを不要としたものであり、作成が容易である。この電
子放出素子のゲート電圧−アノード電流特性を測定し、
アノード電流が観測され始めるゲート電圧の大きさが改
善されていることを確認した。熱酸化処理工程を省略で
きることにより、製造コストが低減できる効果がある。
また、熱酸化膜厚のバラツキによるエミッタ高さのバラ
ツキがなくなり、歩留まりが向上するという効果があ
る。

【００２２】なお、図６では陽極化成処理をエミッタ１
２の表面全面に施しているが全面に多孔質Ｓｉ層１１を
設けなくてもよい。即ち、電界の集中する位置は、エミ
ッタ１２の上面の縁の部分なので、後述する図１１に示
すようにエミッタ１２の上面のみに陽極化成処理を施し
て多孔質Ｓｉ層１１を設けるようにしても、アノード電
流特性の改善がみられる。更に、図６，図７ではエミッ
タ１２の上面は円形のものを示したが、これに限るもの
ではなく、例えば多角形としても、上記と同様の効果が
ある。

【００２３】実施例４．実施例３において、ＲＩＥに異方性エッチングを用いる
ことにより円柱状のエミッタを作成しても実施例３と同
様の効果が得られた。

【００２４】実施例５．図８は、この発明の実施例５による電子放出素子を示す
断面図である。これは、エミッタ１２がＳｉ基板１３の
表面より突出していない平面状の構成である電子放出素
子の例である。この実施例による電子放出素子のエミッ
タはｎ型Ｓｉ基板１３の上に実施例２と同様の陽極化成
処理を施し、多孔質Ｓｉ層１１を形成した。

【００２５】図９は、この実施例による電子放出素子の
製造方法を工程順に示す断面図である。ｎ型Ｓｉ基板１
３上にＣＶＤ法を用いて絶縁膜１４を形成し、更にスパ
ッタ法を用いてゲート電極１５を成膜する（図９
（ａ））。次に、写真製版とＲＩＥによりゲート電極１
５と絶縁膜１４をエッチングする（図９（ｂ））。その
後、実施例１と同様の陽極化成により、露出したＳｉ基
板１３の表面に多孔質Ｓｉ層１１を形成し、図９（ｃ）
の構成となる。

【００２６】この電子放出素子のゲート電圧−アノード
電流特性を測定し、アノード電流が観測され始めるゲー
ト電圧の大きさが改善されていることを確認した。この
ような構成の電子放出素子は非常に簡略な工程で製造で
きる効果がある。また、工程バラツキが生じやすいエッ
チング工程がなく品質が安定するという効果があった。

【００２７】実施例６．図１０は、この発明の実施例６による電子放出素子の製
造方法を工程順に示す断面図である。また、図１１は、
この実施例による製造方法で作成した電子放出素子を示
す断面図である。この実施例では、エミッタを作成する
前に陽極化成を行う。図１０（ａ）に示すように、ｎ型
Ｓｉ基板１３表面を実施例２と同様の方法で陽極化成し
て、多孔質Ｓｉ層１１を形成する。次にＳｉＯ₂ 膜をス
パッタリングにより成膜した後、写真製版とスパッタＳ
ｉＯ₂ 膜のＲＩＥにより、エミッタ形成部に直径２μｍ
の円形マスク７１を作成する（図１０（ｂ））。更に、
ｎ型Ｓｉ基板１３をやはりＲＩＥによりマスク７１の下
にエミッタ１２となるコーンを形成して、図１０（ｃ）
の形状を作成する。次に、絶縁膜となるＳｉＯ₂ 膜１４
とゲート電極となる金属膜１５を真空蒸着により成膜す
る（図１０（ｄ））。最後に、図１０（ｅ）でウエット
エッチングによりＳｉＯ₂ 膜のマスク７１を除去し、図
１１に示すようなｎ型Ｓｉからなる多孔質Ｓｉ層を設け
た円錐台状のエミッタ１２を形成する。この実施例で
は、以上の様に極めて簡単な製造方法により、円錐台状
のエミッタを得ることができ、ゲート電圧の大きさを下
げることのできる電子放出素子を作成できる。

【００２８】実施例７．図１２は、この発明の実施例７による電子放出素子を搭
載したＣＲＴを示す構成図である。図において、１２１
は実施例１と同様の電子放出素子からなる電子源であ
り、Ｓｉ基板１３，表面に多孔質Ｓｉ層１１を設けたエ
ミッタ１２，絶縁膜１４，ゲート電極１５にさらに、第
２絶縁膜１２３と集束電極１２２を備えている。電子源
１２１は通常６００〜２０００個のエミッタがアレイ状
に並んでいるが、ここでは省略して１個のみを示す。１
２４，１２５，１２６は電子源１２１から放出された電
子を加速し集束させるための電子銃の電極である。１２
７は電子線を偏向するための偏向ヨ−ク、１２８は電子
源１２１から放出された電子線、１２９は蛍光面、１２
１０は真空封体である。

【００２９】電子源１２１のエミッタ１２から放出され
た電子は、まず集束電極１２２による減速の電界を受け
て集束される。さらに、電子銃の電極１２４，１２５，
１２６で加速されながら集束され、蛍光面１２９に当た
り発光する。偏向ヨーク１２７はこの電子線１２８を偏
向させる。

【００３０】蛍光面１２９の発光の輝度は電子源１２１
から放出される電流の大きさにより決定される。この実
施例によるＣＲＴは、電子源１２１に多孔質Ｓｉ層を設
けたエミッタ１２を用いているために、高電圧タイプの
ドライブ回路でゲート電極１５を変調すれば、ＣＲＴの
輝度は従来の約５〜１０倍程度明るくすることができ
る。従って、従来の輝度で光らせる場合には、低電圧タ
イプのドライブ回路で十分であり、コストを低減するこ
とができる。

【００３１】実施例８．図１３は、この発明の実施例８による電子放出素子を搭
載した平面ディスプレイを示す断面図である。図におい
て、１２は表面に多孔質Ｓｉ層１１を設けたｎ型Ｓｉで
あるエミッタ、１３はｎ型Ｓｉ基板、１４は絶縁膜、１
５はゲート電極、１３１は第２絶縁膜、１３２は第２ゲ
ート電極である。第１ゲート電極１５と第２ゲート電極
１３２はそれぞれ直交するラインとなるようなマトリク
スに形成され、端部はフリットシ−ルを通って外部回路
とつながれている。このラインの交点が画素を構成す
る。一画素はエミッタ１２を約１０００個配列して構成
している。１３３は蛍光体層、１３４はアノ−ドとなる
透明導電膜、１３５はフェイスガラスである。フェイス
ガラス１３５とｎ型Ｓｉ基板１３は、図示していない
が、スペーサによって例えば２００μｍのギャップを確
保し、端部でフリットガラスにより接着され、その間を
高真空に排気している。

【００３２】次に動作について説明する。透明導電膜１
３４に、ｎ型Ｓｉ基板１３に対して例えば４００Ｖ程度
の電圧を加えて、アノ−ドとする。一方、第１ゲート電
極１５と第２ゲート電極１３２の両方に例えば６０Ｖ程
度の電圧を加えると、図１３に示す様に、エミッタ１２
から電子が放出される。この電子は透明導電膜１３４の
電圧による電界により、透明導電膜１３４に向かい、蛍
光体層１３３の蛍光体を発光させる。第１ゲート電極１
５と第２ゲート電極１３２の電圧のいずれか一方が６０
Ｖで他方が０Ｖの時には、電界の打ち消しあいにより、
電子は放出されない。これを利用して、マトリックス状
に配置された画素のうちの任意の画素を発光させること
ができる。

【００３３】従来の電子放出素子を用いた平面ディスプ
レイでは、ゲート電極１５にかける電圧として８５Ｖを
必要としていた。これに対しこの発明の電子放出素子を
用いると、ゲート電極１５を６０Ｖ程度の電圧で動作で
き、外部回路を低電圧タイプのドライブ回路で構成でき
るようになった。

【００３４】

【発明の効果】請求項１の発明によれば、ｎ型Ｓｉ基板
のエミッタ形成部にマスクを形成する工程、マスクを形
成したｎ型Ｓｉ基板のドライエッチングによりマスクの
下のエミッタ形成部にコーンを形成する工程、熱酸化処
理によりコーンを形成したｎ型Ｓｉ基板の電子放出側に
熱酸化膜を設ける工程、熱酸化膜を形成したｎ型Ｓｉ基
板の電子放出側に絶縁膜とゲート電極を順次蒸着する工
程、エッチングによりエミッタ形成部の熱酸化膜及びマ
スクを除去してエミッタ形成部の突状のｎ型Ｓｉ基板を
露出する工程、及びｎ型Ｓｉ基板の露出部に光を照射し
ながら陽極化成して多孔質Ｓｉ層を形成する工程を施す
こと特徴とすることにより、アノード電流が飽和するこ
となく、また周囲の温度や光に影響されずに、アノード
電流が観測され始めるゲート電圧の低い電子放出素子の
製造方法が得られる効果がある。

【００３５】また、請求項２の発明によれば、ｎ型Ｓｉ
基板に光を照射しながら陽極化成して、ｎ型Ｓｉ基板に
多孔質Ｓｉ層を形成する工程、ｎ型Ｓｉ基板に形成した
多孔質Ｓｉ層のエミッタ形成部にマスクを形成する工
程、マスクを形成したｎ型Ｓｉ基板をエッチングしてマ
スクの下のエミッタ形成部にコーンを形成する工程、コ
ーンを形成したｎ型Ｓｉ基板の電子放出側に絶縁膜とゲ
ート電極を順次蒸着する工程、及びエミッタ形成部のマ
スクを除去する工程を施すことを特徴とすることによ
り、アノード電流が飽和することなく、また周囲の温度
や光に影響されずに、アノード電流が観測され始めるゲ
ート電圧の低い電子放出素子の製造方法が得られる効果
がある。

【図面の簡単な説明】

【図１】この発明の実施例１による電子放出素子を示
す断面図である。

【図２】実施例１に係る多孔質Ｓｉ層を拡大して示す
断面図である。

【図３】実施例１に係る電子放出素子の放出電流とゲ
ート電圧の関係を示すグラフである。

【図４】実施例１に係る電子放出素子の放出電流とゲ
ート電圧の関係を示すグラフである。

【図５】実施例２に係る電子放出素子の製造方法にお
ける陽極化成セルを示す構成図である。

【図６】この発明の実施例３による電子放出素子を示
す断面図である。

【図７】実施例３による電子放出素子の製造方法を工
程順に示す断面図である。

【図８】この発明の実施例５による電子放出素子を示
す断面図である。

【図９】実施例５による電子放出素子の製造方法を工
程順に示す断面図である。

【図１０】この発明の実施例６による電子放出素子の
製造方法を工程順に示す断面図である。

【図１１】この発明の実施例６による電子放出素子を
示す断面図である。

【図１２】この発明の実施例７によるＣＲＴを示す構
成図である。

【図１３】この発明の実施例８による平面ディスプレ
イを示す断面図である。

【図１４】従来の電子放出素子を示す断面図である。

【図１５】従来の電子放出素子の製造方法を工程順に
示す断面図である。

【符号の説明】

１１多孔質Ｓｉ層、１２エミッタ、１３ｎ型Ｓｉ
基板、１４絶縁膜、１５ゲート電極、３１電子放
出素子を形成したｎ型Ｓｉ基板、３２陰極、３３定
電流源、３５陽極、３６電解液、３７光源、７１
マスク、７３熱酸化膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者乙武正文尼崎市塚口本町８丁目１番１号三菱電機株式会社材料デバイス研究所内審査官小島寛史 (56)参考文献特開平７−335116（ＪＰ，Ａ) 国際公開94／3916（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02

Claims

(57)【特許請求の範囲】

【請求項１】ｎ型Ｓｉ基板のエミッタ形成部にマスク
を形成する工程、マスクを形成したｎ型Ｓｉ基板のドラ
イエッチングにより上記マスクの下の上記エミッタ形成
部にコーンを形成する工程、熱酸化処理により上記コー
ンを形成した上記ｎ型Ｓｉ基板の電子放出側に熱酸化膜
を設ける工程、上記熱酸化膜を形成した上記ｎ型Ｓｉ基
板の電子放出側に絶縁膜とゲート電極を順次蒸着する工
程、エッチングにより上記エミッタ形成部の上記熱酸化
膜及び上記マスクを除去して上記エミッタ形成部の突状
のｎ型Ｓｉ基板を露出する工程、及び上記ｎ型Ｓｉ基板
の上記露出部に光を照射しながら陽極化成して多孔質Ｓ
ｉ層を形成する工程を施すこと特徴とする電子放出素子
の製造方法。
【請求項２】ｎ型Ｓｉ基板に光を照射しながら陽極化
成して、上記ｎ型Ｓｉ基板に多孔質Ｓｉ層を形成する工
程、上記ｎ型Ｓｉ基板に形成した上記多孔質Ｓｉ層のエ
ミッタ形成部にマスクを形成する工程、上記マスクを形
成したｎ型Ｓｉ基板をエッチングして上記マスクの下の
上記エミッタ形成部にコーンを形成する工程、上記コー
ンを形成した上記ｎ型Ｓｉ基板の電子放出側に絶縁膜と
ゲート電極を順次蒸着する工程、及び上記エミッタ形成
部の上記マスクを除去する工程を施すことを特徴とする
電子放出素子の製造方法。