JPH0810297B2 - 位相差検出装置 - Google Patents
位相差検出装置Info
- Publication number
- JPH0810297B2 JPH0810297B2 JP62167906A JP16790687A JPH0810297B2 JP H0810297 B2 JPH0810297 B2 JP H0810297B2 JP 62167906 A JP62167906 A JP 62167906A JP 16790687 A JP16790687 A JP 16790687A JP H0810297 B2 JPH0810297 B2 JP H0810297B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- output
- light
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
- G02B7/28—Systems for automatic generation of focusing signals
- G02B7/34—Systems for automatic generation of focusing signals using different areas in a pupil plane
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばカメラの自動焦点検出装置などに適
用される位相差検出装置に関し、特に、位相差検出の為
の演算処理をアナログ信号処理にて行う位相差検出装置
に関する。
用される位相差検出装置に関し、特に、位相差検出の為
の演算処理をアナログ信号処理にて行う位相差検出装置
に関する。
［従来例］ 従来の位相差検出装置をカメラの自動焦点検出装置に
適用した場合について述べれば、撮影レンズの後方に位
置するフィルム等価面の更に後方にコンデンサレンズ、
セパレータレンズ及び位相差検出装置が順に配置され、
この位相差検出装置は、セパレータレンズによって結像
される一対の被写体像を光電変換するCCD等からなる一
対のイメージセンサと、光電変換により発生した電気信
号に基づき上記一対の被写体像の位相差を演算して合焦
状態を判別する演算回路を備えている。
適用した場合について述べれば、撮影レンズの後方に位
置するフィルム等価面の更に後方にコンデンサレンズ、
セパレータレンズ及び位相差検出装置が順に配置され、
この位相差検出装置は、セパレータレンズによって結像
される一対の被写体像を光電変換するCCD等からなる一
対のイメージセンサと、光電変換により発生した電気信
号に基づき上記一対の被写体像の位相差を演算して合焦
状態を判別する演算回路を備えている。
即ち、一方のイメージセンサより時系列的に出力され
る被演算信号Ｂ（ｋ）と、他方のイメージセンサより時
系列的に出力される被演算信号Ｒ（ｋ）とを次式（１）
に従って差分演算することにより、相関値Ｈ（１）,H
（２）〜Ｈ（ｌ）を算出し、この相関値の分布パターン
から合焦状態及びピントのずれ量を検出する。
る被演算信号Ｂ（ｋ）と、他方のイメージセンサより時
系列的に出力される被演算信号Ｒ（ｋ）とを次式（１）
に従って差分演算することにより、相関値Ｈ（１）,H
（２）〜Ｈ（ｌ）を算出し、この相関値の分布パターン
から合焦状態及びピントのずれ量を検出する。
Ｈ（ｌ）＝ |B（ｋ）−Ｒ（ｋ＋ｌ−１）｜ …（１） 但し、ｌは１以上の整数で、信号Ｂ（ｋ）とＲ（ｋ）の
相対移動量を示す。
相対移動量を示す。
［発明が解決しようとする問題点］ しかしながら、この様な従来の位相差検出装置にあっ
ては、マイクロコンピュータ等を用いてデジタル信号処
理による演算を行っているため、高速かつ高精度の演算
を行うためには高価なA/D変換器等を必要とし、又、演
算を行うマイクロコンピュータ等のビット数の制限に起
因するまるめ誤差が生じて演算精度の低下を招来し、更
に、演算処理のためのコンピュータプログラム設計の負
担が大きくなるとともに多量のデジタルデータを記憶す
る記憶装置を必要とする等の問題があった。
ては、マイクロコンピュータ等を用いてデジタル信号処
理による演算を行っているため、高速かつ高精度の演算
を行うためには高価なA/D変換器等を必要とし、又、演
算を行うマイクロコンピュータ等のビット数の制限に起
因するまるめ誤差が生じて演算精度の低下を招来し、更
に、演算処理のためのコンピュータプログラム設計の負
担が大きくなるとともに多量のデジタルデータを記憶す
る記憶装置を必要とする等の問題があった。
［問題点を解決するための手段］ 本発明は、この様な問題点に鑑みて成されたものであ
り、高速かつ高精度で演算処理を行うとともに、簡素な
構成にしてIC化に適した位相差検出装置を提供すること
を目的とする。
り、高速かつ高精度で演算処理を行うとともに、簡素な
構成にしてIC化に適した位相差検出装置を提供すること
を目的とする。
この目的を達成するために本発明は、撮影レンズを通
過した被写体光束から得られる一対の結像の相対的な間
隔を検出して該撮影レンズの合焦状態を判別する位相差
検出装置において、前記第１の結像を受光するように一
列に配置された画素群からなる第１の受光部と、該第１
の受光部の夫々の画素に生じる信号を所定方向に転送さ
せると共に、該信号をCCDのフローティングゲートを介
して並列的に出力する第１の信号読出部と、該第１の信
号読出部から並列的に出力された信号を時系列の第１の
被演算信号に変換して出力する手段とを有する第１の信
号発生手段と、前記第２の結像を受光するように一列に
配置された画素群からなる第２の受光部と、該第２の受
光部のそれぞれの画素に生じる信号をCCDのフローティ
ングゲートを介して並列的に出力する第２の信号読出部
と、該第２の信号読出部から並列的に出力された信号を
該第１の被演算信号に対して所定の相対移動量を有する
時系列の第２の被演算信号に変換して出力する手段とを
有する第２の信号発生手段と、複数の容量素子及びこれ
らの容量素子間を断接するスイッチング素子群とを有し
第１、第２の被演算信号が供給されるスイッチト・キャ
パシタ積分器と、該第１、第２の被演算信号の大小関係
を比較してこれらの信号の大小関係に応じた制御信号を
発生し、該制御信号に基づいて上記スイッチング素子群
を制御することにより、第１、第２の被演算信号の差の
絶対値の積分値に相当する電荷を上記スイッチト・キャ
パシタ積分器に発生させると共に、上記相対移動量を変
化させる毎に所定数の第１、第２の被演算信号に基づく
積分値を相関値として発生させる制御手段とを具備した
ことを特徴とする。
過した被写体光束から得られる一対の結像の相対的な間
隔を検出して該撮影レンズの合焦状態を判別する位相差
検出装置において、前記第１の結像を受光するように一
列に配置された画素群からなる第１の受光部と、該第１
の受光部の夫々の画素に生じる信号を所定方向に転送さ
せると共に、該信号をCCDのフローティングゲートを介
して並列的に出力する第１の信号読出部と、該第１の信
号読出部から並列的に出力された信号を時系列の第１の
被演算信号に変換して出力する手段とを有する第１の信
号発生手段と、前記第２の結像を受光するように一列に
配置された画素群からなる第２の受光部と、該第２の受
光部のそれぞれの画素に生じる信号をCCDのフローティ
ングゲートを介して並列的に出力する第２の信号読出部
と、該第２の信号読出部から並列的に出力された信号を
該第１の被演算信号に対して所定の相対移動量を有する
時系列の第２の被演算信号に変換して出力する手段とを
有する第２の信号発生手段と、複数の容量素子及びこれ
らの容量素子間を断接するスイッチング素子群とを有し
第１、第２の被演算信号が供給されるスイッチト・キャ
パシタ積分器と、該第１、第２の被演算信号の大小関係
を比較してこれらの信号の大小関係に応じた制御信号を
発生し、該制御信号に基づいて上記スイッチング素子群
を制御することにより、第１、第２の被演算信号の差の
絶対値の積分値に相当する電荷を上記スイッチト・キャ
パシタ積分器に発生させると共に、上記相対移動量を変
化させる毎に所定数の第１、第２の被演算信号に基づく
積分値を相関値として発生させる制御手段とを具備した
ことを特徴とする。
［実施例］ 以下、本発明による位相差検出装置の一実施例を図面
とともに説明する。第１図は、基本構成を示すブロック
図であり、位相差の検出が行われる一対の被演算信号R,
Bを発生する第１、第２の信号発生手段と、前記第１式
と同様の差分演算処理を行う演算手段３及び装置全体の
動作を制御する同期信号発生手段４で構成されている。
とともに説明する。第１図は、基本構成を示すブロック
図であり、位相差の検出が行われる一対の被演算信号R,
Bを発生する第１、第２の信号発生手段と、前記第１式
と同様の差分演算処理を行う演算手段３及び装置全体の
動作を制御する同期信号発生手段４で構成されている。
この位相差検出装置は、一般的には一対の被演算信号
間の位相差を検出するものであるから各種用途に利用で
きるが、この実施例では写真やビデオ等のカメラの自動
焦点検出装置に適用した場合について説明する。
間の位相差を検出するものであるから各種用途に利用で
きるが、この実施例では写真やビデオ等のカメラの自動
焦点検出装置に適用した場合について説明する。
まず構成に述べると、第２図において、カメラの光学
系に備えられた撮影レンズ５の後方に位置するフィルム
等価面６の更に後方にコンデンサレンズ７、セパレータ
レンズ８が順に配置され、セパレータレンズ８の結像面
に第１、第２の信号発生手段1,2が設けられている。
系に備えられた撮影レンズ５の後方に位置するフィルム
等価面６の更に後方にコンデンサレンズ７、セパレータ
レンズ８が順に配置され、セパレータレンズ８の結像面
に第１、第２の信号発生手段1,2が設けられている。
第１、第２の信号発生手段1,2は、例えば本願発明者
が先に出願した特願昭61-212720号、同61-212721号、同
61-222211号に開示される電荷蓄積デバイス等が用いら
れる。第３図は特願昭61-222211号に示される参照イメ
ージセンサと参照読出部を第１の信号発生手段とし、基
準イメージセンサと基準読出部を第２の信号発生手段２
として適用した場合を示す。
が先に出願した特願昭61-212720号、同61-212721号、同
61-222211号に開示される電荷蓄積デバイス等が用いら
れる。第３図は特願昭61-222211号に示される参照イメ
ージセンサと参照読出部を第１の信号発生手段とし、基
準イメージセンサと基準読出部を第２の信号発生手段２
として適用した場合を示す。
第３図に基づいてその構成を説明すると、第１の信号
発生手段１は、セパレータレンズ８よりの一方の結像を
受光するフォトダイオードから成る複数の光電変換素子
Ｄr1〜Ｄrnを有する受光部22、第２の信号発生手段２は
セパレータレンズ８よりの他方の結像を受光するフォト
ダイオードから成る複数の光電変換素子Ｄb1〜Ｄbnを有
する受光部23を具備しており、受光部22,23は光軸に対
して直交する方向に所定の間隔を置いて延設され、更
に、各々の受光部22,23に対して蓄積部24,25及びシフト
レジスタ部26,27が順に並設されている。
発生手段１は、セパレータレンズ８よりの一方の結像を
受光するフォトダイオードから成る複数の光電変換素子
Ｄr1〜Ｄrnを有する受光部22、第２の信号発生手段２は
セパレータレンズ８よりの他方の結像を受光するフォト
ダイオードから成る複数の光電変換素子Ｄb1〜Ｄbnを有
する受光部23を具備しており、受光部22,23は光軸に対
して直交する方向に所定の間隔を置いて延設され、更
に、各々の受光部22,23に対して蓄積部24,25及びシフト
レジスタ部26,27が順に並設されている。
即ち、蓄積部24,25及びシフトレジスタ部26,27は、光
電変換素子Ｄr1〜Ｄrn,Db1〜Ｄbnに対応した電荷転送エ
レメントＴr1〜Ｔrn,Tb1〜Ｔbn,Cr1〜Ｃrn,Cb1〜Ｃbnを
有するCCD（電荷転送デバイス）から成る。蓄積部24,25
は受光部22,23の夫々の光電変換素子Ｄr1〜Ｄrn,Db1〜
Ｄbnに発生した信号電荷を並列に受け取り、更にシフト
レジスタ部26,27へ並列転送する。一方のシフトレジス
タ部26はそれを矢印にて示す水平方向へ電荷転送する。
尚、シフトレジスタ部26,27の作動は後述するが、他方
のシフトレジスタ部27は水平方向への電荷転送を行なわ
ないようになっている。
電変換素子Ｄr1〜Ｄrn,Db1〜Ｄbnに対応した電荷転送エ
レメントＴr1〜Ｔrn,Tb1〜Ｔbn,Cr1〜Ｃrn,Cb1〜Ｃbnを
有するCCD（電荷転送デバイス）から成る。蓄積部24,25
は受光部22,23の夫々の光電変換素子Ｄr1〜Ｄrn,Db1〜
Ｄbnに発生した信号電荷を並列に受け取り、更にシフト
レジスタ部26,27へ並列転送する。一方のシフトレジス
タ部26はそれを矢印にて示す水平方向へ電荷転送する。
尚、シフトレジスタ部26,27の作動は後述するが、他方
のシフトレジスタ部27は水平方向への電荷転送を行なわ
ないようになっている。
28,29は受光部22,23から蓄積部24,25へ信号電荷を移
動さるチャネル部の表面上に形成された導電層であり、
ポリシリコン層で形成されてポテンシャル障壁部となっ
ている。30,31は信号電荷の移動を制御するトランスフ
ァゲートである。
動さるチャネル部の表面上に形成された導電層であり、
ポリシリコン層で形成されてポテンシャル障壁部となっ
ている。30,31は信号電荷の移動を制御するトランスフ
ァゲートである。
更に、夫々の電荷転送エレメントＣr1〜Ｃrn,Cb1〜Ｃ
bnに隣接してフローティングゲートＦr1〜Ｆrn,Fb1〜Ｆ
bnが形成され、夫々のフローティングゲートＦr1〜
Ｆrn,Fb1〜Ｆbnは、ゲートに制御信号CEが供給されるMO
S型FET Mr1〜Ｍrn,Mb1〜Ｍbnを介してリセット端子RES
に接続されると共に、ゲートにチャネル切換信号CH1〜C
Hnが印加されることによりマルチプレックス動作を行な
うMOS型FET Qr1〜Ｑrn,Qb1〜Ｑbnを介して共通接点Pr,P
bに接続され、共通接点Pr,Pbは夫々インピーダンス変換
回路32,33を介して出力端子Ｐr0,Pb0に接続している。
bnに隣接してフローティングゲートＦr1〜Ｆrn,Fb1〜Ｆ
bnが形成され、夫々のフローティングゲートＦr1〜
Ｆrn,Fb1〜Ｆbnは、ゲートに制御信号CEが供給されるMO
S型FET Mr1〜Ｍrn,Mb1〜Ｍbnを介してリセット端子RES
に接続されると共に、ゲートにチャネル切換信号CH1〜C
Hnが印加されることによりマルチプレックス動作を行な
うMOS型FET Qr1〜Ｑrn,Qb1〜Ｑbnを介して共通接点Pr,P
bに接続され、共通接点Pr,Pbは夫々インピーダンス変換
回路32,33を介して出力端子Ｐr0,Pb0に接続している。
インピーダンス変換回路32,33は共に同一の回路構成
から成り、電源ＶDDとアース端子間にドレイン・ソース
路を直列接続するMOS型FET Ir1,Ir2,Ib1,Ib2と、MOS型F
ET Ir1,Ib1のゲート・ソース間に並列接続されリフレッ
シュ信号φRが印加されると共通接点Pr,Pbを電源ＶDDに
クランプするMOS型FET Ir3,Ib3を有し、MOS型FETIr2,I
b2のゲートは所定電位にバイアスされている。
から成り、電源ＶDDとアース端子間にドレイン・ソース
路を直列接続するMOS型FET Ir1,Ir2,Ib1,Ib2と、MOS型F
ET Ir1,Ib1のゲート・ソース間に並列接続されリフレッ
シュ信号φRが印加されると共通接点Pr,Pbを電源ＶDDに
クランプするMOS型FET Ir3,Ib3を有し、MOS型FETIr2,I
b2のゲートは所定電位にバイアスされている。
次に、シフトレジスタ部26,27とフローティングゲー
トＦr1〜Ｆrn,Fb1〜Ｆbnの位置関係を第４図に基づいて
説明する。第１の信号発生手段１の受光部22、蓄積部2
4、シフトレジスタ部26の光電変換素子及び電荷転送エ
レメントは共に等しいピッチ幅Ｗで48個づつ形成され、
両側の４個ずつの部分から成る第１、第２ブロックＩR,
IIRを除く40個の部分から成る第３ブロックIIIRの電荷
転送エレメントＣr1〜Ｃr40にフローティングゲートＦ
r1〜Ｆr40が並設され、更に32個のフローティングゲー
トＦr1〜Ｆr32から成る第４ブロックIVRと、残りの第５
ブロックＶRに分類されている。そして、フローティン
グゲートＦr1〜Ｆr40の一端は、第３図のMOS型FET Mr1,
Mr2，…を介してリセット端子RESに接続され、その内の
フローティングゲートＦr1〜Ｆr32が第３図のMOS型FET
Qr1〜Ｑrnを介して接点Prに接続されている。即ち、第
３図の第１の信号発生手段１には、第４図の第３、第４
のブロックIIIR,IVRの部分を代表して示し、他のＩR,II
R,VRの部分の記載は省略してあるが、これらは信号電荷
を水平方向へ転送する際などに作動する予備の領域とな
っている。
トＦr1〜Ｆrn,Fb1〜Ｆbnの位置関係を第４図に基づいて
説明する。第１の信号発生手段１の受光部22、蓄積部2
4、シフトレジスタ部26の光電変換素子及び電荷転送エ
レメントは共に等しいピッチ幅Ｗで48個づつ形成され、
両側の４個ずつの部分から成る第１、第２ブロックＩR,
IIRを除く40個の部分から成る第３ブロックIIIRの電荷
転送エレメントＣr1〜Ｃr40にフローティングゲートＦ
r1〜Ｆr40が並設され、更に32個のフローティングゲー
トＦr1〜Ｆr32から成る第４ブロックIVRと、残りの第５
ブロックＶRに分類されている。そして、フローティン
グゲートＦr1〜Ｆr40の一端は、第３図のMOS型FET Mr1,
Mr2，…を介してリセット端子RESに接続され、その内の
フローティングゲートＦr1〜Ｆr32が第３図のMOS型FET
Qr1〜Ｑrnを介して接点Prに接続されている。即ち、第
３図の第１の信号発生手段１には、第４図の第３、第４
のブロックIIIR,IVRの部分を代表して示し、他のＩR,II
R,VRの部分の記載は省略してあるが、これらは信号電荷
を水平方向へ転送する際などに作動する予備の領域とな
っている。
一方、第２の信号発生手段２の受光部23は、蓄積部2
5、シフトレジスタ部27の光電変換素子及び電荷転送エ
レメントは共に等しいピッチ幅Ｗ（第１の信号発生手段
１とも等しい）で40個ずつ形成され、両側の４個ずつの
部分から成る第１、第２ブロックＩB,IIBを除く第３ブ
ロックIIIBの電荷転送エレメントＣb1〜Ｃb32に隣接し
てフローティングゲートＦb1〜Ｆb32が並設されてい
る。そして、フローティングゲートＦb1〜Ｆb32の夫々
の一端は、第３図のMOS型FETMb1〜Ｍbn,Qb1〜Ｑbnに接
続している。即ち、第３図の第２信号発生手段２は第４
図の第３ブロックIIIBについて示されている。
5、シフトレジスタ部27の光電変換素子及び電荷転送エ
レメントは共に等しいピッチ幅Ｗ（第１の信号発生手段
１とも等しい）で40個ずつ形成され、両側の４個ずつの
部分から成る第１、第２ブロックＩB,IIBを除く第３ブ
ロックIIIBの電荷転送エレメントＣb1〜Ｃb32に隣接し
てフローティングゲートＦb1〜Ｆb32が並設されてい
る。そして、フローティングゲートＦb1〜Ｆb32の夫々
の一端は、第３図のMOS型FETMb1〜Ｍbn,Qb1〜Ｑbnに接
続している。即ち、第３図の第２信号発生手段２は第４
図の第３ブロックIIIBについて示されている。
又、受光部22は光軸に対して距離ｌ1だけ離れて形成
され、受光部23は距離ｌ1に４ピット幅4Wを加算した距
離ｌ2（＝ｌ1＋4W）だけ離して形成されている。
され、受光部23は距離ｌ1に４ピット幅4Wを加算した距
離ｌ2（＝ｌ1＋4W）だけ離して形成されている。
この実施例による位相差検出装置は、半導体集積回路
装置としてIC化されるものであり、第３図及び第４図の
信号発生手段1,2及びフローティングゲートの構造を第
５図の概略断面図に基づいて説明する。
装置としてIC化されるものであり、第３図及び第４図の
信号発生手段1,2及びフローティングゲートの構造を第
５図の概略断面図に基づいて説明する。
第５図において、Ｎ型半導体基板の表面部分に形成さ
れたＰ型拡散層（Ｐ−well）の一部に複数のＮ+型層か
形成されることで受光部22（23）の光電変化素子群が構
成されている。又、半導体基板上にはSiO2層（図示せ
ず）を介して、障壁部28（29）、蓄積部24（25）の各電
荷転送エレメントを構成する転送ゲート電極層、トラン
スファゲート30（31）を構成するゲート電極層及び、シ
フトレジスタ部26（27）の各電荷転送エレメントを構成
する転送ゲート電極層が並設されている。更に、シフト
レジスタ部26,27の隣りには、フローティングゲートＦ
r1〜Ｆrn,Fb1〜Ｆbnを構成するポリシリコン層及び電源
ＶDDにクランプされる電極層Alが積層されている。この
電極層Alは、複数形成されるフローティングゲートＦr1
〜Ｆrn,Fb1〜Ｆbnの上面全体を覆うように形成されてい
る。そして、各フローティングゲートの一端に、MOS型F
ET Mr1〜Ｍrn,Mb1〜Ｍbnが接続している。
れたＰ型拡散層（Ｐ−well）の一部に複数のＮ+型層か
形成されることで受光部22（23）の光電変化素子群が構
成されている。又、半導体基板上にはSiO2層（図示せ
ず）を介して、障壁部28（29）、蓄積部24（25）の各電
荷転送エレメントを構成する転送ゲート電極層、トラン
スファゲート30（31）を構成するゲート電極層及び、シ
フトレジスタ部26（27）の各電荷転送エレメントを構成
する転送ゲート電極層が並設されている。更に、シフト
レジスタ部26,27の隣りには、フローティングゲートＦ
r1〜Ｆrn,Fb1〜Ｆbnを構成するポリシリコン層及び電源
ＶDDにクランプされる電極層Alが積層されている。この
電極層Alは、複数形成されるフローティングゲートＦr1
〜Ｆrn,Fb1〜Ｆbnの上面全体を覆うように形成されてい
る。そして、各フローティングゲートの一端に、MOS型F
ET Mr1〜Ｍrn,Mb1〜Ｍbnが接続している。
ここで、リセット端子RESに印加されるリセット信号
φFGを電源ＶDDと等しい電位にして“H"レベルの制御信
号CEによりMOS型FETMr1〜Ｍrn,Mb1〜Ｍbnを介してフロ
ーティングゲートＦr1〜Ｆrn,Fb1〜Ｆbnを電源ＶDDにク
ランプした後、再びMOS型FET Mr1〜Ｍrn,Mb1〜Ｍbnを遮
断状態にすると、第５図中の点線で示すように半導体基
板内に深いポテンシャル井戸が形成され、シフトレジス
タ部26（27）の信号電荷がフローティングゲート下の領
域へ流入する。この流入した信号電荷の夫々の電荷量に
応じた電圧変化が夫々のフローティングゲートＦr1〜Ｆ
rn（Ｆb1〜Ｆbn）に生じ、受光部22（23）上の結像パタ
ーンを電圧信号として検出することができる。
φFGを電源ＶDDと等しい電位にして“H"レベルの制御信
号CEによりMOS型FETMr1〜Ｍrn,Mb1〜Ｍbnを介してフロ
ーティングゲートＦr1〜Ｆrn,Fb1〜Ｆbnを電源ＶDDにク
ランプした後、再びMOS型FET Mr1〜Ｍrn,Mb1〜Ｍbnを遮
断状態にすると、第５図中の点線で示すように半導体基
板内に深いポテンシャル井戸が形成され、シフトレジス
タ部26（27）の信号電荷がフローティングゲート下の領
域へ流入する。この流入した信号電荷の夫々の電荷量に
応じた電圧変化が夫々のフローティングゲートＦr1〜Ｆ
rn（Ｆb1〜Ｆbn）に生じ、受光部22（23）上の結像パタ
ーンを電圧信号として検出することができる。
一方、リセット端子RESをアース電位にしてからMOS型
FET Mr1〜Ｍrn（Ｍb1〜Ｍbn）をオンにすることにより
フローティングゲートＦr1〜Ｆrn（Ｆb1〜Ｆbn）を“L"
レベルにすると、フローティングゲート下の領域のポテ
ンシャル井戸が浅くなり、再び信号電荷をシフトレジス
タ部26（27）へ戻すことができる。このような信号電荷
の移動は非破壊的に行なわれるので、信号電荷の読出し
を何回も繰返すことができる。
FET Mr1〜Ｍrn（Ｍb1〜Ｍbn）をオンにすることにより
フローティングゲートＦr1〜Ｆrn（Ｆb1〜Ｆbn）を“L"
レベルにすると、フローティングゲート下の領域のポテ
ンシャル井戸が浅くなり、再び信号電荷をシフトレジス
タ部26（27）へ戻すことができる。このような信号電荷
の移動は非破壊的に行なわれるので、信号電荷の読出し
を何回も繰返すことができる。
そして、このようにフローティングゲートＦr1〜Ｆrn
（Ｆb1〜Ｆbn）を介して発生する信号を、MOS型FET Qr1
〜Ｑrn（Ｑb1〜Ｑbn）マルチプレックス動作により時系
列の信号Ｒ（ｋ）,B（ｋ）に変換して各出力端子Ｐr0,P
b0に出力する。
（Ｆb1〜Ｆbn）を介して発生する信号を、MOS型FET Qr1
〜Ｑrn（Ｑb1〜Ｑbn）マルチプレックス動作により時系
列の信号Ｒ（ｋ）,B（ｋ）に変換して各出力端子Ｐr0,P
b0に出力する。
次に、第１図に示す演算遮断３の構成を第６図に基づ
いて説明する。この演算手段はスイッチト・キャパシタ
積分器から成り、第１の信号発生手段１の出力端子Ｐr0
（第３図参照）より延設された信号線が、互いに直列接
続されたスイッチング素子40、容量素子Ｃs1及びスイッ
チング素子41を介して差動積分器42の反転入力端子に接
続され、容量素子Ｃs1の両端がスイッチング素子43,44
介してグランド端子に接続されている。一方、第２の信
号発生手段２の出力端子Ｐb0（第３図参照）より延設さ
れた信号線が、互いに直列接続するスイッチング素子4
5、容量素子Ｃs2及びスイッチング素子46を介して差動
積分器42の反転入力端子に接続され、容量素子Ｃs2の両
端がスイッチング素子47,48を介してグランド端子に接
続されている。作動積分器42の反転入力端子と出力端子
49との間には、相互に並列接続したスイッチング素子50
と容量素子ＣIが接続されている。
いて説明する。この演算手段はスイッチト・キャパシタ
積分器から成り、第１の信号発生手段１の出力端子Ｐr0
（第３図参照）より延設された信号線が、互いに直列接
続されたスイッチング素子40、容量素子Ｃs1及びスイッ
チング素子41を介して差動積分器42の反転入力端子に接
続され、容量素子Ｃs1の両端がスイッチング素子43,44
介してグランド端子に接続されている。一方、第２の信
号発生手段２の出力端子Ｐb0（第３図参照）より延設さ
れた信号線が、互いに直列接続するスイッチング素子4
5、容量素子Ｃs2及びスイッチング素子46を介して差動
積分器42の反転入力端子に接続され、容量素子Ｃs2の両
端がスイッチング素子47,48を介してグランド端子に接
続されている。作動積分器42の反転入力端子と出力端子
49との間には、相互に並列接続したスイッチング素子50
と容量素子ＣIが接続されている。
更に、出力端子Ｐr0,Pb0より延設された信号線にはアナ
ログコンパレータ51の反転・非反転入力端子が接続さ
れ、その出力端子がチャネルセレクト回路52の入力端子
に接続し該セレクト回路52はスイッチング素子40,41,4
3,44,45,46,47,48の「オン」，「オフ」を制御するセレ
クト信号φ1，φ2,KA,KBを発生する。
ログコンパレータ51の反転・非反転入力端子が接続さ
れ、その出力端子がチャネルセレクト回路52の入力端子
に接続し該セレクト回路52はスイッチング素子40,41,4
3,44,45,46,47,48の「オン」，「オフ」を制御するセレ
クト信号φ1，φ2,KA,KBを発生する。
アナログコンパレータ51は被演算信号のレベルがＲ
（ｋ）≧Ｂ（ｋ）の時は“H"レベル、Ｒ（ｋ）＜Ｂ
（ｋ）の時は“L"レベルの極性信号Ｓgnを出力し、この
極性信号Ｓgnのレベルに従ってセレクト信号φ1，φ2,K
A,KBの電圧レベルが決定されるようになっている。
（ｋ）≧Ｂ（ｋ）の時は“H"レベル、Ｒ（ｋ）＜Ｂ
（ｋ）の時は“L"レベルの極性信号Ｓgnを出力し、この
極性信号Ｓgnのレベルに従ってセレクト信号φ1，φ2,K
A,KBの電圧レベルが決定されるようになっている。
次に、かかる構成の演算手段の作動を第７図のタイミ
ングチャートに基づいて説明する。
ングチャートに基づいて説明する。
まず、図示していないリセット手段よりのリセット信
号φRSTによりスイッチング素子50が「オン」となって
容量素子ＣIの不要電荷を放電した後、再びスイッチン
グ素子50を「オフ」にして第７図に示す動作が開始され
る。
号φRSTによりスイッチング素子50が「オン」となって
容量素子ＣIの不要電荷を放電した後、再びスイッチン
グ素子50を「オフ」にして第７図に示す動作が開始され
る。
第１、第２の信号発生手段1,2からは同図（Ａ）に示
すように所定の周期で被演算信号Ｒ（ｋ）,B（ｋ）が出
力される。時刻ｔ1ないしｔ2の期間のように被演算信号
がＲ（ｋ）≧Ｂ（ｋ）の関係にあると極性信号Ｓgnは
“H"となり、同図（Ｂ），（Ｃ），（Ｄ），（Ｅ）に示
すような矩形波のセレクト信号φ1，φ2,KA,KBが発生さ
れる。ここでセレクト信号φ1とφ2は、KAとKBは相互に
同時には“H"とはならないタイミングで発生する。一
方、時刻ｔ3ないしｔ4の期間のように被演算信号がＲ
（ｋ）＜（ｋ）の関係にあると極性信号Ｓgnは“L"とな
り、時間ｔ1ないしｔ2とは位相が逆のセレクト信号KA,K
Bが発生する。尚、セレクト信号φ1，φ2は極性信号Ｓ
gnのレベルにかかわらず同じタイミングで発生する。
すように所定の周期で被演算信号Ｒ（ｋ）,B（ｋ）が出
力される。時刻ｔ1ないしｔ2の期間のように被演算信号
がＲ（ｋ）≧Ｂ（ｋ）の関係にあると極性信号Ｓgnは
“H"となり、同図（Ｂ），（Ｃ），（Ｄ），（Ｅ）に示
すような矩形波のセレクト信号φ1，φ2,KA,KBが発生さ
れる。ここでセレクト信号φ1とφ2は、KAとKBは相互に
同時には“H"とはならないタイミングで発生する。一
方、時刻ｔ3ないしｔ4の期間のように被演算信号がＲ
（ｋ）＜（ｋ）の関係にあると極性信号Ｓgnは“L"とな
り、時間ｔ1ないしｔ2とは位相が逆のセレクト信号KA,K
Bが発生する。尚、セレクト信号φ1，φ2は極性信号Ｓ
gnのレベルにかかわらず同じタイミングで発生する。
これらのセレクト信号φ1，φ2,KA,KBにより期間ｔ1
〜ｔ2の前半の周期ＴF1ではスイッチング素子44,48及び
スイッチング素子40,47が「オン」となり、被演算信号
Ｒ（ｋ）が容量素子Ｃs1に充電され、容量素子Ｃs2の不
要電荷が放電される。次に期間ｔ1〜ｔ2の後半の周期Ｔ
R1においてはスイッチング素子43,41が「オン」となる
ので容量素子Ｃs1と容量素子ＣIの電荷が結合され、更
にこれと同時にスイッチング素子45,46が「オン」、ス
イッチング素子47,48が「オフ」となるので、被演算信
号Ｂ（ｋ）が容量素子Ｃs2を介して作動積分器42へ供給
される。この結果、次式（２）に示す電荷ｑ（ｋ）が容
量素子ＣIに蓄積される。
〜ｔ2の前半の周期ＴF1ではスイッチング素子44,48及び
スイッチング素子40,47が「オン」となり、被演算信号
Ｒ（ｋ）が容量素子Ｃs1に充電され、容量素子Ｃs2の不
要電荷が放電される。次に期間ｔ1〜ｔ2の後半の周期Ｔ
R1においてはスイッチング素子43,41が「オン」となる
ので容量素子Ｃs1と容量素子ＣIの電荷が結合され、更
にこれと同時にスイッチング素子45,46が「オン」、ス
イッチング素子47,48が「オフ」となるので、被演算信
号Ｂ（ｋ）が容量素子Ｃs2を介して作動積分器42へ供給
される。この結果、次式（２）に示す電荷ｑ（ｋ）が容
量素子ＣIに蓄積される。
一方、時刻ｔ3ないしｔ4のように被演算信号がＲ
（ｋ）＜Ｂ（ｋ）の場合には、該期間ｔ3〜ｔ4の前半の
周期ＴF2においてスイッチング素子44,48及びスイッチ
ング素子43,45が「オン」となり、被演算信号Ｂ（ｋ）
が容量素子Ｃs2に充電され、容量素子Ｃs1の不要電荷が
放電される。次に期間ｔ3〜ｔ4の後半の周期ＴR2におい
てはスイッチング素子47,46が「オン」となるので容量
素子Ｃs2と容量素子ＣIの電荷が結合され、更にこれと
同時にスイッチング素子40,41が「オン」、スイッチン
グ素子43,44が「オフ」となるので、被演算信号Ｒ
（ｋ）が容量素子Ｃs1を介して差動積分器42へ供給され
る。この結果、次式（３）に示す電荷ｑ（ｋ）が容量素
子ＣIに蓄積される。
（ｋ）＜Ｂ（ｋ）の場合には、該期間ｔ3〜ｔ4の前半の
周期ＴF2においてスイッチング素子44,48及びスイッチ
ング素子43,45が「オン」となり、被演算信号Ｂ（ｋ）
が容量素子Ｃs2に充電され、容量素子Ｃs1の不要電荷が
放電される。次に期間ｔ3〜ｔ4の後半の周期ＴR2におい
てはスイッチング素子47,46が「オン」となるので容量
素子Ｃs2と容量素子ＣIの電荷が結合され、更にこれと
同時にスイッチング素子40,41が「オン」、スイッチン
グ素子43,44が「オフ」となるので、被演算信号Ｒ
（ｋ）が容量素子Ｃs1を介して差動積分器42へ供給され
る。この結果、次式（３）に示す電荷ｑ（ｋ）が容量素
子ＣIに蓄積される。
上記式（２），（３）から明らかなように、この演算
手段は必ずレベルの大きな被演算信号からレベルの小さ
な被演算信号を減算した値に相当する電荷を容量素子Ｃ
Iに蓄積するので、時系列の被演算信号Ｒ（１），…Ｒ
（ｎ）,B（１）…Ｂ（ｎ）について処理を繰り返し行な
うと、次式（４）に示すように、これらの信号の差の絶
対値Ｈが出力端子49に電圧として得られる。
手段は必ずレベルの大きな被演算信号からレベルの小さ
な被演算信号を減算した値に相当する電荷を容量素子Ｃ
Iに蓄積するので、時系列の被演算信号Ｒ（１），…Ｒ
（ｎ）,B（１）…Ｂ（ｎ）について処理を繰り返し行な
うと、次式（４）に示すように、これらの信号の差の絶
対値Ｈが出力端子49に電圧として得られる。
次に、第３図に示す第１、第２の信号発生手段1,2
は、上記式（４）の演算を完了すると、第１の信号発生
手段１のシフトレジスタ部26に保持されている信号電荷
を他方のシフトレジスタ部27の信号電荷に対して１ピッ
チ分電荷転送し、その相互に位相のずれた信号電荷を再
び時系列的に読出して上記式（４）の演算処理を行な
う。そして更にシフトレジスタ部26,27の信号電荷の位
相をずらしこれを繰返し行なう。この位相のずれは前記
の相対移動量ｌに相当し、この移動量ｌを順次変化させ
た時の相関値は次式（５）として得ることができ、出力
端子49より電圧として検出される。
は、上記式（４）の演算を完了すると、第１の信号発生
手段１のシフトレジスタ部26に保持されている信号電荷
を他方のシフトレジスタ部27の信号電荷に対して１ピッ
チ分電荷転送し、その相互に位相のずれた信号電荷を再
び時系列的に読出して上記式（４）の演算処理を行な
う。そして更にシフトレジスタ部26,27の信号電荷の位
相をずらしこれを繰返し行なう。この位相のずれは前記
の相対移動量ｌに相当し、この移動量ｌを順次変化させ
た時の相関値は次式（５）として得ることができ、出力
端子49より電圧として検出される。
即ち、上記式（５）は前記式（１）に相当し、相関値
Ｈ（１）,H（２），…,H（ｌ）をアナログ信号処理にて
求められている。
Ｈ（１）,H（２），…,H（ｌ）をアナログ信号処理にて
求められている。
そして、これらの相関値の分布パターンから位相差の
検出を行なうことができる。例えば、第８図（ａ）〜
（ｂ）はカメラの自動焦点検出装置に適用した場合の相
関値のパターンを示すが、同図（ａ）のように、相当移
動量がｌ＝４で最大の相関値となる場合を合焦状態とす
れば、それより小さい相対移動量（ｌ＝２）の時に最大
の相関値が得られれば前ピン状態、それより大きい相対
移動量（ｌ＝６）の時に最大の相関値が得られれば後ピ
ン状態であると判別することができる。
検出を行なうことができる。例えば、第８図（ａ）〜
（ｂ）はカメラの自動焦点検出装置に適用した場合の相
関値のパターンを示すが、同図（ａ）のように、相当移
動量がｌ＝４で最大の相関値となる場合を合焦状態とす
れば、それより小さい相対移動量（ｌ＝２）の時に最大
の相関値が得られれば前ピン状態、それより大きい相対
移動量（ｌ＝６）の時に最大の相関値が得られれば後ピ
ン状態であると判別することができる。
［発明の効果］ 以上説明したように本発明によれば、撮影レンズを通
過した被写体光束から得られる１対の結像の相対的な間
隔を検出して該撮影レンズの合焦状態を判別する位相差
検出装置において、夫々の結像を光電変換することによ
って生じた信号をCCDに蓄積し、該CCDに設けられたフロ
ーティングゲートを介して非破壊的に出力するようにし
たので、別個に大規模な記憶装置を設ける必要がなく、
装置の小形化を可能とする。又、該出力された信号の相
関量を演算するのに容量素子による電荷結合の手法を用
いているので、演算が極めて高速かつ高精度に行なうこ
とができる。そして、回路構成が簡素であり、半導体集
積回路技術を用いれば該容量素子の相対精度を向上する
ことができるので、この発明の位相差検出装置を半導体
集積回路装置として製造するのに適している。
過した被写体光束から得られる１対の結像の相対的な間
隔を検出して該撮影レンズの合焦状態を判別する位相差
検出装置において、夫々の結像を光電変換することによ
って生じた信号をCCDに蓄積し、該CCDに設けられたフロ
ーティングゲートを介して非破壊的に出力するようにし
たので、別個に大規模な記憶装置を設ける必要がなく、
装置の小形化を可能とする。又、該出力された信号の相
関量を演算するのに容量素子による電荷結合の手法を用
いているので、演算が極めて高速かつ高精度に行なうこ
とができる。そして、回路構成が簡素であり、半導体集
積回路技術を用いれば該容量素子の相対精度を向上する
ことができるので、この発明の位相差検出装置を半導体
集積回路装置として製造するのに適している。
第１図は本発明による位相差検出装置の実施例の基本構
成を示すブロック図、第２図は第１図に示す基本構成に
おいて自動焦点検出装置に適用した場合の全体構成を示
す概略構成図、第３図は第１図における第１、第２信号
発生手段の実施例を示すブロック図、第４図は第３図に
示す第１、第２信号発生手段の受光部、蓄積部、シフト
レジスタ部の構成を示す概略構成図、第５図は第１、第
２信号発生手段の動作原理を示す要部断面図、第６図は
第１図の演算手段の構成を示す回路図、第７図は第６図
に示す演算手段の作動を説明するためのタイミングチャ
ート、第８図はこの実施例により得られる相関値の分布
パターンに基づいて合焦状態を判別する場合の原理を示
す説明図である。 1:第１の信号発生手段 2:第２の信号発生手段 3:演算手段 4:同期信号発生手段 22,23:受光部 24,25:蓄積部 26,27:シフトレジスタ部 32,33:インピーダンス変換回路 40,41,43,44,45,46,47,48,50:スイッチング素子 42:差動積分器 51:アナログコンパレータ 52:チャネルセレクト回路
成を示すブロック図、第２図は第１図に示す基本構成に
おいて自動焦点検出装置に適用した場合の全体構成を示
す概略構成図、第３図は第１図における第１、第２信号
発生手段の実施例を示すブロック図、第４図は第３図に
示す第１、第２信号発生手段の受光部、蓄積部、シフト
レジスタ部の構成を示す概略構成図、第５図は第１、第
２信号発生手段の動作原理を示す要部断面図、第６図は
第１図の演算手段の構成を示す回路図、第７図は第６図
に示す演算手段の作動を説明するためのタイミングチャ
ート、第８図はこの実施例により得られる相関値の分布
パターンに基づいて合焦状態を判別する場合の原理を示
す説明図である。 1:第１の信号発生手段 2:第２の信号発生手段 3:演算手段 4:同期信号発生手段 22,23:受光部 24,25:蓄積部 26,27:シフトレジスタ部 32,33:インピーダンス変換回路 40,41,43,44,45,46,47,48,50:スイッチング素子 42:差動積分器 51:アナログコンパレータ 52:チャネルセレクト回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 馬場 重典 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高坂 国光 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭54−161355（ＪＰ，Ａ) 特開 昭56−46409（ＪＰ，Ａ) 特開 昭59−208513（ＪＰ，Ａ)
Claims (1)
- 【請求項１】被写体光束から得られる一対の結像の相対
的な間隔を検出して位相差を検出する装置において、 前記第１の結像を受光するように一列に配置された画素
群からなる第１の受光部と、 該第１の受光部の夫々の画素に生じる信号をCCDフロー
ティングゲートを介して非破壊に繰り返し並列出力する
と共に、該繰り返し出力毎に上記列方向に転送させる第
１の信号読出部と、 該第１の信号読出部から並列出力された信号を時系列の
第１の被演算信号に変換して繰り返し出力する手段とを
有する第１の信号発生手段と、 前記第２の結像を受光するように一列に配置された画素
群からなる第２の受光部と、 該第２の受光部の夫々の画素に生じる信号をCCDのフロ
ーティングゲートを介して非破壊に繰り返し並列出力す
る第２の信号読出部と、 該第２の信号読出部から並列出力された信号を時系列の
第２の被演算信号に変換して繰り返し出力し、これによ
って該第１の被演算信号に対して繰り返し出力毎に相対
移動量を変化させた時系列の第２の被演算信号を出力す
る手段とを有する第２の信号発生手段と、 複数の容量素子及びこれらの容量素子間を断接するスイ
ッチング素子群とを有し第１、第２の被演算信号が供給
されるスイッチト・キャパシタ積分器と、 該第１、第２の被演算信号の大小関係を比較してこれら
の信号の大小関係に応じた制御信号を発生し、該制御信
号に基づいて上記スイッチング素子群を制御することに
より、第１、第２の被演算信号の差の絶対値の積分値に
相当する電荷を上記スイッチト・キャパシタ積分器に発
生させると共に、上記相対移動量を変化させる繰り返し
出力毎に所定数の第１、第２の被演算信号に基づく積分
値を相関値として発生させる制御手段とを具備したこと
を特徴とする位相差検出装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62167906A JPH0810297B2 (ja) | 1987-07-07 | 1987-07-07 | 位相差検出装置 |
| DE88110890T DE3884685T2 (de) | 1987-07-07 | 1988-07-07 | Phasendifferenzdetektor. |
| EP88110890A EP0298486B1 (en) | 1987-07-07 | 1988-07-07 | Phase difference detecting apparatus |
| US07/216,354 US5008696A (en) | 1987-07-07 | 1988-07-07 | Phase difference detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62167906A JPH0810297B2 (ja) | 1987-07-07 | 1987-07-07 | 位相差検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413110A JPS6413110A (en) | 1989-01-18 |
| JPH0810297B2 true JPH0810297B2 (ja) | 1996-01-31 |
Family
ID=15858242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62167906A Expired - Fee Related JPH0810297B2 (ja) | 1987-07-07 | 1987-07-07 | 位相差検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5008696A (ja) |
| EP (1) | EP0298486B1 (ja) |
| JP (1) | JPH0810297B2 (ja) |
| DE (1) | DE3884685T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2614137B2 (ja) * | 1990-05-30 | 1997-05-28 | 富士写真フイルム株式会社 | 位相差検出装置 |
| DE4216073C2 (de) * | 1991-05-15 | 1995-01-26 | Asahi Optical Co Ltd | Vorrichtung zum automatischen Scharfeinstellen eines optischen Systems |
| JP3832441B2 (ja) | 2002-04-08 | 2006-10-11 | 松下電工株式会社 | 強度変調光を用いた空間情報の検出装置 |
| US7461790B2 (en) * | 2006-04-04 | 2008-12-09 | Datalogic Scanning, Inc. | Data reader and methods for imaging targets exposed to high intensity illumination |
| CN120970816B (zh) * | 2025-10-20 | 2026-02-03 | 杭州高谱成像技术有限公司 | 一种实时自动对焦的高光谱采集方法及装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142318A (en) * | 1975-05-20 | 1976-12-07 | Asahi Optical Co Ltd | Focus adjusting device for optical systems |
| JPS5385454A (en) * | 1977-01-06 | 1978-07-27 | Canon Inc | Distance detecting method |
| DE2801383A1 (de) * | 1978-01-13 | 1979-07-19 | Agfa Gevaert Ag | Fotografische kamera mit einer fokussiervorrichtung |
| JPS54161355A (en) * | 1978-06-09 | 1979-12-20 | Minolta Camera Co Ltd | Automatic range finder |
| JPS558102A (en) * | 1978-07-03 | 1980-01-21 | Olympus Optical Co Ltd | Picture signal process circuit |
| US4470676A (en) * | 1978-07-28 | 1984-09-11 | Canon Kabushiki Kaisha | Focus detecting device |
| JPS55111921A (en) * | 1979-02-14 | 1980-08-29 | Asahi Optical Co Ltd | Focus detector of camera |
| JPS55115023A (en) * | 1979-02-28 | 1980-09-04 | Canon Inc | Distance detector and focus control system utilizing this |
| DE2936491A1 (de) * | 1979-09-10 | 1981-05-21 | Siemens AG, 1000 Berlin und 8000 München | Mit einem belichtungsmessteil versehene schaltung zur sensorgesteuerten entfernungsmessung |
| JPS57161839A (en) * | 1981-03-31 | 1982-10-05 | Canon Inc | Distance measuring device of camera |
| JPS59208513A (ja) * | 1983-05-12 | 1984-11-26 | Canon Inc | 焦点検出装置 |
| US4709138A (en) * | 1984-02-09 | 1987-11-24 | Canon Kabushiki Kaisha | Apparatus for detecting shake of image of object |
-
1987
- 1987-07-07 JP JP62167906A patent/JPH0810297B2/ja not_active Expired - Fee Related
-
1988
- 1988-07-07 US US07/216,354 patent/US5008696A/en not_active Expired - Lifetime
- 1988-07-07 DE DE88110890T patent/DE3884685T2/de not_active Expired - Fee Related
- 1988-07-07 EP EP88110890A patent/EP0298486B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0298486B1 (en) | 1993-10-06 |
| DE3884685T2 (de) | 1994-01-27 |
| US5008696A (en) | 1991-04-16 |
| JPS6413110A (en) | 1989-01-18 |
| DE3884685D1 (de) | 1993-11-11 |
| EP0298486A3 (en) | 1989-06-14 |
| EP0298486A2 (en) | 1989-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5958306A (ja) | 距離計 | |
| JPH04505543A (ja) | インターライン転送ｃｃｄイメージセンサ装置におけるインターレース／非インターレースモードの選択作用 | |
| US5917960A (en) | Image correlator, an image processing apparatus using the same, and a signal adder used in the image correlator | |
| US5471246A (en) | Apparatus for determining charge/voltage conversion ratios in charge coupled devices | |
| JPH01229571A (ja) | イメージ・センサ用ピーク検出装置 | |
| JPH0810297B2 (ja) | 位相差検出装置 | |
| JP2614137B2 (ja) | 位相差検出装置 | |
| JPH0754372B2 (ja) | 位相差検出装置 | |
| US4959726A (en) | Automatic focusing adjusting device | |
| US7872674B2 (en) | Solid-state imaging device and method of operating solid-state imaging device | |
| US4833636A (en) | Analog, two signal correlator | |
| US4926205A (en) | Phase-difference detector | |
| JP2652189B2 (ja) | 位相差検出装置 | |
| JPH07104480B2 (ja) | 位相差検出装置 | |
| CN100413084C (zh) | 绕行转移面阵电荷耦合器件ccd | |
| JP2601651B2 (ja) | 測距装置 | |
| JPH09274133A (ja) | 相関器と画像相関器、信号加算器、画像処理回路及びこれらを用いた自動焦点カメラ | |
| JP2652258B2 (ja) | Ｃｃｄ出力回路 | |
| JP2534042B2 (ja) | 電荷転送デバイス | |
| JPH0810296B2 (ja) | 位相差検出装置 | |
| JPH01229569A (ja) | 位相差検出装置 | |
| JP2699895B2 (ja) | イメージセンサの駆動方法 | |
| JPH01229567A (ja) | 積分演算装置 | |
| US7586133B2 (en) | Solid state imaging apparatus and driving method of solid state imaging apparatus | |
| JPH07104479B2 (ja) | 位相差検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |