JPH07312508A - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JPH07312508A JPH07312508A JP10294894A JP10294894A JPH07312508A JP H07312508 A JPH07312508 A JP H07312508A JP 10294894 A JP10294894 A JP 10294894A JP 10294894 A JP10294894 A JP 10294894A JP H07312508 A JPH07312508 A JP H07312508A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- inductor
- capacitor
- resistor
- main line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 抵抗分圧を用いた、デジタル制御の可能な減
衰器を小型化する。 【構成】 使用周波数に対し、その１／４波長分だけ位
相を変化させる主線路６と、その両端に設けたＦＥＴ
７，９，１１，１３と抵抗８，１０，１２，１４の従属
接続対とから構成される。 【効果】 ＦＥＴ７，９，１１，１３を用いて抵抗分圧
に使用する抵抗８，１０，１２，１４を切り替えること
により、デジタル制御の可能な減衰器を得、小型化す
る。また、前記減衰器全体を半導体基板上に一体化する
ことで小型化する。
衰器を小型化する。 【構成】 使用周波数に対し、その１／４波長分だけ位
相を変化させる主線路６と、その両端に設けたＦＥＴ
７，９，１１，１３と抵抗８，１０，１２，１４の従属
接続対とから構成される。 【効果】 ＦＥＴ７，９，１１，１３を用いて抵抗分圧
に使用する抵抗８，１０，１２，１４を切り替えること
により、デジタル制御の可能な減衰器を得、小型化す
る。また、前記減衰器全体を半導体基板上に一体化する
ことで小型化する。
Description
【０００１】
【産業上の利用分野】この発明はレーダ受信機等に用い
られ、高周波信号の利得を電気的に可変するための、デ
ジタル制御型の可変減衰器に関するものである。
られ、高周波信号の利得を電気的に可変するための、デ
ジタル制御型の可変減衰器に関するものである。
【０００２】
【従来の技術】図１１は従来の減衰器を示す図で、１は
第１のＦＥＴ、２は第１のＦＥＴ１に並列に設けられド
レインが第１のＦＥＴ１のドレインに接続された第２の
ＦＥＴ、３は一端が第２のＦＥＴ２のソースに接続され
た第１の抵抗、４は一端が第１の抵抗３の他端に接続さ
れ他端が接地された第２の抵抗、５は一端が第１の抵抗
３と第２の抵抗４の接続部に接続され、他端が第１のＦ
ＥＴ１のソースに接続された第３の抵抗である。
第１のＦＥＴ、２は第１のＦＥＴ１に並列に設けられド
レインが第１のＦＥＴ１のドレインに接続された第２の
ＦＥＴ、３は一端が第２のＦＥＴ２のソースに接続され
た第１の抵抗、４は一端が第１の抵抗３の他端に接続さ
れ他端が接地された第２の抵抗、５は一端が第１の抵抗
３と第２の抵抗４の接続部に接続され、他端が第１のＦ
ＥＴ１のソースに接続された第３の抵抗である。
【０００３】次に動作について説明する。図１１におけ
る第１の抵抗３、第２の抵抗４、第３の抵抗５は抵抗分
圧回路として用いられ、それぞれの抵抗値の組合せによ
り、線路のインピーダンスを変えずに電力を１／ｘにす
る減衰器として動作する。ここで、第１のＦＥＴ１をオ
ンし、かつ第２のＦＥＴ２をオフすると、高周波信号は
第１のＦＥＴ１を通過するだけなので減衰量は０であ
る。また、第１のＦＥＴ１をオフし、かつ第２のＦＥＴ
２をオンすると、高周波信号は第１の抵抗３、第２の抵
抗４、第３の抵抗５を通過するためにそれぞれの抵抗値
の組合せにより求まる減衰量だけ減衰される。第１と第
３の抵抗の抵抗値をＲ１，第２の抵抗の抵抗値をＲ２と
し、減衰量をＮ（ｄＢ）とすると各抵抗値と減衰値の関
係は数１により求まる。
る第１の抵抗３、第２の抵抗４、第３の抵抗５は抵抗分
圧回路として用いられ、それぞれの抵抗値の組合せによ
り、線路のインピーダンスを変えずに電力を１／ｘにす
る減衰器として動作する。ここで、第１のＦＥＴ１をオ
ンし、かつ第２のＦＥＴ２をオフすると、高周波信号は
第１のＦＥＴ１を通過するだけなので減衰量は０であ
る。また、第１のＦＥＴ１をオフし、かつ第２のＦＥＴ
２をオンすると、高周波信号は第１の抵抗３、第２の抵
抗４、第３の抵抗５を通過するためにそれぞれの抵抗値
の組合せにより求まる減衰量だけ減衰される。第１と第
３の抵抗の抵抗値をＲ１，第２の抵抗の抵抗値をＲ２と
し、減衰量をＮ（ｄＢ）とすると各抵抗値と減衰値の関
係は数１により求まる。
【０００４】
【数１】
【０００５】
【発明が解決しようとする課題】いままでの減衰器は以
上のように、３つの抵抗の抵抗値により減衰量が決まる
ため、減衰器の減衰量を変化させようとすると、３つの
抵抗すべてをとりかえる以外ないため、各抵抗値を変え
た上記回路をいくつも並べなければならず、回路が大型
化する課題があった。
上のように、３つの抵抗の抵抗値により減衰量が決まる
ため、減衰器の減衰量を変化させようとすると、３つの
抵抗すべてをとりかえる以外ないため、各抵抗値を変え
た上記回路をいくつも並べなければならず、回路が大型
化する課題があった。
【０００６】この発明は以上のような課題を解決するた
めになされたもので、小型のデジタル制御型の可変減衰
器を得ることを目的とする。
めになされたもので、小型のデジタル制御型の可変減衰
器を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明にかかる実施例
１の可変減衰器は、ＦＥＴと抵抗の直列接続対を主線路
に対して並列に接続し、ＦＥＴを用いて抵抗分圧用の抵
抗を切り替える。
１の可変減衰器は、ＦＥＴと抵抗の直列接続対を主線路
に対して並列に接続し、ＦＥＴを用いて抵抗分圧用の抵
抗を切り替える。
【０００８】また、この発明にかかる実施例２の可変減
衰器はＦＥＴと抵抗とオープンスタブの直列接続対を主
線路に対して並列に接続し、ＦＥＴを用いて抵抗分圧用
の抵抗を切り替える。
衰器はＦＥＴと抵抗とオープンスタブの直列接続対を主
線路に対して並列に接続し、ＦＥＴを用いて抵抗分圧用
の抵抗を切り替える。
【０００９】また、この発明にかかる実施例３の可変減
衰器はＦＥＴと抵抗の直列接続対をインダクタとキャパ
シタによるＴ型ローパスフィルタに対して並列に接続
し、ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
衰器はＦＥＴと抵抗の直列接続対をインダクタとキャパ
シタによるＴ型ローパスフィルタに対して並列に接続
し、ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
【００１０】また、この発明にかかる実施例４の可変減
衰器はＦＥＴと抵抗の直列接続対をインダクタとキャパ
シタによるＴ型ハイパスフィルタに対して並列に接続
し、ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
衰器はＦＥＴと抵抗の直列接続対をインダクタとキャパ
シタによるＴ型ハイパスフィルタに対して並列に接続
し、ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
【００１１】また、この発明にかかる実施例５の可変減
衰器はＦＥＴと抵抗の直列接続対をインダクタとキャパ
シタによるパイ型ローパスフィルタに対して並列に接続
し、ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
衰器はＦＥＴと抵抗の直列接続対をインダクタとキャパ
シタによるパイ型ローパスフィルタに対して並列に接続
し、ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
【００１２】また、この発明にかかる実施例６の可変減
衰器はＦＥＴと抵抗の直列接続対をインダクタとキャパ
シタによるパイ型ハイパスフィルタに対して並列に接続
し、ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
衰器はＦＥＴと抵抗の直列接続対をインダクタとキャパ
シタによるパイ型ハイパスフィルタに対して並列に接続
し、ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
【００１３】また、この発明にかかる実施例７の可変減
衰器はＦＥＴと抵抗の直列接続対をスパイラルインダク
タとキャパシタによるハイパスフィルタまたはローパス
フィルタに対して並列に接続し、ＦＥＴを用いて抵抗分
圧用の抵抗を切り替える。
衰器はＦＥＴと抵抗の直列接続対をスパイラルインダク
タとキャパシタによるハイパスフィルタまたはローパス
フィルタに対して並列に接続し、ＦＥＴを用いて抵抗分
圧用の抵抗を切り替える。
【００１４】また、この発明にかかる実施例８の可変減
衰器はＦＥＴと抵抗の直列接続対をインダクタとＭＩＭ
キャパシタによるハイパスフィルタまたはローパスフィ
ルタに対して並列に接続し、ＦＥＴを用いて抵抗分圧用
の抵抗を切り替える。
衰器はＦＥＴと抵抗の直列接続対をインダクタとＭＩＭ
キャパシタによるハイパスフィルタまたはローパスフィ
ルタに対して並列に接続し、ＦＥＴを用いて抵抗分圧用
の抵抗を切り替える。
【００１５】また、この発明にかかる実施例９の可変減
衰器はＦＥＴと抵抗の直列接続対をインダクタとインタ
ーデジタルキャパシタによるハイパスフィルタまたはロ
ーパスフィルタに対して並列に接続し、ＦＥＴを用いて
抵抗分圧用の抵抗を切り替える。
衰器はＦＥＴと抵抗の直列接続対をインダクタとインタ
ーデジタルキャパシタによるハイパスフィルタまたはロ
ーパスフィルタに対して並列に接続し、ＦＥＴを用いて
抵抗分圧用の抵抗を切り替える。
【００１６】また、この発明にかかる実施例１０の可変
減衰器は前記減衰器に用いるＦＥＴと抵抗の直列接続対
による分圧回路を、半導体の同一基板上で構成する。
減衰器は前記減衰器に用いるＦＥＴと抵抗の直列接続対
による分圧回路を、半導体の同一基板上で構成する。
【００１７】
【作用】この発明にかかる実施例１から９の可変減衰器
は、減衰器に用いる抵抗分圧回路をＦＥＴを用いてデジ
タル制御することにより、減衰量を変化させることので
きる可変減衰器が得られる。
は、減衰器に用いる抵抗分圧回路をＦＥＴを用いてデジ
タル制御することにより、減衰量を変化させることので
きる可変減衰器が得られる。
【００１８】また、この発明にかかる実施例１０の可変
減衰器は前記実施例１から９の減衰器を同一の半導体基
板上で一体化して構成することで小型化する。
減衰器は前記実施例１から９の減衰器を同一の半導体基
板上で一体化して構成することで小型化する。
【００１９】
実施例１．この発明にかかる実施例１を図に示す。図１
において、６は高周波信号を通し、使用周波数に対し１
／４波長の電気長を持った主線路、７は主線路６の一端
にドレインが接続され、かつソースが直流的に接地され
た第３のＦＥＴ、８は一端が第３のＦＥＴ７のソースに
接続され、他端が接地された第４の抵抗、９は主線路６
の一端にドレインが接続され、かつソースが直流的に接
地された第４のＦＥＴ、１０は一端が第４のＦＥＴ９の
ソースに接続され、かつ他端が接地された第５の抵抗、
１１は主線路６の他端にドレインが接続され、かつソー
スが直流的に接地された第５のＦＥＴ、１２は一端が第
５のＦＥＴ１１のソースに接続され、かつ他端が接地さ
れた第６の抵抗、１３は主線路６の他端にドレインが接
続され、かつソースが直流的に接地された第６のＦＥ
Ｔ、１４は一端が第６のＦＥＴ１３のソースに接続さ
れ、かつ他端が接地された第７の抵抗である。
において、６は高周波信号を通し、使用周波数に対し１
／４波長の電気長を持った主線路、７は主線路６の一端
にドレインが接続され、かつソースが直流的に接地され
た第３のＦＥＴ、８は一端が第３のＦＥＴ７のソースに
接続され、他端が接地された第４の抵抗、９は主線路６
の一端にドレインが接続され、かつソースが直流的に接
地された第４のＦＥＴ、１０は一端が第４のＦＥＴ９の
ソースに接続され、かつ他端が接地された第５の抵抗、
１１は主線路６の他端にドレインが接続され、かつソー
スが直流的に接地された第５のＦＥＴ、１２は一端が第
５のＦＥＴ１１のソースに接続され、かつ他端が接地さ
れた第６の抵抗、１３は主線路６の他端にドレインが接
続され、かつソースが直流的に接地された第６のＦＥ
Ｔ、１４は一端が第６のＦＥＴ１３のソースに接続さ
れ、かつ他端が接地された第７の抵抗である。
【００２０】次に動作について説明する。第４から第７
までの抵抗は主線路６のインピーダンスを変化させるた
めの素子として働く。抵抗の切換は抵抗に直列接続され
たＦＥＴのオン、オフにより行われる。抵抗を切り替え
ることにより主線路６のインピーダンスを変化させ、イ
ンピーダンスの変化で減衰量を変化させ、可変減衰器と
して動作させる。まず第３から第６までのすべてのＦＥ
Ｔをオフにすると主線路６を流れる信号はそのまま通過
する。次に第３のＦＥＴ７と第５のＦＥＴ１１を同時に
オンし、他のＦＥＴを同時にオフすると、主線路６を流
れる信号は、一部が第４の抵抗８と第６の抵抗１２に吸
収され、減衰される。このとき第３のＦＥＴ７と第５の
ＦＥＴ１１は１／４波長離れた位置に設けられているた
め、第４の抵抗８と第６の抵抗１２間では主線路６を流
れる信号１／４波長位相変化する。従って、第４の抵抗
８で反射された信号は第６の抵抗１２により更に反射さ
れ、１／２波長進んだ状態つまり反転されて戻ってく
る。このため、信号は互いに打消しあい、ＶＳＷＲの悪
化が緩和される。次に第４のＦＥＴ９と第６のＦＥＴ１
３を同時にオンし、他のＦＥＴを同時にオフすると、主
線路６を流れる信号は、前記の第４の抵抗８と第６の抵
抗１２に吸収される量とは異なる量だけ第５の抵抗１０
と第７の抵抗１４に吸収され、異なる量減衰される。ま
たさらにすべてのＦＥＴをオンすると、上記の２つの減
衰量とは異なる量減衰される。このように、第３から第
６までのＦＥＴをオン、オフすることで、主線路６にか
かる電圧を分圧するための抵抗を変化させ、この結果、
回路を通過する信号の減衰量を変化させることが可能に
なる。
までの抵抗は主線路６のインピーダンスを変化させるた
めの素子として働く。抵抗の切換は抵抗に直列接続され
たＦＥＴのオン、オフにより行われる。抵抗を切り替え
ることにより主線路６のインピーダンスを変化させ、イ
ンピーダンスの変化で減衰量を変化させ、可変減衰器と
して動作させる。まず第３から第６までのすべてのＦＥ
Ｔをオフにすると主線路６を流れる信号はそのまま通過
する。次に第３のＦＥＴ７と第５のＦＥＴ１１を同時に
オンし、他のＦＥＴを同時にオフすると、主線路６を流
れる信号は、一部が第４の抵抗８と第６の抵抗１２に吸
収され、減衰される。このとき第３のＦＥＴ７と第５の
ＦＥＴ１１は１／４波長離れた位置に設けられているた
め、第４の抵抗８と第６の抵抗１２間では主線路６を流
れる信号１／４波長位相変化する。従って、第４の抵抗
８で反射された信号は第６の抵抗１２により更に反射さ
れ、１／２波長進んだ状態つまり反転されて戻ってく
る。このため、信号は互いに打消しあい、ＶＳＷＲの悪
化が緩和される。次に第４のＦＥＴ９と第６のＦＥＴ１
３を同時にオンし、他のＦＥＴを同時にオフすると、主
線路６を流れる信号は、前記の第４の抵抗８と第６の抵
抗１２に吸収される量とは異なる量だけ第５の抵抗１０
と第７の抵抗１４に吸収され、異なる量減衰される。ま
たさらにすべてのＦＥＴをオンすると、上記の２つの減
衰量とは異なる量減衰される。このように、第３から第
６までのＦＥＴをオン、オフすることで、主線路６にか
かる電圧を分圧するための抵抗を変化させ、この結果、
回路を通過する信号の減衰量を変化させることが可能に
なる。
【００２１】実施例２．この発明の実施例２を図２に示
す。６，７，９，１１，１３は実施例１と同じ、１５は
一端が第３のＦＥＴ７のソースに接続された第８の抵
抗、１６は一端が第８の抵抗１５の他端に接続され他端
が開放され、使用周波数に対し１／４波長の電気長を持
った第１のオープンスタブ、１７は一端が第４のＦＥＴ
９のソースに接続された第９の抵抗、１８は一端が第９
の抵抗１７の他端に接続され他端が開放され使用周波数
に対し１／４波長の電気長を持った第２のオープンスタ
ブ、１９は一端が第５のＦＥＴ１１のソースに接続され
た第１０の抵抗、２０は一端が第１０の抵抗１９の他端
に接続され、他端が開放され使用周波数に対し１／４波
長の電気長を持った第３のオープンスタブ、２１は一端
が第６のＦＥＴ１３のソースに接続された第１１の抵
抗、２２は一端が第１１の抵抗２１の他端に接続され他
端が開放され、使用周波数に対し１／４波長の電気長を
持った第４のオープンスタブである。
す。６，７，９，１１，１３は実施例１と同じ、１５は
一端が第３のＦＥＴ７のソースに接続された第８の抵
抗、１６は一端が第８の抵抗１５の他端に接続され他端
が開放され、使用周波数に対し１／４波長の電気長を持
った第１のオープンスタブ、１７は一端が第４のＦＥＴ
９のソースに接続された第９の抵抗、１８は一端が第９
の抵抗１７の他端に接続され他端が開放され使用周波数
に対し１／４波長の電気長を持った第２のオープンスタ
ブ、１９は一端が第５のＦＥＴ１１のソースに接続され
た第１０の抵抗、２０は一端が第１０の抵抗１９の他端
に接続され、他端が開放され使用周波数に対し１／４波
長の電気長を持った第３のオープンスタブ、２１は一端
が第６のＦＥＴ１３のソースに接続された第１１の抵
抗、２２は一端が第１１の抵抗２１の他端に接続され他
端が開放され、使用周波数に対し１／４波長の電気長を
持った第４のオープンスタブである。
【００２２】次に動作について説明する。第１から第４
のオープンスタブは使用周波数に対し１／４波長の電気
長を持っているため、抵抗からオープンスタブへと入力
された信号はオープンスタブの開放端で反射され、１／
２波長進んだ状態つまり反転されて戻ってくる。このた
め、入力された信号は反転されて戻ってきた信号と打消
しあう。つまり抵抗に接続されたオープンスタブは抵抗
との接続部において、交流的に接地として働く。したが
って、使用周波数では実施例１と等価な回路となり、実
施例１と同じ動作をする。
のオープンスタブは使用周波数に対し１／４波長の電気
長を持っているため、抵抗からオープンスタブへと入力
された信号はオープンスタブの開放端で反射され、１／
２波長進んだ状態つまり反転されて戻ってくる。このた
め、入力された信号は反転されて戻ってきた信号と打消
しあう。つまり抵抗に接続されたオープンスタブは抵抗
との接続部において、交流的に接地として働く。したが
って、使用周波数では実施例１と等価な回路となり、実
施例１と同じ動作をする。
【００２３】実施例３．この発明の実施例３を図３に示
す。７，８，９，１０，１１，１２，１３，１４は実施
例１と同じ、２３は高周波を通す第１のインダクタ、２
４は一端が第１のインダクタ２３の他端に接続され、他
端が接地された第１のキャパシタ、２５は一端が第１の
インダクタ２３と第１のキャパシタ２４の接続部に接続
された第２のインダクタである。
す。７，８，９，１０，１１，１２，１３，１４は実施
例１と同じ、２３は高周波を通す第１のインダクタ、２
４は一端が第１のインダクタ２３の他端に接続され、他
端が接地された第１のキャパシタ、２５は一端が第１の
インダクタ２３と第１のキャパシタ２４の接続部に接続
された第２のインダクタである。
【００２４】次に動作について説明する。第１のインダ
クタ２３、第１のキャパシタ２４、および第２のインダ
クタ２５はＴ形ローパスフィルタを構成しており、使用
周波数におけるインピーダンスを特性インピーダンスと
することが可能である。また更に、このローパスフィル
タに入力された信号の位相を１／４波長遅らせて出力さ
せることも可能である。従って、このローパスフィルタ
に入力された信号を使用周波数で１／４波長位相変化さ
せて出力させることが可能となる。つまり、使用周波数
で実施例１の主回路６と等価な回路となり、実施例１と
同じ動作をする。ちなみに、使用周波数ｆで１／４波長
位相となる定数は、使用周波数をｆ、第１のインダクタ
２３及び第２のインダクタ２５のインダクタの値をＬ、
第１のキャパシタ２４の容量をＣとするとＬ，Ｃの値は
数２で表わされる。
クタ２３、第１のキャパシタ２４、および第２のインダ
クタ２５はＴ形ローパスフィルタを構成しており、使用
周波数におけるインピーダンスを特性インピーダンスと
することが可能である。また更に、このローパスフィル
タに入力された信号の位相を１／４波長遅らせて出力さ
せることも可能である。従って、このローパスフィルタ
に入力された信号を使用周波数で１／４波長位相変化さ
せて出力させることが可能となる。つまり、使用周波数
で実施例１の主回路６と等価な回路となり、実施例１と
同じ動作をする。ちなみに、使用周波数ｆで１／４波長
位相となる定数は、使用周波数をｆ、第１のインダクタ
２３及び第２のインダクタ２５のインダクタの値をＬ、
第１のキャパシタ２４の容量をＣとするとＬ，Ｃの値は
数２で表わされる。
【００２５】
【数２】
【００２６】実施例４．この発明の実施例４を図４に示
す。７，８，９，１０，１１，１２，１３，１４は実施
例１と同じ、２６は高周波を通す第２のキャパシタ、２
７は一端が第２のキャパシタ２６の他端に接続され、他
端が接地された第３のインダクタ、２８は一端が第２の
キャパシタ２６と第３のインダクタ２７の接続部に接続
された第３のキャパシタである。
す。７，８，９，１０，１１，１２，１３，１４は実施
例１と同じ、２６は高周波を通す第２のキャパシタ、２
７は一端が第２のキャパシタ２６の他端に接続され、他
端が接地された第３のインダクタ、２８は一端が第２の
キャパシタ２６と第３のインダクタ２７の接続部に接続
された第３のキャパシタである。
【００２７】次に動作について説明する。第２のキャパ
シタ２６、第３のインダクタ２７、および第３のキャパ
シタ２８はＴ形ハイパスフィルタを構成しており、使用
周波数におけるインピーダンスを特性インピーダンスと
することが可能である。また更に、このハイパスフィル
タに入力された信号の位相を１／４波長進ませて出力さ
せることも可能である。従って、このハイパスフィルタ
に入力された信号を使用周波数で１／４波長位相変化さ
せて出力させることが可能となる。つまり、使用周波数
で実施例１の主線路６と等価な回路となり、実施例１と
同じ動作をする。ちなみに、使用周波数ｆで１／４波長
位相となる定数は、使用周波数をｆ、第３のインダクタ
２７のインダクタンス値をＬ、第２のキャパシタ２６お
よび第３のキャパシタ２８の容量をＣとするとＬ，Ｃの
値は数３で表わされる。
シタ２６、第３のインダクタ２７、および第３のキャパ
シタ２８はＴ形ハイパスフィルタを構成しており、使用
周波数におけるインピーダンスを特性インピーダンスと
することが可能である。また更に、このハイパスフィル
タに入力された信号の位相を１／４波長進ませて出力さ
せることも可能である。従って、このハイパスフィルタ
に入力された信号を使用周波数で１／４波長位相変化さ
せて出力させることが可能となる。つまり、使用周波数
で実施例１の主線路６と等価な回路となり、実施例１と
同じ動作をする。ちなみに、使用周波数ｆで１／４波長
位相となる定数は、使用周波数をｆ、第３のインダクタ
２７のインダクタンス値をＬ、第２のキャパシタ２６お
よび第３のキャパシタ２８の容量をＣとするとＬ，Ｃの
値は数３で表わされる。
【００２８】
【数３】
【００２９】実施例５．この発明の実施例５を図５に示
す。７，８，９，１０，１１，１２，１３，１４は実施
例１と同じ、２９は高周波を通す第４のインダクタ、３
０は一端が第４のインダクタ２９の一端に接続され、他
端が接地された第４のキャパシタ、３１は一端が第４の
インダクタ２９の他端に接続され、他端が接地された第
５のキャパシタである。
す。７，８，９，１０，１１，１２，１３，１４は実施
例１と同じ、２９は高周波を通す第４のインダクタ、３
０は一端が第４のインダクタ２９の一端に接続され、他
端が接地された第４のキャパシタ、３１は一端が第４の
インダクタ２９の他端に接続され、他端が接地された第
５のキャパシタである。
【００３０】次に動作について説明する。第４のインダ
クタ２９、第４のキャパシタ３０および第５のキャパシ
タ３１はパイ形ローパスフィルタを構成しており、使用
周波数におけるインピーダンスを特性インピーダンスと
することが可能である。また更に、このローパスフィル
タに入力された信号の位相を１／４波長遅らせて出力さ
せることも可能である。従って、このローパスフィルタ
に入力された信号を使用周波数で１／４波長位相変化さ
せて出力させることが可能となる。つまり、使用周波数
で実施例１の主線路６と等価な回路となり、実施例１と
同じ動作をする。ちなみに、使用周波数ｆで１／４波長
位相となる定数は、使用周波数をｆ、第４のインダクタ
２９のインダクタンス値をＬ、第４のキャパシタ３０お
よび第５のキャパシタ３１の容量をＣとするとＬ，Ｃの
値は数４で表わされる。
クタ２９、第４のキャパシタ３０および第５のキャパシ
タ３１はパイ形ローパスフィルタを構成しており、使用
周波数におけるインピーダンスを特性インピーダンスと
することが可能である。また更に、このローパスフィル
タに入力された信号の位相を１／４波長遅らせて出力さ
せることも可能である。従って、このローパスフィルタ
に入力された信号を使用周波数で１／４波長位相変化さ
せて出力させることが可能となる。つまり、使用周波数
で実施例１の主線路６と等価な回路となり、実施例１と
同じ動作をする。ちなみに、使用周波数ｆで１／４波長
位相となる定数は、使用周波数をｆ、第４のインダクタ
２９のインダクタンス値をＬ、第４のキャパシタ３０お
よび第５のキャパシタ３１の容量をＣとするとＬ，Ｃの
値は数４で表わされる。
【００３１】
【数４】
【００３２】実施例６．この発明の実施例６を図６に示
す。７，８，９，１０，１１，１２，１３，１４は実施
例１と同じ、３２は高周波を通す第６のキャパシタ、３
３は一端が第６のキャパシタ３２の一端に接続され、他
端が接地された第５のインダクタ、３４は一端が第６の
キャパシタ３２の他端に接続され、他端が接地された第
６のインダクタである。
す。７，８，９，１０，１１，１２，１３，１４は実施
例１と同じ、３２は高周波を通す第６のキャパシタ、３
３は一端が第６のキャパシタ３２の一端に接続され、他
端が接地された第５のインダクタ、３４は一端が第６の
キャパシタ３２の他端に接続され、他端が接地された第
６のインダクタである。
【００３３】次に動作について説明する。第６のキャパ
シタ３２、第５のインダクタ３３および第６のインダク
タ３４はパイ形ローパスフィルタを構成しており、使用
周波数におけるインピーダンスを特性インピーダンスと
することが可能である。また更に、このハイパスフィル
タに入力された信号の位相を１／４波長進ませて出力さ
せることも可能である。従って、このハイパスフィルタ
に入力された信号を使用周波数で１／４波長位相変化さ
せて出力させることが可能となる。つまり、使用周波数
で実施例１の主線路６と等価な回路となり、実施例１と
同じ動作をする。ちなみに、使用周波数ｆで１／４波長
位相となる定数は、使用周波数をｆ、第５のインダクタ
３３および第６のインダクタ３４のインダクタンス値を
Ｌ、第６のキャパシタ３２の容量をＣとするとＬ，Ｃの
値は数５で表わされる。
シタ３２、第５のインダクタ３３および第６のインダク
タ３４はパイ形ローパスフィルタを構成しており、使用
周波数におけるインピーダンスを特性インピーダンスと
することが可能である。また更に、このハイパスフィル
タに入力された信号の位相を１／４波長進ませて出力さ
せることも可能である。従って、このハイパスフィルタ
に入力された信号を使用周波数で１／４波長位相変化さ
せて出力させることが可能となる。つまり、使用周波数
で実施例１の主線路６と等価な回路となり、実施例１と
同じ動作をする。ちなみに、使用周波数ｆで１／４波長
位相となる定数は、使用周波数をｆ、第５のインダクタ
３３および第６のインダクタ３４のインダクタンス値を
Ｌ、第６のキャパシタ３２の容量をＣとするとＬ，Ｃの
値は数５で表わされる。
【００３４】
【数５】
【００３５】実施例７．この発明の実施例７を図７に示
す。７，８，９，１０，１１，１２，１３，１４，２４
は実施例３と同じ、３５は高周波を通す第１のスパイラ
ルインダクタ、３６は一端が第１のスパイラルインダク
タ３５と第１のキャパシタ２４との接続部に接続された
第２のスパイラルインダクタである。
す。７，８，９，１０，１１，１２，１３，１４，２４
は実施例３と同じ、３５は高周波を通す第１のスパイラ
ルインダクタ、３６は一端が第１のスパイラルインダク
タ３５と第１のキャパシタ２４との接続部に接続された
第２のスパイラルインダクタである。
【００３６】次に動作を説明する。第１のスパイラルイ
ンダクタ３５、第１のキャパシタ２４および第２のスパ
イラルインダクタ３６はＴ形ローパスフィルタを構成し
ており、使用周波数におけるインピーダンスを特性イン
ピーダンスとすることが可能である。また更に、このロ
ーパスフィルタに入力された信号の位相を１／４波長遅
らせて出力させることも可能である。従って、このロー
パスフィルタに入力された信号を使用周波数で１／４波
長位相変化させて出力させることが可能となる。つま
り、使用周波数で実施例１の主線路６と等価な回路とな
り、実施例１と同じ動作をする。ちなみに、使用周波数
ｆで１／４波長位相となる定数は、使用周波数をｆ、第
１のスパイラルインダクタ３５および第２のスパイラル
インダクタ３６のインダクタンス値をＬ、第１のキャパ
シタ２４の容量をＣとするとＬ，Ｃの値は前記数２で表
わされる。
ンダクタ３５、第１のキャパシタ２４および第２のスパ
イラルインダクタ３６はＴ形ローパスフィルタを構成し
ており、使用周波数におけるインピーダンスを特性イン
ピーダンスとすることが可能である。また更に、このロ
ーパスフィルタに入力された信号の位相を１／４波長遅
らせて出力させることも可能である。従って、このロー
パスフィルタに入力された信号を使用周波数で１／４波
長位相変化させて出力させることが可能となる。つま
り、使用周波数で実施例１の主線路６と等価な回路とな
り、実施例１と同じ動作をする。ちなみに、使用周波数
ｆで１／４波長位相となる定数は、使用周波数をｆ、第
１のスパイラルインダクタ３５および第２のスパイラル
インダクタ３６のインダクタンス値をＬ、第１のキャパ
シタ２４の容量をＣとするとＬ，Ｃの値は前記数２で表
わされる。
【００３７】実施例８．この発明の実施例８を図８に示
す。７，８，９，１０，１１，１２，１３，１４，２
３，２５は実施例３と同じ、３７は一端が第１のインダ
クタ２３の他端に接続され、他端が接地された第１のＭ
ＩＭキャパシタである。
す。７，８，９，１０，１１，１２，１３，１４，２
３，２５は実施例３と同じ、３７は一端が第１のインダ
クタ２３の他端に接続され、他端が接地された第１のＭ
ＩＭキャパシタである。
【００３８】次に動作を説明する。第１のインダクタ２
３、第１のＭＩＭキャパシタ３７および第２のインダク
タ２５はＴ形ローパスフィルタを構成しており、使用周
波数におけるインピーダンスを特性インピーダンスとす
ることが可能である。また更に、このローパスフィルタ
に入力された信号の位相を１／４波長遅らせて出力させ
ることも可能である。従って、このローパスフィルタに
入力された信号を使用周波数で１／４波長位相変化させ
て出力させることが可能となる。つまり、使用周波数で
実施例１の主線路６と等価な回路となり、実施例１と同
じ動作をする。ちなみに、使用周波数ｆで１／４波長位
相となる定数は、使用周波数をｆ、第１のインダクタ２
３および第２のインダクタ２５のインダクタンス値を
Ｌ、第１のＭＩＭキャパシタ３７の容量をＣとすると
Ｌ，Ｃの値は前記数２で表わされる。
３、第１のＭＩＭキャパシタ３７および第２のインダク
タ２５はＴ形ローパスフィルタを構成しており、使用周
波数におけるインピーダンスを特性インピーダンスとす
ることが可能である。また更に、このローパスフィルタ
に入力された信号の位相を１／４波長遅らせて出力させ
ることも可能である。従って、このローパスフィルタに
入力された信号を使用周波数で１／４波長位相変化させ
て出力させることが可能となる。つまり、使用周波数で
実施例１の主線路６と等価な回路となり、実施例１と同
じ動作をする。ちなみに、使用周波数ｆで１／４波長位
相となる定数は、使用周波数をｆ、第１のインダクタ２
３および第２のインダクタ２５のインダクタンス値を
Ｌ、第１のＭＩＭキャパシタ３７の容量をＣとすると
Ｌ，Ｃの値は前記数２で表わされる。
【００３９】実施例９．この発明の実施例９を図９に示
す。７，８，９，１０，１１，１２，１３，１４，２
３，２５は実施例３と同じ、３８は一端が第１のインダ
クタ２３の他端に接続され他端が接地された第１のイン
ターデジタルキャパシタである。
す。７，８，９，１０，１１，１２，１３，１４，２
３，２５は実施例３と同じ、３８は一端が第１のインダ
クタ２３の他端に接続され他端が接地された第１のイン
ターデジタルキャパシタである。
【００４０】次に動作を説明する。第１のインダクタ２
３、第１のインターデジタルキャパシタ３８および第２
のインダクタ２５はＴ形ローパスフィルタを構成してお
り、使用周波数におけるインピーダンスを特性インピー
ダンスとすることが可能である。また更に、このローパ
スフィルタに入力された信号の位相を１／４波長遅らせ
て出力させることも可能である。従って、このローパス
フィルタに入力された信号を使用周波数で１／４波長位
相変化させて出力させることが可能となる。つまり、使
用周波数で実施例１の主線路６と等価な回路となり、実
施例１と同じ動作をする。ちなみに、使用周波数ｆで１
／４波長位相となる定数は、使用周波数をｆ、第１のイ
ンダクタ２３および第２のインダクタ２５のインダクタ
ンス値をＬ、第１のインターデジタルキャパシタ３８の
容量をＣとするとＬ，Ｃの値は前記数２で表わされる。
３、第１のインターデジタルキャパシタ３８および第２
のインダクタ２５はＴ形ローパスフィルタを構成してお
り、使用周波数におけるインピーダンスを特性インピー
ダンスとすることが可能である。また更に、このローパ
スフィルタに入力された信号の位相を１／４波長遅らせ
て出力させることも可能である。従って、このローパス
フィルタに入力された信号を使用周波数で１／４波長位
相変化させて出力させることが可能となる。つまり、使
用周波数で実施例１の主線路６と等価な回路となり、実
施例１と同じ動作をする。ちなみに、使用周波数ｆで１
／４波長位相となる定数は、使用周波数をｆ、第１のイ
ンダクタ２３および第２のインダクタ２５のインダクタ
ンス値をＬ、第１のインターデジタルキャパシタ３８の
容量をＣとするとＬ，Ｃの値は前記数２で表わされる。
【００４１】実施例１０．図１０にこの発明にかかる減
衰器の第１０の実施例を示す。３９は半導体（たとえば
ガリウムヒ素）を用いた基板、４０は基板３９の裏面で
接地されたスルーホールである。７から１４は実施例１
から９で示した回路素子と同じ動作をする回路素子であ
り、基板３９上に半導体プロセス技術を用いて作り込ん
である。実施例１から９で示した回路を、このように一
体化して構成することで小型化をはかることが可能とな
る。
衰器の第１０の実施例を示す。３９は半導体（たとえば
ガリウムヒ素）を用いた基板、４０は基板３９の裏面で
接地されたスルーホールである。７から１４は実施例１
から９で示した回路素子と同じ動作をする回路素子であ
り、基板３９上に半導体プロセス技術を用いて作り込ん
である。実施例１から９で示した回路を、このように一
体化して構成することで小型化をはかることが可能とな
る。
【００４２】
【発明の効果】この発明にかかる実施例１の可変減衰器
は、ＦＥＴと抵抗の直列接続対を主線路に対して並列に
接続し、ＦＥＴを用いて抵抗分圧に使用する抵抗を切り
替えることで減衰量を変化させ、デジタル制御の減衰器
を得、小型化するものである。
は、ＦＥＴと抵抗の直列接続対を主線路に対して並列に
接続し、ＦＥＴを用いて抵抗分圧に使用する抵抗を切り
替えることで減衰量を変化させ、デジタル制御の減衰器
を得、小型化するものである。
【００４３】また、この発明にかかる実施例２の可変減
衰器は、ＦＥＴと抵抗とオープンスタブの直列接続対を
主線路に対して並列に接続し、ＦＥＴを用いて抵抗分圧
に使用する抵抗を切り替えることで減衰量を変化させ、
デジタル制御の減衰器を得、小型化するものである。
衰器は、ＦＥＴと抵抗とオープンスタブの直列接続対を
主線路に対して並列に接続し、ＦＥＴを用いて抵抗分圧
に使用する抵抗を切り替えることで減衰量を変化させ、
デジタル制御の減衰器を得、小型化するものである。
【００４４】また、この発明にかかる実施例３の可変減
衰器は、主線路としてインダクタとキャパシタによるＴ
型ローパスフィルタを用いることで小型化するものであ
る。
衰器は、主線路としてインダクタとキャパシタによるＴ
型ローパスフィルタを用いることで小型化するものであ
る。
【００４５】また、この発明にかかる実施例４の可変減
衰器は、主線路としてインダクタとキャパシタによるＴ
型ハイパスフィルタを用いることで小型化するものであ
る。
衰器は、主線路としてインダクタとキャパシタによるＴ
型ハイパスフィルタを用いることで小型化するものであ
る。
【００４６】また、この発明にかかる実施例５の可変減
衰器は、主線路としてインダクタとキャパシタによるパ
イ型ローパスフィルタを用いることで小型化するもので
ある。
衰器は、主線路としてインダクタとキャパシタによるパ
イ型ローパスフィルタを用いることで小型化するもので
ある。
【００４７】また、この発明にかかる実施例６の可変減
衰器は、主線路としてインダクタとキャパシタによるパ
イ型ハイパスフィルタを用いることで小型化するもので
ある。
衰器は、主線路としてインダクタとキャパシタによるパ
イ型ハイパスフィルタを用いることで小型化するもので
ある。
【００４８】また、この発明にかかる実施例７の可変減
衰器は、インダクタとしてスパイラルインダクタを用い
ることで小型化するものである。
衰器は、インダクタとしてスパイラルインダクタを用い
ることで小型化するものである。
【００４９】また、この発明にかかる実施例８の可変減
衰器は、キャパシタとしてＭＩＭキャパシタを用いるこ
とで小型化するものである。
衰器は、キャパシタとしてＭＩＭキャパシタを用いるこ
とで小型化するものである。
【００５０】また、この発明にかかる実施例９の可変減
衰器は、キャパシタとしてインターデジタルキャパシタ
を用いることで小型化するものである。
衰器は、キャパシタとしてインターデジタルキャパシタ
を用いることで小型化するものである。
【００５１】また、この発明にかかる実施例１０の可変
減衰器は実施例１から９の可変減衰器を半導体基板上に
一体化することで回路の小型化をはかるものである。
減衰器は実施例１から９の可変減衰器を半導体基板上に
一体化することで回路の小型化をはかるものである。
【図１】この発明の実施例１を示す第１の図である。
【図２】この発明の実施例２を示す第２の図である。
【図３】この発明の実施例３を示す第３の図である。
【図４】この発明の実施例４を示す第４の図である。
【図５】この発明の実施例５を示す第５の図である。
【図６】この発明の実施例６を示す第６の図である。
【図７】この発明の実施例７を示す第７の図である。
【図８】この発明の実施例８を示す第８の図である。
【図９】この発明の実施例９を示す第９の図である。
【図１０】この発明の実施例１０を示す第１０の図であ
る。
る。
【図１１】従来の実施例を示す図である。
１ 第１のＦＥＴ ２ 第２のＦＥＴ ３ 第１の抵抗 ４ 第２の抵抗 ５ 第３の抵抗 ６ 主線路 ７ 第３のＦＥＴ ８ 第４の抵抗 ９ 第４のＦＥＴ １０ 第５の抵抗 １１ 第５のＦＥＴ １２ 第６の抵抗 １３ 第６のＦＥＴ １４ 第７の抵抗 １５ 第８の抵抗 １６ 第１のオープンスタブ １７ 第９の抵抗 １８ 第２のオープンスタブ １９ 第１０の抵抗 ２０ 第３のオープンスタブ ２１ 第１１の抵抗 ２２ 第４のオープンスタブ ２３ 第１のインダクタ ２４ 第１のキャパシタ ２５ 第２のインダクタ ２６ 第２のキャパシタ ２７ 第３のインダクタ ２８ 第３のキャパシタ ２９ 第４のインダクタ ３０ 第４のキャパシタ ３１ 第５のキャパシタ ３２ 第６のキャパシタ ３３ 第５のインダクタ ３４ 第６のインダクタ ３５ 第１のスパイラルインダクタ ３６ 第２のスパイラルインダクタ ３７ 第１のＭＩＭキャパシタ ３８ 第１のインターデジタルキャパシタ ３９ 基板 ４０ スルーホール
Claims (9)
- 【請求項１】 高周波信号を通し、使用周波数に対し１
／４波長の電気長を持った主線路と、主線路の一端にド
レインが接続された第１のＦＥＴと、一端が第１のＦＥ
Ｔのソースに接続され、かつ他端が接地された第１の抵
抗と、上記主線路の第１のＦＥＴのドレインが接続され
ている一端にドレインが接続された第２のＦＥＴと、一
端が第２のＦＥＴのソースに接続され、かつ他端が接地
された第２の抵抗と、上記主線路の他端にドレインが接
続された第３のＦＥＴと、一端が第３のＦＥＴのソース
に接続され他端が接地され、かつ第１の抵抗と同じ抵抗
値を持った第３の抵抗と、上記主線路の第３のＦＥＴが
接続されている一端にドレインが接続された第４のＦＥ
Ｔと、一端が第４のＦＥＴのソースに接続され他端が接
地され、かつ第２の抵抗と同じ抵抗値を持った第４の抵
抗とで構成され、上記主線路の一端を入力端子、他端を
出力端子としたことを特徴とする可変減衰器。 - 【請求項２】 高周波信号を通し、使用周波数に対し１
／４波長の電気長を持った主線路と、上記主線路の一端
にドレインが接続された第１のＦＥＴと、一端が第１の
ＦＥＴのソースに接続された第１の抵抗と、一端が第１
の抵抗の他端に接続され他端が開放され、かつ使用周波
数の１／４波長の電気長をもった第１のオープンスタブ
と、上記主線路の第１のＦＥＴのドレインが接続されて
いる一端にドレインが接続された第２のＦＥＴと、一端
が第２のＦＥＴのソースに接続された第２の抵抗と、一
端が第２の抵抗の他端に接続され他端が開放され、かつ
使用周波数の１／４波長の電気長をもった第２のオープ
ンスタブと、上記主線路の第１及び第２のＦＥＴが接続
されている一端の他端にドレインが接続された第３のＦ
ＥＴと、一端が第３のＦＥＴのソースに接続され、かつ
第１の抵抗と同じ抵抗値を持った第３の抵抗と、一端が
第３の抵抗に接続され他端が開放され、かつ使用周波数
の１／４波長の電気長をもった第３のオープンスタブ
と、上記主線路の第３のＦＥＴの接続されている一端に
ドレインが接続された第４のＦＥＴと、一端が第４のＦ
ＥＴのソースに接続され、かつ第２の抵抗と同じ抵抗値
を持った第４の抵抗と、一端が第４の抵抗の他端に接続
され、他端が開放されかつ使用周波数の１／４波長の電
気長をもった第４のオープンスタブとで構成され、上記
主線路の一端を入力端子、他端を出力端子としたことを
特徴とする可変減衰器。 - 【請求項３】 高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が前記第１のインダク
タの他端に接続され、かつ他端が接地された第１のキャ
パシタと、一端が第１のインダクタと第１のキャパシタ
の接続部に接続され他端を出力端子とする第２のインダ
クタとで構成され、第１のインダクタの入力端子を入力
端子、第２のインダクタの出力端子を出力端子としたＴ
形ローパスフィルタを、主線路として用いたことを特徴
とする請求項１または２のいずれかに記載の可変減衰
器。 - 【請求項４】 高周波信号を通し、一端をその入力端子
とする第１のキャパシタと、一端が第１のキャパシタの
他端に接続され、かつ他端が接地された第１のインダク
タと、一端をその出力端子とし他端が第１のインダクタ
と第１のキャパシタの接続部に接続された第２のキャパ
シタとで構成され、第１のキャパシタの入力端子を入力
端子、第２のキャパシタの出力端子を出力端子としたＴ
形ハイパスフィルタを、主線路として用いたことを特徴
とする請求項１または２のいずれかに記載の可変減衰
器。 - 【請求項５】 高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が第１のインダクタの
一端に接続され、かつ他端が接地された第１のキャパシ
タと、一端が第１のインダクタの他端に接続され、他端
が接地された第２のキャパシタとで構成され、第１のイ
ンダクタの両端を入出力端子としたパイ形ローパスフィ
ルタを、主線路として用いたことを特徴とする請求項１
または２のいずれかに記載の可変減衰器。 - 【請求項６】 高周波信号を通し、一端をその入力端子
とする第１のキャパシタと、一端が第１のキャパシタの
一端に接続され、かつ他端が接地された第１のインダク
タと、一端が第１のキャパシタの他端に接続され、かつ
他端が接地された第２のインダクタとで構成され、第１
のキャパシタの両端を入出力端子としたパイ形ハイパス
フィルタを、主線路として用いたことを特徴とする請求
項１または２のいずれかに記載の可変減衰器。 - 【請求項７】 インダクタとして、スパイラルインダク
タを用いたことを特徴とする請求項３，４，５，６のい
ずれかに記載の可変減衰器。 - 【請求項８】 キャパシタとして、ＭＩＭ（Ｍｅｔａｌ
Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタまたは
インターデジタルキャパシタを用いたことを特徴とする
請求項３，４，５，６のいずれかに記載の可変減衰器。 - 【請求項９】 スルーホールを用いて接地し、構成回路
を半導体基板上に一体形成したことを特徴とする請求項
１，２，３，４，５，６，７，８のいずれかに記載の可
変減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294894A JPH07312508A (ja) | 1994-05-17 | 1994-05-17 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294894A JPH07312508A (ja) | 1994-05-17 | 1994-05-17 | 可変減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312508A true JPH07312508A (ja) | 1995-11-28 |
Family
ID=14341048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10294894A Pending JPH07312508A (ja) | 1994-05-17 | 1994-05-17 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07312508A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922115B2 (en) | 2002-12-19 | 2005-07-26 | Mitsubishi Denki Kabushiki Kaisha | Attenuator with switchable transistors for controlling attenuation |
| KR101881106B1 (ko) * | 2017-02-06 | 2018-07-24 | 성균관대학교산학협력단 | 파이형 감쇠기 |
| WO2020043500A1 (en) * | 2018-08-28 | 2020-03-05 | International Business Machines Corporation | Dispersive-resistive hybrid attenuator for quantum microwave circuits |
| US10886586B2 (en) | 2018-08-28 | 2021-01-05 | International Business Machines Corporation | Packaging and thermalization of cryogenic dispersive-resistive hybrid attenuators for quantum microwave circuits |
| US10885460B2 (en) | 2018-08-28 | 2021-01-05 | International Business Machines Corporation | Dispersive-resistive hybrid attenuator for quantum microwave circuits |
| EP4344060A1 (en) * | 2022-09-21 | 2024-03-27 | Nxp B.V. | Digital, inductive step attenuator with capacitive phase-gain compensation and incorporation into quarter-wave tx / rx switch |
| US12424723B2 (en) | 2022-09-21 | 2025-09-23 | Nxp B.V. | Circuit with first and second terminals coupled together via a branch-interconnection arrangement |
-
1994
- 1994-05-17 JP JP10294894A patent/JPH07312508A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922115B2 (en) | 2002-12-19 | 2005-07-26 | Mitsubishi Denki Kabushiki Kaisha | Attenuator with switchable transistors for controlling attenuation |
| KR101881106B1 (ko) * | 2017-02-06 | 2018-07-24 | 성균관대학교산학협력단 | 파이형 감쇠기 |
| WO2020043500A1 (en) * | 2018-08-28 | 2020-03-05 | International Business Machines Corporation | Dispersive-resistive hybrid attenuator for quantum microwave circuits |
| US10886586B2 (en) | 2018-08-28 | 2021-01-05 | International Business Machines Corporation | Packaging and thermalization of cryogenic dispersive-resistive hybrid attenuators for quantum microwave circuits |
| US10885460B2 (en) | 2018-08-28 | 2021-01-05 | International Business Machines Corporation | Dispersive-resistive hybrid attenuator for quantum microwave circuits |
| EP3844840B1 (en) * | 2018-08-28 | 2022-12-28 | International Business Machines Corporation | Packaging and thermalization of cryogenic dispersive-resistive hybrid attenuators for quantum microwave circuits |
| EP4344060A1 (en) * | 2022-09-21 | 2024-03-27 | Nxp B.V. | Digital, inductive step attenuator with capacitive phase-gain compensation and incorporation into quarter-wave tx / rx switch |
| US12424723B2 (en) | 2022-09-21 | 2025-09-23 | Nxp B.V. | Circuit with first and second terminals coupled together via a branch-interconnection arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7218185B2 (en) | Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same | |
| Lucyszyn et al. | Monolithic narrow-band filter using ultrahigh-Q tunable active inductors | |
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| US5701107A (en) | Phase shifter circuit using field effect transistors | |
| JP3087844B2 (ja) | 半導体移相器 | |
| JPWO2002056467A1 (ja) | 移相器及び多ビット移相器 | |
| CN117938116A (zh) | 一种带斜率控制的数控衰减器 | |
| US4947136A (en) | Variable gain distributed amplifier | |
| JPH07312508A (ja) | 可変減衰器 | |
| JP3466079B2 (ja) | アンテナ共用器 | |
| JPH10200302A (ja) | 可変移相器 | |
| US5099155A (en) | Active element filter network | |
| CN111654255A (zh) | 一种基于GaAs材料的可重构超宽带直通/高通滤波器电路 | |
| JP3634223B2 (ja) | 移相器 | |
| EP2446532B1 (en) | Filter circuit | |
| CN116707485A (zh) | 一种带通滤波电路、带通滤波器和电子设备 | |
| JP3074798B2 (ja) | 移相器 | |
| JPH10209788A (ja) | 可変移相器 | |
| JPH11168354A (ja) | 可変移相器 | |
| JPH08181508A (ja) | 可変減衰器 | |
| JPH11163677A (ja) | 可変減衰器 | |
| JP4071549B2 (ja) | 多段増幅器 | |
| JP2771861B2 (ja) | 移相器 | |
| JP3211859B2 (ja) | 能動フィルタ | |
| CN113330684A (zh) | 可配置的微声学rf滤波器 |