JP2771861B2 - 移相器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は，移相器の反射特性の改善に関するもので
ある。

〔従来の技術〕

第６図は，例えば,C.W.Suckling,“Ｓ−Band Phase S
hifter using Monolithic GaAs Circuits"IEEE Interna
tional Solid−State Circuit Conference 1982 PP.134
−135に示された従来の移相器を示す回路構成図であ
る。図において，（１）は入力端子，（２）は第１のFE
T,（３）（４）（５）はそれぞれ第１のFET（２）の第
１のドレイン電極，第１のソース電極，第１のゲート電
極，（６）は第２のFET,（７）（８）（９）は第２のFE
T（６）の第２のドレイン電極，第２のソース電極，第
２のゲート電極，（10）は入力端子（１）に接続された
第１のFET（２）および第２のFET（６）から構成された
第１の単極双投スイッチ（以下,SPDTスイツチと略称す
る。），（11）は出力端子，（12）は第３のFET,（13）
（14）（15）はそれぞれ第３のFET（12）の第３のドレ
イン電極，第３のソース電極，第３のゲート電極，（1
6）は第４のFET,（17）（18）（19）は第４のFET（16）
の第４のドレイン電極，第４のソース電極，第４のゲー
ト電極，（20）は出力端子（11）に接続された第３のFE
T（12）および第４のFET（16）から構成された第２のFE
T（16）から構成された第２のSPDTスイツチ，（21）は
第１のFET（２）の第１のソース電極（４）と第３のFET
（12）の第３のソース電極（14）との間に接続されてい
る第１のインダクタ用線路，（22）は接地用導体，（23
a）（23b）は一端が第１のインダクタ用線路（21）に接
続され，他端が接地用導体（22）に接続されている第１
のキヤパシタ，（24a）（24b）は第２のFET（６）の第
２のソース電極（８）と第４のFET（16）の第４のソー
ス電極（18）との間に直列に接続されている第２のキヤ
パシタ，（25）は一端が第２のキヤパシタ（24a）（24
b）の中間点に接続され，他端が接地用導体（22）に接
続されている第２のインダクタ用線路，（26a）〜（26
d）は第1,第2,第3,および，第４のバイアス端子，（27
a）〜（27d）はバイアス用線路，（28a）〜（28d）は一
端がそれぞれバイアス用線路（27a）〜（27d）を介して
第1,第2,第3,および，第４のバイアス端子（26a）〜（2
6d）に接続され，他端がそれぞれ接地用導体（22）に接
続されているバイアス回路用キヤパシタ，（29a）〜（2
9d）は一端がそれぞれ第１のゲート電極（５），第２の
ゲート電極（９），第３のゲート電極（15），および，
第４のゲート電極（19）に接続され，他端がそれぞれバ
イアス回路用キヤパシタ（28a）〜（28d）に接続されて
いるバイアス抵抗，（30）は上記の回路がマイクロ波IC
として形成されている半導体基板である。ここで，第１
のゲート電極（５），第２のゲート電極（９），第３の
ゲート電極（15），および，第４のゲート電極（19）に
は第1,第2,第3,および，第４のバイアス端子（26a）〜
（26d）を介してバイアス電圧が印加されるが，この際
に必要なDCリターン回路は，ここでは図示を省略してい
る。また，第１のインダクタ回線路（21）と第１のキヤ
パシタ（23a）（23b）とで，低域通過形フイルタ（31）
（以下,LPFと略称する。）が形成されており，第２のキ
ヤパシタ（24a）（24b）と第２のインダクタ用線路（2
5）とで高域通過形フイルタ（32）（以下,HPFと略称す
る。）が形成されている。また，ここで,LPF,HPFは，と
もに所要の周波数を通過帯域とするようにして，上記各
リアクタンス素子の素子値が設定されている。

次に動作について説明する。

第７図は上記従来の移相器の動作原理を説明するため
の模式図であり，（１）（10）（11）（20）（31）（3
2）は第６図に示したものと同一のものである。従来の
移相器は上記のように構成され,LPF（31）の通過帯域に
おいて位相遅れが生じ,HPF（32）の通過帯域において位
相進みが生じることを利用し，電波伝搬経路を図示のよ
うにLPF（31）側またはHPF（32）側へと切り替えること
により，所要の移相量を得るものである。なお，ここで
第１のSPDTスイツチ（10）に加え第２のSPDTスイツチ
（20）を設けることにより，移相器を構成している回路
素子と移相器が挿入された外部回路との分離を完全に行
い，互いに影響なく動作させるようにしたものである。

また，第８図は第６図に示した従来の移相器の等価回
路図であり，図中の各符号は第６図と同一のものを示
す。図において，第１のFET（２）の第１のゲート電極
（５）と第３のFET（12）の第３のゲート電極（15）と
に印加するバイアス電圧を0Vとし，第２のFET（６）の
第２のゲート電極（９）と第４のFET（16）の第４のゲ
ート電極（19）とに印加するバイアス電圧をピンチオフ
電圧とした場合について説明する。この場合には，第１
のFET（２）と第３のFET（12）には電流が流れ，等価的
に抵抗で表すことができ，第２のFET（６）と第４のFET
（16）には空乏層ができて電流が遮断され，等価的にキ
ヤパシタで表すことができる。従つて，所要の周波数に
おいて上記キヤパシタが呈するインピーダンスを十分大
きくし，かつ，上記抵抗の値を十分小さくするように設
定しておくと，第１のSPDTスイツチ（10）と第２のSPDT
スイツチ（20）がLPF（31）側に切り換えられているこ
とと等価となり,LPF（31）側が通過状態,HPF（32）側が
遮断状態となる。この場合には，入力端子（１）から入
射した電波は,LPF（31）を通過することにより，位相遅
れを生じて出力端子（11）にあらわれる。一方,4個のFE
Tに印加するバイアス電圧を上記と逆転し，第１のFET
（２）の第１のゲート電極（５）と第３のFET（12）の
第３のゲート電極（15）とに印加するバイアス電圧をピ
ンチオフ電圧とし，第２のFET（６）の第２のゲート電
極（９）と第４のFET（16）の第４のゲート電極（19）
とに印加するバイアス電圧を0Vとすると，上述の場合と
は逆に，第１のSPDTスイツチ（10）と第２のSPDTスイツ
チ（20）がHPF（32）側に切り換えられていることと等
価となり,LPF（31）側が遮断状態,HPF（32）側が通過状
態となる。この場合には，入力端子（１）から入射した
電波は,HPF（32）を通過することにより，位相進みを生
じて出力端子（11）にあらわれる。従つて，従来の移相
器では,4個のFETに印加するバイアス電圧を切り換え
て，第１のSPDTスイツチ（10）と第２のSPDTスイツチ
（20）を切り換えることにより，入出力端子間の移相量
を変えることができる。

以上のように，この種の移相器は,LPF（31）側とHPF
（32）側との電波伝搬経路の切り換えにより２通りの入
力端子間の通過位相差が得られるものであり，この位相
器を多段に縦続接続することにより所要の移相量を実現
できる。

第９図は例えば上記移相器を２段縦続接続した２ビツ
ト位相器を示す構成説明図であり，（33a）はLPF（31）
側の通過位相差が−45度,HPF（32）側の通過位相差が＋
45度の第１の移相器，（33b）はLPF（31）側の通過位相
差が−90度,HPF（32）側の通過位相差が＋90度の第２の
移相器，（34）は第１の移相器（33a）と第２の移相器
（33b）を接続する線路，その他のものは第７図に示し
たものと同様のものである。図において，第１の移相器
（33a）の第１のSPDTスイツチ（10）と第２のSPDTスイ
ツチ（20）はLPF（31）側，第２の移相器（33b）と第１
のSPDTスイツチ（10）と第２のSPDTスイツチ（20）はHP
F（32）側に切り換えられており，入力出力端子間の通
過位相差が＋45度となつている場合を示している。な
お，第１の移相器（33a）の第１のSPDTスイツチ（10）
と第２のSPDTスイツチ（20），および，第２の移相器
（33b）の第１のSPDTスイツチ（10）と第２のSPDTスイ
ツチ（20）の切り換えにより，入出力端子間の通過位相
差は−45度，＋135度，−135度が得られる。

ここで，上記のように第１の移相器（33a）と第２の
移相器（33b）を接続する場合には接続する線路（34）
と移相器との間で反射が生じ，また，移相器と移相器が
挿入される外部回路との間でも反射が生じ，移相量誤差
が発生するためインピーダンス整合が必要となる。第10
図に従来の反射特性改善の手段を説明するための説明図
を示す。第10図（ａ）は移相器の出力端子（11）部にリ
アクタンス素子からなる整合回路（35a）を挿入した構
成図であり，第10図（ｂ）は移相器のLPF（31）側とHPF
（32）側との電波伝搬経路にそれぞれリアクタンス素子
からなる整合回路（35b）（35c）を挿入した構成図であ
る。図において，整合回路（35a）（35b）（35c）以外
は第７図に示したものと同様である。第10図に示すよう
に，従来の反射特性改善の手段はリアクタンス素子から
なるLPF（31）とHPF（32）に対して，リアクタンス素子
からなる整合回路（35a）（35b）（35c）を挿入するこ
とによつてインピーダンス整合を図るものである。

〔発明が解決しようとする課題〕

従来のマイクロ波半導体移相器は以上のように構成さ
れているので,LPF,HPFを構成するための誘導性素子が必
要である。マイクロ波帯においては，所要のインダクタ
ンスを得るために，高インピーダンスの線路をメアンダ
形状，あるいはスパイラル形状にして，誘導性素子を構
成するが，線路が長いため，その抵抗を持つ。この抵抗
が,LPF,HPFの反射特性に係わる反射係数決定要素として
介在し，この反射係数において，通常の回路で電源イン
ピーダンス，負荷インピーダンスとして選定される50Ω
との関係から反射係数が無視できない大きさになるため
反射が生じる。この抵抗に起因する反射は従来の構成に
おいてLPF,HPFを構成している容量性素子で打ち消すこ
とができない。このために，上記のように多ピツト移相
器として組み合わせると，多重反射の影響により移相量
誤差が大きくなるほどの問題が生じていた。これに対
し，従来は上記第10図において説明したような反射特性
改善のための手段がとられていた。しかしながら，第10
図（ａ）に示した構成では，整合回路（35a）がLPF（3
1）側とHPF（32）側との電波伝搬経路に共通であるた
め，両者に最適にはできずインピーダンス整合が不完全
になるという問題点があつた。また，第10図（ｂ）に示
した構成では，挿入されたリアクタンス素子からなる整
合回路（35b）（35c）とリアクタンス素子からなるLPF
（31）,HPF（32）とがそれぞれ相互に影響し合い,LPF
（31）およびHPF（32）の位相設定が変化するため，調
整が非常に困難になるという問題点があつた。

この発明は上記のような問題点を解決するためになさ
れたもので，反射特性の良好な移相器を得ることを目的
とする。

〔課題を解決するための手段〕

この発明に係る移相器においては、入力端子と、出力
端子と、上記入力端子と出力端子との間に形成され、伝
送路に直列に装荷されたインダクタと伝送路に並列に装
荷されたキャパシタとから成る低域通過形フィルタを有
する第１の電波伝搬経路と、上記入力端子と出力端子と
の間に形成され、伝送路に並列に装荷されたインダクタ
と伝送路に直列に装荷されたキャパシタとから成る高域
通過形フィルタを有する第２の電波伝搬経路と、上記第
１の電波伝搬経路または上記第２の電波伝搬経路のいず
れか一方を選択する選択手段と、上記低域通過形フィル
タの上記キャパシタに並列に接続され、上記第１の電波
伝搬経路での反射を低減させる抵抗値の抵抗と、上記高
域通過形フィルタの上記キャパシタに並列に接続され、
上記第２の電波伝搬経路での反射を低減させる抵抗値の
抵抗とを備え、半導体基板にマイクロ波IC回路で形成し
たものである。

〔作用〕

この発明においては,LPF（31）を構成するキヤパシタ
に直列または並列に接続した抵抗，および,HPF（32）を
構成するキヤパシタに直列または並列に接続した抵抗
は，それぞれLPF（31）およびHPF（32）を構成している
高インピーダンスの線路等の誘導性素子がもつ抵抗によ
る反射係数の増加を打ち消すようにして作用し，反射係
数を零に導く値が存在するため,LPF（31）側およびHPF
（32）側の電波伝搬経路の反射を小さくする。

〔実施例〕

第１図はこの発明の一実施例の移相器を示す回路構成
図である。なお，実施例も従来例と同様のマイクロ波半
導体移相器について説明する。図において，（36）は接
地用導体（22）に替えて半導体基板（30）の裏面の地導
体と接続された接地用のバイアホール，（37a），（37
b）はLPF（31）を構成するキヤパシタに並列に接続され
た反射特性を改善するための第１および第２の抵抗，
（37c），（37d）はHPF（32）を構成するキヤパシタに
直列に接続された反射特性を改善するための第３および
第４の抵抗，（１）〜（21）および（23）〜（32）は第
６図に示した従来の移相器と同一のものである。また，
第２図は第１図に示した移相器の等価回路図であり，図
中の各符号は第１図と同一のものを示す。ここで，第１
および第２の抵抗（37a）（37b）は一端がバイアホール
（36）を介して接地され，他端がスパイラルインダクタ
を構成する第１のインダクタ用線路（21）に電気的に接
続されて，第１のキヤパシタ（23a）（23b）に並列に接
続されている。一方，第３および第４の抵抗（37c）（3
7d）は一端が第２のキヤパシタ（24a）（24b）に接続さ
れ，他端が４スパイラルインダクタを構成する第２のイ
ンダクタ用線路（25）に電気的に接続されて，第２のキ
ヤパシタ（24a）（24b）に直列に接続されている。な
お，上記第１図および第２図においても従来例同様,DC
リターン回路は図示を省略している。ここで，高インピ
ーダンス線路をスパイラル形状にしてスパイラルインダ
クタを構成しているのは，小さいパターン占有面積でお
おきなインダクタンスを実現するためである。また,LPF
（31）およびHPF（32）は入力端子（１）側から見たイ
ンピーダンスと出力端子（11）側から見たインピーダン
スとを等しくするよう，π形またはＴ形で対称に形成し
てある。

なお，この発明の移相器の動作原理および一般的動作
については第６図に示した従来の移相器と同様であり，
説明を省略する。

次に第1,第2,第３および第４の抵抗（37a）（37b）
（37c）（37d）を装荷したことによる反射特性の改善の
作用効果，即ち，上記のような配置での抵抗装荷によつ
てLPF（31）側およびHPF（32）側の電波伝搬経路の電圧
反射係数を零に導く抵抗値が存在することについて説明
する。第３図にLPF（31）を表わす等価回路図を，ま
た，第４図にHPF（32）を表わす等価回路図を示す。第
３図（ａ）および第４図（ａ）は抵抗装荷前の状態を示
し，第３図（ｂ）および第４図（ｂ）は抵抗装荷後の状
態を示す。ここでは説明を簡潔にするため，第１のキヤ
パシタ（23a）（23b）および第２のキヤパシタ（24a）
（24b）の残留抵抗成分などは示さず，第３図ではスパ
イラルインダクタを構成する第１のインダクタ用線路
（21）の抵抗成分R1および第１および第２の抵抗（37
a）（37b）としてのR2,第４図ではスパイラルインダク
タを構成する第２のインダクタ用線路（25）の抵抗成分
R3および第３および第４の抵抗（37c）（37d）としての
R4のみを示している。また，第１のSPDTスイツチ（10）
と第２のSPDTスイツチ（20）はほぼ短絡状態であり省略
した。

以下に上記の等価回路図に基づいて求めた，それぞれ
の場合の電圧反射係数Γを示す。

ここで,Z0は電源インピーダンス，および，負荷イン
ピーダンスである。

第３図（ａ）の場合には，次の（１）式のようにな
る。

第３図（ｂ）の場合には，次の（２）式のようにな
る。

第４図（ａ）の場合には，次の（３）式のようにな
る。

第４図（ｂ）の場合には，次の（４）式のようにな
る。

従つて，（１）式，（３）式から，抵抗装荷前の電圧
反射係数は零にはならず，Γ1,Γ３の電圧反射が生じ
る。

また，（２）式，（４）式から，Γ２とΓ４を零とす
るR2とR4はそれぞれ次の（５）式と（６）式のように求
まる。

従つて,R2とR4をそれぞれ（５）式と（６）式で表さ
れる値に選べばR1およびR3による反射を打ち消すことが
できる。

以上に説明したように，インダクタ用線路とπ形，あ
るいはＴ形となるようにして，抵抗を装荷することによ
り,LPF（31）側およびHPF（32）側の電波伝搬経路の電
圧反射係数を零に導く抵抗値が存在し，インダクタ用線
路の抵抗成分に起因する反射を打ち消すことができ，移
相器の反射特性を改善できる効果が得られる。

なお，上記では，作用効果が得られることを簡潔に説
明するために，電波伝搬経路を形成する回路成分の幾つ
かを省略して思考過程を重点的に示したが，実際にR2と
R4を設計するに当つては，関係する回路成分はすべて取
り込んだ等価回路を用い，通常の回路設計と同様に，計
算機等で解析して解を求める手段を取るのが一般的であ
る。

また，第５図（ａ）に示す実施例は，第１のキヤパシ
タ（23a）（23b），第２のキヤパシタ（24a）（24b）に
直列に抵抗を接続した回路構成を示す回路構成図である
が，上記実施例と同様の効果がある。

さらに，第５図（ｂ）に示す実施例は，第１のキヤパ
シタ（23a）（24b），第２のキヤパシタ（24a）（24b）
に並列に抵抗を接続した回路構成を示す回路構成図であ
るが，上記実施例と同様の効果がある。なお，この実施
例のように並列に抵抗を接続する場合には，直列に接続
される抵抗に比べ，大きな抵抗値の抵抗を形成すること
になるので，抵抗値設定許容精度に対する誤差量が大き
くなり，マイクロ波IC回路の製作が容易となる効果があ
る。

なお，ここで，上記の抵抗の接続方法による回路構成
のバリエーシヨンは回路理論における直並列変換で求ま
るものであり，上記構成のみに限るものではない。

また，この発明に係わる移相器においては，一段毎に
移相器内部で移相器の反射特性が改善されているため，
容易に多段接続でき，良好な反射特性が得られ，移相量
誤差が低減できる効果がある。

ところで，上記実施例においては，マイクロ波IC回路
によるマイクロ波半導体移相器を例として示したが，こ
れに限らず,LPF,HPFの選択により移相量を得る構成の他
の移相器に適用できることは言うまでもない。

〔発明の効果〕

以上のようにこの発明によれば、半導体基板にマイク
ロ波IC回路で形成した移相器で、第１の電波伝搬経路で
の反射を低減させる抵抗値の抵抗を低域通過形フィルタ
のキャパシタに並列に接続し、また、第２の電波伝搬経
路での反射を低減させる抵抗値の抵抗を高域通過形フィ
ルタのキャパシタに並列に接続したので、マイクロ波IC
回路で形成する場合の上記抵抗を、幅に比べて長さの長
い抵抗パターンで形成でき、製造誤差を無視可能にし
て、所要の抵抗値を十分な精度で実現でき、半導体基板
にマイクロ波IC回路で形成した反射特性の良好な移相器
を歩留まり良く得られるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の移相器を示す回路構成
図，第２図は第１図に示した移相器の等価回路図，第３
図はLPFを表わす等価回路図，第４図はHPFを表わす等価
回路図，第５図（ａ）は第１のキャパシタ（23a）（23
b），第２のキヤパシタ（24a）（24b）に直列に抵抗を
接続した回路構成を示す回路構成図，第５図（ｂ）は第
１のキヤパシタ（23a）（23b），第２のキヤパシタ（24
a）（24b）に並列に抵抗を接続した回路構成を示す回路
構成図，第６図は従来の移相器を示す回路構成図，第７
図は従来の移相器の動作原理を説明するための模式図，
第８図は従来の移相器の等価回路図，第９図は２段縦続
接続した４ビツト移相器を示す構成説明図，第10図は従
来の反射特性改善の手段を説明するための説明図であ
る。 図において，（１）は入力端子，（２）は第１のFET,
（３）は第１のドレイン電極，（４）は第１のソース電
極，（５）は第１のゲート電極，（６）は第２のFET,
（７）は第２のドレイン電極，（８）は第２のソース電
極，（９）は第２のゲート電極，（10）は第１のSPDTス
イツチ，（11）は出力端子，（12）は第３のFET,（13）
は第３図のドレイン電極，（14）は第３のソース電極，
（15）は第３のゲート電極，（16）は第４のFET,（17）
は第４のドレイン電極，（18）は第４のソース電極，
（19）は第４のゲート電極，（20）は第２のSPDTスイツ
チ，（21）は第１のインダクタ用線路，（22）は接地用
導体，（23a）（23b）は第１のキヤパシタ，（24a）（2
4b）は第２のキヤパシタ，（25）は第２のインダクタ用
線路，（26a）〜（26d）はバイアス端子，（27a）〜（2
7d）はバイアス用線路，（28a）〜（28d）はバイアス回
路用キヤパシタ，（29a）〜（29d）はバイアス抵抗，
（30）は半導体基板，（31）はLPF,（32）はHPF,（33
a）は第１の移相器，（33b）は第２の移相器，（34）は
線路，（35）は整合回路，（36）はバイアホール，（37
a）〜（37d）は抵抗である。 なお，各図中同一符号は同一または相当部分を示す。

フロントページの続き (72)発明者 浦崎 修治 神奈川県鎌倉市大船５丁目１番１号 三 菱電機株式会社情報電子研究所内 (56)参考文献 特開 昭62−195906（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力端子と、出力端子と、上記入力端子と
   出力端子との間に形成され、伝送路に直列に装荷された
   インダクタと伝送路に並列に装荷されたキャパシタとか
   ら成る低域通過形フィルタを有する第１の電波伝搬経路
   と、上記入力端子と出力端子との間に形成され、伝送路
   に並列に装荷されたインダクタと伝送路に直列に装荷さ
   れたキャパシタとから成る高域通過形フィルタを有する
   第２の電波伝搬経路と、上記第１の電波伝搬経路または
   上記第２の電波伝搬経路のいずれか一方を選択する選択
   手段と、上記低域通過形フィルタの上記キャパシタに並
   列に接続され、上記第１の電波伝搬経路での反射を低減
   させる抵抗値の抵抗と、上記高域通過形フィルタの上記
   キャパシタに並列に接続され、上記第２の電波伝搬経路
   での反射を低減させる抵抗値の抵抗とを備え、半導体基
   板にマイクロ波IC回路で形成したことを特徴とする移相
   器。