[go: up one dir, main page]

JPH07201506A - チップ抵抗器 - Google Patents

チップ抵抗器

Info

Publication number
JPH07201506A
JPH07201506A JP5353783A JP35378393A JPH07201506A JP H07201506 A JPH07201506 A JP H07201506A JP 5353783 A JP5353783 A JP 5353783A JP 35378393 A JP35378393 A JP 35378393A JP H07201506 A JPH07201506 A JP H07201506A
Authority
JP
Japan
Prior art keywords
electrode
film
solder
chip resistor
resistance film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5353783A
Other languages
English (en)
Other versions
JP3201118B2 (ja
Inventor
Hiroyuki Yamada
浩幸 山田
Yoshihisa Kimura
慶久 木村
Kazuyoshi Uchiyama
一義 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP35378393A priority Critical patent/JP3201118B2/ja
Publication of JPH07201506A publication Critical patent/JPH07201506A/ja
Application granted granted Critical
Publication of JP3201118B2 publication Critical patent/JP3201118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【目的】 抵抗体の半田喰われの問題がなく、抵抗値の
安定したチップ抵抗器を提供することを目的とする。 【構成】 端部電極が、抵抗膜4に接する半田に濡れに
くい材料からなる第1の電極1と、第1の電極1に少な
くとも一部を重ねるように、かつ前記抵抗膜とは離隔さ
せて設けられた半田濡れ性が良い材料からなる第2の電
極2から構成されているチップ抵抗器。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はチップ抵抗器、更に詳
しくは製造過程及び半田付け時の抵抗値変動がなく、か
つ、安価なチップ抵抗器に関するものである。
【0002】
【従来の技術】従来のチップ抵抗器は図5(a)、
(b)に示されるように、アルミナ等のセラミックの絶
縁基板3上に形成された厚膜状あるいは薄膜状の抵抗膜
4と、絶縁基板3の両端部でこの抵抗膜4に導通する例
えばドライメッキ法により形成されたCr,Ni,Ag
などからなる多層端部電極9と、抵抗膜を保護するため
のガラスグレーズの焼き付け等により形成された保護膜
10によって形成されている。
【0003】ところでガラスグレーズによる保護膜10
は、600〜800℃での焼成が必要であり、抵抗膜は
高温下で抵抗値や温度係数がシフトするため、ガラスグ
レーズによる保護膜形成は歩留りが悪く、又、端部電極
の半田付け性を低下させるといった問題があった。
【0004】この問題の対策として、例えば低温プロセ
スでの形成が可能なスパッタリングによって金属酸
(窒)化物を保護膜として形成させる方法があるが、高
価な設備が必要でコスト上困難である。これに対して、
保護膜をレジン系(熱硬化型、UV硬化型等)とするの
は抵抗値シフト対策、及びコストの面から大変有利であ
る。
【0005】
【発明が解決しようとする課題】しかし、上記のレジン
系の樹脂はガラスグレーズに比べ接着力や密着性が弱い
ため、図6に示すように、半田付け時に半田11が端部
電極9の端部まで濡れ拡がり、高温の半田11が樹脂か
らなる保護膜5をめくり上げて中に入り、抵抗膜4との
境界部分で抵抗体のいわゆる半田喰われが起こり、抵抗
値が変動するという問題があった。
【0006】この発明は上記のような課題を解決し、樹
脂等の比較的接着力の弱い保護膜を利用しても抵抗体の
半田喰われの問題がなく、抵抗値の安定したチップ抵抗
器を提供することを課題とする。
【0007】
【課題を解決するための手段】上記の課題を解決するた
めに、この発明は、チップ抵抗器における端部電極を、
抵抗膜に接する半田に濡れにくい材料からなる第1の電
極と、第1の電極に少なくとも一部を重ねるように、か
つ前記抵抗膜とは離隔させて設けられた半田濡れ性が良
い材料からなる第2の電極より構成したものである。
【0008】
【作用】この発明のチップ抵抗器を回路基板へ半田付け
する際、半田は半田濡れ性の悪い材料からなる第1の電
極へ覆われた部分へは濡れ拡がらず、半田濡れ性の良い
第2の電極に覆われた部分にのみ濡れ拡がるので、高温
の半田が抵抗膜へ濡れ拡がらない。従って、抵抗膜の半
田喰われや、抵抗値の変動が生じない。
【0009】
【実施例】以下、この発明のチップ抵抗器を図1乃至図
4に基づいて説明するが、従来例と同一の部分は同一の
符号を付して説明する。
【0010】図1は、この発明のチップ抵抗器の断面図
であり、チップ状のアルミナ等のセラミックからなる絶
縁基板3の上面に抵抗膜4が両端部に達するように形成
され、絶縁基板3の端部でこの抵抗膜4の一部及び絶縁
基板3の端面に半田濡れ性の悪い第1の電極1が形成さ
れ、更に、絶縁基板3の端面で第1の電極1の一部と重
なるように基板下面に形成された第2の電極2が形成さ
れている。又、絶縁基板3の上面には、抵抗膜4を保護
する樹脂からなる保護膜5が第1の電極1と接するよう
に形成されている。以下、このチップ抵抗器の製造方法
を説明する。
【0011】まず、図2(a)に示すように、チップ状
のアルミナ等のセラミックからなる絶縁基板3に、10
-3torrのアルゴンガス雰囲気中でスパッタリングに
よりNiCr等の薄膜抵抗膜4を必要形状となるように
マスク6によりマスキングして形成する。この抵抗膜4
の形成はチップ状にカットする前のマザー基板の状態で
行なってもよい。
【0012】次に、図2(b)のように、絶縁基板3に
おける抵抗体側の面より抵抗膜4に一部が重なるように
半田濡れ性が悪い第1の電極1を形成する。これも10
-3torrアルゴンガス中でCr等を必要形状となるよ
うにマスク7でマスキングして形成する。この時、絶縁
基板3の端面にもスパッタリング膜が付くようなマスク
形状にする。尚、抵抗膜4上のマスク7により端部電極
と接していない抵抗体の長さ、即ち抵抗値が確定され
る。
【0013】次に、図2(c)のように、絶縁基板3の
抵抗膜4のない裏面より、同じく10-3アルゴンガス中
で、例えばCr,Ni,Agの順で必要な形状となるよ
うにマスキングして、半田付け性の良い電極構成の第2
の電極2を形成する。この時、絶縁基板3の端面上の第
1の電極1上にも、第2の電極2が重って形成される。
【0014】更に、必要に応じて抵抗値調整(トリミン
グ)を行ない、最後にエポキシ樹脂をスクリーン印刷法
等により塗布・硬化(150℃,10分)し、図1で示
したように樹脂からなる保護膜5を形成する。
【0015】尚、抵抗膜4の材料はNi,Crに限定さ
れず、工法も厚膜や他の工法でも良い。第1の電極1の
材料も半田に結果的に不濡れであれば良く、特に実施例
のものに限定されるものではない。又、同様に第2の電
極2の構成も半田付け性が良ければ、材料、層構造の限
定はない。
【0016】電極形成は、上記実施例で示したスパッタ
リングに代表されるドライメッキ法が信頼性の上からも
好ましいが、特に限定されず他の厚膜,湿式メッキ等で
もかまわない。又、この発明により抵抗膜への半田濡れ
上りが防止できるので、保護膜の有無や保護膜の材料、
工法も実施例のものに限定されるものではない。
【0017】図3に示すのはこの発明の他の実施例を示
すものであり、第2の電極2が基板3の抵抗膜4を有す
る面にまで形成されているものである。この場合、第1
の電極1がこの面を第2の電極2より多く覆っており、
第2の電極2の表面端部と抵抗膜4表面とは第1の電極
1を挟んで離隔しており、抵抗膜4への半田の濡れ上り
は防止される。
【0018】図4に示す実施例は、抵抗膜4と第1の電
極1の接点の上下関係が逆のものであり、まず、第1の
電極1を形成し、その上にこの第1の電極1と導通する
よう抵抗膜4を形成し、その後、第2の電極2を第1の
電極1とのみ重なるように形成する。この場合、抵抗膜
4の形成と第2の電極2の形成とを逆に実施してもよ
い。
【0019】以上、この発明はチップ抵抗器を例にして
説明したが、その他にも主表面に抵抗膜を設けてある複
合部品に対しても適用することができるのは言うまでも
ない。
【0020】
【発明の効果】以上述べたように、この発明によると、
チップ抵抗器の端部電極が抵抗膜に接する半田に濡れに
くい材料からなる第1の電極と、第1の電極に少なくと
も一部を重ねるように、かつ前記抵抗膜とは離隔して設
けられた半田濡れ性が良い材料からなる第2の電極から
構成されているので、端部電極と抵抗体とが接する部分
が半田に不濡であり、抵抗膜との境界部での抵抗体の半
田喰われが起こらず、よって抵抗値が半田付けによって
変動しない。
【0021】又、抵抗膜の保護膜を形成しようとする
際、高温の半田の濡れ上りを防止できるので、安価な材
料・工法で抵抗体の保護膜が形成でき、コストダウンと
なる。又、保護膜形成時に低温で形成することができる
ので抵抗値の変動がない。
【図面の簡単な説明】
【図1】この発明のチップ抵抗器の断面図である。
【図2】この発明のチップ抵抗器の製造工程を(a)
(b)(c)の順で示す工程図である。
【図3】この発明のチップ抵抗器の他の例の断面図であ
る。
【図4】この発明のチップ抵抗器の他の例の断面図であ
る。
【図5】(a)は従来のチップ抵抗器の断面図であり
(b)はその斜視図である。
【図6】従来のチップ抵抗器の半田付け状態を示す一部
拡大断面図である。
【符号の説明】
1 第1の電極 2 第2の電極 3 絶縁基板 4 抵抗膜 5 樹脂からなる保護膜 6,7,8 マスク 9 端部電極 10 ガラスグレーズによる保護膜 11 半田

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 チップ抵抗器における端部電極が、抵抗
    膜に接する半田に濡れにくい材料からなる第1の電極
    と、第1の電極に少なくとも一部を重ねるように、かつ
    前記抵抗膜とは離隔させて設けられた半田濡れ性が良い
    材料からなる第2の電極から構成されているチップ抵抗
    器。
JP35378393A 1993-12-28 1993-12-28 チップ抵抗器 Expired - Fee Related JP3201118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35378393A JP3201118B2 (ja) 1993-12-28 1993-12-28 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35378393A JP3201118B2 (ja) 1993-12-28 1993-12-28 チップ抵抗器

Publications (2)

Publication Number Publication Date
JPH07201506A true JPH07201506A (ja) 1995-08-04
JP3201118B2 JP3201118B2 (ja) 2001-08-20

Family

ID=18433193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35378393A Expired - Fee Related JP3201118B2 (ja) 1993-12-28 1993-12-28 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP3201118B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018960A (ja) * 2016-07-28 2018-02-01 パナソニックIpマネジメント株式会社 シャント抵抗器
WO2025063009A1 (ja) * 2023-09-22 2025-03-27 株式会社大真空 圧電振動デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018960A (ja) * 2016-07-28 2018-02-01 パナソニックIpマネジメント株式会社 シャント抵抗器
WO2025063009A1 (ja) * 2023-09-22 2025-03-27 株式会社大真空 圧電振動デバイス

Also Published As

Publication number Publication date
JP3201118B2 (ja) 2001-08-20

Similar Documents

Publication Publication Date Title
JP4722318B2 (ja) チップ抵抗器
US5294910A (en) Platinum temperature sensor
JPH11204304A (ja) 抵抗器およびその製造方法
JP3845030B2 (ja) チップ抵抗器の製造方法
JP3665591B2 (ja) チップ抵抗器
JP3665385B2 (ja) 電子部品
JPH07201506A (ja) チップ抵抗器
JP2003045703A (ja) チップ抵抗器及びその製造方法
JPH10125508A (ja) チップサーミスタ及びその製造方法
JP3092451B2 (ja) 角形薄膜チップ抵抗器およびその製造方法
JPH01109702A (ja) チップ抵抗器とその製造方法
JPH06150802A (ja) チップ型ヒューズ抵抗器
JP2002231502A (ja) フィレットレス形チップ抵抗器及びその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JP3953325B2 (ja) チップ抵抗器およびその製造方法
JPH11176606A (ja) チップ部品
JP2006080322A (ja) チップ型複合電子部品
JPH10172806A (ja) 温度センサ及びその製造方法
JP2002299102A (ja) チップ抵抗器
JP2949072B2 (ja) ボールグリッドアレイタイプ部品の製造方法
JP3323140B2 (ja) チップ抵抗器
JP3159963B2 (ja) チップ抵抗器
JP2996161B2 (ja) 白金感温抵抗体
JPH07142203A (ja) チップ抵抗器
JP2000091101A (ja) 抵抗器およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees