[go: up one dir, main page]

JPH07114203B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07114203B2
JPH07114203B2 JP19822088A JP19822088A JPH07114203B2 JP H07114203 B2 JPH07114203 B2 JP H07114203B2 JP 19822088 A JP19822088 A JP 19822088A JP 19822088 A JP19822088 A JP 19822088A JP H07114203 B2 JPH07114203 B2 JP H07114203B2
Authority
JP
Japan
Prior art keywords
thin film
metal thin
metal
semiconductor device
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19822088A
Other languages
English (en)
Other versions
JPH0246731A (ja
Inventor
浩 山本
順 尾上
孝夫 垣内
藤田  勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19822088A priority Critical patent/JPH07114203B2/ja
Publication of JPH0246731A publication Critical patent/JPH0246731A/ja
Publication of JPH07114203B2 publication Critical patent/JPH07114203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものであり、特
に低い抵抗と高い信頼性を持つ金属配線を備えた、集積
度の高い半導体装置の製造方法に関する。
従来の技術 従来の半導体装置の製造方法を用いて半導体装置を製造
する場合、金属配線は、抵抗が低く加工が容易なアルミ
ニウム(以下Alと記す)もしくはAl合金の薄膜を加工す
ることによって作製されるのが通例であった。またAlも
しくはAl合金薄膜の堆積はスパッタ法を用いて行われる
のが通例であった。
ただしこのような金属配線には微細化された場合に信頼
製が劣化するという問題点があり、その改善のために、
タングステン(以下Wと記す)、モリブデン、タンタル
などの高融点金属もしくはタングステンシリサイドなど
の高融点金属合金と組み合わせた構造の使用が提案され
ている。(1)Al薄膜もしくはAl合金薄膜と、高融点金
属もしくは高融点金属合金の薄膜とを積層した金属薄膜
を細線に加工した金属配線(例えば、D.S.Gardner他、
アイ イイ トランザクション オン エレクトロン
デバイス(IEEE Tansaction on Electron Devicis)vo
l.32、1985、p.174)、(2)Al合金薄膜を細線に加工
した後にその上面および側面に高融点金属薄膜もしくは
高融点金属合金薄膜を堆積した金属配線(例えば、H.P.
W.Hey他、1986インターナショナル エレクトロン デ
バイス ミーティング(International Electron Devic
e Meeting)、Technical Digest、p.50)などがその例
である。
なおこれらの高融点金属薄膜や高融点金属合金薄膜はス
パッタ法で堆積される場合とchemical vapor depositio
n(以下CVDと略記する)法で堆積される場合とがあっ
た。この一例を以下に示す。
従来例1 第14図には従来の方法によって製造した半導体装置の第
1の例の断面図を、第15図には従来の方法によって半導
体装置を製造する工程の一例の断面図をそれぞれ示す。
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第5図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積する。このA1合金薄膜表面にはスパッタ装置から取り
出して大気にさらすことにより表面酸化膜6が形成され
ている(第15図(b))。またコンタクト孔4側壁にお
いてA1合金薄膜5はオーバーハング形状をなす。
次にアルゴン(図中にはArと記す)イオンによるスパッ
タエッチを行い、A1合金薄膜5の表面酸化膜6を除去す
る(第15図(c))。この処理は基板主面に対して80°
程度以上の角度を持つ表面に対しては効果を持たないた
め、コンタクト孔4内の垂直に近い角度を持つ表やオー
バーハング形状をなした表面においては表面酸化膜6が
残留する。
続いて上記の処理を行った半導体基板表面を大気にさら
すことなく、例えばWF6と水素を含む雰囲気中でCVDを行
いAl合金薄膜5表面にW薄膜9を堆積する(第15図
(d))。この時コンタクト孔4の符分のAl合金薄膜5
表面に表面酸化膜6が残留しているため、W薄膜堆積の
遅れ時間が長くなり、W薄膜9の膜厚が他の部分に比較
して薄くなる。極端な場合にはW薄膜9はこの部分に全
く堆積しない。
このあとAl合金薄膜5とW薄膜9とが積層した金属薄膜
を配線形状に加工するぃとによって第14図の構造の半導
体装置を得る。しかし第14図の半導体装置の金属導線
は、特にコンタクト孔4の部分において、Al合金薄膜5
およびW薄膜9が薄くなっているため、低い信頼性しか
持たない。
従来例2 第16図には従来の方法によって製造した半導体装置の第
2の例の断面図を示す。
本例ではA1合金薄膜5の表面処理を全く行わずにW薄膜
9を堆積した例を示す。このため第15図の場合とは異な
り、A1合金薄膜5の表面酸化膜6の厚さは試料全体にお
いてほぼ同一であり、従ってW薄膜9堆積の際の遅れ時
間もほぼ同一であったために、コンタクト孔4の部分に
もW薄膜9はほぼ同一の厚さに堆積した。しかし詳細に
見れば表面酸化膜厚は不均一性を持ち、その影響によっ
てW薄膜9の膜厚均一性は良くない。またA1合金薄膜5
とW薄膜9との界面に絶縁性の表面酸化膜6が存在して
いるため、コンタクト抵抗その他の電気特性も本発明の
方法を用いて作製した半導体装置に比較して劣ってい
る。
発明が解決しようとする課題 半導体装置の微細化が進行するにつれて、例えばコンタ
クト孔部やゲート電極側部の様に急峻な段差を有する基
板上に金属配線を形成することが必要になってきてい
る。ところがスパッタ法で堆積したA1薄膜やA1合金薄膜
は段差被覆性に乏しいため、段差部分で膜厚が極めて薄
くなり、配線を形成した場合の断面積が極めて小さくな
る。このためこの部分で断線が生じたり、エレクトロマ
イグレーションやストレスマイグレーション等に対する
信頼性が劣化したりする可能性が大きくなる。この問題
の改善のために高融点金属や高融点金属合金の利用が提
案されているのであるが、しかし高融点金属薄膜や高融
点金属合金薄膜もスパッタ法で堆積したのではやはり段
差被覆性に乏しく十分な効果を得ることができない。こ
のため微細化された半導体装置においては、段差被覆性
に優れたCVD法で堆積した高融点金属薄膜や高融点金属
合金薄膜を利用して信頼性を向上させることが必要にな
る。
ところがCVD法には基板表面状態の影響を強く受ける問
題がある。例えばA1薄膜やA1合金薄膜の表面には、堆積
後大気にさらすことによって極めて短時間の内にアルミ
ナ(Al2O3の化学式で表記される)を主体とする厚さ2
−3nm程度の表面酸化膜が成長する。この表面上にCVD法
で高融点金属膜や高融点金属合金薄膜を堆積した場合、
例えば原料ガス供給後もある遅れ時間の間は堆積がまっ
たく生じない(以下この時間を堆積遅れ時間と記述す
る)という問題が発生する。しかも表面酸化膜厚には不
均一性が大きく、試料間の再現性にも乏しい。このた
め、堆積された高融点金属薄膜や高融点金属合金薄膜の
膜厚均一性や再現性が悪化するという問題が発生する。
さらに電導性に乏しい酸化膜が界面に残留するため、電
気特性も悪化する。A1もしくはA1合金以外の金属薄膜上
にも同様に表面酸化膜が成長するこため、その上に高融
点金属薄膜や高融点金属合金薄膜を堆積する場合にも以
上のような問題は同様に発生する。
従ってCVD法で高融点金属や高融点金属合金薄膜を均一
にかつ再現性よく堆積するためには、基板表面の酸化膜
を除去する処理を行うことが重要である。
そのために従来一般的に行われていた方法の一つとして
弗酸溶液によるエッチングがある。しかしこの方法では
エッチング後の表面を大気にさらしたときに再び表面酸
化膜が形成されるため、顕著な効果は得られない(例え
ば鴨志田他、1982年、応物学会、18a−D−9)。その
上、A1薄膜もしくはA1合金薄膜が侵され、断線不良発生
にいたる可能性も大きい。
またアルゴンイオンを用いたスパッタエッチング法も、
例えば2層の金属配線層間を接続する層間コンタクト形
成においては検討されている(日経マイクロデバイス、
1988年6月、p.58)。ところがこの方法では物理的なス
パッタ作用によって表面酸化膜の除去を行うため、基板
主面に対して80°程度以上の傾斜を持つ表面に対しては
ほとんど効果を持たない。従って、アルゴンスパッタエ
ッチングは信頼性改善の目的で高融点金属薄膜や高融点
金属合金薄膜を堆積する場合の表面処理方法としては適
さない。A1薄膜やA1合金薄膜の表面は、段差を持った基
板上にスパッタ法で堆積した場合、その段差被覆性の乏
しさのために基板表面よりもさらに急峻な段差を持ち、
オーバーハング形状をとることも頻繁に生じるのに対し
て、アルゴンスパッタエッチングはそのような部分に対
してまったく効果を持たないからである。
これに対して、高周波放電によって作製したハロゲン化
合物もしくは水素を含む活性種や、紫外光の照射によっ
て作製した水素の活性種によってA1もしくはその他の金
属の表面酸化膜除去が可能であることが報告されている
(例えば、(1)小田他、昭和54年電子通信学会総合全
国大会、2−28、(2)山本他、昭和57年電子通信学会
総合全国大会、2−233、(3)久宗、公開特許公報、
昭63−9953)。これらの方法は活性種の化学的作用を利
用しているため、段差上に堆積した金属膜の表面に対し
ても効果を持つと期待できる。しかし、これらの方法を
金属配線の信頼性を向上させる目的で利用することが提
案されたことはなかった。
また無水弗酸を利用した気相エッチングも有効な表面処
理方法として提案されている(例えば月刊Semiconducto
r World、1988年3月、p.121)。これは化学的作用のみ
を利用するものであり、段差上に堆積した金属膜の表面
に対しても効果を持つと期待できる。しかもこの方法で
処理した表面は、少なくともシリコン(以下Siと記す)
表面においては、処理後大気にさらした時の表面酸化膜
の再成長が抑制されることが報告されている。しかし、
この方法を金属表面を処理る方法として検討した例はな
かった。
本発明者は以上のような従来の半導体装置の製造方法の
諸欠点に鑑みて種々考案した結果、本発明を完成するに
至ったものである。
課題を解決するための手段 請求項1または2記載の半導体装置の製造方法では、段
差を有する基板上にスパッタ法で堆積されたA1薄膜もし
くはA1合金薄膜から成る第1の金属薄膜表面は水素、ハ
ロゲンもしくはそれらの化合物の内の少なくとも一種の
活性種を含む雰囲気中で処理され、その後、基板表面を
大気にさらすことなく、高融点金属薄膜もしくは高融点
金属合金薄膜がCVD法で堆積されるものである。
請求項3または4記載の半導体装置の製造方法では、段
差を有する基板上にスパッタ法で堆積されたA1薄膜もし
くはA1合金薄膜から成る第1の金属薄膜表面は無水フッ
酸ガスを含む雰囲気中で処理され、その後、高融点金属
薄膜もしくは高融点金属合金薄膜がCVD法で堆積される
ものである。
請求項5記載の半導体装置の製造方法では、段差を有す
る基板上にスパッタ法でA1薄膜もしくはA1合金薄膜から
成る第1の金属薄膜が堆積された後、基板表面を大気に
さらすことなく、高融点金属薄膜もしくは高融点金属合
金薄膜がCVD法で堆積され、その後、第1の金属薄膜と
高融点金属薄膜もしくは高融点金属合金薄膜とが積層さ
れた金属薄膜を配線形状に加工されるものである。
作用 請求項1または2記載の半導体装置の製造方法では、A1
薄膜もしくはA1合金薄膜から成る第1の金属薄膜表面が
水素、ハロゲンもしくはそれらの化合物の内の少なくと
も一種の活性種を含む雰囲気中で処理されるため、段差
上に堆積された、急峻な傾斜を基板表面に有する部分に
おいても表面酸化膜が除去される。しかもその後、基板
表面を大気にさらすことなく、表面酸化膜の存在しない
状態を保ったままCVD法による高融点金属薄膜もしくは
高融点金属合金薄膜堆積が行われるため、段差上におい
ても均一性および再現性に優れた高融点金属薄膜もしく
は高融点金属合金薄膜が得られる。
請求項3または4記載の半導体装置の製造方法では、A1
薄膜もしくはA1合金薄膜から成る第1の金属薄膜表面が
無水弗酸ガスを含む雰囲気中で処理されるため、段差上
に堆積された、急峻な傾斜を基板表面に有する部分にお
いても表面酸化膜が除去され、しかもその後、基板表面
を大気にさらした時の表面酸化膜の再成長も抑制され
る。
このため表面酸化膜の存在しない表面上にCVD法による
高融点金属薄膜もしくは高融点金属合金薄膜堆積が行わ
れ、段差上においても均一性および再現性に優れた高融
点金属薄膜もしくは高融点金属合金薄膜が得られる。
請求項5記載の半導体装置の製造方法では、A1薄膜もし
くはA1合金薄膜から成る第1の金属薄膜堆積後、基板表
面を大気にさらすことなく、酸化膜の存在しない表面上
にCVD法による高融点金属薄膜もしくは高融点金属合金
薄膜堆積が行われる。このため、段差上においても均一
性および再現性に優れた高融点金属薄膜もしくは高融点
金属合金薄膜が得られる。
実施例 以下図面に基づいて本発明についてさらに詳しく説明す
る。
実施例1 第1図には本発明の特許請求の範囲第(1)項の方法に
よって製造した半導体装置の第1の例の断面図を示す。
ここでは第1の金属薄膜としてA1合金薄膜5を、第2の
金属薄膜としてW薄膜を使用した例を示した。この様に
A1合金薄膜とW薄膜とを組み合わせることにより、信頼
性が高くかつ抵抗が低い金属配線を得ることができる。
なおSiウエハ1中には半導体装置として必要なさまざま
な構造が形成されているが、第1図では拡散層2のみを
示した。
第2図には本発明の請求項1の方法によって半導体装置
を製造する工程の1例の断面図を示す。
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第2図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積する。このA1合金薄膜表面にはスパッタ装置から取り
出して大気にさらすことにより表面酸化膜6が形成され
ている(第2図(b))。また、スパッタ法で堆積した
金属薄膜は段差被覆性に乏しく、かつ第2図ではコンタ
クト孔4側壁を垂直に加工したため、コンタクト孔が微
細化され直径2μm程度以下になった場合には、第2図
(b)に示された様にコンタクト孔4側壁においてA1合
金薄膜5はオーバーハング形状をなす。
次に活性水素ガスを含む雰囲気中での処理を行い、 Al2O3+6H→2Al+3H2O↑ の反応によってA1合金薄膜の表面酸化膜6を除去する
(第2図(c))。この反応は等方的に進行するため、
コンタクト孔4側壁のオーバーハング形状をなした表面
においても除去される。
続いて上記の処理を行った半導体基板表面を大気にさら
すことなく、例えば六弗化タングステン(以下WF6と記
す)と水素を含む雰囲気中でCVDを行いA1合金薄膜5表
面にW薄膜9を堆積する(第2図(d))。この時A1合
金薄膜5表面に表面酸化膜6が存在しないためW薄膜9
は均一にかつ再現性よく堆積され、さらに電気特性も良
好になる。そして最後にA1合金薄膜5とW薄膜9との積
層金属薄膜を配線の形状に加工することによって第1図
の構造の半導体装置を得る。
なお第1図および第2図にはには第1の金属薄膜として
A1合金薄膜を使用した例のみを示したが、A1薄膜を使用
することも、A1薄膜もしくはA1合金薄膜と、高融点金属
薄膜もしくは高融点金属合金薄膜とを積層した金属薄膜
を使用することも可能である。また第1図および第2図
には第2の金属薄膜としてW薄膜を使用した例のみを示
したが、他の高融点金属例えばモリブデン、タンタル等
の薄膜を使用することも、タングステンシリサイド、モ
リブデンシリサイド、窒化チタン等の高融点金属合金薄
膜を使用することも可能である。さらに第2図にはW薄
膜堆積をWF6と水素とを含む雰囲気中で行った例のみを
示したが、WF6とシランとを含むガス中で行うことによ
り堆積速度および生産性を向上させることが可能であ
る。
第2図の工程の内A1合金薄膜5表面の処理とW薄膜9堆
積は例えば第3図に示された様な構成を持つ装置を用い
て実施される。第2図(b)の形状の半導体基板32はま
ず導入槽21を通して表面処理槽22の試料台31に装着され
る。この状態でガスシステム29から表面処理槽22に水素
(図中にはH2と記す)、アンモニア(図中にはNH3と記
す)等のガスが供給されるとともに水銀ランプ26を用い
て紫外光が照射されることによって作られた活性水素を
含むガス雰囲気で、半導体基板32の表面が処理される。
次に半導体基板32はバルブ25を通してW堆積槽23に移さ
れ試料台31に装着される。この状態でハロゲンランプ27
を点灯し、赤外光によって半導体基板32を300℃程度に
加熱し、WF6、水素、シラン(図中にはSiH4と記す)等
を含むガス雰囲気にさらしてW薄膜の堆積を行う。最後
に取り出し槽24を通して第2図(d)の形状に加工され
た半導体基板を取り出す。
なお第3図には独立した表面処理槽とW堆積槽とを備え
た装置の例のみを示したが、表面処理およびW堆積を同
一の槽内で行うことも可能である。また第3図には表面
処理槽として水素を含むガスに紫外光を照射して活性種
を含むガス雰囲気を得るもののみを示したが、例えば弗
素ガス、塩素ガス等のハロゲンガスもしくはフロン等の
ハロゲン化合物ガスに紫外光を照射して得た活性ハロゲ
ンもしくは活性ハロゲン化合物を含むガス雰囲気を利用
することも可能である。また例えば第4図に示された様
な構成の槽を第3図の表面処理槽22の位置に取り付けた
装置を用いれば、水素ガスにプラズマを印加することに
よって得た活性水素を含むガス雰囲気中で処理を行うこ
とも可能である。
第5図にはA1合金薄膜上にW薄膜の堆積を行った際に観
測された堆積遅れ時間を、表面処理を行わなかった場合
および弗酸溶液もしくは活性水素による表面処理を行っ
た場合について比較したグラフを示す。ただしW堆積は
WF6および水素ガスを用いたCVD法で行い、基板温度は28
0℃とした。
第5図から表面処理を行わなかった場合には10分程度の
極めて長い堆積遅れ時間が存在することがわかる。これ
はA1合金薄膜表面に酸化膜が存在することに由来する。
この遅れ時間は試料内での不均一性が大きく、かつ履歴
によって変化する。しかも金属配線の信頼性を向上させ
る目的で使用するW薄膜の膜厚は100nm程度以下と薄い
ため、この現象はW薄膜厚の均一性や再現性を極度に悪
化させる。特にこの問題はWF6とシランとを含むガス雰
囲気を用いて高い速度で堆積を行う場合に顕著になる。
第5図からはまた、弗酸溶液処理を行った場合には、表
面処理を行わなかった場合に比較すると短縮されるもの
の、まだ5分以上の堆積遅れ時間が存在する場合がある
ことがわかる。これは弗酸溶液で表面層を除去したのち
に大気にさらした際に再成長した表面酸化膜がA1合金薄
膜表面に存在することに由来する。このため弗酸溶液に
よる表面処理を行っても均一にかつ再現性よくW薄膜を
堆積することは困難である。
これに対して活性水素による表面処理を行った場合には
堆積遅れ時間が2分以下と極めて短くなることが第5図
からわかる。この結果は活性水素による処理を行ったA1
合金薄膜表面にはほとんど酸化膜が存在しないことを示
している。このため、活性水素による処理を行うことに
よってW薄膜堆積を均一にかつ再現性よく行うことが可
能になる。
なお第5図では省略したがアルゴンイオンによるスパッ
タエッチングを表面処理として行った場合には基板主面
に対して平行に近い表面においては、活性水素処理を行
った場合とほぼ同等の短い堆積遅れ時間が観察された。
しかしこの方法は当然、基板主面に対して高い角度を有
する表面に対しては有効ではない。スパッタ収率が極度
に低下するためである。実際、80°程度以上の角度をな
す表面においては顕著な堆積遅れ時間短縮は観察されな
かった。
以上の結果から活性水素を用いた表面処理が金属薄膜表
面の酸化膜を除去する方法として極めて有効であるこ
と、および本出願の請求項1または2記載の方法が高い
信頼性を持つ金属配線を備えた半導体装置を製造するた
めに極めて有効であることは明かである。
実施例2 第6図は本発明の請求項1の方法によって製造した半導
体装置の第2の例を示す断面図である。
ここでは第2図に示された工程によってA1合金薄膜5と
W薄膜9−1とが積層された金属薄膜を配線形状に加工
したのちにもう一度W薄膜9−2を堆積することによっ
て、上面のみではなく側面もW薄膜で被覆された金属配
線を備えた半導体装置を製造した例を示す。
このように上面および側面を高融点金属薄膜もしくは高
融点金属合金薄膜で被覆することによって、第1図に示
された半導体装置に備えられた上面のみを被覆した金属
配線に比較して、さらに信頼性の高い金属配線を得るこ
とが可能である。
実施例3 第7図は本発明の請求項1の方法によって製造した半導
体装置の第3の例を示す断面図である。
ここではコンタクト孔4の上部に傾斜をつけ、さらにそ
の下部に埋め込みW膜10を堆積し、A1合金薄膜5堆積の
際の基板表面段差を減少させた例を示す。このため第1
図、第2図および第6図の場合とは異なって、A1合金薄
膜5表面にはオーバーハングは形成されない。しかしこ
の場合にも基板主面に対してほぼ垂直な部分が存在し、
例えばアルゴンスパッタエッチングを表面処理として用
いることによってはW薄膜9を均一にかつ再現性よくA1
合金薄膜5上に堆積することは困難である。それに対し
て活性水素もしくは活性ハロゲンによる表面処理を行っ
た場合には基板主面に対してほぼ垂直な部分の表面酸化
膜も除去し、W薄膜9の堆積を均一かつ再現性よく行う
ことができる。
実施例4 第8図は本発明の請求項1の方法によって製造した半導
体装置の第4の例を示す断面図である。
ここでは本発明の方法を第二層目の金属配線を作製する
工程において適用した例を示す。
なお本発明の方法を3層以上の金属配線層を有する半導
体装置の製造に適用することも可能であることは言うま
でもない。
実施例5 第9図には本発明の請求項2の方法によって半導体装置
を製造する工程の1例の断面図を示す。
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第9図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積し、配線形状に加工してA1合金細線14を得る。A1合金
細線14表面には表面酸化膜6が形成されている(第9図
(b))。
次に活性水素ガスを含む雰囲気中での処理を行いA1合金
細線14の表面酸化膜6を除去する(第9図(c))。こ
の反応は等方的に進行するため、コンタクト孔4側壁の
オーバーハング形状をなした表面においても、また垂直
に形成されたA1合金細線側面においても表面酸化膜6は
除去される。
続いて上記の処理を行った半導体基板表面を大気にさら
すことなく、例えばWF6と水素を含む雰囲気中でCVDを行
いA1合金細線14の上面および側面にW薄膜9を堆積する
(第9図(d))。この時A1合金細線14表面に酸化膜が
存在しないためW薄膜9は上面および側面上に均一にか
つ再現性よく堆積され、さらに電気特性も良好になる。
この様に垂直な側面上にに高融点金属薄膜もしくは高融
点金属合金薄膜を堆積する場合には、従来の方法で側面
上の表面酸化膜を除去することは極めて困難であり、法
発明の方法が特に有効である。
実施例6 第10図には本発明の請求項3の方法によって半導体装置
を製造する工程の1例の断面図を示す。
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第10図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積する。このA1合金薄膜表面にはスパッタ装置から取り
出して大気にさらすことにより表面酸化膜6が形成され
ている(第10図(b))。またコンタクト孔4側壁にお
いてA1合金薄膜5はオーバーハング形状をなす。
次に無水弗酸ガスを含む雰囲気中での処理を行い、例え
ば Al2O3+6HF→ 2Al+3H2O↑+3F2↑ の反応によってA1合金薄膜5の表面酸化膜6を除去する
(第10図(c))。この反応は等方的に進行するため、
コンタクト孔4側壁のオーバーハング形状をなした表面
においても表面酸化膜6は除去される。
続いて例えばWF6と水素を含む雰囲気中でCVDを行いA1合
金薄膜5表面にW薄膜9を堆積する(第10図(d))。
この時A1合金薄膜5表面に酸化膜が存在しないためW薄
膜9は均一にかつ再現性よく堆積され、さらに電気特性
も良好になる。そして最後にA1合金薄膜5とW薄膜9と
の積層金属薄膜を配線の形状に加工することによって第
1図に示されたものと同様な構造を持つ半導体装置を得
る。
なお無水弗酸ガスによる処理を行ったA1合金薄膜表面に
は多量の弗素が存在しているために、処理後表面を大気
にさらしても再酸化はほとんど進行しない。このため処
理後半導体基板表面を大気にさらしてからW薄膜9堆積
を行っても、均一にかつ再現性よく堆積することが可能
である。また、処理後大気にさらすことなくW薄膜9の
堆積を行えば、さらに均一性および再現性を向上させる
ことが可能である。
第10図の工程の内A1合金薄膜5表面の処理工程は例えば
第11図に示された様な構成の装置を用いて実施される。
第10図(b)の形状の半導体基板32は試料台31に装着さ
れる。この状態でガスシステム29から無水弗酸(図中に
はHFと記す)および水蒸気(図中にはH2Oと記す)のガ
スが供給され、半導体基板31の表面処理が行われる。
実施例7 第12図には本発明の請求項4の方法によって半導体装置
を製造する工程の1例の断面図を示す。
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第12図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積し、配線形状に加工してA1合金細線14を得る。A1合金
細線14表面には表面酸化膜6が形成されている(第12図
(b))。
次に無水弗酸ガスを含む雰囲気中での処理を行い、A1合
金細線14の表面酸化膜6を除去する(第12図(c))。
この反応は等方的に進行するため、コンタクト孔4側壁
のオーバーハング形状をなした表面においても、また垂
直に形成されたA1合金細線14側面においても表面酸化膜
6は除去される。
続いて例えばWF6と水素を含む雰囲気中でCVDを行いA1合
金薄膜5表面にW薄膜9を堆積する(第12図(d))。
この時A1合金薄膜5表面に酸化膜が存在しないためW薄
膜9は均一にかつ再現性よく堆積され、さらに電気特性
も良好なる。
この様に垂直な側面上にに高融点金属薄膜もしくは高融
点金属合金薄膜を堆積する場合には、従来の方法で側面
上の表面酸化膜を除去することは極めて困難であり、本
発明の方法が特に有効である。
実施例8 第13図には本発明の請求項5の方法によって半導体装置
を製造する工程の1例の断面図を示す。
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第13図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積する。続いて例えばWF6と水素を含む雰囲気中でCVDを
行いA1合金薄膜5表面にW薄膜9を堆積する(第13図
(c))。この時A1合金薄膜5表面に酸化膜が存在しな
いためW薄膜9は均一にかつ再現性よく堆積され、さら
に電気特性も良好になる。そして最後にA1合金薄膜5と
W薄膜9との積層金属薄膜を配線の形状に加工すること
によって第13図(d)の半導体装置を得る。
第3図の工程の内A1合金薄膜5の堆積とW薄膜9堆積
は、例えばスパッタ堆積槽とCVD堆積槽とが移送槽を通
じて結合された装置を使用することによって実施するこ
とが可能である。
発明の効果 本発明の半導体装置の製造方法は以上の様な構成による
ものであり、いずれの特許請求の範囲の方法を用いた場
合にも、スパッタ法を用いて堆積した第1の金属薄膜表
面上に、高融点金属もしくは高融点金属合金から成る第
2の金属薄膜を均一にかつ再現性よく堆積することが可
能であり、半導体装置の微細化が進行するにつれて深刻
になる金属配線の信頼性低下の問題を解決するために極
めて有効である。しかもその方法は容易なものであり、
生産性を大きく低下させることはない。
従って本発明の半導体装置の製造方法は、産業上極めて
価値の高いものである。
【図面の簡単な説明】
第1図は請求項1記載の半導体装置の製造方法によって
製造した半導体装置の断面図、第2図は、同方法による
半導体装置製造工程の断面構成図、第3図は同工程で半
導体装置を製造するために使用される装置の構成概念
図、第4図は表面処理工程を実施するための装置の構成
概念図、第5図はA1合金薄膜上にW薄膜の堆積を行った
際に観測された堆積遅れ時間と表面処理方法との関係を
示す特性図、第6図は本発明の方法によって製造した半
導体装置の第2の例の断面図、第7図は本発明の方法に
よって製造した半導体装置の第3の例の断面図、第8図
は本発明の方法によって製造した半導体装置の第4の例
の断面図、第9図は請求項2記載の半導体装置の製造方
法による製造工程断面図、第10図は請求項3記載の半導
体装置の製造方法による製造工程断面図、第11図は無水
弗酸ガスによる表面処理を行うための装置の構成概念
図、第12図は請求項4の半導体装置の製造方法による製
造工程断面図、第13図は請求項5記載の半導体装置の製
造方法による製造工程断面図、第14図は従来の方法によ
って製造した半導体装置の第1の例の断面図、第15図は
従来の方法によって半導体装置を製造する工程断面図、
第16図は従来の方法によって製造した半導体装置の第2
の例の断面図である。 1…Siウエハ、2…拡散層、3…下地絶縁膜、4…コン
タクト孔、5…A1合金薄膜、9…W薄膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 勉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭62−264644(JP,A) 特開 昭55−6844(JP,A)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】段差を有する基板上に第1の金属薄膜を堆
    積する工程と、前記第1の金属薄膜表面を水素、ハロゲ
    ンもしくはそれらの化合物の内の少なくとも一種の活性
    種を含む雰囲気中で処理する工程と、前記第1の金属薄
    膜上に第2の金属薄膜を堆積する工程を含み、かつ第1
    の金属薄膜がスパッタ法を用いて堆積したアルミニウム
    薄膜もしくはアルミニウム合金薄膜であるか、またはそ
    れらを含む積層薄膜であり、第2の金属薄膜がchemical
    vapor deposition法を用いて堆積した高融点金属薄膜
    もしくは高融点金属合金薄膜であり、かつ前記処理工程
    と第2の金属薄膜堆積工程との間に、基板表面を大気に
    さらす工程を含まないことを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】第1の金属薄膜を配線形状に加工した後に
    活性種を含む雰囲気中での処理工程を実施することを特
    徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】段差を有する基板上に第1の金属薄膜を堆
    積する工程と、前記第1の金属薄膜表面を無水弗酸ガス
    を含む雰囲気中で処理する工程と、前記第1の金属薄膜
    上に第2の金属薄膜を堆積する工程とを含み、かつ第1
    の金属薄膜がスパッタ法を用いて堆積したアルミニウム
    薄膜もしくはアルミニウム合金薄膜であるか、またはそ
    れらを含む積層薄膜であり、第2の金属薄膜がCVD(che
    mical vapor deposition)法を用いて堆積した高融点金
    属薄膜もしくは高融点金属合金薄膜であることを特徴と
    する半導体装置の製造方法。
  4. 【請求項4】第1の金属薄膜を配線形状に加工した後に
    無水フッ酸ガスによる処理工程を実施することを特徴と
    する請求項3記載の半導体装置の製造方法。
  5. 【請求項5】段差を有する基板上に第1の金属薄膜を堆
    積する工程と、前記第1の金属薄膜上に第2の金属薄膜
    を堆積する工程と、前記第1および第2の金属薄膜が積
    層された金属薄膜を配線形状に加工する工程とを含み、
    かつ第1の金属薄膜がスパッタ法を用いて堆積したアル
    ミニウム薄膜もしくはアルミニウム合金薄膜であるか、
    またはそれらを含む積層薄膜であり、第2の金属薄膜が
    CVD((chemical vapor deposition)法を用いて堆積し
    た高融点金属薄膜もしくは高融点金属合金薄膜であり、
    かつ前記第1の金属薄膜堆積工程と第2の金属薄膜堆積
    工程との間に、基板表面を大気にさらす工程を含まない
    ことを特徴とする半導体装置の製造方法。
JP19822088A 1988-08-09 1988-08-09 半導体装置の製造方法 Expired - Fee Related JPH07114203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19822088A JPH07114203B2 (ja) 1988-08-09 1988-08-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19822088A JPH07114203B2 (ja) 1988-08-09 1988-08-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0246731A JPH0246731A (ja) 1990-02-16
JPH07114203B2 true JPH07114203B2 (ja) 1995-12-06

Family

ID=16387500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19822088A Expired - Fee Related JPH07114203B2 (ja) 1988-08-09 1988-08-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07114203B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521418A (en) * 1990-07-17 1996-05-28 Kabushiki Kaisha Toshiba Semiconductor device and a method of manufacturing same
JP2553231B2 (ja) * 1990-07-17 1996-11-13 株式会社東芝 半導体装置及びその製造方法
USRE36441E (en) * 1991-07-16 1999-12-14 Kabushiki Kaisha Toshiba Semiconductor device and a method of manufacturing same
JPH05129230A (ja) * 1991-10-31 1993-05-25 Fujitsu Ltd タングステン膜の形成方法
KR970009612B1 (ko) * 1993-01-25 1997-06-14 마쯔시다 덴기 산교 가부시끼가이샤 반도체장치의 제조방법
JP3152269B2 (ja) * 1993-04-16 2001-04-03 ワイケイケイ株式会社 紐締具
KR100587054B1 (ko) * 2002-07-19 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 비아 매립 방법
JP2009224485A (ja) * 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc ダイオードとその製造方法

Also Published As

Publication number Publication date
JPH0246731A (ja) 1990-02-16

Similar Documents

Publication Publication Date Title
US5498768A (en) Process for forming multilayer wiring
US6143377A (en) Process of forming a refractory metal thin film
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US6319728B1 (en) Method for treating a deposited film for resistivity reduction
US4751101A (en) Low stress tungsten films by silicon reduction of WF6
JP3129232B2 (ja) 半導体装置の製造方法
US6174823B1 (en) Methods of forming a barrier layer
JPH08279511A (ja) シリコン移動を減少させる金属窒化物膜処理方法
US6787462B2 (en) Method of manufacturing semiconductor device having buried metal wiring
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
WO1998028783A1 (en) Method of nucleation used in semiconductor devices
JPH09186102A (ja) 半導体装置の製造方法
JPH07114203B2 (ja) 半導体装置の製造方法
CN1125484C (zh) 在半导体芯片上形成保护层的方法
JP2003243497A (ja) 配線構造及びその形成方法
JP2000058650A (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US6355553B1 (en) Method of forming a metal plug in a contact hole
JPH05129231A (ja) 電極配線
JPH04100221A (ja) 半導体装置の製造方法
JPH08186173A (ja) 半導体装置の製造方法
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JPH07142411A (ja) 半導体装置における金属薄膜形成方法
JP3488498B2 (ja) 半導体装置における金属薄膜形成方法
JPH07201779A (ja) 電極配線およびその形成方法
JPH06120355A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees