JPH07114203B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH07114203B2 JPH07114203B2 JP19822088A JP19822088A JPH07114203B2 JP H07114203 B2 JPH07114203 B2 JP H07114203B2 JP 19822088 A JP19822088 A JP 19822088A JP 19822088 A JP19822088 A JP 19822088A JP H07114203 B2 JPH07114203 B2 JP H07114203B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- metal thin
- metal
- semiconductor device
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものであり、特
に低い抵抗と高い信頼性を持つ金属配線を備えた、集積
度の高い半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a highly integrated semiconductor device including metal wiring having low resistance and high reliability. .
従来の技術 従来の半導体装置の製造方法を用いて半導体装置を製造
する場合、金属配線は、抵抗が低く加工が容易なアルミ
ニウム(以下Alと記す)もしくはAl合金の薄膜を加工す
ることによって作製されるのが通例であった。またAlも
しくはAl合金薄膜の堆積はスパッタ法を用いて行われる
のが通例であった。2. Description of the Related Art When a semiconductor device is manufactured by using a conventional semiconductor device manufacturing method, metal wiring is manufactured by processing a thin film of aluminum (hereinafter referred to as Al) or Al alloy that has low resistance and is easy to process. It was customary to run. Further, the deposition of Al or Al alloy thin film was usually performed by using a sputtering method.
ただしこのような金属配線には微細化された場合に信頼
製が劣化するという問題点があり、その改善のために、
タングステン(以下Wと記す)、モリブデン、タンタル
などの高融点金属もしくはタングステンシリサイドなど
の高融点金属合金と組み合わせた構造の使用が提案され
ている。(1)Al薄膜もしくはAl合金薄膜と、高融点金
属もしくは高融点金属合金の薄膜とを積層した金属薄膜
を細線に加工した金属配線(例えば、D.S.Gardner他、
アイ イイ トランザクション オン エレクトロン
デバイス(IEEE Tansaction on Electron Devicis)vo
l.32、1985、p.174)、(2)Al合金薄膜を細線に加工
した後にその上面および側面に高融点金属薄膜もしくは
高融点金属合金薄膜を堆積した金属配線(例えば、H.P.
W.Hey他、1986インターナショナル エレクトロン デ
バイス ミーティング(International Electron Devic
e Meeting)、Technical Digest、p.50)などがその例
である。However, such a metal wiring has a problem that reliability is deteriorated when it is miniaturized.
It has been proposed to use a structure in combination with a refractory metal such as tungsten (hereinafter referred to as W), molybdenum, or tantalum, or a refractory metal alloy such as tungsten silicide. (1) Metal wiring obtained by processing a metal thin film in which an Al thin film or an Al alloy thin film and a thin film of a high melting point metal or a high melting point metal alloy are laminated into a fine wire (for example, DSGardner et al.
Iii Transaction on Electron
Device (IEEE Tansaction on Electron Devicis) vo
l.32, 1985, p.174), (2) Metal wiring (for example, HP) in which a high melting point metal thin film or a high melting point metal alloy thin film is deposited on the upper surface and the side surface after processing the Al alloy thin film into a thin wire.
W. Hey et al., 1986 International Electron Device Meeting
e Meeting), Technical Digest, p.50) are examples.
なおこれらの高融点金属薄膜や高融点金属合金薄膜はス
パッタ法で堆積される場合とchemical vapor depositio
n(以下CVDと略記する)法で堆積される場合とがあっ
た。この一例を以下に示す。It should be noted that these refractory metal thin films and refractory metal alloy thin films are deposited by a sputtering method and chemical vapor depositio
In some cases, it was deposited by the n (hereinafter abbreviated as CVD) method. An example of this is shown below.
従来例1 第14図には従来の方法によって製造した半導体装置の第
1の例の断面図を、第15図には従来の方法によって半導
体装置を製造する工程の一例の断面図をそれぞれ示す。Conventional Example 1 FIG. 14 shows a sectional view of a first example of a semiconductor device manufactured by a conventional method, and FIG. 15 shows a sectional view of an example of a process for manufacturing a semiconductor device by the conventional method.
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第5図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積する。このA1合金薄膜表面にはスパッタ装置から取り
出して大気にさらすことにより表面酸化膜6が形成され
ている(第15図(b))。またコンタクト孔4側壁にお
いてA1合金薄膜5はオーバーハング形状をなす。First, the base insulating film 3 is deposited on the surface of the Si wafer 1, and the contact holes 4 are opened at required positions (FIG. 5 (a)). Next, an A1 alloy thin film 5 is deposited as a first metal thin film by a sputtering method. A surface oxide film 6 is formed on the surface of the A1 alloy thin film by taking it out from the sputtering apparatus and exposing it to the atmosphere (FIG. 15 (b)). The A1 alloy thin film 5 has an overhang shape on the side wall of the contact hole 4.
次にアルゴン(図中にはArと記す)イオンによるスパッ
タエッチを行い、A1合金薄膜5の表面酸化膜6を除去す
る(第15図(c))。この処理は基板主面に対して80°
程度以上の角度を持つ表面に対しては効果を持たないた
め、コンタクト孔4内の垂直に近い角度を持つ表やオー
バーハング形状をなした表面においては表面酸化膜6が
残留する。Next, the surface oxide film 6 of the A1 alloy thin film 5 is removed by sputter etching with argon (denoted as Ar in the figure) ions (FIG. 15 (c)). This process is 80 ° to the main surface of the substrate
Since it has no effect on the surface having an angle of about a certain degree or more, the surface oxide film 6 remains on the surface having an angle close to vertical in the contact hole 4 or the surface having an overhang shape.
続いて上記の処理を行った半導体基板表面を大気にさら
すことなく、例えばWF6と水素を含む雰囲気中でCVDを行
いAl合金薄膜5表面にW薄膜9を堆積する(第15図
(d))。この時コンタクト孔4の符分のAl合金薄膜5
表面に表面酸化膜6が残留しているため、W薄膜堆積の
遅れ時間が長くなり、W薄膜9の膜厚が他の部分に比較
して薄くなる。極端な場合にはW薄膜9はこの部分に全
く堆積しない。Subsequently, without exposing the surface of the semiconductor substrate which has been subjected to the above treatment to the atmosphere, CVD is performed in an atmosphere containing WF 6 and hydrogen to deposit a W thin film 9 on the surface of the Al alloy thin film 5 (FIG. 15 (d)). ). At this time, the Al alloy thin film 5 corresponding to the contact hole 4
Since the surface oxide film 6 remains on the surface, the delay time of W thin film deposition becomes long, and the film thickness of the W thin film 9 becomes thin as compared with other portions. In an extreme case, the W thin film 9 is not deposited on this portion at all.
このあとAl合金薄膜5とW薄膜9とが積層した金属薄膜
を配線形状に加工するぃとによって第14図の構造の半導
体装置を得る。しかし第14図の半導体装置の金属導線
は、特にコンタクト孔4の部分において、Al合金薄膜5
およびW薄膜9が薄くなっているため、低い信頼性しか
持たない。After that, the metal thin film in which the Al alloy thin film 5 and the W thin film 9 are laminated is processed into a wiring shape to obtain a semiconductor device having the structure of FIG. However, the metal conductor wire of the semiconductor device shown in FIG.
And since the W thin film 9 is thin, it has low reliability.
従来例2 第16図には従来の方法によって製造した半導体装置の第
2の例の断面図を示す。Conventional Example 2 FIG. 16 shows a sectional view of a second example of a semiconductor device manufactured by a conventional method.
本例ではA1合金薄膜5の表面処理を全く行わずにW薄膜
9を堆積した例を示す。このため第15図の場合とは異な
り、A1合金薄膜5の表面酸化膜6の厚さは試料全体にお
いてほぼ同一であり、従ってW薄膜9堆積の際の遅れ時
間もほぼ同一であったために、コンタクト孔4の部分に
もW薄膜9はほぼ同一の厚さに堆積した。しかし詳細に
見れば表面酸化膜厚は不均一性を持ち、その影響によっ
てW薄膜9の膜厚均一性は良くない。またA1合金薄膜5
とW薄膜9との界面に絶縁性の表面酸化膜6が存在して
いるため、コンタクト抵抗その他の電気特性も本発明の
方法を用いて作製した半導体装置に比較して劣ってい
る。In this example, the W thin film 9 is deposited without any surface treatment of the A1 alloy thin film 5. Therefore, unlike the case of FIG. 15, the thickness of the surface oxide film 6 of the A1 alloy thin film 5 was almost the same in the whole sample, and therefore the delay time in depositing the W thin film 9 was also almost the same. The W thin film 9 was also deposited in the contact hole 4 to a substantially uniform thickness. However, in detail, the surface oxide film thickness has nonuniformity, and due to the influence, the film thickness uniformity of the W thin film 9 is not good. Also, A1 alloy thin film 5
Since the insulating surface oxide film 6 exists at the interface between the W thin film 9 and the W thin film 9, the contact resistance and other electrical characteristics are inferior to those of the semiconductor device manufactured by the method of the present invention.
発明が解決しようとする課題 半導体装置の微細化が進行するにつれて、例えばコンタ
クト孔部やゲート電極側部の様に急峻な段差を有する基
板上に金属配線を形成することが必要になってきてい
る。ところがスパッタ法で堆積したA1薄膜やA1合金薄膜
は段差被覆性に乏しいため、段差部分で膜厚が極めて薄
くなり、配線を形成した場合の断面積が極めて小さくな
る。このためこの部分で断線が生じたり、エレクトロマ
イグレーションやストレスマイグレーション等に対する
信頼性が劣化したりする可能性が大きくなる。この問題
の改善のために高融点金属や高融点金属合金の利用が提
案されているのであるが、しかし高融点金属薄膜や高融
点金属合金薄膜もスパッタ法で堆積したのではやはり段
差被覆性に乏しく十分な効果を得ることができない。こ
のため微細化された半導体装置においては、段差被覆性
に優れたCVD法で堆積した高融点金属薄膜や高融点金属
合金薄膜を利用して信頼性を向上させることが必要にな
る。As the miniaturization of semiconductor devices progresses, it becomes necessary to form metal wiring on a substrate having a steep step such as a contact hole portion or a gate electrode side portion. . However, since the A1 thin film and the A1 alloy thin film deposited by the sputtering method have poor step coverage, the film thickness becomes extremely thin at the step portion, and the cross-sectional area when the wiring is formed becomes extremely small. For this reason, there is a high possibility that disconnection will occur at this portion, or the reliability against electromigration, stress migration, etc. will deteriorate. The use of refractory metals and refractory metal alloys has been proposed to improve this problem.However, if refractory metal thin films or refractory metal alloy thin films were deposited by the sputtering method, the step coverage could not be improved. It is scarce and cannot get a sufficient effect. Therefore, in a miniaturized semiconductor device, it is necessary to improve reliability by using a refractory metal thin film or a refractory metal alloy thin film deposited by a CVD method having excellent step coverage.
ところがCVD法には基板表面状態の影響を強く受ける問
題がある。例えばA1薄膜やA1合金薄膜の表面には、堆積
後大気にさらすことによって極めて短時間の内にアルミ
ナ(Al2O3の化学式で表記される)を主体とする厚さ2
−3nm程度の表面酸化膜が成長する。この表面上にCVD法
で高融点金属膜や高融点金属合金薄膜を堆積した場合、
例えば原料ガス供給後もある遅れ時間の間は堆積がまっ
たく生じない(以下この時間を堆積遅れ時間と記述す
る)という問題が発生する。しかも表面酸化膜厚には不
均一性が大きく、試料間の再現性にも乏しい。このた
め、堆積された高融点金属薄膜や高融点金属合金薄膜の
膜厚均一性や再現性が悪化するという問題が発生する。
さらに電導性に乏しい酸化膜が界面に残留するため、電
気特性も悪化する。A1もしくはA1合金以外の金属薄膜上
にも同様に表面酸化膜が成長するこため、その上に高融
点金属薄膜や高融点金属合金薄膜を堆積する場合にも以
上のような問題は同様に発生する。However, the CVD method has a problem that it is strongly influenced by the surface condition of the substrate. For example, on the surface of A1 thin film or A1 alloy thin film, the thickness of mainly alumina (represented by the chemical formula of Al 2 O 3 ) within a very short time by exposing to the atmosphere after deposition 2
A surface oxide film of about −3 nm grows. When a refractory metal film or refractory metal alloy thin film is deposited on this surface by the CVD method,
For example, there is a problem that deposition does not occur at all after a certain delay time even after the source gas is supplied (hereinafter, this time is referred to as a deposition delay time). Moreover, the surface oxide film thickness is highly non-uniform, and reproducibility between samples is poor. For this reason, there arises a problem that the film thickness uniformity and reproducibility of the deposited high melting point metal thin film or the high melting point metal alloy thin film deteriorates.
Furthermore, since an oxide film having poor electrical conductivity remains at the interface, the electrical characteristics are deteriorated. The surface oxide film also grows on metal thin films other than A1 or A1 alloy, so the same problems as above occur when depositing a high melting point metal thin film or a high melting point metal alloy thin film on it. To do.
従ってCVD法で高融点金属や高融点金属合金薄膜を均一
にかつ再現性よく堆積するためには、基板表面の酸化膜
を除去する処理を行うことが重要である。Therefore, in order to uniformly and reproducibly deposit the refractory metal or the refractory metal alloy thin film by the CVD method, it is important to perform a treatment for removing the oxide film on the substrate surface.
そのために従来一般的に行われていた方法の一つとして
弗酸溶液によるエッチングがある。しかしこの方法では
エッチング後の表面を大気にさらしたときに再び表面酸
化膜が形成されるため、顕著な効果は得られない(例え
ば鴨志田他、1982年、応物学会、18a−D−9)。その
上、A1薄膜もしくはA1合金薄膜が侵され、断線不良発生
にいたる可能性も大きい。For this reason, etching with a hydrofluoric acid solution is one of the methods generally used in the past. However, in this method, when the surface after etching is exposed to the atmosphere, a surface oxide film is formed again, so that a remarkable effect cannot be obtained (for example, Kamoshida et al., 1982, Biological Society, 18a-D-9). In addition, the A1 thin film or the A1 alloy thin film may be attacked, resulting in the occurrence of disconnection failure.
またアルゴンイオンを用いたスパッタエッチング法も、
例えば2層の金属配線層間を接続する層間コンタクト形
成においては検討されている(日経マイクロデバイス、
1988年6月、p.58)。ところがこの方法では物理的なス
パッタ作用によって表面酸化膜の除去を行うため、基板
主面に対して80°程度以上の傾斜を持つ表面に対しては
ほとんど効果を持たない。従って、アルゴンスパッタエ
ッチングは信頼性改善の目的で高融点金属薄膜や高融点
金属合金薄膜を堆積する場合の表面処理方法としては適
さない。A1薄膜やA1合金薄膜の表面は、段差を持った基
板上にスパッタ法で堆積した場合、その段差被覆性の乏
しさのために基板表面よりもさらに急峻な段差を持ち、
オーバーハング形状をとることも頻繁に生じるのに対し
て、アルゴンスパッタエッチングはそのような部分に対
してまったく効果を持たないからである。Also, the sputter etching method using argon ions,
For example, it has been studied in forming an interlayer contact for connecting two metal wiring layers (Nikkei Microdevice,
June 1988, p.58). However, in this method, the surface oxide film is removed by a physical sputtering action, so that it has almost no effect on a surface having an inclination of about 80 ° or more with respect to the principal surface of the substrate. Therefore, argon sputter etching is not suitable as a surface treatment method when depositing a refractory metal thin film or refractory metal alloy thin film for the purpose of improving reliability. When the surface of the A1 thin film or the A1 alloy thin film is deposited on a substrate having a step by a sputtering method, the surface of the A1 thin film or the A1 alloy thin film has a steeper step than the substrate surface due to the poor step coverage.
This is because an overhang shape is frequently taken, whereas argon sputter etching has no effect on such a portion.
これに対して、高周波放電によって作製したハロゲン化
合物もしくは水素を含む活性種や、紫外光の照射によっ
て作製した水素の活性種によってA1もしくはその他の金
属の表面酸化膜除去が可能であることが報告されている
(例えば、(1)小田他、昭和54年電子通信学会総合全
国大会、2−28、(2)山本他、昭和57年電子通信学会
総合全国大会、2−233、(3)久宗、公開特許公報、
昭63−9953)。これらの方法は活性種の化学的作用を利
用しているため、段差上に堆積した金属膜の表面に対し
ても効果を持つと期待できる。しかし、これらの方法を
金属配線の信頼性を向上させる目的で利用することが提
案されたことはなかった。On the other hand, it has been reported that the surface oxide film of A1 or other metals can be removed by active species containing halogen compounds or hydrogen produced by high-frequency discharge, or active species of hydrogen produced by irradiation with ultraviolet light. (For example, (1) Oda et al., 1979 IEICE General Conference, 2-28, (2) Yamamoto et al., 1982 IEICE General Conference, 2-233, (3) Hisashimu, Published Patent Gazette,
63-9953). Since these methods utilize the chemical action of active species, they can be expected to have an effect on the surface of a metal film deposited on a step. However, it has never been proposed to use these methods for the purpose of improving the reliability of metal wiring.
また無水弗酸を利用した気相エッチングも有効な表面処
理方法として提案されている(例えば月刊Semiconducto
r World、1988年3月、p.121)。これは化学的作用のみ
を利用するものであり、段差上に堆積した金属膜の表面
に対しても効果を持つと期待できる。しかもこの方法で
処理した表面は、少なくともシリコン(以下Siと記す)
表面においては、処理後大気にさらした時の表面酸化膜
の再成長が抑制されることが報告されている。しかし、
この方法を金属表面を処理る方法として検討した例はな
かった。Vapor phase etching using anhydrous hydrofluoric acid has also been proposed as an effective surface treatment method (for example, monthly Semiconducto
r World, March 1988, p.121). This uses only the chemical action, and can be expected to have an effect on the surface of the metal film deposited on the step. Moreover, the surface treated by this method is at least silicon (hereinafter referred to as Si)
On the surface, it has been reported that the regrowth of the surface oxide film is suppressed when exposed to the atmosphere after the treatment. But,
There has been no case where this method was examined as a method for treating a metal surface.
本発明者は以上のような従来の半導体装置の製造方法の
諸欠点に鑑みて種々考案した結果、本発明を完成するに
至ったものである。The present inventor has completed various inventions as a result of various devisings in view of the above-mentioned various drawbacks of the conventional semiconductor device manufacturing method.
課題を解決するための手段 請求項1または2記載の半導体装置の製造方法では、段
差を有する基板上にスパッタ法で堆積されたA1薄膜もし
くはA1合金薄膜から成る第1の金属薄膜表面は水素、ハ
ロゲンもしくはそれらの化合物の内の少なくとも一種の
活性種を含む雰囲気中で処理され、その後、基板表面を
大気にさらすことなく、高融点金属薄膜もしくは高融点
金属合金薄膜がCVD法で堆積されるものである。A method of manufacturing a semiconductor device according to claim 1 or 2, wherein the surface of the first metal thin film made of an A1 thin film or an A1 alloy thin film deposited by sputtering on a substrate having steps is hydrogen, Treated in an atmosphere containing at least one active species of halogens or their compounds, and then depositing a refractory metal thin film or refractory metal alloy thin film by the CVD method without exposing the substrate surface to the atmosphere. Is.
請求項3または4記載の半導体装置の製造方法では、段
差を有する基板上にスパッタ法で堆積されたA1薄膜もし
くはA1合金薄膜から成る第1の金属薄膜表面は無水フッ
酸ガスを含む雰囲気中で処理され、その後、高融点金属
薄膜もしくは高融点金属合金薄膜がCVD法で堆積される
ものである。The method for manufacturing a semiconductor device according to claim 3 or 4, wherein the surface of the first metal thin film made of an A1 thin film or an A1 alloy thin film deposited by sputtering on a substrate having a step is in an atmosphere containing anhydrous hydrofluoric acid gas. A high melting point metal thin film or a high melting point metal alloy thin film is deposited by the CVD method.
請求項5記載の半導体装置の製造方法では、段差を有す
る基板上にスパッタ法でA1薄膜もしくはA1合金薄膜から
成る第1の金属薄膜が堆積された後、基板表面を大気に
さらすことなく、高融点金属薄膜もしくは高融点金属合
金薄膜がCVD法で堆積され、その後、第1の金属薄膜と
高融点金属薄膜もしくは高融点金属合金薄膜とが積層さ
れた金属薄膜を配線形状に加工されるものである。The method for manufacturing a semiconductor device according to claim 5, wherein after the first metal thin film made of the A1 thin film or the A1 alloy thin film is deposited on the substrate having the step by the sputtering method, the substrate surface is exposed to the atmosphere without being exposed to a high temperature. A melting point metal thin film or a high melting point metal alloy thin film is deposited by a CVD method, and then a metal thin film in which a first metal thin film and a high melting point metal thin film or a high melting point metal alloy thin film are laminated is processed into a wiring shape. is there.
作用 請求項1または2記載の半導体装置の製造方法では、A1
薄膜もしくはA1合金薄膜から成る第1の金属薄膜表面が
水素、ハロゲンもしくはそれらの化合物の内の少なくと
も一種の活性種を含む雰囲気中で処理されるため、段差
上に堆積された、急峻な傾斜を基板表面に有する部分に
おいても表面酸化膜が除去される。しかもその後、基板
表面を大気にさらすことなく、表面酸化膜の存在しない
状態を保ったままCVD法による高融点金属薄膜もしくは
高融点金属合金薄膜堆積が行われるため、段差上におい
ても均一性および再現性に優れた高融点金属薄膜もしく
は高融点金属合金薄膜が得られる。In the method of manufacturing a semiconductor device according to claim 1 or 2,
Since the surface of the first metal thin film composed of the thin film or the A1 alloy thin film is processed in an atmosphere containing at least one active species of hydrogen, halogen or their compounds, a steep slope deposited on the step The surface oxide film is also removed in the portion on the surface of the substrate. Moreover, after that, the high-melting-point metal thin film or high-melting-point metal alloy thin film is deposited by the CVD method without exposing the surface of the substrate to the air, while keeping the surface oxide film absent. A refractory metal thin film or refractory metal alloy thin film having excellent properties can be obtained.
請求項3または4記載の半導体装置の製造方法では、A1
薄膜もしくはA1合金薄膜から成る第1の金属薄膜表面が
無水弗酸ガスを含む雰囲気中で処理されるため、段差上
に堆積された、急峻な傾斜を基板表面に有する部分にお
いても表面酸化膜が除去され、しかもその後、基板表面
を大気にさらした時の表面酸化膜の再成長も抑制され
る。In the method of manufacturing a semiconductor device according to claim 3 or 4,
Since the surface of the first metal thin film composed of the thin film or the A1 alloy thin film is processed in the atmosphere containing the anhydrous hydrofluoric acid, the surface oxide film is formed even on the portion deposited on the step and having the steep slope on the substrate surface. It is also removed, and the re-growth of the surface oxide film when the surface of the substrate is subsequently exposed to the atmosphere is also suppressed.
このため表面酸化膜の存在しない表面上にCVD法による
高融点金属薄膜もしくは高融点金属合金薄膜堆積が行わ
れ、段差上においても均一性および再現性に優れた高融
点金属薄膜もしくは高融点金属合金薄膜が得られる。Therefore, the refractory metal thin film or refractory metal alloy thin film is deposited by the CVD method on the surface where the surface oxide film does not exist, and the refractory metal thin film or refractory metal alloy excellent in uniformity and reproducibility even on steps. A thin film is obtained.
請求項5記載の半導体装置の製造方法では、A1薄膜もし
くはA1合金薄膜から成る第1の金属薄膜堆積後、基板表
面を大気にさらすことなく、酸化膜の存在しない表面上
にCVD法による高融点金属薄膜もしくは高融点金属合金
薄膜堆積が行われる。このため、段差上においても均一
性および再現性に優れた高融点金属薄膜もしくは高融点
金属合金薄膜が得られる。The method of manufacturing a semiconductor device according to claim 5, wherein after depositing the first metal thin film composed of the A1 thin film or the A1 alloy thin film, the high melting point obtained by the CVD method on the surface without the oxide film without exposing the substrate surface to the atmosphere. A metal thin film or a high melting point metal alloy thin film is deposited. Therefore, a high melting point metal thin film or a high melting point metal alloy thin film having excellent uniformity and reproducibility even on a step can be obtained.
実施例 以下図面に基づいて本発明についてさらに詳しく説明す
る。EXAMPLES The present invention will be described in more detail with reference to the drawings.
実施例1 第1図には本発明の特許請求の範囲第(1)項の方法に
よって製造した半導体装置の第1の例の断面図を示す。Embodiment 1 FIG. 1 shows a cross-sectional view of a first example of a semiconductor device manufactured by the method according to the claim (1) of the present invention.
ここでは第1の金属薄膜としてA1合金薄膜5を、第2の
金属薄膜としてW薄膜を使用した例を示した。この様に
A1合金薄膜とW薄膜とを組み合わせることにより、信頼
性が高くかつ抵抗が低い金属配線を得ることができる。
なおSiウエハ1中には半導体装置として必要なさまざま
な構造が形成されているが、第1図では拡散層2のみを
示した。Here, an example is shown in which the A1 alloy thin film 5 is used as the first metal thin film and the W thin film is used as the second metal thin film. Like this
By combining the A1 alloy thin film and the W thin film, a metal wiring having high reliability and low resistance can be obtained.
Although various structures required for a semiconductor device are formed in the Si wafer 1, only the diffusion layer 2 is shown in FIG.
第2図には本発明の請求項1の方法によって半導体装置
を製造する工程の1例の断面図を示す。FIG. 2 shows a sectional view of an example of a process of manufacturing a semiconductor device by the method of claim 1 of the present invention.
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第2図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積する。このA1合金薄膜表面にはスパッタ装置から取り
出して大気にさらすことにより表面酸化膜6が形成され
ている(第2図(b))。また、スパッタ法で堆積した
金属薄膜は段差被覆性に乏しく、かつ第2図ではコンタ
クト孔4側壁を垂直に加工したため、コンタクト孔が微
細化され直径2μm程度以下になった場合には、第2図
(b)に示された様にコンタクト孔4側壁においてA1合
金薄膜5はオーバーハング形状をなす。First, the base insulating film 3 is deposited on the surface of the Si wafer 1, and the contact holes 4 are opened at required positions (FIG. 2 (a)). Next, an A1 alloy thin film 5 is deposited as a first metal thin film by a sputtering method. A surface oxide film 6 is formed on the surface of this A1 alloy thin film by taking it out from the sputtering apparatus and exposing it to the atmosphere (FIG. 2 (b)). Further, since the metal thin film deposited by the sputtering method has poor step coverage and the side wall of the contact hole 4 is vertically processed in FIG. 2, when the contact hole is miniaturized and the diameter is about 2 μm or less, As shown in FIG. 6B, the A1 alloy thin film 5 has an overhang shape on the side wall of the contact hole 4.
次に活性水素ガスを含む雰囲気中での処理を行い、 Al2O3+6H→2Al+3H2O↑ の反応によってA1合金薄膜の表面酸化膜6を除去する
(第2図(c))。この反応は等方的に進行するため、
コンタクト孔4側壁のオーバーハング形状をなした表面
においても除去される。Next, a treatment is performed in an atmosphere containing active hydrogen gas, and the surface oxide film 6 of the A1 alloy thin film is removed by the reaction of Al 2 O 3 + 6H → 2Al + 3H 2 O ↑ (FIG. 2 (c)). Since this reaction proceeds isotropically,
It is also removed on the surface of the side wall of the contact hole 4 having the overhang shape.
続いて上記の処理を行った半導体基板表面を大気にさら
すことなく、例えば六弗化タングステン(以下WF6と記
す)と水素を含む雰囲気中でCVDを行いA1合金薄膜5表
面にW薄膜9を堆積する(第2図(d))。この時A1合
金薄膜5表面に表面酸化膜6が存在しないためW薄膜9
は均一にかつ再現性よく堆積され、さらに電気特性も良
好になる。そして最後にA1合金薄膜5とW薄膜9との積
層金属薄膜を配線の形状に加工することによって第1図
の構造の半導体装置を得る。Subsequently, without exposing the surface of the semiconductor substrate that has been subjected to the above treatment to the atmosphere, CVD is performed in an atmosphere containing, for example, tungsten hexafluoride (hereinafter referred to as WF 6 ) and hydrogen to form a W thin film 9 on the surface of the A1 alloy thin film 5. Deposit (FIG. 2 (d)). At this time, since the surface oxide film 6 does not exist on the surface of the A1 alloy thin film 5, the W thin film 9
Are uniformly and reproducibly deposited and have good electrical characteristics. Finally, the laminated metal thin film of the A1 alloy thin film 5 and the W thin film 9 is processed into the shape of the wiring to obtain the semiconductor device having the structure of FIG.
なお第1図および第2図にはには第1の金属薄膜として
A1合金薄膜を使用した例のみを示したが、A1薄膜を使用
することも、A1薄膜もしくはA1合金薄膜と、高融点金属
薄膜もしくは高融点金属合金薄膜とを積層した金属薄膜
を使用することも可能である。また第1図および第2図
には第2の金属薄膜としてW薄膜を使用した例のみを示
したが、他の高融点金属例えばモリブデン、タンタル等
の薄膜を使用することも、タングステンシリサイド、モ
リブデンシリサイド、窒化チタン等の高融点金属合金薄
膜を使用することも可能である。さらに第2図にはW薄
膜堆積をWF6と水素とを含む雰囲気中で行った例のみを
示したが、WF6とシランとを含むガス中で行うことによ
り堆積速度および生産性を向上させることが可能であ
る。1 and 2 show the first metal thin film
Although only an example using the A1 alloy thin film is shown, it is also possible to use the A1 thin film, or to use the A1 thin film or the A1 alloy thin film and the metal thin film in which the high melting point metal thin film or the high melting point metal alloy thin film is laminated. It is possible. Further, FIGS. 1 and 2 show only an example in which a W thin film is used as the second metal thin film, but it is also possible to use a thin film of another refractory metal such as molybdenum, tantalum, etc. It is also possible to use a high melting point metal alloy thin film such as silicide or titanium nitride. Further, FIG. 2 shows only an example in which the W thin film is deposited in an atmosphere containing WF 6 and hydrogen, but the deposition rate and the productivity are improved by performing the deposition in a gas containing WF 6 and silane. It is possible.
第2図の工程の内A1合金薄膜5表面の処理とW薄膜9堆
積は例えば第3図に示された様な構成を持つ装置を用い
て実施される。第2図(b)の形状の半導体基板32はま
ず導入槽21を通して表面処理槽22の試料台31に装着され
る。この状態でガスシステム29から表面処理槽22に水素
(図中にはH2と記す)、アンモニア(図中にはNH3と記
す)等のガスが供給されるとともに水銀ランプ26を用い
て紫外光が照射されることによって作られた活性水素を
含むガス雰囲気で、半導体基板32の表面が処理される。
次に半導体基板32はバルブ25を通してW堆積槽23に移さ
れ試料台31に装着される。この状態でハロゲンランプ27
を点灯し、赤外光によって半導体基板32を300℃程度に
加熱し、WF6、水素、シラン(図中にはSiH4と記す)等
を含むガス雰囲気にさらしてW薄膜の堆積を行う。最後
に取り出し槽24を通して第2図(d)の形状に加工され
た半導体基板を取り出す。In the process shown in FIG. 2, the treatment of the surface of the A1 alloy thin film 5 and the deposition of the W thin film 9 are carried out by using, for example, an apparatus having a structure as shown in FIG. The semiconductor substrate 32 having the shape shown in FIG. 2B is first mounted on the sample table 31 of the surface treatment tank 22 through the introduction tank 21. In this state, gas such as hydrogen (denoted as H 2 in the figure), ammonia (denoted as NH 3 in the figure), etc. is supplied from the gas system 29 to the surface treatment tank 22, and ultraviolet rays are emitted using the mercury lamp 26. The surface of the semiconductor substrate 32 is processed in a gas atmosphere containing active hydrogen created by irradiation with light.
Next, the semiconductor substrate 32 is transferred to the W deposition tank 23 through the valve 25 and mounted on the sample table 31. Halogen lamp 27
Is turned on, the semiconductor substrate 32 is heated to about 300 ° C. by infrared light, and exposed to a gas atmosphere containing WF 6 , hydrogen, silane (indicated as SiH 4 in the figure), etc. to deposit a W thin film. Finally, the semiconductor substrate processed into the shape shown in FIG.
なお第3図には独立した表面処理槽とW堆積槽とを備え
た装置の例のみを示したが、表面処理およびW堆積を同
一の槽内で行うことも可能である。また第3図には表面
処理槽として水素を含むガスに紫外光を照射して活性種
を含むガス雰囲気を得るもののみを示したが、例えば弗
素ガス、塩素ガス等のハロゲンガスもしくはフロン等の
ハロゲン化合物ガスに紫外光を照射して得た活性ハロゲ
ンもしくは活性ハロゲン化合物を含むガス雰囲気を利用
することも可能である。また例えば第4図に示された様
な構成の槽を第3図の表面処理槽22の位置に取り付けた
装置を用いれば、水素ガスにプラズマを印加することに
よって得た活性水素を含むガス雰囲気中で処理を行うこ
とも可能である。Although FIG. 3 shows only an example of an apparatus provided with an independent surface treatment bath and W deposition bath, it is possible to perform the surface treatment and W deposition in the same bath. Further, although FIG. 3 shows only a surface treatment tank for obtaining a gas atmosphere containing active species by irradiating a gas containing hydrogen with ultraviolet light, for example, a halogen gas such as a fluorine gas or a chlorine gas, or a CFC or the like is used. It is also possible to use a gas atmosphere containing an active halogen or an active halogen compound obtained by irradiating a halogen compound gas with ultraviolet light. Further, for example, when a device having a structure as shown in FIG. 4 attached to the surface treatment tank 22 of FIG. 3 is used, a gas atmosphere containing active hydrogen obtained by applying plasma to hydrogen gas is obtained. It is also possible to carry out the processing inside.
第5図にはA1合金薄膜上にW薄膜の堆積を行った際に観
測された堆積遅れ時間を、表面処理を行わなかった場合
および弗酸溶液もしくは活性水素による表面処理を行っ
た場合について比較したグラフを示す。ただしW堆積は
WF6および水素ガスを用いたCVD法で行い、基板温度は28
0℃とした。Figure 5 compares the deposition delay time observed when W thin film was deposited on A1 alloy thin film, without surface treatment and with surface treatment with hydrofluoric acid solution or active hydrogen. The graph is shown. However, W deposition
The substrate temperature is 28 with CVD using WF 6 and hydrogen gas.
The temperature was 0 ° C.
第5図から表面処理を行わなかった場合には10分程度の
極めて長い堆積遅れ時間が存在することがわかる。これ
はA1合金薄膜表面に酸化膜が存在することに由来する。
この遅れ時間は試料内での不均一性が大きく、かつ履歴
によって変化する。しかも金属配線の信頼性を向上させ
る目的で使用するW薄膜の膜厚は100nm程度以下と薄い
ため、この現象はW薄膜厚の均一性や再現性を極度に悪
化させる。特にこの問題はWF6とシランとを含むガス雰
囲気を用いて高い速度で堆積を行う場合に顕著になる。It can be seen from FIG. 5 that there is an extremely long deposition delay time of about 10 minutes when the surface treatment is not performed. This is because an oxide film exists on the surface of the A1 alloy thin film.
This delay time has a large non-uniformity within the sample and changes depending on the history. Moreover, since the W thin film used for the purpose of improving the reliability of the metal wiring is as thin as about 100 nm or less, this phenomenon extremely deteriorates the uniformity and reproducibility of the W thin film. This problem is particularly noticeable when the deposition is performed at a high rate using a gas atmosphere containing WF 6 and silane.
第5図からはまた、弗酸溶液処理を行った場合には、表
面処理を行わなかった場合に比較すると短縮されるもの
の、まだ5分以上の堆積遅れ時間が存在する場合がある
ことがわかる。これは弗酸溶液で表面層を除去したのち
に大気にさらした際に再成長した表面酸化膜がA1合金薄
膜表面に存在することに由来する。このため弗酸溶液に
よる表面処理を行っても均一にかつ再現性よくW薄膜を
堆積することは困難である。It is also seen from FIG. 5 that when the hydrofluoric acid solution treatment is performed, the deposition delay time may still be 5 minutes or more, although it is shortened as compared with the case where the surface treatment is not performed. . This is because the surface oxide film regrown when exposed to the air after removing the surface layer with a hydrofluoric acid solution exists on the surface of the A1 alloy thin film. Therefore, it is difficult to deposit the W thin film uniformly and reproducibly even if the surface treatment with the hydrofluoric acid solution is performed.
これに対して活性水素による表面処理を行った場合には
堆積遅れ時間が2分以下と極めて短くなることが第5図
からわかる。この結果は活性水素による処理を行ったA1
合金薄膜表面にはほとんど酸化膜が存在しないことを示
している。このため、活性水素による処理を行うことに
よってW薄膜堆積を均一にかつ再現性よく行うことが可
能になる。On the other hand, it can be seen from FIG. 5 that when the surface treatment with active hydrogen is performed, the deposition delay time becomes extremely short, which is 2 minutes or less. This result shows that A1 treated with active hydrogen
It shows that there is almost no oxide film on the surface of the alloy thin film. Therefore, the W thin film can be deposited uniformly and with good reproducibility by performing the treatment with active hydrogen.
なお第5図では省略したがアルゴンイオンによるスパッ
タエッチングを表面処理として行った場合には基板主面
に対して平行に近い表面においては、活性水素処理を行
った場合とほぼ同等の短い堆積遅れ時間が観察された。
しかしこの方法は当然、基板主面に対して高い角度を有
する表面に対しては有効ではない。スパッタ収率が極度
に低下するためである。実際、80°程度以上の角度をな
す表面においては顕著な堆積遅れ時間短縮は観察されな
かった。Although omitted in FIG. 5, when the sputter etching with argon ions is performed as the surface treatment, the deposition delay time is almost the same as when the active hydrogen treatment is performed on the surface close to the main surface of the substrate. Was observed.
However, this method is naturally not effective for a surface having a high angle with respect to the main surface of the substrate. This is because the sputter yield is extremely reduced. In fact, no significant shortening of the deposition delay time was observed on the surface with an angle of about 80 ° or more.
以上の結果から活性水素を用いた表面処理が金属薄膜表
面の酸化膜を除去する方法として極めて有効であるこ
と、および本出願の請求項1または2記載の方法が高い
信頼性を持つ金属配線を備えた半導体装置を製造するた
めに極めて有効であることは明かである。From the above results, the surface treatment using active hydrogen is extremely effective as a method for removing the oxide film on the surface of the metal thin film, and the method according to claim 1 or 2 of the present application provides highly reliable metal wiring. It is obvious that it is extremely effective for manufacturing the semiconductor device provided with the device.
実施例2 第6図は本発明の請求項1の方法によって製造した半導
体装置の第2の例を示す断面図である。Embodiment 2 FIG. 6 is a sectional view showing a second example of a semiconductor device manufactured by the method of claim 1 of the present invention.
ここでは第2図に示された工程によってA1合金薄膜5と
W薄膜9−1とが積層された金属薄膜を配線形状に加工
したのちにもう一度W薄膜9−2を堆積することによっ
て、上面のみではなく側面もW薄膜で被覆された金属配
線を備えた半導体装置を製造した例を示す。Here, by processing the metal thin film in which the A1 alloy thin film 5 and the W thin film 9-1 are laminated into a wiring shape by the process shown in FIG. 2 and then depositing the W thin film 9-2 again, only the upper surface is formed. An example of manufacturing a semiconductor device having metal wiring whose side surface is covered with a W thin film is shown.
このように上面および側面を高融点金属薄膜もしくは高
融点金属合金薄膜で被覆することによって、第1図に示
された半導体装置に備えられた上面のみを被覆した金属
配線に比較して、さらに信頼性の高い金属配線を得るこ
とが可能である。By coating the upper surface and the side surfaces with the high melting point metal thin film or the high melting point metal alloy thin film as described above, the reliability is higher than that of the metal wiring having only the upper surface provided in the semiconductor device shown in FIG. It is possible to obtain highly reliable metal wiring.
実施例3 第7図は本発明の請求項1の方法によって製造した半導
体装置の第3の例を示す断面図である。Embodiment 3 FIG. 7 is a sectional view showing a third example of a semiconductor device manufactured by the method of claim 1 of the present invention.
ここではコンタクト孔4の上部に傾斜をつけ、さらにそ
の下部に埋め込みW膜10を堆積し、A1合金薄膜5堆積の
際の基板表面段差を減少させた例を示す。このため第1
図、第2図および第6図の場合とは異なって、A1合金薄
膜5表面にはオーバーハングは形成されない。しかしこ
の場合にも基板主面に対してほぼ垂直な部分が存在し、
例えばアルゴンスパッタエッチングを表面処理として用
いることによってはW薄膜9を均一にかつ再現性よくA1
合金薄膜5上に堆積することは困難である。それに対し
て活性水素もしくは活性ハロゲンによる表面処理を行っ
た場合には基板主面に対してほぼ垂直な部分の表面酸化
膜も除去し、W薄膜9の堆積を均一かつ再現性よく行う
ことができる。Here, an example is shown in which an upper portion of the contact hole 4 is inclined, and a buried W film 10 is further deposited below the contact hole 4 to reduce the step difference on the substrate surface when the A1 alloy thin film 5 is deposited. Therefore, the first
Unlike the case of FIGS. 2, 2 and 6, no overhang is formed on the surface of the A1 alloy thin film 5. However, in this case as well, there is a part that is almost perpendicular to the main surface of the substrate,
For example, by using argon sputter etching as the surface treatment, the W thin film 9 can be uniformly and reproducibly
It is difficult to deposit on the alloy thin film 5. On the other hand, when the surface treatment with active hydrogen or active halogen is performed, the surface oxide film in a portion substantially perpendicular to the main surface of the substrate is also removed, and the W thin film 9 can be deposited uniformly and with good reproducibility. .
実施例4 第8図は本発明の請求項1の方法によって製造した半導
体装置の第4の例を示す断面図である。Example 4 FIG. 8 is a sectional view showing a fourth example of a semiconductor device manufactured by the method of claim 1 of the present invention.
ここでは本発明の方法を第二層目の金属配線を作製する
工程において適用した例を示す。Here, an example is shown in which the method of the present invention is applied in the step of producing the second-layer metal wiring.
なお本発明の方法を3層以上の金属配線層を有する半導
体装置の製造に適用することも可能であることは言うま
でもない。Needless to say, the method of the present invention can be applied to the manufacture of a semiconductor device having three or more metal wiring layers.
実施例5 第9図には本発明の請求項2の方法によって半導体装置
を製造する工程の1例の断面図を示す。Fifth Embodiment FIG. 9 shows a sectional view of an example of a process of manufacturing a semiconductor device by the method of claim 2 of the present invention.
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第9図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積し、配線形状に加工してA1合金細線14を得る。A1合金
細線14表面には表面酸化膜6が形成されている(第9図
(b))。First, the base insulating film 3 is deposited on the surface of the Si wafer 1, and the contact holes 4 are opened at required positions (FIG. 9 (a)). Next, an A1 alloy thin film 5 is deposited as a first metal thin film by a sputtering method and processed into a wiring shape to obtain an A1 alloy thin wire 14. A surface oxide film 6 is formed on the surface of the A1 alloy thin wire 14 (FIG. 9 (b)).
次に活性水素ガスを含む雰囲気中での処理を行いA1合金
細線14の表面酸化膜6を除去する(第9図(c))。こ
の反応は等方的に進行するため、コンタクト孔4側壁の
オーバーハング形状をなした表面においても、また垂直
に形成されたA1合金細線側面においても表面酸化膜6は
除去される。Next, the surface oxide film 6 of the A1 alloy thin wire 14 is removed by performing a treatment in an atmosphere containing active hydrogen gas (FIG. 9 (c)). Since this reaction proceeds isotropically, the surface oxide film 6 is removed not only on the overhang-shaped surface of the side wall of the contact hole 4 but also on the side surface of the A1 alloy thin wire formed vertically.
続いて上記の処理を行った半導体基板表面を大気にさら
すことなく、例えばWF6と水素を含む雰囲気中でCVDを行
いA1合金細線14の上面および側面にW薄膜9を堆積する
(第9図(d))。この時A1合金細線14表面に酸化膜が
存在しないためW薄膜9は上面および側面上に均一にか
つ再現性よく堆積され、さらに電気特性も良好になる。Subsequently, without exposing the surface of the semiconductor substrate subjected to the above treatment to the atmosphere, CVD is performed in an atmosphere containing WF 6 and hydrogen to deposit a W thin film 9 on the upper surface and the side surface of the A1 alloy thin wire 14 (FIG. 9). (D)). At this time, since there is no oxide film on the surface of the A1 alloy thin wire 14, the W thin film 9 is uniformly and reproducibly deposited on the upper surface and the side surface, and the electric characteristics are improved.
この様に垂直な側面上にに高融点金属薄膜もしくは高融
点金属合金薄膜を堆積する場合には、従来の方法で側面
上の表面酸化膜を除去することは極めて困難であり、法
発明の方法が特に有効である。When depositing a refractory metal thin film or a refractory metal alloy thin film on a vertical side surface in this way, it is extremely difficult to remove the surface oxide film on the side surface by the conventional method. Is particularly effective.
実施例6 第10図には本発明の請求項3の方法によって半導体装置
を製造する工程の1例の断面図を示す。Embodiment 6 FIG. 10 shows a sectional view of an example of a process of manufacturing a semiconductor device by the method of claim 3 of the present invention.
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第10図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積する。このA1合金薄膜表面にはスパッタ装置から取り
出して大気にさらすことにより表面酸化膜6が形成され
ている(第10図(b))。またコンタクト孔4側壁にお
いてA1合金薄膜5はオーバーハング形状をなす。First, the base insulating film 3 is deposited on the surface of the Si wafer 1, and the contact holes 4 are opened at required positions (FIG. 10 (a)). Next, an A1 alloy thin film 5 is deposited as a first metal thin film by a sputtering method. A surface oxide film 6 is formed on the surface of this A1 alloy thin film by taking it out from the sputtering apparatus and exposing it to the atmosphere (FIG. 10 (b)). The A1 alloy thin film 5 has an overhang shape on the side wall of the contact hole 4.
次に無水弗酸ガスを含む雰囲気中での処理を行い、例え
ば Al2O3+6HF→ 2Al+3H2O↑+3F2↑ の反応によってA1合金薄膜5の表面酸化膜6を除去する
(第10図(c))。この反応は等方的に進行するため、
コンタクト孔4側壁のオーバーハング形状をなした表面
においても表面酸化膜6は除去される。Next, a treatment is performed in an atmosphere containing anhydrous hydrofluoric acid gas to remove the surface oxide film 6 of the A1 alloy thin film 5 by, for example, the reaction of Al 2 O 3 + 6HF → 2Al + 3H 2 O ↑ + 3F 2 ↑ (see FIG. 10 ( c)). Since this reaction proceeds isotropically,
The surface oxide film 6 is also removed from the overhanging surface of the sidewall of the contact hole 4.
続いて例えばWF6と水素を含む雰囲気中でCVDを行いA1合
金薄膜5表面にW薄膜9を堆積する(第10図(d))。
この時A1合金薄膜5表面に酸化膜が存在しないためW薄
膜9は均一にかつ再現性よく堆積され、さらに電気特性
も良好になる。そして最後にA1合金薄膜5とW薄膜9と
の積層金属薄膜を配線の形状に加工することによって第
1図に示されたものと同様な構造を持つ半導体装置を得
る。Then, for example, CVD is performed in an atmosphere containing WF 6 and hydrogen to deposit a W thin film 9 on the surface of the A1 alloy thin film 5 (FIG. 10 (d)).
At this time, since there is no oxide film on the surface of the A1 alloy thin film 5, the W thin film 9 is deposited uniformly and with good reproducibility, and the electrical characteristics are improved. Finally, the laminated metal thin film of the A1 alloy thin film 5 and the W thin film 9 is processed into a wiring shape to obtain a semiconductor device having a structure similar to that shown in FIG.
なお無水弗酸ガスによる処理を行ったA1合金薄膜表面に
は多量の弗素が存在しているために、処理後表面を大気
にさらしても再酸化はほとんど進行しない。このため処
理後半導体基板表面を大気にさらしてからW薄膜9堆積
を行っても、均一にかつ再現性よく堆積することが可能
である。また、処理後大気にさらすことなくW薄膜9の
堆積を行えば、さらに均一性および再現性を向上させる
ことが可能である。Since a large amount of fluorine is present on the surface of the A1 alloy thin film treated with the anhydrous hydrofluoric acid gas, reoxidation hardly progresses even if the surface is exposed to the atmosphere after the treatment. Therefore, even if the W thin film 9 is deposited after exposing the surface of the semiconductor substrate to the atmosphere after the treatment, it is possible to deposit the W thin film 9 uniformly and with good reproducibility. Further, if the W thin film 9 is deposited without being exposed to the atmosphere after the treatment, it is possible to further improve the uniformity and reproducibility.
第10図の工程の内A1合金薄膜5表面の処理工程は例えば
第11図に示された様な構成の装置を用いて実施される。
第10図(b)の形状の半導体基板32は試料台31に装着さ
れる。この状態でガスシステム29から無水弗酸(図中に
はHFと記す)および水蒸気(図中にはH2Oと記す)のガ
スが供給され、半導体基板31の表面処理が行われる。Of the steps shown in FIG. 10, the step of treating the surface of the A1 alloy thin film 5 is carried out by using, for example, an apparatus having a structure as shown in FIG.
The semiconductor substrate 32 having the shape shown in FIG. 10B is mounted on the sample table 31. In this state, gases of anhydrous hydrofluoric acid (denoted by HF in the figure) and water vapor (denoted by H 2 O in the figure) are supplied from the gas system 29, and the surface treatment of the semiconductor substrate 31 is performed.
実施例7 第12図には本発明の請求項4の方法によって半導体装置
を製造する工程の1例の断面図を示す。Embodiment 7 FIG. 12 shows a sectional view of an example of a process of manufacturing a semiconductor device by the method of claim 4 of the present invention.
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第12図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積し、配線形状に加工してA1合金細線14を得る。A1合金
細線14表面には表面酸化膜6が形成されている(第12図
(b))。First, the base insulating film 3 is deposited on the surface of the Si wafer 1, and the contact holes 4 are opened at required positions (FIG. 12 (a)). Next, an A1 alloy thin film 5 is deposited as a first metal thin film by a sputtering method and processed into a wiring shape to obtain an A1 alloy thin wire 14. A surface oxide film 6 is formed on the surface of the A1 alloy thin wire 14 (FIG. 12 (b)).
次に無水弗酸ガスを含む雰囲気中での処理を行い、A1合
金細線14の表面酸化膜6を除去する(第12図(c))。
この反応は等方的に進行するため、コンタクト孔4側壁
のオーバーハング形状をなした表面においても、また垂
直に形成されたA1合金細線14側面においても表面酸化膜
6は除去される。Then, the surface oxide film 6 of the A1 alloy thin wire 14 is removed by performing a treatment in an atmosphere containing anhydrous hydrofluoric acid gas (FIG. 12 (c)).
Since this reaction proceeds isotropically, the surface oxide film 6 is removed not only on the overhanging surface of the side wall of the contact hole 4 but also on the side surface of the A1 alloy thin wire 14 formed vertically.
続いて例えばWF6と水素を含む雰囲気中でCVDを行いA1合
金薄膜5表面にW薄膜9を堆積する(第12図(d))。
この時A1合金薄膜5表面に酸化膜が存在しないためW薄
膜9は均一にかつ再現性よく堆積され、さらに電気特性
も良好なる。Then, for example, CVD is performed in an atmosphere containing WF 6 and hydrogen to deposit a W thin film 9 on the surface of the A1 alloy thin film 5 (FIG. 12 (d)).
At this time, since there is no oxide film on the surface of the A1 alloy thin film 5, the W thin film 9 is deposited uniformly and with good reproducibility, and further the electric characteristics are improved.
この様に垂直な側面上にに高融点金属薄膜もしくは高融
点金属合金薄膜を堆積する場合には、従来の方法で側面
上の表面酸化膜を除去することは極めて困難であり、本
発明の方法が特に有効である。When the refractory metal thin film or refractory metal alloy thin film is deposited on the vertical side surface as described above, it is extremely difficult to remove the surface oxide film on the side surface by the conventional method. Is particularly effective.
実施例8 第13図には本発明の請求項5の方法によって半導体装置
を製造する工程の1例の断面図を示す。Embodiment 8 FIG. 13 is a sectional view showing an example of steps of manufacturing a semiconductor device by the method of claim 5 of the present invention.
まずSiウエハ1の表面に下地絶縁膜3を堆積し、必要な
位置にコンタクト孔4を開孔する(第13図(a))。次
に第1の金属薄膜としてA1合金薄膜5をスパッタ法で堆
積する。続いて例えばWF6と水素を含む雰囲気中でCVDを
行いA1合金薄膜5表面にW薄膜9を堆積する(第13図
(c))。この時A1合金薄膜5表面に酸化膜が存在しな
いためW薄膜9は均一にかつ再現性よく堆積され、さら
に電気特性も良好になる。そして最後にA1合金薄膜5と
W薄膜9との積層金属薄膜を配線の形状に加工すること
によって第13図(d)の半導体装置を得る。First, the base insulating film 3 is deposited on the surface of the Si wafer 1, and the contact holes 4 are opened at required positions (FIG. 13 (a)). Next, an A1 alloy thin film 5 is deposited as a first metal thin film by a sputtering method. Then, for example, CVD is performed in an atmosphere containing WF 6 and hydrogen to deposit a W thin film 9 on the surface of the A1 alloy thin film 5 (FIG. 13 (c)). At this time, since there is no oxide film on the surface of the A1 alloy thin film 5, the W thin film 9 is deposited uniformly and with good reproducibility, and the electrical characteristics are improved. Finally, the laminated metal thin film of the A1 alloy thin film 5 and the W thin film 9 is processed into a wiring shape to obtain the semiconductor device of FIG. 13 (d).
第3図の工程の内A1合金薄膜5の堆積とW薄膜9堆積
は、例えばスパッタ堆積槽とCVD堆積槽とが移送槽を通
じて結合された装置を使用することによって実施するこ
とが可能である。The deposition of the A1 alloy thin film 5 and the deposition of the W thin film 9 in the process of FIG. 3 can be performed by using, for example, an apparatus in which a sputter deposition tank and a CVD deposition tank are connected through a transfer tank.
発明の効果 本発明の半導体装置の製造方法は以上の様な構成による
ものであり、いずれの特許請求の範囲の方法を用いた場
合にも、スパッタ法を用いて堆積した第1の金属薄膜表
面上に、高融点金属もしくは高融点金属合金から成る第
2の金属薄膜を均一にかつ再現性よく堆積することが可
能であり、半導体装置の微細化が進行するにつれて深刻
になる金属配線の信頼性低下の問題を解決するために極
めて有効である。しかもその方法は容易なものであり、
生産性を大きく低下させることはない。EFFECTS OF THE INVENTION The method for manufacturing a semiconductor device of the present invention is configured as described above, and the surface of the first metal thin film deposited by the sputtering method is used regardless of which method is used. A second metal thin film made of a refractory metal or a refractory metal alloy can be uniformly and reproducibly deposited thereon, and reliability of metal wiring becomes serious as semiconductor devices are miniaturized. It is extremely effective in solving the problem of deterioration. Moreover, the method is easy,
It does not significantly reduce productivity.
従って本発明の半導体装置の製造方法は、産業上極めて
価値の高いものである。Therefore, the semiconductor device manufacturing method of the present invention is extremely valuable industrially.
第1図は請求項1記載の半導体装置の製造方法によって
製造した半導体装置の断面図、第2図は、同方法による
半導体装置製造工程の断面構成図、第3図は同工程で半
導体装置を製造するために使用される装置の構成概念
図、第4図は表面処理工程を実施するための装置の構成
概念図、第5図はA1合金薄膜上にW薄膜の堆積を行った
際に観測された堆積遅れ時間と表面処理方法との関係を
示す特性図、第6図は本発明の方法によって製造した半
導体装置の第2の例の断面図、第7図は本発明の方法に
よって製造した半導体装置の第3の例の断面図、第8図
は本発明の方法によって製造した半導体装置の第4の例
の断面図、第9図は請求項2記載の半導体装置の製造方
法による製造工程断面図、第10図は請求項3記載の半導
体装置の製造方法による製造工程断面図、第11図は無水
弗酸ガスによる表面処理を行うための装置の構成概念
図、第12図は請求項4の半導体装置の製造方法による製
造工程断面図、第13図は請求項5記載の半導体装置の製
造方法による製造工程断面図、第14図は従来の方法によ
って製造した半導体装置の第1の例の断面図、第15図は
従来の方法によって半導体装置を製造する工程断面図、
第16図は従来の方法によって製造した半導体装置の第2
の例の断面図である。 1…Siウエハ、2…拡散層、3…下地絶縁膜、4…コン
タクト孔、5…A1合金薄膜、9…W薄膜。1 is a sectional view of a semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1, FIG. 2 is a sectional configuration diagram of a semiconductor device manufacturing process by the method, and FIG. 3 is a sectional view of the semiconductor device in the same process. Schematic diagram of the equipment used for manufacturing, Fig. 4 is a schematic diagram of the equipment for carrying out the surface treatment process, and Fig. 5 is observed when the W thin film was deposited on the A1 alloy thin film. FIG. 6 is a characteristic view showing the relationship between the deposited delay time and the surface treatment method, FIG. 6 is a sectional view of a second example of a semiconductor device manufactured by the method of the present invention, and FIG. 7 is manufactured by the method of the present invention. A sectional view of a third example of a semiconductor device, FIG. 8 is a sectional view of a fourth example of a semiconductor device manufactured by the method of the present invention, and FIG. 9 is a manufacturing process by the method of manufacturing a semiconductor device according to claim 2. A sectional view and FIG. 10 show a method for manufacturing a semiconductor device according to claim 3. Manufacturing process sectional view, FIG. 11 is a conceptual diagram of the structure of an apparatus for performing a surface treatment with anhydrous hydrofluoric acid gas, FIG. 12 is a manufacturing process sectional view according to the method for manufacturing a semiconductor device of claim 4, and FIG. FIG. 14 is a sectional view of a semiconductor device manufactured by the conventional method, FIG. 14 is a sectional view of a semiconductor device manufactured by the conventional method, and FIG. 15 is a semiconductor device manufactured by the conventional method. Process cross section,
FIG. 16 shows the second semiconductor device manufactured by the conventional method.
It is sectional drawing of the example of. 1 ... Si wafer, 2 ... Diffusion layer, 3 ... Base insulating film, 4 ... Contact hole, 5 ... A1 alloy thin film, 9 ... W thin film.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 勉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭62−264644(JP,A) 特開 昭55−6844(JP,A) ─────────────────────────────────────────────────── --- Continuation of the front page (72) Inventor Tsutomu Fujita 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-62-264644 (JP, A) JP-A-55-6844 (JP, A)
Claims (5)
積する工程と、前記第1の金属薄膜表面を水素、ハロゲ
ンもしくはそれらの化合物の内の少なくとも一種の活性
種を含む雰囲気中で処理する工程と、前記第1の金属薄
膜上に第2の金属薄膜を堆積する工程を含み、かつ第1
の金属薄膜がスパッタ法を用いて堆積したアルミニウム
薄膜もしくはアルミニウム合金薄膜であるか、またはそ
れらを含む積層薄膜であり、第2の金属薄膜がchemical
vapor deposition法を用いて堆積した高融点金属薄膜
もしくは高融点金属合金薄膜であり、かつ前記処理工程
と第2の金属薄膜堆積工程との間に、基板表面を大気に
さらす工程を含まないことを特徴とする半導体装置の製
造方法。1. A step of depositing a first metal thin film on a substrate having a step, and the surface of the first metal thin film in an atmosphere containing at least one active species of hydrogen, halogen or a compound thereof. Including a step of treating and a step of depositing a second metal thin film on the first metal thin film, and
The metal thin film is an aluminum thin film or an aluminum alloy thin film deposited by a sputtering method, or a laminated thin film including them, and the second metal thin film is a chemical thin film.
It is a refractory metal thin film or a refractory metal alloy thin film deposited using the vapor deposition method, and does not include a step of exposing the substrate surface to the atmosphere between the processing step and the second metal thin film deposition step. A method for manufacturing a characteristic semiconductor device.
活性種を含む雰囲気中での処理工程を実施することを特
徴とする請求項1記載の半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein a processing step is performed in an atmosphere containing active species after processing the first metal thin film into a wiring shape.
積する工程と、前記第1の金属薄膜表面を無水弗酸ガス
を含む雰囲気中で処理する工程と、前記第1の金属薄膜
上に第2の金属薄膜を堆積する工程とを含み、かつ第1
の金属薄膜がスパッタ法を用いて堆積したアルミニウム
薄膜もしくはアルミニウム合金薄膜であるか、またはそ
れらを含む積層薄膜であり、第2の金属薄膜がCVD(che
mical vapor deposition)法を用いて堆積した高融点金
属薄膜もしくは高融点金属合金薄膜であることを特徴と
する半導体装置の製造方法。3. A step of depositing a first metal thin film on a substrate having a step, a step of treating the surface of the first metal thin film in an atmosphere containing anhydrous hydrofluoric acid gas, and the first metal thin film. Depositing a second metal thin film thereon, and the first
Is a thin aluminum film or aluminum alloy thin film deposited by a sputtering method, or is a laminated thin film including them, and the second thin metal film is a CVD (che
A method of manufacturing a semiconductor device, which is a refractory metal thin film or a refractory metal alloy thin film deposited by using a mical vapor deposition method.
無水フッ酸ガスによる処理工程を実施することを特徴と
する請求項3記載の半導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 3, wherein a processing step with anhydrous hydrofluoric acid gas is carried out after processing the first metal thin film into a wiring shape.
積する工程と、前記第1の金属薄膜上に第2の金属薄膜
を堆積する工程と、前記第1および第2の金属薄膜が積
層された金属薄膜を配線形状に加工する工程とを含み、
かつ第1の金属薄膜がスパッタ法を用いて堆積したアル
ミニウム薄膜もしくはアルミニウム合金薄膜であるか、
またはそれらを含む積層薄膜であり、第2の金属薄膜が
CVD((chemical vapor deposition)法を用いて堆積し
た高融点金属薄膜もしくは高融点金属合金薄膜であり、
かつ前記第1の金属薄膜堆積工程と第2の金属薄膜堆積
工程との間に、基板表面を大気にさらす工程を含まない
ことを特徴とする半導体装置の製造方法。5. A step of depositing a first metal thin film on a substrate having steps, a step of depositing a second metal thin film on the first metal thin film, and the first and second metal thin films. And a step of processing the laminated metal thin film into a wiring shape,
And whether the first metal thin film is an aluminum thin film or an aluminum alloy thin film deposited by a sputtering method,
Alternatively, the second metal thin film is a laminated thin film containing them.
A refractory metal thin film or refractory metal alloy thin film deposited by using a CVD ((chemical vapor deposition) method,
Further, a method of manufacturing a semiconductor device is characterized in that the step of exposing the substrate surface to the atmosphere is not included between the first metal thin film deposition step and the second metal thin film deposition step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19822088A JPH07114203B2 (en) | 1988-08-09 | 1988-08-09 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19822088A JPH07114203B2 (en) | 1988-08-09 | 1988-08-09 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246731A JPH0246731A (en) | 1990-02-16 |
| JPH07114203B2 true JPH07114203B2 (en) | 1995-12-06 |
Family
ID=16387500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19822088A Expired - Fee Related JPH07114203B2 (en) | 1988-08-09 | 1988-08-09 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114203B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521418A (en) * | 1990-07-17 | 1996-05-28 | Kabushiki Kaisha Toshiba | Semiconductor device and a method of manufacturing same |
| JP2553231B2 (en) * | 1990-07-17 | 1996-11-13 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| USRE36441E (en) * | 1991-07-16 | 1999-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device and a method of manufacturing same |
| JPH05129230A (en) * | 1991-10-31 | 1993-05-25 | Fujitsu Ltd | Method of forming tungsten film |
| KR970009612B1 (en) * | 1993-01-25 | 1997-06-14 | 마쯔시다 덴기 산교 가부시끼가이샤 | Manufacturing Method of Semiconductor Device |
| JP3152269B2 (en) * | 1993-04-16 | 2001-04-03 | ワイケイケイ株式会社 | Lanyard |
| KR100587054B1 (en) * | 2002-07-19 | 2006-06-07 | 주식회사 하이닉스반도체 | Via filling method of semiconductor device |
| JP2009224485A (en) * | 2008-03-14 | 2009-10-01 | Toyota Central R&D Labs Inc | Diode and method of manufacturing the same |
-
1988
- 1988-08-09 JP JP19822088A patent/JPH07114203B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0246731A (en) | 1990-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498768A (en) | Process for forming multilayer wiring | |
| US6143377A (en) | Process of forming a refractory metal thin film | |
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| US6319728B1 (en) | Method for treating a deposited film for resistivity reduction | |
| US4751101A (en) | Low stress tungsten films by silicon reduction of WF6 | |
| JP3129232B2 (en) | Method for manufacturing semiconductor device | |
| US6174823B1 (en) | Methods of forming a barrier layer | |
| JPH08279511A (en) | Metal nitride film processing method for reducing silicon migration | |
| US6787462B2 (en) | Method of manufacturing semiconductor device having buried metal wiring | |
| KR100259692B1 (en) | Manufacturing method of semiconductor device with buried contact structure | |
| WO1998028783A1 (en) | Method of nucleation used in semiconductor devices | |
| JPH09186102A (en) | Method for manufacturing semiconductor device | |
| JPH07114203B2 (en) | Method for manufacturing semiconductor device | |
| CN1125484C (en) | Method for forming protective layer on semiconductor chip | |
| JP2003243497A (en) | Wiring structure and method of forming the same | |
| JP2000058650A (en) | Semiconductor device, and method and device for manufacturing the device | |
| US6355553B1 (en) | Method of forming a metal plug in a contact hole | |
| JPH05129231A (en) | Electrode wiring | |
| JPH04100221A (en) | Manufacture of semiconductor device | |
| JPH08186173A (en) | Manufacture of semiconductor device | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JPH07142411A (en) | Method for forming metal thin film in semiconductor device | |
| JP3488498B2 (en) | Method of forming metal thin film in semiconductor device | |
| JPH07201779A (en) | Electrode wiring and method of forming the same | |
| JPH06120355A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |