JPH0695685B2

JPH0695685B2 - 双方向通信方法

Info

Publication number: JPH0695685B2
Application number: JP2170641A
Authority: JP
Inventors: 登山口
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-06-28
Filing date: 1990-06-28
Publication date: 1994-11-24
Anticipated expiration: 2009-11-24
Also published as: US5278848A; JPH0458638A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、親局から送られた出力情報を入出力装置に書
き込む出力動作と入出力装置から得られた入力情報を親
局に伝送する入力動作との双方を行なう双方向通信方法
に関するもの、特にリモートコントロールによるロボッ
ト，製造ライン，家庭用機器，表示装置等の制御，簡易
的なLAN（Local Area Network）の代用、互いに離れた
位置に多数の温湿度センサを配置してきめ細かな温湿度
コントロールを行なう場合等、互いに離れた位置にある
多数の入出力装置を制御するための通信等に適した双方
向通信方法に関するものである。

（従来の技術）例えば数ｍ以上離れた遠距離にある装置間の通信方法と
して、LAN（Local Area Network）と呼ばれる方法が広
く用いられている。

第11図は、LANの形式に従う直列ディジタル信号のフレ
ームの一例を表わした図である。

ある局（以下、「親局」と呼ぶ）と、この親局から送信
された信号を受けとる局（以下、「支局」と呼ぶ）との
間でディジタル信号の送受信を行なう場合、ブロックと
呼ばれる一連の直列ディジタル信号のひと組が親局で生
成され、この生成されたフレームが支局に向けて送信さ
れる。

このフレームは、通常この図に示すように、まずフレー
ムブロックの先端であることを表わすフレーム同期信号
が先端にある、その後にこのフレームの長さやこのフレ
ームの種別等を表わす制御情報、受信先を表わすアドレ
ス情報、および受信先に伝達すべき出力情報からなる情
報部が続き、その後この情報部に記録された情報が通信
の途中でノイズ等により変更させられていないかどうか
を確認するための、例えばパリティビットからなるコー
ドやチェックサムを用いて生成されたコード等からなる
誤り検出コードが続き、通常はその後にフレームの最終
端であることを表わす終了コードが続く。尚、終了コー
ドは省略されることもあり、制御情報とアドレス情報と
はその順序が逆であることも多い。

このように構成されたフレームが親局で生成され支局に
向けて送信される。一方アドレス情報に記録されたアド
レスに対応する支局ではこのフレームを受信して例えば
制御情報に従って出力情報を記憶する等の処理が行なわ
れる。また支局から親局に情報を送る場合も同様な手順
が採用され、支局で上記と同様なフレームが生成されて
親局に向けて送信される。

（発明が解決しようとする課題）上記のような通信プロトコル（手順）を採用すると、一
方から他方へと大量の情報を送る場合、これを効率的に
行なうことができる。

しかし、例えば支局側でランプを一個点灯するための命
令を親局から送信する場合や、支局側に接続された押釦
スイッチ一個のオン／オフ情報を親局側で読み取る場合
等、比較的少量の情報の通信する場合には上記通信プロ
トコルを採用すると、非常に非効率的なものとなってし
まうという問題点がある。

第12図は、上記通信プロトコル（第11図参照）を採用し
て通信される親局Ｍと支局S₁,S₂を略示した図である。
支局S₁には４個の入出力装置IO₁₁〜IO₁₄、支局S₂には３
個の入出力装置IO₂₁〜IO₂₃が接続されている。

ここで入出力装置IO₁₁が押釦スイッチであり、この押釦
スイッチのオン／オフの状態を親局Ｍで知る必要がある
場合について説明する。

この場合、親局Ｍでは第11図に示すようなフレームの制
御情報，出力情報等に押釦スイッチIO₁₁の状態を支局S₁
で読み込んで親局Ｍに送信するよう命令を書き込んで、
このフレームを支局S₁向けて送信し、支局S₁ではこのフ
レームの内容を読み取って押釦スイッチIO₁₁のオン／オ
フの状態を親局に送る必要がある旨解釈し、押釦スイッ
チIO₁₁の状態を読み取り、この押釦スイッチIO₁₁の状態
を記録したフレームを新たに生成して、このフレームを
親局Ｍに向けて送信する。親局Ｍでは支局S₁から送信さ
れたこのフレームを受信してこのフレームの内容を読み
取ることにより押釦スイッチIO₁₁のオン／オフの状態を
知るという手段が採られる。この場合、親局Ｍと支局S₁
との双方にマイクロコンピュータ等を備え、上記フレー
ムの生成や受信したフレームの解釈等を行なう必要があ
り、装置全体が複雑となりまた親局以外に各支局それぞ
れに制御通信用のソフトウエアを設計する必要があるた
め設計期間が長くなり非常に高価なものとなってしまう
という問題がある。また上記のように多数の手順を踏む
必要があるため、上記のように比較的少量の情報をやり
とりする場合に非効率的であって高速化に適さないとい
う問題がある。

本発明は、上記問題点に鑑み、例えば数ｍ以上離れた遠
隔地にある一つもしくは複数の入出力装置を伝送線路を
介して結合した信号ネットワークを利用して制御する際
に、前述した親局と支局がマイクロコンピュータとソフ
トウエアを用いずLSI化も容易な簡単なハードウエアだ
けで構成でき、かつ従来の通信プロトコルをほとんど不
要化する、簡便，高速，安価な双方向通信方法を提供す
ることを目的とするものである。

（課題を解決するための手段）本発明の双方向通信方法は、ディジタル情報の書き込み及び／又は読み出しを行ない
アクセス制御用のアクセス端子を一つ以上保有する入出
力装置が一つ以上接続された一つもしくは複数の支局
と、前記入出力装置に書き込む出力情報を記録した直列
ディジタル信号を最初に送信するとともに前記入出力装
置から読み出された入力情報が記録された直列ディジタ
ル信号を最終的に受信する親局と、前記親局から送信さ
れた信号が全ての前記支局を一巡して前記親局に受信さ
れるように前記親局および前記支局がループ状に接続さ
れた、直列ディジタル信号を伝送する伝送線路とからな
る信号伝送ネットワークにおける、前記親局より送信さ
れた前記出力情報を所望とする前記入出力装置に書き込
む出力動作と所望する前記入出力装置から読み出された
入力情報を親局に伝送する入力動作とからなる双方向通
信方法において、前記出力動作及び／又は前記入力動作におけるアクセス
対象選定用のアドレスを前記入出力装置それぞれに対
し、前記親局から送信され各前記支局を経由して該親局に戻
る直列ディジタル信号が前記出力動作と前記入力動作と
で互いに同一形式のフレームに構成され、該フレーム
が、前記入出力装置に付されたアドレスを表わすアドレ
ス情報と前記支局及び前記入出力装置を制御する制御情
報とが記録されるアドレス情報ブロックと、該アドレス
情報ブロックの信号の誤りを検出するための第一のコー
ドが記録されるアドレス情報誤り検出ブロックと、前記
出力情報もしくは前記入力情報が記録される入出力情報
ブロックと、該入出力情報フロックの信号の誤りを検出
するための第二のコードが記録される入出力情報誤り検
出ブロックとを、前記アドレス情報ブロック、前記アド
レス情報誤り検出ブロック、前記入出力情報ブロック、
前記入出力情報誤り検出ブロックの順に含み、前記入力動作時において、前記親局では、前記入出力情
報ブロックにダミー情報を記録して入力動作用の前記フ
レームを送信し、該フレーム中の前記アドレス情報ブロ
ックに記録されたアドレスが有する前記入出力装置が接
続された前記支局では、該支局に入力された前記入出力
情報ブロックを、該入出力情報ブロック中の前記ダミー
情報を該アドレスを有する入出力装置から読み出された
入力情報に置き換えながら次段に接続された前記支局も
しくは前記親局に向けて送信することを特徴とするもの
である。

この際前記アドレス情報に基づき所定の入出力装置をア
クセスする手段として、前記各支局が、前記親局から送
信された直列ディジタル信号中の前記アドレス情報を直
並列変換により再成し並列出力するアドレス再成器と、
前記アドレス再成器の出力の一部又は全部を入力とし論
理ゲートによる適当な符号変換を施すことで該支局に接
続される前記入出力装置それぞれをアクセスするための
チップセレクト信号を並列出力するアドレスデコーダと
を備えることがハードウエアの構成上好ましい。

また前記入力動作中に前記入出力情報ブロックの置き換
え作業を前記支局が実施するに際し、該支局に接続され
る前記入出力装置の少なくとも一つがアクセスされる際
に必ず所定の論理出力を発生するよう構成されたアクセ
ス検知器を前記支局がそれぞれ備えることにより、前記
置き換え作業の実行を容易にすることができる。

ここで、前記親局から送信された入力動作用フレームの
前記入出力情報誤り検出ブロックの少なくとも一部に記
録される前記第二のコードの極性を、該入力動作用フレ
ーム中の前記アドレス情報ブロックに記録されたアドレ
スを備えた所望とする前記入出力装置が接続された前記
支局で反転させることが好ましい。

また、複数の前記入出力装置が、互いに異なる固有のア
ドレスを有するとともに互いに共通の第二のアドレスを
有することも好ましい態様である。

さらに、前記アドレス情報ブロックは、前記親局から互
いに連続して送信される互いに同一に構成された２つの
フレームを一組として入力動作および出力動作を行なう
二重チェック命令コードを記録する領域を備えているこ
とが好ましい。

また、上記本発明においては、入力動作用フレームと出
力動作用フレームのほかこれらのフレームと同一形式に
構成された非動作用のフレームを有していてもよい。

このような非動作用のフレームを有する場合、前記親局
から送信されるフレームの前記アドレス情報誤り検出ブ
ロック及び／又は前記入出力情報誤り検出ブロックの少
なくとも一部に記録される前記第一のコード及び／前記
第二のコードの作成法が、前記入力動作用フレーム、前
記出力動作用フレーム、および前記非動作用フレームに
ついて互いに同一であり、かつ前記少なくとも一部に記
録される前記第一のコード及び／又は前記第二のコード
の極性が、前記入力動作用フレームと前記出力動作用フ
レームとでは互いに共通であるとともに、これら入力動
作用フレームおよび出力動作用フレームと、前記非動作
用フレームとでは互いに反転していることが好ましい。

また前記親局から前記非動作用のフレームが送信された
場合、あらかじめ定められた前記入力装置から読み込ま
れた入力情報を該非動作用フレームに記録することが好
ましい。

（作用）本発明の双方向通信方法は、親局と支局とを伝送線路で
ループ状に接続し、出力動作の場合と入力動作の場合と
で同一形式に構成された、アドレス情報ブロック，アド
レス情報誤り検出ブロック，入出力情報ブロック，入出
力情報誤り検出ブロックをこの順で含むフレームを親局
から送信し支局を一巡して親局に戻すように構成したも
のである。

このため、出力動作の場合、各支局ではアドレス情報ブ
ロックに記録されたアドレス情報と制御情報とが入力さ
れ、アドレス情報誤り検出ブロックに記録された第一の
コードによりこれらのアドレス情報と制御情報が正しい
ことが確認された時点で正しい出力動作であることを知
ることができ、上記アドレス情報検出ブロックに続く入
出力情報ブロックに記録された出力信号および入出力情
報誤り検出ブロックに記録された第二のコードが入力さ
れた時点で出力情報を当該アドレスを備えた入出力装置
に書き込むことができ、この支局に入力されたブロック
はこの支局内で同期をとるため等の固有のわずかな遅れ
のみで下流側に接続された支局もしくは親局に送信する
ことができる。また、入力動作の場合は、アドレス情報
ブロックに記録されたアドレス情報と制御情報とが入力
された時点、即ちアドレス情報誤り検出ブロックに記録
された第一のコードの確認が済まないように入出力装置
からの読み込みを行なって入力情報を得ておくことがで
き、第一のコードが正しいことが確認されたら、次に続
く入出力情報ブロックに記録されたダミー情報を上記入
力情報に置き換えながら次段に向けて送信することがで
き、したがって入力動作の場合もこの支局における同期
をとるための遅れ等のわずかな遅れのみで次段に向けて
送信することができる。

このように本発明によれば入力動作の場合も出力動作の
場合と全く同様な簡単な手順で高速に通信を行なうこと
ができ、また、各支局ではマイクロコンピュータ等を備
えてフレーム内容を分析する等の複雑な手順が不要であ
って後述する実施例に示すようにマイクロコンピュータ
を含まない簡単な回路構成のハードウエアで入力動作お
よび出力動作の双方に対処することができる。

アドレスの割付けは、従来の支局の番号をアドレスの一
部又は全部とし入出力装置の番号をアドレスの一部又は
出力情報を含ませる方法がとられていたが、本発明では
各入出力装置に直接付加する方法を採用している。支局
番号が省略されたため、送信信号の短縮化と、複数の入
出力装置に共通アドレスを付与して同時アクセスを行な
うことが可能となる。

本発明で採用するアドレス割付け方法により入出力装置
を選択アクセスするには、前述したアドレス再成器とア
ドレスデコーダとを各支局ごとに設置するのがよい。ア
ドレス再成器は通常シフトレジスタとラッチ回路との組
合わせで、アドレスデコーダは論理ゲートの組合わせで
簡単に構成できるため、各入出力装置の選択アクセスを
行なうためのチップセレクト信号を汎用性のある簡単な
ハードウエアで作成することができる。

さらに前述したアドレス検知器は通常前述のチップセレ
クト信号の論理和等の形で容易に実現することができ、
この出力と制御情報とアドレス情報誤り検出ブロックの
検査結果とを論理回路で判定することにより、入力動作
中の入出力情報ブロックのダミー情報と入力情報との置
き換え作業を容易に制御することができる。

また、親局から送信された入力動作用フレームの入出力
情報誤り検出ブロックの少なくとも一部に記録される第
二のコードの極性を、このフレームに基づいて入力動作
を行なうべき支局で反転させるようにすると、この極性
の反転によりダミー情報と入力情報とが互いに同一のビ
ットパターンの場合であってもこの支局で確かに入力情
報が記録されたことが親局で確認することができ、より
信頼性の高いシステムとなる。

また、各入出力装置が互いに異なる固有のアドレスを有
するとともに複数の入出力装置に共通の第二のアドレス
を有するように構成すると、この第二のアドレスを指定
したブロックを一つ送信するだけでこの複数の入出力装
置を同時にアクセスすることができ、より融通性の高い
システムが構築される。

また、信頼性，安全性の一層の向上のため、同一のブロ
ックを連続して二度送り、この二度送られたブロックの
情報が正しくかつ互いに同一であることが確認された場
合にのみ、あるアクセスを行なうという二重チェックを
行なう場合がある。通常は二重チェックを行なうか行な
わないかいずれか一方に動作が固定されたハードウエア
が組まれるが、本発明によれば、後述する実施例を示す
ように、簡単なシーケンスで二重チェック機能を実現す
ることができ、制御情報の一部に二重チェックを行なう
か否かの制御コードを付すことで１つのブロックでアク
セスするか二重チェックを行なうかを一回の動作ごとに
選択できるようになる。

また、本発明においては、入力動作用フレームと出力動
作用フレームのほか非動作用のフレームを有するように
構成することもできる。このように構成すると入力動作
も出力動作も行なう必要がないときはアイドリングとし
て非動作用フレームを親局から送信しつづけることがで
き、これによりフレームを送信しない無信号区間を避け
ることができ、信号の同期をとることがより簡単とな
る。

この非動作用フレームを用いる場合、例えば単に制御情
報の一部に非動作用フレームである旨を記録しておく
と、伝送途中のノイズにより、この非動作用フレームが
入力動作用フレームもしくは出力動作用フレームに書き
換わってしまう危険性があるが、この非動作用フレーム
に記録される少なくとも一部の第一のコード及び／又は
第二のコードの極性を入力動作用フレームおよび出力動
作用のフレームのそれとは逆にしておくことにより、こ
のような危険が防止され、非動作用フレームにノイズが
混入した場合の障害がほとんど皆無となる。

また、この非動作用フレームを単にアイドリング用とし
てのみ使用するのではなく、例えば非常停止釦の押下状
況等の定期的な監視を必要とし、通常は割込み情報とし
て取り込みたいような特別の入力情報を非動作用フレー
ムに記録するようにすると、常時これらの入力情報を入
力動作で取り込む手間を省略することができる。

（実施例）以下、図面を参照して、本発明の実施例について説明す
る。

第１図は、本発明に係る信号伝送ネットワークの一例の
全体概略構成を表わした図である。ホストコンピュータ
が接続された親局Ｍから伝送経路Ｒを経由して直列ディ
ジタル信号が送信される。この直列ディジタル信号は伝
送経路Ｒによりループ状に接続された各支局S₁,S₂,…,S
i,…,Sk,…,Snを経由してそのままもしくは途中で書き
換えられて、最後に親局Ｍに戻るように構成されてい
る。各支局S₁,S₂,…,Si,…,Sk,…,Snには、入出力装置I
O_IJ（Ｉ＝1,2,…,i,…,k,…,n;J＝1,2,…，（Ｉにより
異なる正の整数））が接続されている。親局Ｍはホスト
コンピュータとのインターフェイス機能と直列信号の送
受信機能を装備し、主として電子回路から構成されるハ
ードウエアである。一方支局Sj（ｊ＝1,2,…,i,…k,…,
n）は入出力装置とのインターフェイス機能と直列信号
の送受信機能を装備し、主として電子回路から構成され
るハードウエアである。また伝送線路にはより対線，同
軸ケーブル，光ファイバー等がよく使用される。

例えば数種の清涼飲料をそれぞれ所定量専用のびんに詰
め、ラベルを貼り分類して箱詰め作業を行ない作業報告
を記録する広域の製造ラインを遠隔制御する場合を例に
とると、親局Ｍは中央制御室に、支局S₁をラインの入口
に、S₂を次の工程に、Snをラインの最後部にといった具
合に配置し、入出力装置の方は、各工程の作業状況をデ
ィジタル入力表示するディスプレイをＩ₁₁,I₂₁,…,
Ii₁,…,Ik₁,…,In₁に、マイクロスイッチにより
びんの入力本数を数えるカウンタをＩ₁₂,Ii₂に、デ
ィジタル入力によりスピード制御可能なラインモータを
Ｉ₂₂,Ik₂に、各種光電センサーによるびんの選別と
結果のディジタル出力を行なう選別装置をＩ₁₃に、び
んへの充填量をディジタル入力で制御する各種電磁弁を
Ｉi₃,…,Iijに、ラベル貼り機をＩk₃に、各種箱
詰め装置をＩn₂,…,Inm_-1に、作業報告の記録装置
をＩnmにというように配置するとよい。各支局S₁,S₂,
…,Si,…,Sk,…,Snに接続された各入出力装置IO_IJには
各固有のアドレスA_IJが付されており、また複数の入出
力装置IO_IJに跨って互いに同一の第二のアドレスB₁,B₂,
B₃が付されている入出力装置IO_IJもある。

第２図は、第１図に示す信号伝送ネットワークで用いら
れるワークの構造を表わした図である。ここで用いられ
るフレームは、基本的には第２図（ａ）に示すようにア
ドレス情報ブロック，アドレス情報誤り検出ブロック，
入出力情報ブロック，入出力情報誤り検出ブロックがこ
の順に並んで構成されている。また第２図（ｂ）は第２
図（ａ）のフレームの前端に同期ブロックが付加され、
後端に付加ブロックが付加されてこれら同期ブロックお
よび付加ブロックが付加されたフレーム構造を表わして
いる。ここで同期ブロックとは、このフレームの送受信
の同期をとるためのコードが記録されたブロックであ
る。またアドレス情報ブロックADは第１図に示す多数の
入出力装置IO_IJのうちアクセスされる入出力装置のアド
レス情報と、各支局を制御する情報例えば入力動作と出
力動作とを識別する情報等からなる制御情報が記録され
るブロックである。尚、第２図（ｂ）にはアドレス情報
の次に制御情報が記録されているが、この順序は逆であ
ってもそれに応じたハードウエアを構成すればよく、こ
れらアドレス情報と制御情報の順序はどちらが先であっ
てもよい。

第３図は、制御情報のビット配列の一例を表わした図で
ある。

本実施例における制御情報は第３図（ａ）に示すように
W,R,DC1,DC2からなる４ビットの情報から構成されてい
る。このうちの２ビットＷとＲは、第３図（ｂ）に示す
ようにこのフレームが通常の入力動作と出力動作のいず
れも行なわない非動作用フレーム（後述するようにこの
フレームを非常停止入力等の特別の入力情報の収集に用
いることができる）であるか、出力動作用フレームであ
るか、入力動作用フレームであるかの識別子として用い
られる。また他の２ビットDC1,DC2は、このフレームが
１つのフレームで１回の完結した入力動作もしくは出力
動作を行なう通常動作用フレームであるか、もしくは互
いに同一な２つのフレームがひと組となって１回の完結
した入力動作あるいは出力動作を行なう二重チェック用
のフレームであるかを識別する識別子として用いられ
る。

また、第２図のアドレス情報誤り検出ブロックCAは、ア
ドレス情報ブロックに記録されたアドレス情報および制
御情報が通信の途中でノイズ等により書き換わってしま
った場合にその旨を発見するための第一のコードが記録
されるブロックである。

第4A図，第4B図は、この第一のコードの作成法の各例を
示した図である。

ここでは、アドレス情報ブロックAD（第２図参照）は、
第4A図に示すように32ビットd₁〜d₃₂から構成されてい
るものとする。このとき、この第4A図に示すように、前
から４ビットずつ８つのグループd₁〜d₄,d₅〜d₈,…,d₂₉
〜d₃₂に分け、各グループについて、 C₁＝d₁d₂d₃d₄ C₂＝d₅d₆d₇d₈ ……………… C₈＝d₂₉d₃₀d₃₁d₃₂ ただしは排他論理和を表わすの演算を行なうことにより偶数パリティC₁,C₂,…,C₈を
求め、この偶数パリティもしくはこの極性を反転した奇
数パリティを上記第一のコードとして用いることができる。

また、第4B図に示すように32ビットd₁〜d₃₂から構成さ
れるアドレス情報ブロックADを８ビットずつ４つのグル
ープd₁〜d₈,d₉〜d₁₆,d₁₇〜d₂₄,d₂₅〜d₃₂に分け各グルー
プを８ビットで表わされる数値D₁,D₂,D₃,D₄と見なし
て、これら４つの数値の算術和Ｃ＝D₁＋D₂＋D₃＋D₄ 但し、けた上がりは無視するを求め、この算術和Ｃ（８ビット）を上記第一のコード
として用いる、いわゆるチェックサムを採用してもよ
い。尚上記第一のコードの作成法としては上記二例に限
られるものではなく、例えば上記以外にCRCコード（巡
回符号）等を採用してもよい。

第２図に示す入出力情報ブロックIDは、アドレス情報ブ
ロックADに記録されたアドレスを備えた入出力装置に書
き込むべき出力情報、もしくは該アドレスを備えた入出
力装置から読み出された入力情報が記録されるブロック
である。

また入出力誤り検出ブロックCDは入出力情報ブロックに
記録された信号が伝送中にノイズ等により変化してしま
った場合にこれを発見するための第二のコードが記録さ
れるブロックであり、該第二のコードは上記第一コード
と同様にして生成される。ただし第一のコードと第二の
コードはその作成法や極性が互いに同一である必要はな
い。

また付加ブロックは上記各ブロックに記録される情報の
補完や付加的な情報を記録する必要がある場合に設えら
れるものであり、この付加ブロックODはフレームの最終
にある必要はなく、例えばアドレス情報誤り検出ブロッ
クCAと入出力情報ブロックIDとの間等他の位置にあって
もよく、単に複数個存在したり、アドレス情報や入出力
情報を分断する形で複数個存在してもよい。一例として
アドレス情報誤り検出コードブロックにチェックサムを
採用した場合の補完の意味で、アドレス情報を８ビット
ごとのグループに分割し、各グループごとの偶数パリテ
ィを付加ブロックに採用し、これをアドレス情報の各グ
ループの最終ビットの直後に１ビットずつ付加するよう
な場合があげられる。いずれの場合も、本発明において
は重要な意味は持たないため、詳細な説明は省略する。

第２図（ｃ）は、第２図（ｂ）の構成を有するフレーム
が多数並んでいる状態を示している。この多数並んだフ
レームには入力動作用フレーム，出力動作用フレーム，
非動作用フレームが混在している。本実施例ではこのよ
うな多数のフレームが親局Ｍから順次連続的に送信され
る。

第５図は、多数のフレームの並び方の他の例を示した図
である。

第２図には各フレームに同期ブロックが設けられていた
が、この同期ブロックは必ずしも各フレームに設けなけ
ればならないものではなく、この同期ブロックのみを取
り出して同期フレームとし、同期ブロック以外の部分を
通常フレームとして例えば通常フレームを100個送信す
る毎に同期フレームを１個送信するようにしてもよい。
ここでは多数のフレームを間断なく送信するようにして
いるため、時々同期フレームを挿入するだけで十分に同
期をとることが可能となる。尚、同期のとり方について
は種々の方式が知られており（例えば「ディジタル通信
入門」オーム社野口正一監修参照）、一般的な技術で
あるため、以後この同期ブロックについても付加ブロッ
クとともに詳細な説明は省略する。

第６図は、支局Siのハードウエアの構成を示したブロッ
ク図である。ここでは代表として支局Siの場合を説明す
る。

支局Siは、全ての支局で同一かつ共通のハードウエアで
ある支局本部と、各支局ごとに内部の論理構成や出力数
の異なるアドレスデコーダとを含む形で構成される。こ
こでは前述したアクセス検知器はアドレスデコーダ内部
に存在し_０がその出力端子である。

支局Siに接続される入出力装置は説明の都合上全て同一
形式のものとし、いずれもチップセレクト信号の入力端
子CST,ライトパルス入力端子WRT,リードパルス入力端子
RDTの３つのアクセス端子と、複数のデータ端子DTを備
えたものとする。

またCST,WRT,RDTに接続される信号はいずれも‘H'レベ
ルにてアクセスを行なう正論理信号とする。

Si₁〜Sijの各入力装置は、CST及びWRTへの入力信号が共
に、‘H'レベルの時支局本体が出力する出力情報Ｄをデ
ータ端子DTより取り込み、CST及びRDTへの入力信号が共
に‘H'レベルの時内部より読み出した入力情報をデータ
端子DTより支局本部に向けて出力し、その他の場合はア
クセス動作が行なわない。

一般的な入出力装置では、RDTのない出力専用機や、WRT
のない入力専用機や、CSTのないもの、RAMのようにCST,
WRT,RDTの他にアドレスＡの入力端子を供えるもの、WR
T,CST,RDTの一部又は全部が負論理型のもの等がある
が、いずれも第６図の基本構成は変えずに接続変更や若
干の論理ゲートの追加等で本発明にて使用可能となる。

また単独ではデータの読み書きが不可能なスイッチやLE
Dも、入力ゲートや、３ステートコントロール入力端子
を持つ出力ゲート付きＤラッチ等と組合わせることで、
本発明の入出力装置として使用できるようになる。また
CRTディスプレイのビデオ入力端子とビデオプロセッサ
ーを接続したもの、各種磁気記録装置を専用コントロー
ルICと結んだもの、プリンターやマイクロコンピュータ
をハンドシェイク用ICと結んだもの、といったように各
種専用ICとの組合せで大半の汎用入出力装置を本発明で
使用できる姿に変換することができる。

また、第７図，第８図は第６図に示す支局Siのそれぞれ
出力動作時および入力動作時のタイムチャートを表わし
た図である。

ここでまず第６図の回路構成について説明する。

第７図（ａ）に示す構成を備えたフレームが第１図に示
す親局Ｍから発信され、途中の支局S₁,S₂,…を経た後支
局Siの受信信号として支局Siの受信部11に直列信号とし
て入力される。支局Siに入力されたフレーム（第７図
（ｂ））は、途中の支局S₁,S₂,…を経由したことによる
遅れ、支局Si内の回路動作による遅れ等により親局Ｍか
ら発信された信号と比べ多少の時間遅れが生じている。

ここでこの受信信号のうち、アドレス情報ブロックADに
記録されたアドレス情報は受信部を経由してアドレス再
成器12に入力され、アドレス再生器12でシリアル−パラ
レル変換されてアドレスデコーダ21に入力される。ま
た、第７図（ｂ）に示す受信信号のうちアドレス情報ブ
ロックADに記録された制御情報は、受信部11を経由して
パルス発生部13に入力される。パルス発生部13は、入力
された制御情報に基づいてライトパルスWRもしくはリー
ドパルスRDを出力するとともにこのフレームが入力動作
用フレームである場合にそのことを表わすリード検知信
号を送信データ切替部15に送る。送信データ切替部15に
ついては後述する。ここで受信部11では入力されたフレ
ームのアドレス情報誤り検出ブロックCAおよび入出力情
報誤り検出ブロックCDWに記録された情報に基づいてノ
イズ等によりこのフレームに記録された情報が書き換っ
でいないかどうかが判定され、この判定結果もパルス発
生部13に入力される。但し入力動作の場合は、入出力情
報の正誤の判定はせずともよく、本実施例ではアドレス
情報ブロックCAに記録された情報の正誤のみが判定され
る。パルス発生部13では、このフレームに記録された情
報が誤りのある旨の通知を受けた場合は、出力動作用フ
レームの場合は所定のタイミングとなってもライトパル
スWRを発せず入力動作用フレームの場合は、送信データ
切替部15に上記リード検知信号を送らないように制御さ
れる。

また、第７図に示す入出力情報ブロックIDWに記録され
た入出力情報は出力動作用フレームの場合受信部11を経
由してデータ処理部14に入力され各入出力装置に向けて
出力される。また入力動作の場合は、パルス発生部13か
らリードパルスが発せられたタイミングで各入出力装置
のいずれかから読み出された入力情報（データ端子DTに
現われている）がデータ処理部14に取り込まれ、適当な
時期にパラレル−シリアル変換される。

送信データ切替部は、受信部11に入力されたフレームが
この支局Siに接続された入出力装置のいずれかのアドレ
スを指していることをあらわす信号SWと、入力動作であ
ることをあらわすリード検知信号とに基づいて、送信部
16において入力されたフレーム中の入出力情報ブロック
に記録された情報をデータ処理部に取り込まれる入力情
報に置き換えるか否かを制御するものである。

アドレスデコーダ21は、アドレス発生部12から入力され
たアドレス（ビットパターン）に応じてその出力端子
O₁,O₂,…,Ojのいずれかから‘H'レベルの信号を発生さ
せる。ただしこのアドレスが支局Siに接続された入出力
装置IOi₁,…,IOinのいずれのアドレスでもない場合は、
アドレスデコーダ21のどの端子O₁,O₂,…,Ojも‘L'レベ
ルの信号に留まる。この各端子O₁,O₂,…,Ojは入出力装
置IOi₁,IOi₂,…,IOinのチップセレクト端子CSTに接続さ
れている。

また、アドレスデコーダ21の出力端子O₀は、アクセス検
知器の出力であり、 SW＝CSi₁＋CSi₂＋……＋CSij （ただし＋は論理和を表わす）の演算により求められる出力を表わす端子、即ち他の出
力端子O₁,O₂,…,OjのいずれかがＨレベルとなったとき
Ｈレベル、これらの出力端子O₁,O₂,…,Ojのいずれもが
Ｌレベルに留まるときＬレベルとなる端子である。この
信号SWは前述したように送信データ切替部15に入力され
る。

次に第７図を参照して出力動作時の回路動作について説
明する。

受信信号のうちアドレス情報ブロックADに記録された末
尾の情報が入力されたタイミングt₁で、アドレス再成器
により再成ラッチされ、アドレス情報が並列出力されて
アドレスデコーダ21に入力され、アドレスがこの支局Si
に接続された入出力装置のいずれかを指しているとき
は、アドレスデコーダ21の出力端子O₁,O₂,…,Ojのうち
のいずれかの出力端子がＨレベルとなる（第７図
（ｃ））。ここでは、この支局Siに接続された出力装置
IOi₁のアドレスが選ばれているものとする。このときに
はアドレスデコーダ21の出力端子O₁がＨレベルとなりし
たがってＩi₁のチップセレクト端子CSTがイネーブル
状態となる。次に入出力情報ブロックIDWに記録された
出力情報の末尾が入力されたタイミングt₂でこの出力情
報がラッチされた後データ処理部14から出力される。そ
の後、アドレス情報誤り検出ブロックCAおよび入出力情
報誤り検出ブロックCDWの内容のチェックが済んでこの
フレームに記録された内容が全て但しいことが確認され
たタイミングt₃でライトパルスWRが発せられ（第７図
（ｅ））、Ｉi₁のチップセレクト端子CSTがイネーブ
ル状態となっているため、このライトパルスWRが発せら
れたタイミングt₃でデータ端子DTの内容がこの入出力装
置Ｉi₁に書き込まれる。この場合支局Siに入力された
フレームは、この支局Si内の回路動作にするわずかな遅
れ時間τだけ遅れて、次の支局Si₊₁に向けて送信され
る。このようにして各支局S₁,S₂,…,Snを順次経由した
信号は最終的に親局Ｍに戻る（第７図（ｇ））。親局Ｍ
ではこの戻ってきた信号を調べることにより、自身が発
信した信号と同一であるかもしくは途中でノイズにより
書き換わってしまっているかがチェックされる。

尚、第１図に示す入出力装置IO_IJには各固有のアドレス
のほか、入出力装置IO₁₁,IO₂₁,…,IOn₁に共通アドレスB
₁、入出力装置IO₁₂,IOi₂に共通アドレスB₂、入出力装置
IO₂₂,IOk₂に共通アドレスB₃が割り当てられている。ア
ドレス情報として例えばB₁を指定すると、出力装置I
O₁₁,IO₂₁,…,IOn₁の全てに一度に同一の出力情報を与え
ることができ、一つのフレームで多数の出力を一度に行
なうことができることとなる。仮にＩ₁₁〜Ｉn₁が同
一形式のディスプレイであれば、全てのディスプレイに
同一の映像データを一回の出力動作で表示することがで
きる。

次に第８図を参照して入力動作について説明する。

先ず出力動作の場合と同様に、受信信号のうちアドレス
情報ブロックに記録された情報が入力されたタイミング
t₁で、アドレス情報がアドレスデコーダ21に入力され、
アドレスがこの支局Siに接続された入出力装置のいずれ
かを指しているときは、アドレスデコーダ21の出力端子
O₁,O₂,…,Ojのうちのいずれかの出力端子がＨレベルと
なる（第８図（ｃ））。ここではこの支局Siに接続され
た入出力装置IOi₂のアドレスを指しているものとする。
その後アドレス情報誤り検出コードCAの内容の確認を待
たずにリードパルスRDが送出される（第８図（ｄ））。
これは、入出力装置IOi₂から出力された入力情報を支局
Siの中に取り込んだものとしても、その入力情報を次の
支局に向けて送信しない限り支障はないためである。こ
のリードパルスRDが送出されたタイミングで入出力装置
Ｉi₂のデータ端子DTに現われた入力情報IDRがデータ
処理部14に取り込まれ（第８図（ｅ））適当なタイミン
グでパラレル−シリアル変換される（第８図（ｆ））。
ここで入力動作時の場合は、前述したようにアドレス情
報誤り検出ブロックCAに記録されたコードを調べること
によりアドレス情報ブロックADに記録された情報が正し
いことを確認すればよく、したがってアドレス情報誤り
検出ブロックCAの内容をチェックした後その内容が正し
い場合は、送信データ切替部15から受信信号のうち入出
力情報ブロックに記録されたダミー情報をデータ処理部
14に取り込まれている入力情報に置き換えることを指示
する切替パルス（第８図（ｇ））が送出される。このパ
ルスが送出されると支局Siの受信信号のうち入出力情報
ブロックIDに記録されたダミー情報が入力情報に置き換
えられながら、また入出力情報誤り検出ブロックが入力
情報に対応したコードに書き換えられながら送信部16か
ら次の支局Si₊₁に向けて送信される（第８図（ｈ））。
したがってこの入力動作の場合も出力動作と同一のわず
かな遅れ時間τのみで入力動作を完了することが可能と
なる。この入力動作を出力動作と同様な速度で行なうこ
とができることが本発明の最大の特徴である。

この入力動作において、ダミー情報を入力情報に置け換
えた場合に、このダミー情報と入力情報とが偶然一致す
ることが考えられ、この場合、何らかのエラーによりダ
ミー情報のまま親局に戻ってきたのか正規に入力情報に
書き換えられて親局に戻ってきたのか不明となることが
考えられる。そこで本実施例では、親局から発信する際
は、入出力情報誤り検出ブロックには偶数パリティコー
ドが記録され、支局Siでダミー情報を入力情報に書き換
えた際には奇数パリティが採用される。このようにコー
ドの作成法が同一で極性の異なるコードに書き換えるこ
とにより、ダミー情報と入力情報とが偶然に一致してい
ても親局ではこれを判別することが可能となる。

尚、第８図（ｉ）は、このフレームのアドレス情報が支
局Siに接続された入出力装置を指していない場合もしく
は誤り検出ブロックCAは不正が発見された場合であり、
入出力情報ブロックIDおよび入出力情報誤り検出ブロッ
クCDに記録された情報は支局Siで書き換えられずに、支
局Siで書き換えられた場合（第８図（ｈ））と同一のわ
ずかな遅れ時間τだけ遅れて次の支局Si₊₁に向けてその
まま送信される。このようにして、ノイズ等による情報
の乱れが生じない限り、いじれかの支局S₁,S₂,…,Snで
書き換えられた内容のフレームが親局Ｍに戻り、親局で
はこのフレームの内容を調べることにより所定の入力装
置から入力された情報を知ることができることとなる。

尚、本実施例では上記の出力動作用フレーム，入力動作
用フレームのほか、非動作用フレームがそなえられてい
る。各支局では受信したフレームが非動作用であるか否
かは、第３図に示した制御情報により判別する。ただ
し、この制御情報がノイズ等により途中が書きかわって
しまうことも考えられるため、アドレス情報誤り検出ブ
ロックに記録されるコードの作成法、及び／又は入出力
情報送り検出ブロックに記録されるコードの作成法は出
力動作用フレーム，入力動作用フレーム，非動作用フレ
ームの全てについて共通にしておき、非動作用フレーム
のみその極性を反転させておくことにより、非動作用フ
レームの制御情報が書き換わってしまってもこのフレー
ムが非動作用であることが判明し、ノイズ等による誤作
動が確実に防止される。

また、非動作用フレームは元来はアイドリングのためで
あって出力動作も入力動作も行なわないフレームである
が、この非動作用フレームを受信した際に、例えば非常
停止釦が押されていないかどうか等の情報をこの非動作
用フレームに記録するようにすると、ホストコンピュー
タはこれらの情報を常時入力動作により読む必要がなく
なり、割込み信号に変換して活用することもできるよう
になり、ソフトウエアの設計の効率を大幅に向上させる
ことができる。

第９図は二重チェックモード時の出力動作のタイミング
チャートを表わした図である。

親局Ｍからは互いに全く同一に構成された２つのフレー
ムが連続して送信され（第９図（ａ））、所定時間遅れ
て支局Siに達する（第９図（ｂ））。この２つのフレー
ムは、その制御情報に第３図（ｃ）に示すように二重チ
ェックモードが指定されている。支局Siにアドレス情報
ブロックAD1の信号が入力されるとアドレス発生部12か
らアドレス信号が出力され、アドレスデコーダ21の出力
端子O₁,O₂,…,Ojのうちのいずれかの出力端子がＨレベ
ルとなり（第９図（ｃ））、支局Siに入出力情報ブロッ
クID1の情報が入力されるとデータ処理部14から各入出
力装置のデータ端子DTに出力情報が送出される（第９図
（ｄ））。

ここで第９図（ｅ）は支局Si内における情報のチェック
のタイミングで表わしており、アドレス情報誤り検出ブ
ロックCA1に記録されたコードが入力された時点でその
内容がチェックされ、入力情報誤り検出ブロックCD1に
記録されたコードが入力された時点でその内容がチェッ
クされ、アドレス情報ブロックAD2に記録され情報が入
力された時点でその情報とアドレス情報ブロックAD1に
記録された情報とが互いに同一であることがチェックさ
れ、アドレス情報誤り検出ブロックCA2に記録されたコ
ードが入力された時点でその内容がチェックされ、入出
力情報ブロックID2に記録された出力情報が入力された
時点で、その出力情報が入出力情報ブロックID1に記録
された出力情報と同一であることがチェックされ、さら
に入出力情報誤り検出ブロックCD2に記録されたコード
が入力された時点でその内容がチェックされる。このよ
うにして順次入力された２つのフレームが正しいことを
確認した場合にライトパルスWR（第９図（ｆ））が発せ
られ、このライトパルスWRのタイミングで所定の出力装
置に出力情報（第９図（ｄ））が書き込まれる。この場
合も第７図，第８図を用いて説明した出力動作，入力動
作の場合と同一の遅れ時間τをもって次の支局Si₊₁に向
けて送信され（第９図（ｇ））、最終的に親局Ｍに受信
される（第９図（ｈ））。

第10図は、二重チェックモード時の入力動作のタイミン
グチャートを表わした図である。

二重チェックモードの出力動作（第９図）の場合と同様
に、親局Ｍからは互いに全く同一に構成された２つのフ
レームが送信され（第10図（ａ））、所定時間遅れて支
局Siに到達する（第10図（ｂ））。ここで第８図（ａ）
〜（ｇ）を用いて説明した場合と同様にして入力動作が
２回行なわれるが、１回目の入力動作の際、アドレス情
報誤り検出ブロックCA1に記録されたコードをチェック
することによりアドレス情報ブロックAD1に記録された
内容が正しい場合にダミー情報の入力情報への置き換え
が行なわれ、２回目の入力動作の際は、アドレス情報ブ
ロックAD2に記録された情報がアドレス情報ブロックAD1
に記録された情報とが一致し、かつアドレス情報誤り検
出ブロックCA2に記録されたコードをチェックして正し
いことが判明した場合にのみ２つのフレームのダミー情
報が入力情報に置き換えられる。したがってこの２つの
フレームを最終的に受信した親局Ｍにおいて、この２つ
のフレームに記録された内容が一致しているか否かが確
認され、これにより二重チェックモードの入力動作が正
しく行なわれたか否かが判明する。この二重チェックモ
ードの入力動作の場合も、第７図〜第９図を用いて説明
した場合と同一の遅れ時間τで次の支局Si₊₁に向けて送
信される。

上記実施例に示すように、本発明によれば入力動作の場
合も出力動作の場合と同様なわずかな遅れ時間のみでそ
の動作が完結し、これまで用いられている通信プロトコ
ルと比べ格段に高速な双方向通信が実現される。また各
支局S₁,S₂,…,Snは、マイクロコンピュータを備えるこ
とを否定する訳ではないが、マイクロコンピュータを用
いずに、比較的簡単なハードウエアのみで構成すること
ができるため、システム全体を安価にすることができる
こととなる。

（発明の効果）以上詳細に説明したように、本発明の双方向通信方法
は、親局と各支局とをループ状に結んでおき、アドレス
情報ブロック，アドレス情報誤り検出ブロック，入出力
情報ブロック，および入出力情報誤り検出ブロックをこ
の順で含む、出力動作と入力動作とで同一形式のフレー
ムを用い、入力動作の場合はアドレス情報に対応する支
局において受信信号中のダミー情報を入力情報に置き換
えながら次の支局もしくは親局に向け送信するようにし
たため、出力動作と入力動作とがほぼ同一のわずかな遅
れ時間で実現され、従来の通信プロトコルと比べ特に入
力動作の場合に高速な通信が実現される。また、上記の
ような構成を備えることにより各支局はその回路構成が
簡単化され、簡単なハードウエアだけで実現することが
でき、支局側での制御通信用のマイクロプロセッサとソ
フトウエアを不要にすることができる。従来方法では支
局が増えるごとにマイクロコンピュータとそのソフトウ
エアを増設せねばならず、これが設計期間と設計費用を
著しく増大させ、かつ複雑な通信プロトコルが制御の高
速化を阻んでいたが、本発明では親局と支局を設計する
際にソフトウエアの存在が不要となるため、設計期間の
大幅短縮と設計費用の低減、制御の高速化を実現するこ
とができる。また親局と支局とをLSI化することも容易
で、これにより一層の安価，高速小型簡便性を備えた遠
隔制御の手段を提供することができる。

【図面の簡単な説明】

第１図は、本発明に係る信号伝送ネットワークの一例の
全体概略構成を表わした図、第２図は、第１図に示す信号伝送ネットワークで用いら
れるフレームの構造を表わした図、第３図は、制御情報のビット配列の一例を表わした図、第4A図，第4B図は、この第一のコードの作成法の各例を
示した図、第５図は、多数のフレームの並び方の他の例を示した
図、第６図は、支局Siのハードウエアの構成を示したブロッ
ク図、第７図，第８図は、第６図に示す支局Siのそれぞれ出力
動作時および入力動作時のタイムチャートを表わした
図、第９図は、二重チェックモード時の出力動作のタイミン
グチャートを表わした図、第10図は、二重チェックモード時の入力動作のタイミン
グチャートを表わした図、第11図は、LANの形式に従う直列ディジタル信号のフレ
ームの一例を表わした図、第12図は、上記通信プロトコル（第11図参照）を採用し
て通信される親局Ｍと支局S₁,S₂を略示した図である。Ｍ……親局 S₁,S₂,…,Si,…,Sn……支局Ｒ……伝送経路、IO_IJ……入出力装置 A_IJ……アドレス B₁,B₂,B₃……共通アドレス 11……受信部、12……アドレス再成器 13……パルス発生部、14……データ処理部 15……送信データ切替部、16……送信部 21……アドレスデコーダ

Claims

【特許請求の範囲】

【請求項１】ディジタル情報の書き込み及び／又は読み
出しを行ないアクセス制御用のアクセス端子を一つ以上
保有する入出力装置がそれぞれ一つ以上接続された一つ
もしくは複数の支局と、前記入出力装置に書き込む出力
情報を記録した直列ディジタル信号を最初に送信すると
ともに前記入出力装置から読み出された入力情報が記録
された直列ディジタル信号を最終的に受信する親局と、
前記親局から送信された信号が全ての前記支局を一巡し
て前記親局に受信されるように前記親局および前記支局
がループ状に接続された、直列ディジタル信号を伝送す
る伝送線路とからなる信号伝送ネットワークにおける、
前記親局より送信された前記出力情報を所望とする前記
入出力装置に書き込む出力動作と所望とする前記入出力
装置から読み出された入力情報を親局に伝送する入力動
作とからなる双方向通信方法において、前記出力動作及び／又は前記入力動作におけるアクセス
対象選定用のアドレスを前記入出力装置それぞれに付
し、前記親局から送信され各前記支局を経由して該親局に戻
る直列ディジタル信号が前記出力動作と前記入力動作と
で互いに同一形式のフレームに構成され、該フレーム
が、前記入出力装置に付されたアドレスを表わすアドレ
ス情報と前記支局及び前記入出力装置を制御する制御情
報とが記録されるアドレス情報ブロックと、該アドレス
情報ブロックの信号の誤りを検出するための第一のコー
ドが記録されるアドレス情報誤り検出ブロックと、前記
出力情報もしくは前記入力情報が記録される入出力情報
ブロックと、該入出力情報ブロックの信号の誤りを検出
するための第二のコードが記録される入出力情報誤り検
出ブロックとを、前記アドレス情報ブロック、前記アド
レス情報誤り検出ブロック、前記入出力情報ブロック、
前記入出力情報誤り検出ブロックの順に含み、前記入力動作時において、前記親局では、前記入出力情
報ブロックにダミー情報を記録して入力動作用の前記フ
レームを送信し、該フレーム中の前記アドレス情報ブロ
ックに記録されたアドレスが付された前記入出力装置が
接続された前記支局では、該支局に入力された前記入出
力情報ブロックを、該入出力情報ブロック中の前記ダミ
ー情報を該アドレスが付された入出力装置から読み出さ
れた入力情報に置き換えながら次段に接続された前記支
局もしくは前記親局に向けて送信することを特徴とする
双方向通信方法。
【請求項２】各前記支局が、前記親局から送信される直
列信号に記録された前記アドレス情報を直並列変換によ
り再成し並列出力するアドレス再成器と、前記アドレス
再成器の出力の一部又は全部を入力とし論理ゲートによ
る適当な符号変換を施すことで該支局に接続される前記
入出力装置それぞれに対し選択アクセスを行なうための
チップセレクト信号を生成し並列出力するアドレスデコ
ーダとを備えることを特徴とする請求項１記載の双方向
通信方法。
【請求項３】各前記支局が、前記アドレス再成器と前記
アドレスデコーダとを備えるとともに、該支局に接続さ
れる前記入出力装置の少なくとも一つがアクセスされる
際に必ず所定の論理出力を発生するよう論理構成された
アクセス検知器を備えることを特徴とする請求項２記載
の双方向通信方法。
【請求項４】前記親局から送信された入力動作用フレー
ムの前記入出力情報誤り検出ブロックの少なくとも一部
に記録される前記第二のコードの極性を、該入力動作用
フレーム中の前記アドレス情報ブロックに記録されたア
ドレスを有する前記入出力装置が接続された前記支局で
反転させることを特徴とする請求項１記載の双方向通信
方法。
【請求項５】複数の前記入出力装置が、互いに異なる固
有のアドレスを有するとともに互いに共通の第二のアド
レスを有することを特徴とする請求項１記載の双方向通
信方法。
【請求項６】前記アドレス情報ブロックが、前記親局か
ら互いに連続して送信される互いに同一に構成された２
つのフレームを一組として入力動作および出力動作を行
なう二重チェック命令コードを記録する領域を備えてい
ることを特徴とする請求項１記載の双方向通信方法。
【請求項７】入力動作用フレームと出力動作用フレーム
のほかこれらのフレームと同一形式に構成された非動作
用のフレームを有することを特徴とする請求項１記載の
双方向通信方法。
【請求項８】前記親局から送信されるフレームの前記ア
ドレス情報誤り検出ブロック及び／又は前記入出力情報
誤り検出ブロックの少なくとも一部に記録される前記第
一のコード及び／又は前記第二のコードの作成法が、前
記入力動作用フレーム、前記出力動作用フレーム、およ
び前記非動作用フレームについて互いに同一であり、か
つ前記少なくとも一部に記録される前記第一のコード及
び又は前記第二のコードの極性が、前記入力動作用フレ
ームと前記出力動作用フレームとでは互いに共通である
とともに、これら入力動作用フレームおよび出力動作用
フレームと、前記非動作用フレームとでは互いに反転し
ていることを特徴とする請求項７記載の双方向通信方
法。
【請求項９】前記親局か前記非動作用のフレームが送信
された場合、あらかじめ定められた前記入出力装置から
読み出された入力情報を該非動作用フレームに記録する
ことを特徴とする請求項７記載の双方向通信方法。