JPH0680485B2 - 電圧変動対策設備の運転制御方式 - Google Patents
電圧変動対策設備の運転制御方式Info
- Publication number
- JPH0680485B2 JPH0680485B2 JP63335562A JP33556288A JPH0680485B2 JP H0680485 B2 JPH0680485 B2 JP H0680485B2 JP 63335562 A JP63335562 A JP 63335562A JP 33556288 A JP33556288 A JP 33556288A JP H0680485 B2 JPH0680485 B2 JP H0680485B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- equipment
- system voltage
- reactive power
- svc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は変電所等において、系統電圧変動を抑制する目
的で、分路リアクトル設備（以下ShRと略す）と進相コ
ンデンサ設備（以下SCと略す）、およびサイリスタとリ
アクトルを接続した無効電力補償装置（以下SVCと略
す）とを併設した電圧変動対策設備の運転制御方式に関
するものである。
的で、分路リアクトル設備（以下ShRと略す）と進相コ
ンデンサ設備（以下SCと略す）、およびサイリスタとリ
アクトルを接続した無効電力補償装置（以下SVCと略
す）とを併設した電圧変動対策設備の運転制御方式に関
するものである。
［従来の技術］ 変電所等において、ShRとSCとSVCとを併設して系統電圧
変動を抑制する方策がとられている。
変動を抑制する方策がとられている。
系統へのShRの投入により系統電圧を下げることがで
き、SCの投入により系統電圧を上げることができ、SVC
の運転により、所定の電圧変動の範囲で系統電圧の変動
を抑制することができる。
き、SCの投入により系統電圧を上げることができ、SVC
の運転により、所定の電圧変動の範囲で系統電圧の変動
を抑制することができる。
これまでの前記設備の運用については次のような方法が
とられている。
とられている。
（１）タイムシーケンス回路で予めの該系統における負
荷変動の状況に基づいて、ShR、SCの開閉を個別に行
う。
荷変動の状況に基づいて、ShR、SCの開閉を個別に行
う。
（２）SCはSVCにおける通電電流を検出し、これがSVCの
最大容量を1.0P.U（パーユニット）としたとき、例えば
0.1P.U（10％）、又は0.9P.U（90％）が一定時間継続す
れば、SCを順次開閉する方法をとる。
最大容量を1.0P.U（パーユニット）としたとき、例えば
0.1P.U（10％）、又は0.9P.U（90％）が一定時間継続す
れば、SCを順次開閉する方法をとる。
（３）ShRは系統電圧の基準値を比較し、一定値以下、
又は以上になれば開閉する。
又は以上になれば開閉する。
［解決すべき課題］ （１）前記タイムシーケンス方法によるときは、突発的
な系統条件変化に対応できない。（定状時も精度良く制
御出来ない。） （２）SVCの開閉をSVC電流のみの判定では受電系統電圧
が上昇し、SVCの最大容量を制御しても系統電圧が設定
以上の場合はSCを投入することになり、逆に電圧は上昇
する。
な系統条件変化に対応できない。（定状時も精度良く制
御出来ない。） （２）SVCの開閉をSVC電流のみの判定では受電系統電圧
が上昇し、SVCの最大容量を制御しても系統電圧が設定
以上の場合はSCを投入することになり、逆に電圧は上昇
する。
（３）ShRの開閉を系統電圧のみの判定では、受電系統
電圧がゆっくり電圧低下するSVCの制御仮定（最終制御
では設定電圧となる）では、適当なタイミングを調整し
ないとShRが投入され、ハンチングを起す。
電圧がゆっくり電圧低下するSVCの制御仮定（最終制御
では設定電圧となる）では、適当なタイミングを調整し
ないとShRが投入され、ハンチングを起す。
［発明の構成］ 本発明は上記課題を解決する目的でなされたものであ
り、従来のShR、SC開閉における誤制御を防止するた
め、ShR、SCの開閉を系統母線電圧とSVC電流をアンド条
件により、それぞれの開閉制御を行って設備の運転制御
を円滑に行うものである。
り、従来のShR、SC開閉における誤制御を防止するた
め、ShR、SCの開閉を系統母線電圧とSVC電流をアンド条
件により、それぞれの開閉制御を行って設備の運転制御
を円滑に行うものである。
以下図面により本発明を説明する。
第１図は本発明の実施例を示す。電源１よりインピーダ
ンス２を介して接続され母線３に負荷４があるものとす
る。
ンス２を介して接続され母線３に負荷４があるものとす
る。
この負荷４による電圧変動に対し、ShR設備20、SC設備3
0およびSVC主回路10が併設されている。
0およびSVC主回路10が併設されている。
ShR設備20は開閉器21、分流リアクトル22を複数具える
ものである。SC設備30は開閉器31、SC32を複数具えるも
のである。また、SVC主回路10は高インピーダンス変圧
器11と逆並列接続サイリスタ12の直列よりなるものであ
る。
ものである。SC設備30は開閉器31、SC32を複数具えるも
のである。また、SVC主回路10は高インピーダンス変圧
器11と逆並列接続サイリスタ12の直列よりなるものであ
る。
これらShR設備20、SC設備30およびSVC主回路10に対し、
それぞれ鎖線で囲むShR開閉制御回路ａ、SC開閉制御回
路ｂ、電圧調節制御（以下AVRという）回路７により、
制御信号が形成される。
それぞれ鎖線で囲むShR開閉制御回路ａ、SC開閉制御回
路ｂ、電圧調節制御（以下AVRという）回路７により、
制御信号が形成される。
まず、前記AVR回路７を説明する。系統母線３に接続さ
れたPT5の二次側に電圧検出器71が接続され、この系統
母線電圧信号は母線基準電圧信号72と加算器73で減算さ
れ、調節計74において積分され、ファンクション回路75
を介して、ブロックゾン付パルス発生回路８に入力す
る。また、電源同期検出回路６が前記パルス発生回路８
に接続され、前記パルス発生回路８よりの出力はサイリ
スタ12のゲートG1,G2に入力する。
れたPT5の二次側に電圧検出器71が接続され、この系統
母線電圧信号は母線基準電圧信号72と加算器73で減算さ
れ、調節計74において積分され、ファンクション回路75
を介して、ブロックゾン付パルス発生回路８に入力す
る。また、電源同期検出回路６が前記パルス発生回路８
に接続され、前記パルス発生回路８よりの出力はサイリ
スタ12のゲートG1,G2に入力する。
ShR開閉回路ａについて、詳細に示す第２図によって説
明する。
明する。
母線基準電圧信号72を差し引いた電圧信号を入力とし、
係数器23を介して上・下限検出器24に入力する。この検
出器24では、プラス．マイナス５％の電圧許容幅をも
ち、前記係数器23よりの電圧信号が上限５％、または下
限５％のレベルに達したとき、信号Vu、またはVLを出力
し、後述のアンド回路（第３図参照）352および351に出
力すると同時に、検出器24よりの上限および下限出力側
はアンド回路251および252とそれぞれ接続され、これら
アンド回路251および252に後述のSC開閉制御回路ｂの
上．下限検出回路34よりの出力信号iu,またはiLの出力
があり、且つ、検出器24よりの上記説明のVu,またはVL
の出力があったとき、アンド回路251、又は252はオンの
状態となる。
係数器23を介して上・下限検出器24に入力する。この検
出器24では、プラス．マイナス５％の電圧許容幅をも
ち、前記係数器23よりの電圧信号が上限５％、または下
限５％のレベルに達したとき、信号Vu、またはVLを出力
し、後述のアンド回路（第３図参照）352および351に出
力すると同時に、検出器24よりの上限および下限出力側
はアンド回路251および252とそれぞれ接続され、これら
アンド回路251および252に後述のSC開閉制御回路ｂの
上．下限検出回路34よりの出力信号iu,またはiLの出力
があり、且つ、検出器24よりの上記説明のVu,またはVL
の出力があったとき、アンド回路251、又は252はオンの
状態となる。
これら上限側のアンド回路251、下限側のアンド回路252
の出力側はそれぞれタイマー26を介して一定時間後、Sh
Rドライブ回路27に接続され、上限側に信号があるとき
は、ShR投入の信号を出して開閉器21を閉じ、下限側に
信号があるときは、ShR開放の信号を出して開閉器21を
開く。
の出力側はそれぞれタイマー26を介して一定時間後、Sh
Rドライブ回路27に接続され、上限側に信号があるとき
は、ShR投入の信号を出して開閉器21を閉じ、下限側に
信号があるときは、ShR開放の信号を出して開閉器21を
開く。
SC開閉制御回路ｂについて詳細に示す第３図によって説
明する。
明する。
SVC主回路10の通電電流を検出するCTよりの電流を入力
として、SVC電流検出回路33が接続されてSVCについての
通電電流信号が形成され、この電流検出回路33は上．下
限検出器34に接続される。この検出器34はSVCの最大通
電容量を1.0としたとき、上限を0.9、下限を0.1に設定
したものである。この上限に通電電流信号が達したと
き、信号iuを発し、下限に達したとき信号iLを発する。
上．下限検出器34の上限側および下限側はアンド回路35
1および352に接続され、このアンド回路351および352に
はそれぞれ第２図のShR開閉制御回路ａの上．下限検出
器24の下限出力VL、上限側出力VUが入力し、iUとVLが同
時にありの状態で上限側アンド回路351はオンとなり、i
LとVUが同時にありの状態で下限側アンド回路352はオン
の状態となる。
として、SVC電流検出回路33が接続されてSVCについての
通電電流信号が形成され、この電流検出回路33は上．下
限検出器34に接続される。この検出器34はSVCの最大通
電容量を1.0としたとき、上限を0.9、下限を0.1に設定
したものである。この上限に通電電流信号が達したと
き、信号iuを発し、下限に達したとき信号iLを発する。
上．下限検出器34の上限側および下限側はアンド回路35
1および352に接続され、このアンド回路351および352に
はそれぞれ第２図のShR開閉制御回路ａの上．下限検出
器24の下限出力VL、上限側出力VUが入力し、iUとVLが同
時にありの状態で上限側アンド回路351はオンとなり、i
LとVUが同時にありの状態で下限側アンド回路352はオン
の状態となる。
アンド回路351,352の出力側はそれぞれタイマー36を介
して、SCドライブ回路37に接続され、上限側に信号があ
るときは、一定時間後SC投入の信号を出して開閉器31を
閉じ、下限側に信号があるときは、SC開放の信号を出し
て開閉器30を開く。
して、SCドライブ回路37に接続され、上限側に信号があ
るときは、一定時間後SC投入の信号を出して開閉器31を
閉じ、下限側に信号があるときは、SC開放の信号を出し
て開閉器30を開く。
第１図でAVR回路７のファンクション回路75でサイリス
タ点弧制御角に変換された信号はブロックゾーン付パル
ス発生回路８に入力し、点弧位相制御角に制限を付けて
出力されるが、第４図にブロックゾーン、ゲートパルス
を発生できる範囲を示す。
タ点弧制御角に変換された信号はブロックゾーン付パル
ス発生回路８に入力し、点弧位相制御角に制限を付けて
出力されるが、第４図にブロックゾーン、ゲートパルス
を発生できる範囲を示す。
負荷時、系統電圧Veの変動をSVCで制御するとき、周知
のように高インピーダンス変圧器11、又はリアクトルに
対する通電制御を行い、系統母線電圧Veの上昇に対して
はSVC通電電流を増大させ、電圧降下に対しては通電電
流を減少することによって対応する。この場合、通電制
御のできる範囲は、系統母線電圧の最大波高値となる位
相ａ＝90゜の位相から180゜までの間である。位相90゜
で通電電流は最大となり、180゜では零となる。本発明
では、通電電流の最大値の、例えば90％より10％となる
間の位相位置で通電制御が可能で、これをはずれた90％
以上の電流を流すパルス位相位置相当の場合は、SVCに9
0％の電流を流し、10％以下の電流を流すパルス位相位
置相当の場合は、SVCに電流を流さないものとする。
のように高インピーダンス変圧器11、又はリアクトルに
対する通電制御を行い、系統母線電圧Veの上昇に対して
はSVC通電電流を増大させ、電圧降下に対しては通電電
流を減少することによって対応する。この場合、通電制
御のできる範囲は、系統母線電圧の最大波高値となる位
相ａ＝90゜の位相から180゜までの間である。位相90゜
で通電電流は最大となり、180゜では零となる。本発明
では、通電電流の最大値の、例えば90％より10％となる
間の位相位置で通電制御が可能で、これをはずれた90％
以上の電流を流すパルス位相位置相当の場合は、SVCに9
0％の電流を流し、10％以下の電流を流すパルス位相位
置相当の場合は、SVCに電流を流さないものとする。
［動作］ 本発明の装置において、基本的にはSCの開閉はSVC電流
の有（例えば90％以上）、無（例えば10％以下）を検出
し、開閉制御する。
の有（例えば90％以上）、無（例えば10％以下）を検出
し、開閉制御する。
通常、SVC電流が流れると系統母線電圧Veは低下する
が、送り出しの受電電圧が設定値以上の場合はSCが投入
できないようアンド条件としている。
が、送り出しの受電電圧が設定値以上の場合はSCが投入
できないようアンド条件としている。
また、ShRの開閉は系統母線電圧Veが設定値以上または
以下であれば検出し、開閉制御する。
以下であれば検出し、開閉制御する。
系統電圧Veがゆっくりと低下している場合はSVCもゆっ
くり応答するので、SVがカットオフ制御をしているとき
にShRを投入すれば、このときはハンチングすることに
なるのでSVC電流を検出し、90％以上流れておれば、ShR
の投入が可能な条件に、10％以下ではShRが開放するそ
れぞれアンド条件としている。
くり応答するので、SVがカットオフ制御をしているとき
にShRを投入すれば、このときはハンチングすることに
なるのでSVC電流を検出し、90％以上流れておれば、ShR
の投入が可能な条件に、10％以下ではShRが開放するそ
れぞれアンド条件としている。
ここで、SCの開閉アンド条件は次のとおりまとめられ
る。
る。
（主）SVC電流90％以上＋（従）系統電圧設定以下→投
入 （主）SVC電流10％以下＋（従）系統電圧設定以上→開
放 また、ShRの開閉アンド条件は次のとおりまとめられ
る。
入 （主）SVC電流10％以下＋（従）系統電圧設定以上→開
放 また、ShRの開閉アンド条件は次のとおりまとめられ
る。
（主）系統電圧設定以上＋（従）SVC電流90％以上→投
入 （主）系統電圧設定以下＋（従）SVC電流10％以下→開
放 以上説明の例では、いずれもSVC電流が90％以上、また
は10％以下になることを検出しているが、第４図に示
す、系統電圧と同期関係にある鋸歯状波制御信号におい
て、SVC位相制御角βはSVC電流と比例するので、このSV
C電流の発生を制御するSVC位相制御角βをファンクショ
ン回路75より検出してこれが上限又は上限のプロックゾ
ーンにあることを検出して、アンド条件とすることもで
きる。
入 （主）系統電圧設定以下＋（従）SVC電流10％以下→開
放 以上説明の例では、いずれもSVC電流が90％以上、また
は10％以下になることを検出しているが、第４図に示
す、系統電圧と同期関係にある鋸歯状波制御信号におい
て、SVC位相制御角βはSVC電流と比例するので、このSV
C電流の発生を制御するSVC位相制御角βをファンクショ
ン回路75より検出してこれが上限又は上限のプロックゾ
ーンにあることを検出して、アンド条件とすることもで
きる。
サイリスタゲートパルスG1,G2とブロックゾーンの上
限、下限を比較し、それぞれ同一となって、はり付いた
とき（UL）信号、又は下限（LL）信号を出力する。
限、下限を比較し、それぞれ同一となって、はり付いた
とき（UL）信号、又は下限（LL）信号を出力する。
［発明の効果］ 本発明は系統電圧、SVC電流、又は位相制御角をアンド
条件にし、SC,ShRの開閉を行うので、適切な系統電圧安
定化がはかれるばかりでなく、不要な開閉器の動作を防
ぐことができ装置の信頼性は上昇する。
条件にし、SC,ShRの開閉を行うので、適切な系統電圧安
定化がはかれるばかりでなく、不要な開閉器の動作を防
ぐことができ装置の信頼性は上昇する。
第１図は本発明の実施例をプロック図で示す。 第２図は第１図のShR開閉制御回路をブロック図で示
す。 第３図は第１図のSC開閉制御回路をブロック図で示す。 第４図は、第１図のブロックゾーン付パルス発生回路の
タイムチャートである。 ６……電源同期検出回路、７……AVR制御回路、８……
ブロックゾーン付パルス発生回路、10……SVC主回路、2
0……ShR設備、23……係数器、24……上．下限検出器、
25,251,252……アンド回路、26,36……タイマー、27,37
……開閉器ドライブ回路、30……SC設備、33……SVC電
流検出回路、34……上．下限検出器。
す。 第３図は第１図のSC開閉制御回路をブロック図で示す。 第４図は、第１図のブロックゾーン付パルス発生回路の
タイムチャートである。 ６……電源同期検出回路、７……AVR制御回路、８……
ブロックゾーン付パルス発生回路、10……SVC主回路、2
0……ShR設備、23……係数器、24……上．下限検出器、
25,251,252……アンド回路、26,36……タイマー、27,37
……開閉器ドライブ回路、30……SC設備、33……SVC電
流検出回路、34……上．下限検出器。
Claims (1)
- 【請求項１】分路リアクトル設備、進相コンデンサ設
備、および逆並列接続サイリスタと直列にリアクトルを
接続した無効電力補償装置からなる電圧変動対策設備に
おいて、 系統電圧および前記無効電力補償装置の電流または前記
電流の発生を制御する位相制御角を検出し、前記系統電
圧が設定された系統電圧の設定値の上限、または下限と
なること、および前記無効電力補償装置の電流が該補償
装置に設定された通電電流値の90％以上または10％以下
になることを条件に、次のアンド条件で前記分路リアク
トル設備、進相コンデンサ設備を投入、開放することを
特徴とする電圧変動対策設備の運転制御方式。 a:無効電力補償装置電流90％以上（＋）系統電圧設定値
以下 →進相コンデンサ設備投入 b:無効電力補償装置電流10％以下（＋）系統電圧設定値
以上 →進相コンデンサ設備開放 c:系統電圧設備設定値以上（＋）無効電力補償装置電流
90％以上 →分路リアクトル設備投入 d:系統電圧設定値以下（＋）無効電力補償装置電流10％
以下 →分路リアクトル設備開放
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335562A JPH0680485B2 (ja) | 1988-12-28 | 1988-12-28 | 電圧変動対策設備の運転制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335562A JPH0680485B2 (ja) | 1988-12-28 | 1988-12-28 | 電圧変動対策設備の運転制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02178714A JPH02178714A (ja) | 1990-07-11 |
| JPH0680485B2 true JPH0680485B2 (ja) | 1994-10-12 |
Family
ID=18289968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63335562A Expired - Lifetime JPH0680485B2 (ja) | 1988-12-28 | 1988-12-28 | 電圧変動対策設備の運転制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680485B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5241208B2 (ja) * | 2007-11-21 | 2013-07-17 | 三菱電機株式会社 | 電力系統制御装置および電力系統制御方法 |
| JP6521325B2 (ja) * | 2016-06-27 | 2019-05-29 | 東芝三菱電機産業システム株式会社 | 電圧安定化装置及びその制御方法 |
| JP2020191731A (ja) * | 2019-05-22 | 2020-11-26 | 日新電機株式会社 | 高調波フィルタ装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190125A (ja) * | 1984-03-08 | 1985-09-27 | 株式会社東芝 | 無効電力補償装置の制御方法 |
| JPS62269213A (ja) * | 1986-05-19 | 1987-11-21 | Mitsubishi Electric Corp | 無効電力補償装置 |
-
1988
- 1988-12-28 JP JP63335562A patent/JPH0680485B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02178714A (ja) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3879647A (en) | DC to DC converter with regulation having accelerated soft start into active control region of regulation and fast response overcurrent limiting features | |
| US6137277A (en) | Static voltage regulator | |
| EP0260504A2 (en) | Reactive power compensation circuit | |
| US4639848A (en) | Method and system for controlling an AC-DC converter system | |
| CA1271809A (en) | Control apparatus of ac/dc power converter | |
| EP0213877B1 (en) | Control device for power converter apparatus | |
| JPH0680485B2 (ja) | 電圧変動対策設備の運転制御方式 | |
| US6671191B2 (en) | Electric power conversion apparatus | |
| US3771041A (en) | Margin angle control for hvdc converter having improved valve current monitor | |
| US4058738A (en) | Method and circuit arrangement for starting up a converter having forced commutation with the correct phase | |
| CA2287798C (en) | Static voltage regulator | |
| JP3457454B2 (ja) | 交直変換装置の高調波抑制協調制御装置 | |
| JP3343711B2 (ja) | 静止型無効電力補償装置 | |
| US4618921A (en) | Power supply system and a starting method thereof | |
| JP7436418B2 (ja) | 他励式電力変換器制御装置、およびその制御方法 | |
| JP2792085B2 (ja) | 無効電力補償装置の制御方式 | |
| EP0583875B1 (en) | Power conversion control apparatus and process | |
| JP2990915B2 (ja) | 電圧変動抑制装置の制御装置 | |
| JPH036606A (ja) | 静止型無効電力補賞装置の制御方法 | |
| JP2797937B2 (ja) | 逆変換器の制御装置 | |
| SU1515298A1 (ru) | Способ управлени автономным инвертором | |
| SU813636A1 (ru) | Способ управлени реверсивнымпРЕОбРАзОВАТЕлЕМ пЕРЕМЕННОгОНАпР жЕНи B пОСТО ННОЕ | |
| CN121282877A (zh) | 一种直接串联补偿器的状态切换方法、存储介质及设备 | |
| JPH0731301Y2 (ja) | 無効電力補償装置の制御装置 | |
| JPS6194124A (ja) | ハイブリツド式静止形無効電力補償装置 |