JPH065620A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH065620A JPH065620A JP4162475A JP16247592A JPH065620A JP H065620 A JPH065620 A JP H065620A JP 4162475 A JP4162475 A JP 4162475A JP 16247592 A JP16247592 A JP 16247592A JP H065620 A JPH065620 A JP H065620A
- Authority
- JP
- Japan
- Prior art keywords
- semi
- semiconductor active
- layer
- gaas substrate
- insulating gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 放熱特性が良く、しかも抵抗成分の少ない優
れた高周波電力用半導体を提供することを目的としてい
る。 【構成】 半絶縁性ＧａＡｓ基板１の主面側に、バイポ
ーラトランジスタのコレクター３、ベース４、エミッタ
ー５となる半導体活性層を連続的に積層する。積層され
た半導体活性層の最下位に位置する半導体活性層に到達
する半絶縁性ＧａＡｓ基板１の反対主面から形成された
溝１１を介して裏面電極１２を形成する。他の積層され
た半導体活性層には半絶縁性ＧａＡｓ基板１の主面側か
ら電極を引き出す。
れた高周波電力用半導体を提供することを目的としてい
る。 【構成】 半絶縁性ＧａＡｓ基板１の主面側に、バイポ
ーラトランジスタのコレクター３、ベース４、エミッタ
ー５となる半導体活性層を連続的に積層する。積層され
た半導体活性層の最下位に位置する半導体活性層に到達
する半絶縁性ＧａＡｓ基板１の反対主面から形成された
溝１１を介して裏面電極１２を形成する。他の積層され
た半導体活性層には半絶縁性ＧａＡｓ基板１の主面側か
ら電極を引き出す。
Description
【０００１】
【産業上の利用分野】本発明は、高周波電力用半導体特
にバイポーラトランジスタ等の半導体装置に関するもの
である。
にバイポーラトランジスタ等の半導体装置に関するもの
である。
【０００２】
【従来の技術】高周波電力用半導体は大電力を扱う為
に、その放熱に関して特別な対策が必要である。通常
は、半導体基板厚みを３０ミクロンから１５０ミクロン
程度まで裏面から研磨により薄くすると共に、この研磨
した裏面に金をメッキにより３０ミクロン程堆積させ
て、半導体基板の熱抵抗を減少させている。特に、半絶
縁性ＧａＡｓ基板を用いた場合には、シリコンに比べて
３倍ほど熱抵抗が高いので放熱の問題は十分に注意が必
要である。
に、その放熱に関して特別な対策が必要である。通常
は、半導体基板厚みを３０ミクロンから１５０ミクロン
程度まで裏面から研磨により薄くすると共に、この研磨
した裏面に金をメッキにより３０ミクロン程堆積させ
て、半導体基板の熱抵抗を減少させている。特に、半絶
縁性ＧａＡｓ基板を用いた場合には、シリコンに比べて
３倍ほど熱抵抗が高いので放熱の問題は十分に注意が必
要である。
【０００３】他方、バイポーラトランジスタは電界効果
トランジスタ（以下、ＦＥＴと略す）に比べて電力密度
（単位面積当りの出力電力）が大きいので、発熱により
出力電力などの電気特性が時間的に低下するという問題
も発生していた。バイポーラトランジスタなどの能動３
端子素子を半絶縁性ＧａＡｓ基板上に形成した場合には
特に発熱対策が重要となる。更に、能動３端子素子であ
るバイポーラトランジスタを半絶縁性ＧａＡｓ基板に形
成する場合、従来はエミッター、ベース、コレクターの
各電極は表面に引き出していたが、横方向への引出しの
ために高濃度の半導体層を用いていた為抵抗が付加さ
れ、バイポーラトランジスタの本来の性能を外部に引き
出しきれていなかった。
トランジスタ（以下、ＦＥＴと略す）に比べて電力密度
（単位面積当りの出力電力）が大きいので、発熱により
出力電力などの電気特性が時間的に低下するという問題
も発生していた。バイポーラトランジスタなどの能動３
端子素子を半絶縁性ＧａＡｓ基板上に形成した場合には
特に発熱対策が重要となる。更に、能動３端子素子であ
るバイポーラトランジスタを半絶縁性ＧａＡｓ基板に形
成する場合、従来はエミッター、ベース、コレクターの
各電極は表面に引き出していたが、横方向への引出しの
ために高濃度の半導体層を用いていた為抵抗が付加さ
れ、バイポーラトランジスタの本来の性能を外部に引き
出しきれていなかった。
【０００４】近年、半絶縁性ＧａＡｓ基板に形成したヘ
テロ接合を有するバイポーラトランジスタはその高周波
特性が１００ＧＨｚ以上まで向上し、小信号の素子とし
ては非常に有望であるが、放熱の問題が大電力素子とし
ての可能性を閉ざしていると共に、電極引出しのために
用いる高濃度の半導体層により抵抗が付加され、２００
ＧＨｚ以上のさらなる高周波特性の改善に大きな障害を
有していた。
テロ接合を有するバイポーラトランジスタはその高周波
特性が１００ＧＨｚ以上まで向上し、小信号の素子とし
ては非常に有望であるが、放熱の問題が大電力素子とし
ての可能性を閉ざしていると共に、電極引出しのために
用いる高濃度の半導体層により抵抗が付加され、２００
ＧＨｚ以上のさらなる高周波特性の改善に大きな障害を
有していた。
【０００５】図３は、従来のバイポーラトランジスタの
断面図である。化合物半導体であるＧａＡｓ基板に形成
したヘテロ接合を有するバイポーラトランジスタを例に
とり説明を加える。半絶縁性ＧａＡｓ基板１の主面全面
に、コレクターコンタクト層２、コレクター層３、ベー
ス層４、エミッター層５、エミッターコンタクト層６を
連続的に分子線エピ成長法（以下、ＭＢＥと略す）等の
方法で成長する。
断面図である。化合物半導体であるＧａＡｓ基板に形成
したヘテロ接合を有するバイポーラトランジスタを例に
とり説明を加える。半絶縁性ＧａＡｓ基板１の主面全面
に、コレクターコンタクト層２、コレクター層３、ベー
ス層４、エミッター層５、エミッターコンタクト層６を
連続的に分子線エピ成長法（以下、ＭＢＥと略す）等の
方法で成長する。
【０００６】コレクターコンタクト層２はコレクター層
３よりも不純物濃度の高い領域で、このコレクターコン
タクト層２を横方向に引き出してコレクター電極９を形
成する。当然のことながら、コレクター電極９は表面に
位置する他の膜をエッチング除去してから形成される。
ベース層４にはベース電極８が、またエミッターコンタ
クト層６にはエミッター電極７がそれぞれ付加され外部
に電気的に接続できる状態になる。ここで、エミッター
コンタクト層６はコレクターの場合と同様にエミッター
層５よりも不純物濃度の高い領域で安定なオーミック電
極を形成するのに重要である。
３よりも不純物濃度の高い領域で、このコレクターコン
タクト層２を横方向に引き出してコレクター電極９を形
成する。当然のことながら、コレクター電極９は表面に
位置する他の膜をエッチング除去してから形成される。
ベース層４にはベース電極８が、またエミッターコンタ
クト層６にはエミッター電極７がそれぞれ付加され外部
に電気的に接続できる状態になる。ここで、エミッター
コンタクト層６はコレクターの場合と同様にエミッター
層５よりも不純物濃度の高い領域で安定なオーミック電
極を形成するのに重要である。
【０００７】また、素子分離の為に水素のイオンを注入
してイオン注入層１０を形成し、導電層を絶縁層に変換
する。これにより、他の領域との分離が達成される。
してイオン注入層１０を形成し、導電層を絶縁層に変換
する。これにより、他の領域との分離が達成される。
【０００８】図３に説明した従来のバイポーラトランジ
スタにおいては、半絶縁性ＧａＡｓ基板１の熱伝導度が
低いために素子温度が上昇し、出力電力が時間的に低下
し最後には素子が熱的に破壊し信頼性上大きな問題が発
生していた。特に、バイポーラトランジスタは電力密度
が高いために発熱が激しいからである。半絶縁性ＧａＡ
ｓ基板１を薄くして熱抵抗を下げる方法もあるが、基板
厚みとしては５０ミクロンから１００ミクロン程度まで
がプロセスで処理できる限界の薄さで、熱抵抗の低減に
は大きな障害であった。 また、コレクター電極９がコ
レクターコンタクト層２を介して横に引き出されて形成
されているため抵抗が介在し利得及び高周波特性が犠牲
になっていた。
スタにおいては、半絶縁性ＧａＡｓ基板１の熱伝導度が
低いために素子温度が上昇し、出力電力が時間的に低下
し最後には素子が熱的に破壊し信頼性上大きな問題が発
生していた。特に、バイポーラトランジスタは電力密度
が高いために発熱が激しいからである。半絶縁性ＧａＡ
ｓ基板１を薄くして熱抵抗を下げる方法もあるが、基板
厚みとしては５０ミクロンから１００ミクロン程度まで
がプロセスで処理できる限界の薄さで、熱抵抗の低減に
は大きな障害であった。 また、コレクター電極９がコ
レクターコンタクト層２を介して横に引き出されて形成
されているため抵抗が介在し利得及び高周波特性が犠牲
になっていた。
【０００９】
【発明が解決しようとする課題】図３に示したように、
従来のバイポーラトランジスタにおいては半絶縁性Ｇａ
Ａｓ基板の熱伝導度が低いために素子温度が上昇し、出
力電力が時間的に低下し最後には素子が破壊し信頼性上
大きな問題が発生していた。 また、コレクター電極９
がコレクターコンタクト層２を介して横に引き出されて
形成されているため抵抗が介在し利得及び高周波特性が
犠牲になっていた。
従来のバイポーラトランジスタにおいては半絶縁性Ｇａ
Ａｓ基板の熱伝導度が低いために素子温度が上昇し、出
力電力が時間的に低下し最後には素子が破壊し信頼性上
大きな問題が発生していた。 また、コレクター電極９
がコレクターコンタクト層２を介して横に引き出されて
形成されているため抵抗が介在し利得及び高周波特性が
犠牲になっていた。
【００１０】本発明は、かかる点に鑑みてなされたもの
で、半絶縁性ＧａＡｓ基板を極限まで全面に研磨するこ
となく熱抵抗を大幅に低減できると共に余分な抵抗分を
削減して高周波特性を改善できる優れた半導体装置を提
供することを目的としている。
で、半絶縁性ＧａＡｓ基板を極限まで全面に研磨するこ
となく熱抵抗を大幅に低減できると共に余分な抵抗分を
削減して高周波特性を改善できる優れた半導体装置を提
供することを目的としている。
【００１１】
【課題を解決するための手段】本発明は上記課題を解決
する為、半絶縁性ＧａＡｓ基板の主面側に、バイポーラ
トランジスタのコレクター、ベース、エミッターとなる
半導体活性層を連続的に積層し、積層された半導体活性
層の最下位に位置する半導体活性層に到達する半絶縁性
ＧａＡｓ基板の反対主面から形成された溝を介して裏面
電極を形成すると共に、他の積層された半導体活性層に
は半絶縁性ＧａＡｓ基板の主面側から電極を引き出す構
成とする。
する為、半絶縁性ＧａＡｓ基板の主面側に、バイポーラ
トランジスタのコレクター、ベース、エミッターとなる
半導体活性層を連続的に積層し、積層された半導体活性
層の最下位に位置する半導体活性層に到達する半絶縁性
ＧａＡｓ基板の反対主面から形成された溝を介して裏面
電極を形成すると共に、他の積層された半導体活性層に
は半絶縁性ＧａＡｓ基板の主面側から電極を引き出す構
成とする。
【００１２】また、本発明は上記課題を解決する為、半
絶縁性ＧａＡｓ基板の主面側に、選択エッチング半導体
層とバイポーラトランジスタのコレクター、ベース、エ
ミッターとなる半導体活性層を連続的に積層し、選択エ
ッチング半導体層を貫通し積層された半導体活性層の最
下位に位置する半導体活性層に到達する半絶縁性ＧａＡ
ｓ基板の反対主面から形成された溝を介して裏面電極を
形成すると共に、他の積層された半導体活性層には半絶
縁性ＧａＡｓ基板の主面側から電極を引き出す構成とす
る。
絶縁性ＧａＡｓ基板の主面側に、選択エッチング半導体
層とバイポーラトランジスタのコレクター、ベース、エ
ミッターとなる半導体活性層を連続的に積層し、選択エ
ッチング半導体層を貫通し積層された半導体活性層の最
下位に位置する半導体活性層に到達する半絶縁性ＧａＡ
ｓ基板の反対主面から形成された溝を介して裏面電極を
形成すると共に、他の積層された半導体活性層には半絶
縁性ＧａＡｓ基板の主面側から電極を引き出す構成とす
る。
【００１３】
【作用】本発明は上記したように、連続的に積層された
半導体活性層の最下位に位置する半導体活性層に到達す
る、基板の反対主面から形成された溝を介して裏面電極
を形成しているので、バイポーラトランジスタの半導体
活性層で発生した熱は裏面電極を通して素子が実装され
るパッケージに直接逃げ、放熱の問題が著しく軽減され
る。その結果、半絶縁性ＧａＡｓ基板上に形成されたバ
イポーラトランジスタが、熱的に安定となり出力電力の
変化がなくなる。又、裏面電極がバイポーラトランジス
タの最下位に位置する半導体活性層に直接接続されてい
るので、横方向への引き出しの領域が無く抵抗成分が減
少し、利得及び高周波特性を向上させることが出来る。
半導体活性層の最下位に位置する半導体活性層に到達す
る、基板の反対主面から形成された溝を介して裏面電極
を形成しているので、バイポーラトランジスタの半導体
活性層で発生した熱は裏面電極を通して素子が実装され
るパッケージに直接逃げ、放熱の問題が著しく軽減され
る。その結果、半絶縁性ＧａＡｓ基板上に形成されたバ
イポーラトランジスタが、熱的に安定となり出力電力の
変化がなくなる。又、裏面電極がバイポーラトランジス
タの最下位に位置する半導体活性層に直接接続されてい
るので、横方向への引き出しの領域が無く抵抗成分が減
少し、利得及び高周波特性を向上させることが出来る。
【００１４】また、本発明は上記したように、選択エッ
チング半導体層とバイポーラトランジスタのコレクタ
ー、ベース、エミッターとなる半導体活性層を連続的に
積層し、選択エッチング半導体層を貫通し積層された半
導体活性層の最下位に位置する半導体活性層に到達す
る、基板の反対主面から形成された溝を介して裏面電極
を形成するので、同様に半導体活性層で発生した熱は裏
面電極を通して素子が実装されるパッケージに直接逃げ
るので放熱の問題が解消すると共に、裏面電極が半導体
活性層に直接接続されているので、抵抗成分が減少し、
利得及び高周波特性を向上させることが出来る。さら
に、選択エッチング半導体層を半導体活性層の下に位置
させたことで、半絶縁性ＧａＡｓ基板の裏面からウエッ
トエッチにより形成する溝がこの選択エッチング半導体
層で選択的にストップし、再度ドライエッチングにより
この選択エッチング半導体層を貫通させられるので、溝
を介した電極形成の制御性が向上し、半導体活性層の最
下層の膜厚をより薄く形成でき、より一層の低抵抗化を
図り、利得及び高周波特性を向上させることができる。
チング半導体層とバイポーラトランジスタのコレクタ
ー、ベース、エミッターとなる半導体活性層を連続的に
積層し、選択エッチング半導体層を貫通し積層された半
導体活性層の最下位に位置する半導体活性層に到達す
る、基板の反対主面から形成された溝を介して裏面電極
を形成するので、同様に半導体活性層で発生した熱は裏
面電極を通して素子が実装されるパッケージに直接逃げ
るので放熱の問題が解消すると共に、裏面電極が半導体
活性層に直接接続されているので、抵抗成分が減少し、
利得及び高周波特性を向上させることが出来る。さら
に、選択エッチング半導体層を半導体活性層の下に位置
させたことで、半絶縁性ＧａＡｓ基板の裏面からウエッ
トエッチにより形成する溝がこの選択エッチング半導体
層で選択的にストップし、再度ドライエッチングにより
この選択エッチング半導体層を貫通させられるので、溝
を介した電極形成の制御性が向上し、半導体活性層の最
下層の膜厚をより薄く形成でき、より一層の低抵抗化を
図り、利得及び高周波特性を向上させることができる。
【００１５】
【実施例】図１は、第１の発明のバイポーラトランジス
タの断面図である。以下、本発明の説明においてすでに
説明を加えた図面と等価な部分については同一の参照番
号を付して示すものとする。半導体チップとしては同様
に、化合物半導体である半絶縁性ＧａＡｓ基板を用いた
バイポーラトランジスタを例にとり説明を加える。
タの断面図である。以下、本発明の説明においてすでに
説明を加えた図面と等価な部分については同一の参照番
号を付して示すものとする。半導体チップとしては同様
に、化合物半導体である半絶縁性ＧａＡｓ基板を用いた
バイポーラトランジスタを例にとり説明を加える。
【００１６】図１において、成長した半導体活性層の最
下層に位置するコレクターコンタクト層２には、半絶縁
性ＧａＡｓ基板１の裏面からウエットエッチング等の手
法により裏面溝部１１が到達し、しかる後に裏面コレク
ター電極１２が裏面全面に形成されてコレクター電極と
して機能する。この裏面溝部１１は、半導体素子をパッ
ケージに実装する場合に半田等を用いることにより、自
動的に半田で埋められるので、バイポーラトランジスタ
の半導体活性層で発生した発熱はすべてこの裏面溝部１
１を介してパッケージ等に発散することが可能である。
従って、従来半絶縁性ＧａＡｓ基板が、バイポーラトラ
ンジスタの半導体活性層の下に位置していたことによる
放熱の問題は著しく軽減されるのである。他のエミッタ
部分及び、ベース部分は従来と同じように基板の表面側
に電極が引き出される。また、図１に示すように、本発
明によれば従来必要であったコレクター電極を表面に引
き出すための半導体層の引き回しが必要なく、コレクタ
ーコンタクト層２と裏面コレクター電極を直接接続でき
るので不要な抵抗成分を除去でき、利得及び高周波特性
を向上させることが出来る。
下層に位置するコレクターコンタクト層２には、半絶縁
性ＧａＡｓ基板１の裏面からウエットエッチング等の手
法により裏面溝部１１が到達し、しかる後に裏面コレク
ター電極１２が裏面全面に形成されてコレクター電極と
して機能する。この裏面溝部１１は、半導体素子をパッ
ケージに実装する場合に半田等を用いることにより、自
動的に半田で埋められるので、バイポーラトランジスタ
の半導体活性層で発生した発熱はすべてこの裏面溝部１
１を介してパッケージ等に発散することが可能である。
従って、従来半絶縁性ＧａＡｓ基板が、バイポーラトラ
ンジスタの半導体活性層の下に位置していたことによる
放熱の問題は著しく軽減されるのである。他のエミッタ
部分及び、ベース部分は従来と同じように基板の表面側
に電極が引き出される。また、図１に示すように、本発
明によれば従来必要であったコレクター電極を表面に引
き出すための半導体層の引き回しが必要なく、コレクタ
ーコンタクト層２と裏面コレクター電極を直接接続でき
るので不要な抵抗成分を除去でき、利得及び高周波特性
を向上させることが出来る。
【００１７】図２は、第２の発明のバイポーラトランジ
スタの断面図である。図２において、コレクターコンタ
クト層２の下には、選択エッチング半導体層１３がバイ
ポーラトランジスタのコレクター、ベース、エミッター
等の半導体活性層の形成前に成長される。この選択エッ
チング半導体層１３は、半絶縁性ＧａＡｓ基板１の裏面
からウエットエッチング等により溝を形成する場合にお
いて、半絶縁性ＧａＡｓ基板１とのエッチングの選択比
が大きく、ほぼこの選択エッチング半導体層１３でエッ
チングが自動的にストップする。具体的には、この選択
エッチング半導体層１３は、ＡｌＧａＡｓ系の半導体層
を用いることにより可能である。図３に示した様に、選
択エッチング半導体層１３を貫通してコレクターコンタ
クト層２に到達する溝を形成する必要があるが、このた
めにはドライエッチングを用いて選択エッチング半導体
層１３を強制的に削り取り、コレクターコンタクト層２
を露出し、裏面コレクター電極１２を半絶縁性ＧａＡｓ
基板１の裏面全面に蒸着し、コレクターコンタクト層２
に電極を形成する。図３に示した第２の発明において、
図１に示した第１の発明と同様に放熱の問題は著しく軽
減されると共に、裏面コレクター電極１２をコレクター
コンタクト層２に直接接続できるので不要な抵抗成分が
小さくでき、利得及び高周波特性を向上させることが出
来る。更に、選択エッチング半導体層１３を導入したこ
とにより、裏面溝部１１の深さの制御が安定し、のコレ
クターコンタクト層２の厚みをより薄く形成できるの
で、縦方向の抵抗成分を更に低減することが可能で、利
得及び高周波特性を向上させることが出来る。
スタの断面図である。図２において、コレクターコンタ
クト層２の下には、選択エッチング半導体層１３がバイ
ポーラトランジスタのコレクター、ベース、エミッター
等の半導体活性層の形成前に成長される。この選択エッ
チング半導体層１３は、半絶縁性ＧａＡｓ基板１の裏面
からウエットエッチング等により溝を形成する場合にお
いて、半絶縁性ＧａＡｓ基板１とのエッチングの選択比
が大きく、ほぼこの選択エッチング半導体層１３でエッ
チングが自動的にストップする。具体的には、この選択
エッチング半導体層１３は、ＡｌＧａＡｓ系の半導体層
を用いることにより可能である。図３に示した様に、選
択エッチング半導体層１３を貫通してコレクターコンタ
クト層２に到達する溝を形成する必要があるが、このた
めにはドライエッチングを用いて選択エッチング半導体
層１３を強制的に削り取り、コレクターコンタクト層２
を露出し、裏面コレクター電極１２を半絶縁性ＧａＡｓ
基板１の裏面全面に蒸着し、コレクターコンタクト層２
に電極を形成する。図３に示した第２の発明において、
図１に示した第１の発明と同様に放熱の問題は著しく軽
減されると共に、裏面コレクター電極１２をコレクター
コンタクト層２に直接接続できるので不要な抵抗成分が
小さくでき、利得及び高周波特性を向上させることが出
来る。更に、選択エッチング半導体層１３を導入したこ
とにより、裏面溝部１１の深さの制御が安定し、のコレ
クターコンタクト層２の厚みをより薄く形成できるの
で、縦方向の抵抗成分を更に低減することが可能で、利
得及び高周波特性を向上させることが出来る。
【００１８】本発明の説明においては、半絶縁性ＧａＡ
ｓ基板上に形成したバイポーラトランジスタで、コレク
ターが最下部の成長層である構造を例にとり説明を加え
たが、エミッターが最下部の成長層である構造を用いて
も同様の効果が得られることはあきらかである。
ｓ基板上に形成したバイポーラトランジスタで、コレク
ターが最下部の成長層である構造を例にとり説明を加え
たが、エミッターが最下部の成長層である構造を用いて
も同様の効果が得られることはあきらかである。
【００１９】
【発明の効果】以上述べてきた様に、本発明により次の
効果がもたらされる。
効果がもたらされる。
【００２０】１）基板の反対主面から形成された溝を介
して裏面電極を形成しているので、バイポーラトランジ
スタの半導体活性層で発生した熱は裏面電極を通して素
子が実装されるパッケージに直接逃げるので、放熱の問
題が解消し、熱的に安定となり出力電力の変化がなくな
る。又、裏面電極がバイポーラトランジスタの最下位に
位置する半導体活性層に直接接続されているので、横方
向への引き出しの領域が無く抵抗成分が減少し、利得及
び高周波特性を向上させることが出来る。
して裏面電極を形成しているので、バイポーラトランジ
スタの半導体活性層で発生した熱は裏面電極を通して素
子が実装されるパッケージに直接逃げるので、放熱の問
題が解消し、熱的に安定となり出力電力の変化がなくな
る。又、裏面電極がバイポーラトランジスタの最下位に
位置する半導体活性層に直接接続されているので、横方
向への引き出しの領域が無く抵抗成分が減少し、利得及
び高周波特性を向上させることが出来る。
【００２１】２）選択エッチング半導体層の導入と基板
の反対主面から形成された溝を介しての裏面電極を形成
により、放熱が著しく改善されると共に、溝を介した電
極形成の制御性が向上し、半導体活性層の最下層の膜厚
をより薄く形成でき、縦方向の半導体活性層の低抵抗化
を図ることができ、利得及び高周波特性を向上させるこ
とができる。
の反対主面から形成された溝を介しての裏面電極を形成
により、放熱が著しく改善されると共に、溝を介した電
極形成の制御性が向上し、半導体活性層の最下層の膜厚
をより薄く形成でき、縦方向の半導体活性層の低抵抗化
を図ることができ、利得及び高周波特性を向上させるこ
とができる。
【図１】第１の発明のバイポーラトランジスタの断面図
【図２】第２の発明のバイポーラトランジスタの断面図
【図３】従来のバイポーラトランジスタの断面図
１ 半絶縁性ＧａＡｓ基板 ２ コレクターコンタクト層 ３ コレクター層 ４ ベース層 ５ エミッター層 ６ エミッターコンタクト層 ７ エミッター電極 ８ ベース電極 ９ コレクター電極 １０ イオン注入層 １１ 裏面溝部 １２ 裏面コレクター電極 １３ 選択エッチング半導体層
Claims (2)
- 【請求項１】半絶縁性ＧａＡｓ基板の主面側に、バイポ
ーラトランジスタのコレクター、ベース、エミッターと
なる半導体活性層が連続的に積層されており、前記積層
された半導体活性層の最下位に位置する半導体活性層に
到達する半絶縁性ＧａＡｓ基板の反対主面から形成され
た溝を介して裏面電極を形成すると共に、他の積層され
た半導体活性層には半絶縁性ＧａＡｓ基板の主面側から
電極を引き出すことを特徴とする半導体装置。 - 【請求項２】半絶縁性ＧａＡｓ基板の主面側に、選択エ
ッチング半導体層とバイポーラトランジスタのコレクタ
ー、ベース、エミッターとなる半導体活性層が連続的に
積層されており、前記選択エッチング半導体層を貫通し
積層された半導体活性層の最下位に位置する半導体活性
層に到達する半絶縁性ＧａＡｓ基板の反対主面から形成
された溝を介して裏面電極を形成すると共に、他の積層
された半導体活性層には半絶縁性ＧａＡｓ基板の主面側
から電極を引き出すことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162475A JPH065620A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162475A JPH065620A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065620A true JPH065620A (ja) | 1994-01-14 |
Family
ID=15755331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4162475A Pending JPH065620A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065620A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319589A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 半導体装置およびこれを用いた電力増幅器 |
| US6984871B2 (en) | 2002-08-09 | 2006-01-10 | Renesas Technology Corporation | Semiconductor device with high structural reliability and low parasitic capacitance |
| CN108962848A (zh) * | 2018-07-17 | 2018-12-07 | 深圳市福来过科技有限公司 | 一种功率器件及其制作方法 |
| CN110943046A (zh) * | 2019-12-03 | 2020-03-31 | 李珂 | 一种双极性晶体管和场效应晶体管的整合结构及其制备方法 |
| US10957617B2 (en) | 2018-04-23 | 2021-03-23 | Murata Manufacturing Co., Ltd. | Semiconductor device |
| WO2024116219A1 (ja) * | 2022-11-28 | 2024-06-06 | 日本電信電話株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-06-22 JP JP4162475A patent/JPH065620A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319589A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 半導体装置およびこれを用いた電力増幅器 |
| US6984871B2 (en) | 2002-08-09 | 2006-01-10 | Renesas Technology Corporation | Semiconductor device with high structural reliability and low parasitic capacitance |
| CN100431166C (zh) * | 2002-08-09 | 2008-11-05 | 株式会社日立制作所 | 具有高度结构可靠性和低寄生电容的半导体器件 |
| US10957617B2 (en) | 2018-04-23 | 2021-03-23 | Murata Manufacturing Co., Ltd. | Semiconductor device |
| CN108962848A (zh) * | 2018-07-17 | 2018-12-07 | 深圳市福来过科技有限公司 | 一种功率器件及其制作方法 |
| CN108962848B (zh) * | 2018-07-17 | 2021-09-21 | 南京六合科技创业投资发展有限公司 | 一种功率器件及其制作方法 |
| CN110943046A (zh) * | 2019-12-03 | 2020-03-31 | 李珂 | 一种双极性晶体管和场效应晶体管的整合结构及其制备方法 |
| WO2024116219A1 (ja) * | 2022-11-28 | 2024-06-06 | 日本電信電話株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996166A (en) | Process for fabricating a heterojunction bipolar transistor | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JPH0622243B2 (ja) | ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| JPH065620A (ja) | 半導体装置 | |
| US4227203A (en) | Semiconductor device having a polycrystalline silicon diode | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| CN218632053U (zh) | 一种垂直导电沟道增强型Si基GaN- HEMT器件 | |
| JP2619407B2 (ja) | 半導体装置の製造方法 | |
| EP0390606A2 (en) | Semiconductor device having transistor improved in emitter region and/or base electrode | |
| US4922314A (en) | Hot charge-carrier transistors | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| KR950011786B1 (ko) | 헤테로접합형 화합물 반도체장치 및 그 제조방법 | |
| JPS61137364A (ja) | 半導体装置 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| KR100347520B1 (ko) | 이종접합 쌍극자 소자 및 그 제조방법 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP3438124B2 (ja) | 半導体装置 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2808613B2 (ja) | 電界効果トランジスタ | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0472384B2 (ja) | ||
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JP3128818B2 (ja) | 半導体集積回路 |