JPH065563A - レジストのアッシング方法 - Google Patents
レジストのアッシング方法Info
- Publication number
- JPH065563A JPH065563A JP4186008A JP18600892A JPH065563A JP H065563 A JPH065563 A JP H065563A JP 4186008 A JP4186008 A JP 4186008A JP 18600892 A JP18600892 A JP 18600892A JP H065563 A JPH065563 A JP H065563A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ashing
- plasma
- gas
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 レジスト除去工程においてＳｉ基板及びＳｉ
０2 膜等の下地層にダメージを与えず、レジストを完全
に剥離除去するアッシング方法を提供することを目的と
する。 【構成】 プラズマ化した反応性ガスにより、半導体基
板Ａ上のレジストをアッシング除去する方法において、
前記反応性ガスとして、酸素ガスと共に塩素系ガス及び
／または臭素系ガスを用いることで、下地膜への影響を
抑えつつ半導体基板上のレジストを完全に剥離除去す
る。
０2 膜等の下地層にダメージを与えず、レジストを完全
に剥離除去するアッシング方法を提供することを目的と
する。 【構成】 プラズマ化した反応性ガスにより、半導体基
板Ａ上のレジストをアッシング除去する方法において、
前記反応性ガスとして、酸素ガスと共に塩素系ガス及び
／または臭素系ガスを用いることで、下地膜への影響を
抑えつつ半導体基板上のレジストを完全に剥離除去す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体製造工程における
レジストの除去方法に関し、特にアッシングによりレジ
ストを除去する方法に関するものである。
レジストの除去方法に関し、特にアッシングによりレジ
ストを除去する方法に関するものである。
【０００２】
【従来の技術】半導体製造工程においては、半導体基板
上へのパターン形成及び不純物拡散等、レジストをマス
クとして用いる様々な工程がある。また、それぞれの工
程が終了した後に、レジストの剥離除去工程が設けられ
るが、この工程においては、下地となるＳｉ基板及Ｓｉ
０2 膜等にダメージを与えず、レジストを完全に剥離除
去することが要求される。従来、上記のレジスト剥離除
去工程には、レジストを酸素プラズマにさらすことによ
って、低温で酸化除去する、いわゆるプラズマアッシン
グ法が広く用いられている。さらに残渣を残さずに完全
な剥離除去を行うために、上記酸素プラズマと共にフッ
素プラズマ、水素プラズマ等を用いる方法、及び酸素に
よるＲＩＥ（Reactive Ion Etching）等のアッシング方
法が用いられている。
上へのパターン形成及び不純物拡散等、レジストをマス
クとして用いる様々な工程がある。また、それぞれの工
程が終了した後に、レジストの剥離除去工程が設けられ
るが、この工程においては、下地となるＳｉ基板及Ｓｉ
０2 膜等にダメージを与えず、レジストを完全に剥離除
去することが要求される。従来、上記のレジスト剥離除
去工程には、レジストを酸素プラズマにさらすことによ
って、低温で酸化除去する、いわゆるプラズマアッシン
グ法が広く用いられている。さらに残渣を残さずに完全
な剥離除去を行うために、上記酸素プラズマと共にフッ
素プラズマ、水素プラズマ等を用いる方法、及び酸素に
よるＲＩＥ（Reactive Ion Etching）等のアッシング方
法が用いられている。
【０００３】
【発明が解決しようとする課題】しかし、各工程におけ
る様々な処理、例えば半導体基板にイオン注入を行うこ
とによってレジストは様々に変質し、上記のアッシング
工程を経ても完全に剥離除去されずに残渣を残したり、
あるいは以下の様な問題が見られた。先ず、酸素プラズ
マと共にフッ素プラズマを用いる方法においては、残渣
の低減が図られるものの、下地のＳｉ基板及びＳｉＯ2
膜等もエッチングされてしまう。次に、酸素プラズマと
共に水素プラズマを用いる方法では、原子半径の小さい
水素が半導体基板に注入され、デバイス特性が劣化して
しまう。そして酸素によるＲＩＥでは、酸素イオンのエ
ネルギーが高いため下地層に結晶欠陥等のダメージが加
わり、やはりデバイス特性が劣化してしまう。この発明
は、以上の問題点を解決し、レジスト除去工程において
Ｓｉ基板及びＳｉ０2 膜等の下地層にダメージを与え
ず、レジストを完全に剥離除去するアッシング方法を提
供することを目的とする。
る様々な処理、例えば半導体基板にイオン注入を行うこ
とによってレジストは様々に変質し、上記のアッシング
工程を経ても完全に剥離除去されずに残渣を残したり、
あるいは以下の様な問題が見られた。先ず、酸素プラズ
マと共にフッ素プラズマを用いる方法においては、残渣
の低減が図られるものの、下地のＳｉ基板及びＳｉＯ2
膜等もエッチングされてしまう。次に、酸素プラズマと
共に水素プラズマを用いる方法では、原子半径の小さい
水素が半導体基板に注入され、デバイス特性が劣化して
しまう。そして酸素によるＲＩＥでは、酸素イオンのエ
ネルギーが高いため下地層に結晶欠陥等のダメージが加
わり、やはりデバイス特性が劣化してしまう。この発明
は、以上の問題点を解決し、レジスト除去工程において
Ｓｉ基板及びＳｉ０2 膜等の下地層にダメージを与え
ず、レジストを完全に剥離除去するアッシング方法を提
供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明はプラズマ化した反応性ガスにより、半導体
基板上のレジストをアッシング除去する方法において、
前記反応性ガスとして、酸素ガスと共に塩素系ガスおよ
び／または臭素系ガスを用いることを特徴とする。
め、本発明はプラズマ化した反応性ガスにより、半導体
基板上のレジストをアッシング除去する方法において、
前記反応性ガスとして、酸素ガスと共に塩素系ガスおよ
び／または臭素系ガスを用いることを特徴とする。
【０００５】
【作用】本発明のレジストのアッシング方法によれば、
反応性ガスとして酸素と共に塩素系ガスまたは臭素系ガ
スを用いるため、アッシングによる下地層のエッチング
及び結晶欠陥が抑えられ、さらに残渣を残さずにレジス
トの剥離を、行うことができる。
反応性ガスとして酸素と共に塩素系ガスまたは臭素系ガ
スを用いるため、アッシングによる下地層のエッチング
及び結晶欠陥が抑えられ、さらに残渣を残さずにレジス
トの剥離を、行うことができる。
【０００６】
【実施例】以下、本発明の実施例を詳細に説明する。図
１は本発明のレジストのアッシング方法を適応するダウ
ンフロー型のプラズマアッシング装置の構成図である。
この装置は、高周波電磁界によって反応性ガスをプラズ
マ化するプラズマ発生室１と、真空状態でレジストのア
ッシング処理を行う処理室３とで構成されている。プラ
ズマ発生室１と、処理室３は接続管２を介して連通し、
該接続管２は処理室３の上方に設置されている。そして
処理室３の底部には排気管４が設けられ真空ポンプで処
理室３の室内を真空状態に保っているため、室内の気流
は常に底部に向かって流れている。アッシング処理を行
うウェハＡは処理室３にセットされる。
１は本発明のレジストのアッシング方法を適応するダウ
ンフロー型のプラズマアッシング装置の構成図である。
この装置は、高周波電磁界によって反応性ガスをプラズ
マ化するプラズマ発生室１と、真空状態でレジストのア
ッシング処理を行う処理室３とで構成されている。プラ
ズマ発生室１と、処理室３は接続管２を介して連通し、
該接続管２は処理室３の上方に設置されている。そして
処理室３の底部には排気管４が設けられ真空ポンプで処
理室３の室内を真空状態に保っているため、室内の気流
は常に底部に向かって流れている。アッシング処理を行
うウェハＡは処理室３にセットされる。
【０００７】上記構成のダウンフロー型のプラズマアッ
シング装置によるアッシングは、先ずプラズマ発生室１
に導入された反応性ガスが、室内に発生させた高周波電
磁界によってプラズマ化される。プラズマ化された反応
性ガスは、接続管２から真空状態となっている処理室３
に導入される。処理室３にセットされたウェハＡの表面
のレジストが、該プラズマによってアッシング除去され
る。処理室３の内部の残留ガスが、底部の排気管４から
排気される。ダウンフロー型の装置を用いる理由として
は、生成したプラズマ中にイオンが殆ど存在しないこと
から、イオンによる高エネルギーが下地に与えるダメー
ジを少なくできるためである。
シング装置によるアッシングは、先ずプラズマ発生室１
に導入された反応性ガスが、室内に発生させた高周波電
磁界によってプラズマ化される。プラズマ化された反応
性ガスは、接続管２から真空状態となっている処理室３
に導入される。処理室３にセットされたウェハＡの表面
のレジストが、該プラズマによってアッシング除去され
る。処理室３の内部の残留ガスが、底部の排気管４から
排気される。ダウンフロー型の装置を用いる理由として
は、生成したプラズマ中にイオンが殆ど存在しないこと
から、イオンによる高エネルギーが下地に与えるダメー
ジを少なくできるためである。
【０００８】次に、上記の装置を用いた、本発明のレジ
ストのアッシング方法の一例について述べる。処理を行
うウェハＡとして、図２（１）に示したようにＳｉ基板
１１上のＳｉＯ2 １２を下地としてポジ型レジスト１３
を１μｍコーティングし、不純物としてリン１４を加速
電圧１００keV でドーズ量１×１０16cm-2をイオン注入
したものを用いた。
ストのアッシング方法の一例について述べる。処理を行
うウェハＡとして、図２（１）に示したようにＳｉ基板
１１上のＳｉＯ2 １２を下地としてポジ型レジスト１３
を１μｍコーティングし、不純物としてリン１４を加速
電圧１００keV でドーズ量１×１０16cm-2をイオン注入
したものを用いた。
【０００９】先ず、上記のウェハＡを処理室３にセット
し処理室３の内部を減圧する。次に反応性ガス、例えば
酸素ガス２０００sccm(Standard cm3/m ) に塩素ガス１
００sccmを添加したものを、プラズマ発生室１に１Torr
の低圧で導入する。プラズマ発生室１に１kWの高周波を
印加して上記の反応性ガスをプラズマ化し、上記ウェハ
Ａがセットされた処理室３に導入する。処理室３の内部
で、ウェハＡの表面にコーティングしたレジスト１３を
該プラズマによってアッシング除去する。処理室３の内
部の残留ガスを、排気管４から排気する。
し処理室３の内部を減圧する。次に反応性ガス、例えば
酸素ガス２０００sccm(Standard cm3/m ) に塩素ガス１
００sccmを添加したものを、プラズマ発生室１に１Torr
の低圧で導入する。プラズマ発生室１に１kWの高周波を
印加して上記の反応性ガスをプラズマ化し、上記ウェハ
Ａがセットされた処理室３に導入する。処理室３の内部
で、ウェハＡの表面にコーティングしたレジスト１３を
該プラズマによってアッシング除去する。処理室３の内
部の残留ガスを、排気管４から排気する。
【００１０】上記アッシング処理の結果は良好であっ
た。まず、酸素プラズマのみを用いたアッシングでは残
渣が確認されていたが、上記のアッシング処理では、図
２（２）に示したように上記のウェハＡにコーティング
されたレジスト１３は、完全に剥離除去された。これは
酸素と共に塩素を用いたためと考えられる。またアッシ
ングによる下地のＳｉ基板１１及びＳｉＯ2 膜１２のエ
ッチングも見られなかった。これは、従来酸素と共に用
いていたフッ素と比較して、塩素のＳｉ及びＳｉＯ2 に
対する反応性が弱いためと考えられる。デバイス特性に
ついても劣化は認められず、これは塩素の原子半径が大
きく基板に注入されにくいことと、ダウンフロー型のア
ッシング装置を用いてプラズマ中のイオンの発生を防い
だ効果と考えられる。
た。まず、酸素プラズマのみを用いたアッシングでは残
渣が確認されていたが、上記のアッシング処理では、図
２（２）に示したように上記のウェハＡにコーティング
されたレジスト１３は、完全に剥離除去された。これは
酸素と共に塩素を用いたためと考えられる。またアッシ
ングによる下地のＳｉ基板１１及びＳｉＯ2 膜１２のエ
ッチングも見られなかった。これは、従来酸素と共に用
いていたフッ素と比較して、塩素のＳｉ及びＳｉＯ2 に
対する反応性が弱いためと考えられる。デバイス特性に
ついても劣化は認められず、これは塩素の原子半径が大
きく基板に注入されにくいことと、ダウンフロー型のア
ッシング装置を用いてプラズマ中のイオンの発生を防い
だ効果と考えられる。
【００１１】また、上述の条件で塩素ガスに代えて臭素
ガスを用いた場合、さらに酸素ガスに塩素ガス及び臭素
ガスを添加した場合にも、上記と同様に良好な結果が得
られた。
ガスを用いた場合、さらに酸素ガスに塩素ガス及び臭素
ガスを添加した場合にも、上記と同様に良好な結果が得
られた。
【００１２】
【発明の効果】以上実施例にて詳細に説明したように、
本発明のレジストのアッシング方法によれば、イオン注
入などの半導体製造工程の様々な処理によって変質した
レジストも、下地のＳｉ基板及びＳｉＯ2 膜等へ影響を
及ぼすことなく、さらには残渣を残すことなく完全に剥
離除去される。
本発明のレジストのアッシング方法によれば、イオン注
入などの半導体製造工程の様々な処理によって変質した
レジストも、下地のＳｉ基板及びＳｉＯ2 膜等へ影響を
及ぼすことなく、さらには残渣を残すことなく完全に剥
離除去される。
【図１】ダウンフロー型プラズマアッシング装置の構成
図である。
図である。
【図２】アッシング処理に用いたウェハの一例を示す断
面図である。
面図である。
Ａ ウェハ（半導体基板） １３ レジスト膜
Claims (1)
- 【請求項１】 プラズマ化した反応性ガスにより、半導
体基板上のレジストをアッシング除去する方法におい
て、 前記反応性ガスとして、酸素ガスと共に塩素系ガスおよ
び／または臭素系ガスを用いることを特徴とするレジス
トのアッシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4186008A JPH065563A (ja) | 1992-06-19 | 1992-06-19 | レジストのアッシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4186008A JPH065563A (ja) | 1992-06-19 | 1992-06-19 | レジストのアッシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065563A true JPH065563A (ja) | 1994-01-14 |
Family
ID=16180762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4186008A Pending JPH065563A (ja) | 1992-06-19 | 1992-06-19 | レジストのアッシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065563A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432211B2 (en) | 2004-04-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
1992
- 1992-06-19 JP JP4186008A patent/JPH065563A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432211B2 (en) | 2004-04-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6589890B2 (en) | Precleaning process for metal plug that minimizes damage to low-κ dielectric | |
| JP2541851B2 (ja) | 有機物の剥離方法 | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| US6325861B1 (en) | Method for etching and cleaning a substrate | |
| JP2502805B2 (ja) | コンタクトホ−ル形成方法 | |
| JPH06177089A (ja) | 半導体装置の製造方法 | |
| US6218084B1 (en) | Method for removing photoresist layer | |
| JPH065563A (ja) | レジストのアッシング方法 | |
| JPH08306668A (ja) | アッシング方法 | |
| JP4343379B2 (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JPH0992640A (ja) | プラズマエッチング方法 | |
| JP3006508B2 (ja) | アルミニウム膜又はアルミニウム合金膜のエッチング方法 | |
| JP3079656B2 (ja) | ドライエッチング方法 | |
| JPH09172081A (ja) | 半導体装置の製造方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JP3428927B2 (ja) | ドライエッチング方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| JP3440599B2 (ja) | ビアホール形成方法 | |
| JP2998173B2 (ja) | Ａｌエッチング方法 | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| JPH06216089A (ja) | ドライエッチング方法 | |
| JP3358179B2 (ja) | ポリシリコン層のプラズマ・エッチング方法 | |
| JP2841423B2 (ja) | タングステン膜の選択的形成方法 |