JPH0634700A - 素子特性測定装置の試験信号制御方法 - Google Patents

Abstract

(57)【要約】 【目的】高速のスルーレートの測定を実現出来る素子特
性測定装置の試験信号制御方法を提供すること。 【構成】試験信号を繰り返し発生するデジタル・アナロ
グ変換器３６と、上記試験信号を増幅する高スルーレー
ト増幅器３２とを有し、該高スルーレート増幅器の出力
を被測定素子３０に印加し、該被測定素子の電気的特性
を測定する素子特性測定装置の試験信号制御方法であっ
て、上記被測定素子の損傷を防止する為に、測定期間の
終了時点から次の測定期間の開始時点までの回復期間中
の上記試験信号の変化率を調整することを特徴とする。 【効果】高スルーレートの測定を行ってもＤＵＴを損傷
することがない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、素子特性測定装置の試
験信号制御方法に関する。

【０００２】

【従来技術】図３は、従来の素子特性測定装置の構成例
を示すブロック図である。例えばトランジスタの如きＤ
ＵＴ（被測定素子）３０の特性を測定する為に、コレク
タ及びベースに夫々試験電圧及び試験電流を供給する電
圧出力増幅器３２及び電流出力増幅器３４を設けてい
る。これら電圧及び電流出力増幅器３２及び３４は、夫
々ＤＡＣ（デジタル・アナログ変換器）３６及び３８か
らの制御電圧で制御される。これらＤＡＣ３６及び３８
は、出力インタフェース４０及びバス４２を介してＣＰ
Ｕ４４から制御データを受ける。ＣＰＵ４４は、ＲＯＭ
４６内の制御プログラムに従ってシステム全体の動作を
制御する。ＲＡＭ４８は、制御データ、設定データ及び
測定データ等を一時的に記憶しておくものである。オペ
レータは操作パネル５０を操作して所望の測定を制御す
ることが出来る。操作パネル５０からの設定データに応
じてＣＰＵ４４は必要な制御データをＤＡＣ３６及び３
８に供給し、ＤＵＴ３０のコレクタ及びベースに適当な
試験信号を供給し、測定回路５２を制御して必要な測定
動作を実行し、ＤＵＴ３０の例えば電流対電圧特性の測
定データを得る。すなわち、測定回路５２は、ＤＵＴ３
０の各部の電圧又は電流をデジタイズし、デジタル測定
データを得る。このデジタル測定データはバス４２を介
してＲＡＭ４８に記憶され、この記憶データはバス４２
を介して表示回路及び表示スクリーンを含む表示装置５
４に送られ測定結果が表示される。

【０００３】ＤＵＴ３０であるトランジスタのコレクタ
には、出力増幅器３２から傾斜電圧信号を供給し、ベー
スには出力増幅器３４から一定電流を供給することによ
り、一定ベース電流値におけるＤＵＴ３０のコレクタの
電圧を直線的に変化させる。このトランジスタのコレク
タの電圧、ベースの電流及びエミッタ電流を測定回路５
２により測定してＤＵＴ３０の特性を測定出来る。

【０００４】

【発明が解決しようとする課題】図４は、ＤＵＴである
普通のＮＰＮ型トランジスタ３０の等価回路図である。
トランジスタ３０にはベース・コレクタ間に浮遊容量Ｃ
bcが存在し、ベースと接地間にも浮遊容量Ｃb及び漏れ
抵抗Ｒbが存在する。このトランジスタ３０に図５の
（Ａ）に示すような試験電圧信号を印加する場合を考え
る。このコレクタ試験電圧信号は、測定期間Ｔmの期間
として説明の便宜上僅か６ステップのデジタル傾斜信号
で表しているが、実際にはもっと多くのステップを有す
る信号である。各電圧ステップ毎に測定値をデジタイズ
するので各ステップ毎に迅速に正しい電圧値に収束する
ことが望ましい。よって、図３の出力電圧増幅器３２に
はスルーレートの高い増幅器が望ましい。最近の高速の
ＤＵＴを計測する為には益々スルーレートの高い出力増
幅器を用いる必要性が高くなる。一方、図５のタイミン
グ波形図に示すように、測定期間Ｔmが終了すると、コ
レクタ電圧は急激に元の電圧値（ゼロ）に戻り、次の測
定期間まで待機する回復期間Ｔrが存在する。この時、
コレクタ電圧が急激に減少すると、その急激な電圧変化
に応じて急峻な電流がベース・コレクタ間容量Ｃbc間を
通過し、ベース容量Ｃbを急速に充電する。その後、こ
のベース容量Ｃbの電荷は、漏れ抵抗Ｒbを介して放電さ
れる。この様子を図５の（Ｂ）に示している。

【０００５】トランジスタ３０のベース・コレクタ容量
Ｃbcを通過する電流ｉは、次式で与えられる。 ｉ＝Ｃbc（ｄＶc／ｄｔ） （但し、Ｖcはコレクタ
電圧） トランジスタ３０のベース電圧Ｖbは、回復期間Ｔrの開
始時点を基準時点とすると、次式で与えられる。 Ｖb＝ＲbＣb（ｄＶ／ｄｔ）［１−ｅｘｐ（−ｔ／ＣbＲ
b）］ ここでＲb＝１００ＭΩ、Ｃb＝１０ｐＦと仮定すると、
スルーレートが高く、例えばｄＶ／ｄｔが１Ｖ／１００
μｓの場合には、図５で示したアンダシュート電圧Ｖx
は約１０Ｖにも達する。トランジスタのベース・エミッ
タ間逆バイアス最大許容値は５Ｖ以下のものも多いの
で、上述の測定により損傷することがあった。従って、
従来はあまりスルーレートの高い回路を用いてシステム
を構築することが出来ず、高速のＤＵＴを正確に測定し
たい場合に不都合であった。

【０００６】従って、本発明の目的は、高速のスルーレ
ートの測定を実現出来る素子特性測定装置の試験信号制
御方法を提供することである。

【０００７】

【課題を解決する為の手段及び作用】本発明を適用する
のに好適な素子特性測定装置は、試験信号を繰り返し発
生する試験信号発生器と、この試験信号を増幅する高ス
ルーレート増幅器とを有し、この高スルーレート増幅器
の出力をＤＵＴ（被測定素子）に印加し、このＤＵＴの
電気的特性を測定するものである。ＤＵＴの損傷を防止
する為に、測定期間の終了時点から次の測定期間の開始
時点までの回復期間中の上記試験信号の変化率を適当な
値に調整する。これにより、高スルーレートの測定を行
った場合でも回復期間中のＤＵＴの損傷を防止する。

【０００８】

【実施例】図１は、本発明による素子特性測定装置の試
験信号制御方法手順を示す流れ図である。使用する素子
測定装置は、図３に示したものと同じ構成で良い。先
ず、ステップ１０でオペレータが操作パネル５０から入
力した設定データを読み込む。次のステップ１２で、設
定データに応じて測定期間中の試験信号のパラメータを
設定する。次のステップ１４では、回復期間中の試験信
号のパラメータを設定する。この時の設定パラメータ
は、過渡的な逆バイアス電圧を生じさせない程度の電圧
又は電流変化率となるような固定値でも良いが、オペレ
ータの設定に応じて個別に設定しても良い。ＣＰＵ４４
は、次のステップ１６で設定した試験信号をＤＵＴ３０
に供給し、測定回路５２で各部の電圧値及び電流値を測
定する。この測定結果をステップ１８で表示装置５４に
表示する。

【０００９】図２は、本発明による試験信号制御方法で
発生した試験信号の一例を示すタイミング波形図であ
る。測定期間中Ｔmの信号は、従来の図５の例と同様で
ある。回復期間Ｔrに入ると、従来の場合と異なり、Ｄ
ＡＣ３６の制御データを調整して、ＤＵＴ３０のコレク
タ電圧が急峻にゼロに戻らないようにする。便宜上、図
２では少ないステップ数で図示しているが実際にはもっ
と数多くのステップ、例えば、ＤＡＣ３６の最大分解能
のステップで元の値に戻るように調整しても良い。波形
（Ｂ）に示すように、過渡的な逆バイアス電圧の発生は
なくなり、ＤＵＴ３０の損傷の危険性も皆無となってい
ることが判る。こうすることにより、測定期間中の試験
信号のスルーレートを高速に維持する為に高スルーレー
トの出力増幅器を用いても、回復期間Ｔr中にＤＵＴ３
０を急峻な過渡電圧で損傷する恐れがなくなる。

【００１０】

【発明の効果】上述のように、本発明の素子特性測定装
置の試験信号制御方法によれば、回復期間中の試験信号
の変化率を適切に調整することにより、高スルーレート
の測定を維持したままＤＵＴの損傷を防止出来る。

【図面の簡単な説明】

【図１】本発明の好適実施例を示す流れ図である。

【図２】本発明に係る試験信号の一例を示すタイミング
波形図である。

【図３】本発明の適用するのに好適な素子特性測定装置
の構成を示すブロック図である。

【図４】被測定素子（トランジスタ）の実際の等価回路
を示す図である。

【図５】従来の試験信号の一例を示すタイミング波形図
である。

【符号の説明】

３０ ＤＵＴ（被測定素子） ３２及び３４ 出力増幅器 ３６及び３８ デジタル・アナログ変換器（試験信号発
生器） ４４ ＣＰＵ ５０ 操作パネル ５２ 測定回路 ５４ 表示装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】 試験信号を繰り返し発生する試験信号発
   生器と、上記試験信号を増幅する高スルーレート増幅器
   とを有し、該高スルーレート増幅器の出力を被測定素子
   に印加し、該被測定素子の電気的特性を測定する素子特
   性測定装置の試験信号制御方法であって、 上記被測定素子の損傷を防止する為に、測定期間の終了
   時点から次の測定期間の開始時点までの回復期間中の上
   記試験信号の変化率を調整することを特徴とする素子特
   性測定装置の試験信号制御方法。