JPH0623921B2 - カウンタ装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、多段設定形のカウンタ装置に関するものであ
る。更に詳しくは、本発明は、軸の回転角や移動距離等
に応じて出力される例えばロータリエンコーダからのパ
ルスを計数し、あらかじめ設定した所定の計数値になつ
たら制御信号を出力するようなカウンタ装置に関するも
のである。

〔従来技術の説明〕

従来この種のカウンタ装置は、カムスイツチやリミツト
スイツチ等を使用して構成されたものであつて、そのた
め全体構成が複雑で、かつ大形なものであつた。また、
速度も遅く、精度的にも限界があるうえに、工程等を変
更する場合は、カムスイツチを入れ替える等、取扱いが
煩しいという種々の問題があつた。

〔発明の概要〕

本発明は、このような従来技術における問題点に鑑みて
なされたものであつて、設定値を電気的に設定、記憶さ
せることにより、設定点数、出力点数を多くとれ、しか
も高速、高精度で、装置の小形化を可能にしたカウンタ
装置を提供するものである。

本発明に係るカウンタ装置は、複数の設定値を所定の順
序、例えば小さい順又は大きい順に規則的に並べて予め
記憶しておく記憶装置を備えている。そして、この記憶
装置から、隣接する２つの設定値でかつカウンタ計数値
を挾み込む２つの設定値を呼び出し、この２つの設定値
を常に待機させる。そして、この２つの設定値とカウン
タ計数値とをそれぞれ比較して、一致信号が得られたな
らば、その旨の信号を送出するように構成している。

即ち、第１の発明に係るカウンタ装置は、直線運動に伴
つて発生するパルス信号を計数するハード構成のカウン
タと；複数の設定値が小さい順又は大きい順に配列され
て記憶されている設定値記憶手段と；第１の設定値と、
該第１の設定値より大きな値のアドレスに設定されてい
る第２の設定値とからなる２つの設定値であつて、かつ
前記カウンタの計数値を挾み込む２つの隣接する設定値
を、該設定値記憶手段から読み出して設定する設定値レ
ジスタと；前記カウンタの計数値と前記第１の設定値と
が一致したとき設定値に対応した制御出力信号を出力す
ると共に第１の一致信号を出力する前記第１の一致信号
を出力し、前記カウンタの計数値と前記第２の設定値と
が一致したとき設定値に対応した制御出力信号を出力す
ると共に第２の一致信号を出力する比較手段と；前記第
１の一致信号を入力すると、前記レジスタに読み出す設
定値のアドレス信号を１減少し、前記第２の一致信号を
入力すると、前記レジスタに読み出す設定値のアドレス
信号を１増加し、隣接した値の２つのアドレス信号を前
記設定値記憶手段に供給してそのアドレスに該当する２
つの設定値を前記設定値レジスタに設定させる設定値読
出しカウンタとを有するものであり、また、第２の発明
に係るカウンタ装置は、円運動に伴つて発生するパルス
信号を計数するハード構成のカウンタと；最小アドレス
値から最大アドレス値までの所定の領域に連続的に複数
の設定値が小さい順又は大きい順に配列されて記憶され
ている設定値記憶手段と；第１の設定値と、該第１の設
定値より大きな値のアドレスに設定されている第２の設
定値とからなる２つの設定値であつて、かつ前記カウン
タの計数値を挾み込む２つの隣接する設定値を、前記設
定値記憶手段から読み出して設定する設定値レジスタ
と；前記カウンタの計数値と前記第１の設定値とが一致
したとき設定値に対応した制御出力信号を出力すると共
に第１の一致信号を出力し、前記カウンタの計数値と前
記第２の設定値とが一致したとき設定値に対応した制御
出力信号を出力すると共に第２の一致信号を出力する比
較手段と； 前記第１の一致信号を入力すると、前記レジスタに読み
出す設定値のアドレス信号を１減少し、アドレス信号が
最小アドレス値より小となつたときは最大アドレス値を
設定し、また、前記第２の一致信号を入力すると、前記
レジスタに読み出す設定値のアドレス信号を１増加し、
アドレス信号が最大アドレス値より大となつたと時は最
小アドレス値を設定し、隣接した値の２つのアドレス信
号を前記設定値記憶手段に供給してそのアドレスに該当
する２つの設定値を前記設定値レジスタに設定させる設
定値読出しカウンタとを有するものである。

［実施例］ 次に、本発明をその実施例に基づいて説明する。

第１図は本発明の実施例に係るカウンタ装置の全体構成
を示すブロツク図で、第２図そのハード構成を示すブロ
ツク図である。

第１図において、(1)は図示していない例えばエンコー
ダからのパルス信号が供給され、これを計数するカウン
タで、ハード構成（デスクリート構成）からなつてい
る。(2)は、配列設定値記憶手段で、全設定値が小さい
順又は大きい順に並びかえられて配列され、記憶されて
いる。(3)は設定値レジスタで、配列設定値記憶手段(2)
から隣接する２つの設定値でかつカウンタ(1)の計数値
を挾み込むような２つの設定値を読出して設定する。
(4)は比較手段であり、カウンタ(1)の出力と設定値レジ
スタ(3)の設定値との一致についての比較を行ない、そ
の比較結果に応じた信号を送出する。(5)は設定値読出
しカウンタで、比較手段(4)からの信号に基づき、配列
設定値記憶手段(2)の多数の設定値の中で、次に比較用
設定値となる設定値が記憶されている番地信号を送出
し、配列設定値記憶手段(2)から設定値レジスタ(3)にそ
の設定値を送出させる。

以上のカウンタ(1)、配列設定値記憶手段(2)、設定値レ
ジスタ(3)、比較手段(4)及び設定値読出しカウンタ(5)
は、本発明の主要部をなすものであり、その詳細は後述
するとおりである。

また、第１図において、(11)は各設定No（制御出力φ１
〜φｎ とそれに対応する設定値を入力する設定値入力
手段で、例えばキーボードが使用される。(12)は第１の
モード選択手段で、少なくとも運転モードと設定モード
とを選択でき、各モードを示す信号を送出する。(13)は
第２のモード選択手段で、一軸上動作と円周動作（周期
動作）とを選択でき、各モードを示す信号を送出する。

(14)はデータ転送手段で、設定値入力手段(11)からの設
定値、及びモード選択手段(12)，(13)からのモード信号
が供給され、これらの入力情報に基づいて各種のデータ
転送を行なう。(15)は設定値記憶手段で、データ転送手
段(14)を介して各設定Noに対応した設定値が多数記憶さ
れる。この記憶は、モード選択手段(12)が設定モードに
選択されている時に行なわれる。また、設定値記憶手段
(15)にランダムに入力された設定値は、データ転送手段
(14)を介して、その値の小さい順又は大きい順に並びか
えられて、配列設定値記憶手段(2)に記憶される。

(16)は出力命令手段で、比較手段(4)からの一致信号及
びデータ転送手段(14)からの出力命令信号が供給され、
該当する出力番号の制御出力（オン又はオフ）の信号を
出力回路(17)に送出する。(18)は表示駆動手段で、カウ
ンタ(1)の出力（計数値）、データ転送手段(14)からの
設定値及び各制御出力の状態（オンかオフ）が供給さ
れ、これらの値が表示装置(19)にテイジタル値等によつ
て表示される。

次に、第１図と第２図の対応関係を説明する。

第２図において、カウンタ(1)は、第１図のカウンタ(1)
の他に比較手段(4)を内蔵している。(31)はカウンタ(1)
に結合しているマイクロプロセツサで、ＲＯＭ(32)に記
憶されているプログラムに従つて各種の演算動作を行な
う。このマイクロプロセッサ(31)及びＲＯＭ(32)は、第
１図における設定値レジスタ(3)、設定値読出しカウン
タ(5)、データ転送手段(14)、出力命令手段(16)及び表
示駆動手段(18)としての機能を有している。(33)はＲＡ
Ｍであり、配列設定値記憶手段(2)及び設定値記憶手段
(15)としての機能を有している。そして、設定入力手段
に相当するキーボード(11)、モード選択スイツチ(12)，
(13)、表示器(19)、ＲＯＭ(32)及びＲＡＭ(33)がデータ
バスを介してマイクロプロセツサ(31)に結合している。
また、マイクロプロセツサ(31)には、出力回路(17)が結
合しており、カウンタ(1)内の比較手段の比較結果に基
づいて外部に制御出力を送出する。なお、第１図には図
示しなかつたが、カセツトインターフエイス(34)を設け
て、必要なプログラムをカセツトテープ（図示せず）に
録音したり、テープから自動的プログラムを書き込むよ
うにしてもよい。

上記の実施例では、比較手段(4)をカウンタ(1)に内蔵し
た例を示したが、マイクロプロセツサ(31)とＲＯＭ(32)
によつて構成してもよいし、また、別置の比較演算器に
よつて構成してもよい。設定値読出しカウンタ(5)も別
置のハード構成（デイスクリート構成）でもよい。

次に、本実施例に係る装置の動作を本発明の主要部を中
心に説明する。

最初、モード選択手段(12)は設定モードに選択され、設
定値が設定値入力手段(11)により入力され、データ転送
手段(14)を介して設定値記憶手段(15)に記憶される。次
に、その設定値は、データ転送手段(14)により小さい順
に読み出され、配列設定値記憶手段(2)に小さい順に並
べられて記憶される。この方法自体周知であるから、こ
こではその説明は省略する。

次に、モード選択手段(12)が運転モードで、モード選択
手段(13)が一軸上の動作に選択されている場合について
説明する。

その説明に先だつて、第１図に示したブロツク図のう
ち、本発明の主要部をさらに詳細に図示したブロツク図
を第３図に示し、その概要を説明する。同図において、
第１図と同一符号は同一のものを示し、設定値カウンタ
(3)は２つの設定値レジスタ(3A)，(3B)から構成され、
比較手段(4)は２つの比較回路器(4A)，(4B)から構成さ
れ、そして、設定値読出しカウンタ(5)も２つの設定値
読出しカウンタ(5A)，(5B)から構成されている。

次に、上記の場合の動作を第４図のフローチヤートに基
づいて説明する。

配列設定値記憶手段(2)の最大番地ｎ以下の値、Ｎｉお
よびＮｉ＋１をそれぞれ設定値読出しカウンタ(5A)，(5
B)に書き込む。そしてＮｉで示される番地に入つている
配列設定値記憶手段(2)の設定値Ａｉを設定値レジスタ
(3A)に書き込み、Ｎｉ＋１で示される番地の設定値Ａｉ
＋１を設定値レジスタ(3B)に書き込む。

なお、ここでAiおよびAi＋１の値は、設定値レジスタ(3
A)の値（Ａｉ）＜カウンタ(1)の値Nc(t)）＜設定値レジ
スタ(3B)の値（Ａｉ＋１）となるような値がＣＰＵ(31)
の上記操作により設定される（ステツプ１）。これは第
５図に示すような状態になる。

次に、カウンタ(1)の値と設定値レジスタ(3A)，(3B)の
値とが比較される（ステツプ２）。カウンタ(1)の値は
計数入力によつて刻々変化し、いずれか一方の設定値レ
ジスタ(3A)，(3B)の値と一致すると、比較回路(4A)，(4
B)は一致出力を送出する（ステツプ３）。設定値レジス
タ(3A)の値（Ai）とカウンタ(1)の値（Nc(t)）とが一致
した場合には、設定値(Ai)に対応した制御出力が出力命
令手段(16)を介して出力回路(17)に送られ、また、表示
駆動手段(18)を介して表示器(19)に送られる（ステツプ
４；第１図参照）。そして比較回路(4A)の一致信号Ａが
設定値読出しカウンタ(5A)，(5B)に供給されて、各カウ
ンタの値を「１」だけ減じる（ステツプ５）。一方、設
定値レジスタ(3B)の値（Ai+1）とカウンタの値（（Nc
(t)）とが一致した場合には、設定値（Ai+1）に対応し
た制御出力が上記と同様に出力回路(17)及び表示器(19)
に送られる（ステツプ６）。そして、比較回路(4B)の一
致信号Ｂが設定値読出しカウンタ(5A)，(5B)に供給され
て、各カウンタの値を「１」だけ増やす（ステツプ
７）。

次に、各カウンタ(5A)，(5B)のアドレス信号に対応する
配列記憶手段(2)の設定値を設定値カウンタ(3A)，(3B)
にそれぞれ読出して、ステツプ２に戻る。従つて、一致
信号Ａが発生したときには、カウンタ(1)の値と設定値
カウンタ(3A)，(3B)との関係は第６Ａ図に示すようにな
り、一致信号Ｂが発生したときは第６Ｂ図に示すように
なる。

次に、選択モードが円周動作（周期動作）の場合を第７
Ａ図及び第７Ｂ図に示したフローチヤートに基づいて説
明する。この場合、配列設定値記憶手段(2)には１番地
からｎ番地まで設定値が記憶されているものとする。

第７Ａ図に示されるステツプ１〜ステツプ７（〜）
第４図に示したステツプ内容と同一であるからその説明
省略する。

第７Ｂ図において、一致信号Ａが発生している場合は設
定値読出しカウンタ(5B)の値が「１」より小であるか否
かについての比較が行なわれ（ステツプ８）、「１」よ
り小の場合には設定値読出しカウンタ(5B)に最大番地、
すなわち「ｎ」が書き込まれる。一方、設定値読出しカ
ウンタ(5B)の値が「１」以上である場合は、設定値読出
しカウンタ(5A)の値が「１」より小であるか否かについ
ての比較が行なわれる（ステツプ１０）。

「１」より小の場合には、設定値読出しカウンタ(5A)に
「ｎ」が書き込まれる（ステツプ１１）。

「１」以上の場合には設定読出しカウンタ(5A)，(5B)の
値はそのまとし、変更しない。

また、一致信号Ｂが発生している場合は、設定値読出し
カウンタ(5A)の値が「ｎ」より大であるか否かについて
の比較が行なわれ（ステツプ12）「ｎ」より大の場合に
は設定値読出しカウンタ(5A)に「１」が書き込まれる
（ステツプ１３）。一方、設定読出しカウンタ(5A)の値
が「ｎ」以下である場合には、設定値読出しカウンタ(5
B)の値が「ｎ」より大であるか否かについての比較が行
なわれる（ステツプ１４）。「ｎ」より大の場合には、
設定値読出しカウンタ(5B)に「１」が書き込まれる（ス
テツプ１５）。「ｎ」以下の場合には設定値読出しカウ
ンタ(5A)，(5B)の値はそのままとし、変更しない。

そして、設定値読出しカウンタ(5A)，(5B)に示される番
地の設定値を設定値レジスタ(3A)，(3B)に書き込み（ス
テツプ１６）、ステツプ２に戻る。

従つて、上述のカウンタ(1)と設定値読出しカウンタ(5
A)，(5Bの値との関係を図面に基づいて説明すれば次の
とおりである。

(1)ステツプ１−２−３−４−５−８−９−16の場合；
ステツプ２では第８−１図(a)に示す状態で、ステツプ
１６では第８−１図(b)に示す状態となる。

(2)ステツプ１−２−３−４−５−８−１０−１１−１
６の場合；ステツプ２では第８−２図(a)に示す状態
で、ステツプ１６では第８−２図(b)に示す状態とな
る。

(3)ステツプ１−２−３−４−５−８−１０−１６の場
合；ステツプ２では第８−３図(a)に示す状態で、ステ
ツプ１６では第８−３図(b)に示す状態となる。

(4)ステツプ１−２−３−６−７−１２−１３−１６の
場合；ステツプ２では第８−４図(a)に示す状態で、ス
テツプ１６では第８−４図(b)に示す状態となる。

(5)ステツプ１−２−３−６−７−１２−１４−１５−
１６の場合；ステツプ２では第８−５図(a)に示す状態
で、ステツプ１６では第８−５図(b)に示す状態とな
る。

(6)ステツプ１−２−３−６−７−１２−１４−１６の
場合；ステツプ２では第８−６図(a)に示す状態で、ス
テツプ１６では第８−６図(b)に示す状態となる。

また、上記の説明は、マイクロプロセツサの主たる動作
である運転モードが選択されている状態の動作を説明し
たが、このモードの他には、停止、調整、設定及びカセ
ツト等の各モードを設けることが考えられる。ここで、
停止モードは、装置全体を停止させるモードであり、設
定モードは設定値入力手段から(11)から設定値を設定記
憶手段(15)に記憶させるモードであつて、調整モード
は、ＲＡＭ(33)に記憶させた各設定値等を変更するモー
ドである。この調整モードは、運転継続中にキーボード
(11)より、変更データをＲＡＭ(33)に書き込むこととな
る。また、カセツトモードでは、カセツトインターフエ
イス(34)を介してカセツトテープにプログラムを録音し
たり、カセツトテープからプログラム等をＲＡＭ(33)書
き込んだりするモードである。

このカセツトモードは、同一のプログラムを多数の装置
のＲＡＭ(33)内に書き込んだりする場合などにおいて有
効となる。

このようにモード選択手段(12)，(13)によつて、各種の
モードを選択できるようにすることによつて、多種、多
様の動作を行なわせることができ汎用性を高めることが
できる。

〔発明の効果〕

以上説明したように、本発明に係るカウンタ装置は、従
来のカムスイツチやリミツトスイツチ等を使用した装置
に比べ小形で構成が簡単になるばかりでなく、各工程に
応じた設定値を多数設定することができ、検出位置の設
定、調整、変更が容易で高精度の位置検出が可能であ
る。また、カウンタをハード構成にしたので、高速度の
計数が可能になつている。そして、設定値読出しカウン
タと配列設定値記憶手段との組合せにより、設定値レジ
スタの設定値入れかえに要する処理時間が短縮され、高
速度の計数及び出力処理が可能となつている。

つまり、カウンタの計数値を定常的に隣接する２つの設
定値で挾み込むようにしたので、比較演算に要する時間
が短縮されている。

【図面の簡単な説明】

第１図は本発明の一実施例に係るカウンタ装置の全体構
成図、第２図はそのハード構成を示したブロツク図、第
３図は本発明の主要部の詳細を示したブロツク図、第４
図は運転モード（一軸動作）時のフローチヤート、第５
図、第６Ａ図及び第６Ｂ図はカウンタ(1)と設定値読出
しカウンタ（設定値カウンタ）との関係を示した説明
図、第７Ａ図及び第７Ｂ図は運転モード（円周動作）時
のフローチヤート、第８−１図(a)(b)〜第８−６図(a)
(b)はカウンタ(1)と設定値読出しカウンタとの関係を示
した説明図である。 (1)……カウンタ、(2)……配列設定値記憶手能、 (3)（3A，3B）……設定値レジスタ、(4)……比較手段、
(4A)，(4B)……比較回路、(5)（5A，5B）……設定値読
出しカウンタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】直線運動に伴って発生するパルス信号を計
   数するハード構成のカウンタと、 複数の設定値が小さい順又は大きい順に配列されて記憶
   されている設定値記憶手段と、 第１の設定値と、該第１の設定値より大きな値のアドレ
   スに設定されている第２の設定値とからなる２つの設定
   値であって、かつ前記カウンタの計数値を挾み込む２つ
   の隣接する設定値を、該設定値記憶手段から読み出して
   設定する設定値レジスタと、 前記カウンタの計数値と前記第１の設定値とが一致した
   とき設定値に対した制御出力信号を出力すると共に第１
   の一致信号を出力する前記第１の一致信号を出力し、前
   記カウンタの計数値と前記第２の設定値とが一致したと
   き設定値に対応した制御出力信号を出力すると共に第２
   の一致信号を出力する比較手段と、 前記第１の一致信号を入力すると、前記レジスタに読み
   出す設定値のアドレス信号を１減少し、前記第２の一致
   信号を入力すると、前記レジスタに読み出す設定値のア
   ドレス信号を１増加し、隣接した値の２つのアドレス信
   号を前記設定値記憶手段に供給してそのアドレスに該当
   する２つの設定値を前記設定値レジスタに設定させる設
   定値読出しカウンタと を有することを特徴とするカウンタ装置。
2. 【請求項２】円運動に伴って発生するパルス信号を計数
   するハード構成のカウンタと、 最小アドレス値から最大アドレス値までの所定の領域に
   連続的に複数の設定値が小さい順又は大きい順に配列さ
   れて記憶されている設定値記憶手段と、 第１の設定値と、該第１の設定値より大きな値のアドレ
   スに設定されている第２の設定値とからなる２つの設定
   値であって、かつ前記カウンタの計数値を挾み込む２つ
   の隣接する設定値を、前記設定値記憶手段から読み出し
   て設定する設定値レジスタと、 前記カウンタの計数値と前記第１の設定値とが一致した
   とき設定値に対応した制御出力信号を出力すると共に第
   １の一致信号を出力し、前記カウンタの計数値と前記第
   ２の設定値とが一致したとき設定値に対応した制御出力
   信号を出力すると共に第２の一致信号を出力する比較手
   段と、 前記第１の一致信号を入力すると、前記レジスタに読み
   出す設定値のアドレス信号を１減少し、アドレス信号が
   最小アドレス値より小となったときは最大アドレス値を
   設定し、また、前記第２の一致信号を入力すると、前記
   レジスタに読み出す設定値のアドレス信号を１増加し、
   アドレス信号が最大アドレス値より大となったと時は最
   小アドレス値を設定し、隣接した値の２つのアドレス信
   号を前記設定値記憶手段に供給してそのアドレスに該当
   する２つの設定値を前記設定値レジスタに設定させる設
   定値読出しカウンタと を有することを特徴とするカウンタ装置。