JPH06216477A - 配線基板及びこれを用いた電子回路装置 - Google Patents
配線基板及びこれを用いた電子回路装置Info
- Publication number
- JPH06216477A JPH06216477A JP5005487A JP548793A JPH06216477A JP H06216477 A JPH06216477 A JP H06216477A JP 5005487 A JP5005487 A JP 5005487A JP 548793 A JP548793 A JP 548793A JP H06216477 A JPH06216477 A JP H06216477A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- layer
- layers
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 信号伝送を差動信号により行っても効率の良
い配線及び高速伝送を行うことができるようにする。 【構成】 ＬＳＩ２が実装されると共に、このＬＳＩ２
のパッケージピン３に接続される配線パターンが少なく
とも片面に形成された多層プリント基板１にあって、差
動信号または電源を扱うラインのパターンを、絶縁層６
を介して金属層５と金属層７を絶縁層６を間に挟んで多
層に構成した２層積層配線パターン４にする。
い配線及び高速伝送を行うことができるようにする。 【構成】 ＬＳＩ２が実装されると共に、このＬＳＩ２
のパッケージピン３に接続される配線パターンが少なく
とも片面に形成された多層プリント基板１にあって、差
動信号または電源を扱うラインのパターンを、絶縁層６
を介して金属層５と金属層７を絶縁層６を間に挟んで多
層に構成した２層積層配線パターン４にする。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩなどの電子部品を
搭載するための基板及びこれを用いた装置に関する技
術、特に、信号伝送を差動形式で行うために用いて効果
のある技術に関するものである。
搭載するための基板及びこれを用いた装置に関する技
術、特に、信号伝送を差動形式で行うために用いて効果
のある技術に関するものである。
【０００２】
【従来の技術】電子回路実装の高密度化を図る手段とし
て多層プリント基板技術がある。この技術に関しては、
例えば、応用技術出版株式会社発行「プリント基板技術
とその品質保証」２７７〜２７９頁に記載されるよう
に、内層基板と外層基板を貼り合わせた多層金属配線構
造であり、外層相互間はスルーホール技術によって層間
接続するのが代表的な構成である。
て多層プリント基板技術がある。この技術に関しては、
例えば、応用技術出版株式会社発行「プリント基板技術
とその品質保証」２７７〜２７９頁に記載されるよう
に、内層基板と外層基板を貼り合わせた多層金属配線構
造であり、外層相互間はスルーホール技術によって層間
接続するのが代表的な構成である。
【０００３】ところで、例えばＬＳＩを実装する場合、
その相互間における信号伝送は、従来よりシングルエン
ドによる信号伝送が用いられている。しかし、シングル
エンド（各１本の信号ラインとアースラインからなる）
による信号伝送はノイズの影響を受けやすい。そこで、
高速性、耐ノイズ性に優れる差動信号伝送方式（アース
ラインのほか、各１本の正極性の信号ラインと負極性の
信号ラインからなる）を用いることが考えられる。
その相互間における信号伝送は、従来よりシングルエン
ドによる信号伝送が用いられている。しかし、シングル
エンド（各１本の信号ラインとアースラインからなる）
による信号伝送はノイズの影響を受けやすい。そこで、
高速性、耐ノイズ性に優れる差動信号伝送方式（アース
ラインのほか、各１本の正極性の信号ラインと負極性の
信号ラインからなる）を用いることが考えられる。
【０００４】
【発明が解決しようとする課題】本発明者の検討によれ
ば、差動信号を扱う場合、１つの信号に対して２本の信
号線を必要とするため、プリント基板上の信号関係の配
線が２倍になり、基板上の配線効率が悪くなるという問
題がある。
ば、差動信号を扱う場合、１つの信号に対して２本の信
号線を必要とするため、プリント基板上の信号関係の配
線が２倍になり、基板上の配線効率が悪くなるという問
題がある。
【０００５】そこで、本発明の目的は、信号伝送を差動
信号により行っても効率の良い配線及び高速伝送を行う
ことが可能な技術を提供することにある。
信号により行っても効率の良い配線及び高速伝送を行う
ことが可能な技術を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
【０００８】すなわち、ＩＣなどの電子部品が実装され
ると共に、前記電子部品のピンに接続される配線パター
ンが少なくとも片面に形成された配線基板であって、前
記配線パターンを厚み方向へ相互に絶縁させて少なくと
も２層に形成するようにしている。
ると共に、前記電子部品のピンに接続される配線パター
ンが少なくとも片面に形成された配線基板であって、前
記配線パターンを厚み方向へ相互に絶縁させて少なくと
も２層に形成するようにしている。
【０００９】
【作用】上記した手段によれば、信号ラインまたは電源
ラインを少なくとも２層に形成することで、１線分の配
線パターンの面積で済ませながら差動信号をツイステッ
ド・ペア・ケーブルと同等の機能を持たせ、差動信号を
伝送することができる。
ラインを少なくとも２層に形成することで、１線分の配
線パターンの面積で済ませながら差動信号をツイステッ
ド・ペア・ケーブルと同等の機能を持たせ、差動信号を
伝送することができる。
【００１０】したがって、実装密度の低下を招くことな
く、ノイズの影響を排除しながら高速伝送を行うことが
可能になる。
く、ノイズの影響を排除しながら高速伝送を行うことが
可能になる。
【００１１】
【実施例１】図１は本発明による配線基板を示す側面図
である。
である。
【００１２】多層プリント基板１（多層に限定はされる
ものではない）の上部には、ＱＦＰ（Quad Flat Packa
g）型のＬＳＩ２のパッケージピン３に接続するための
２層積層配線パターン４が形成されている。２層積層配
線パターン４は、第１の金属層５を基板表面に形成した
のち、上下の電気的な絶縁を行うための絶縁層６を介挿
した状態で同一のパターン形状を有する第２の金属層７
を重ねた状態に形成されている。
ものではない）の上部には、ＱＦＰ（Quad Flat Packa
g）型のＬＳＩ２のパッケージピン３に接続するための
２層積層配線パターン４が形成されている。２層積層配
線パターン４は、第１の金属層５を基板表面に形成した
のち、上下の電気的な絶縁を行うための絶縁層６を介挿
した状態で同一のパターン形状を有する第２の金属層７
を重ねた状態に形成されている。
【００１３】２層積層配線パターン４に接続が可能なよ
うに、パッケージピン３も２層構造が取られており、間
に絶縁層３ａを介挿して帯状の金属層３ｂ，３ｃを上下
に重ねてＳ字形に加工されている。そして、その先端部
は、下側の金属層３ｂが絶縁層３ａと同一長さにされ、
金属層３ｃは金属層７に接続できるように延伸されてい
る。また、２層積層配線パターン４にあっては、金属層
３ｂに接続できるように絶縁層６より延伸されている。
うに、パッケージピン３も２層構造が取られており、間
に絶縁層３ａを介挿して帯状の金属層３ｂ，３ｃを上下
に重ねてＳ字形に加工されている。そして、その先端部
は、下側の金属層３ｂが絶縁層３ａと同一長さにされ、
金属層３ｃは金属層７に接続できるように延伸されてい
る。また、２層積層配線パターン４にあっては、金属層
３ｂに接続できるように絶縁層６より延伸されている。
【００１４】２層積層配線パターン４は、信号を扱う場
合には上記したように差動信号に用い、電源ラインとし
て用いる場合には正または負の電圧の供給に用いる。ま
た、電源ラインの場合、異なる電圧（例えば、５Ｖと１
２Ｖなど）を金属層５と金属層７に供給するようにして
もよい。なお、伝送インピーダンスの整合が必要な場合
には、２層積層配線パターン４の厚み及び幅を吟味する
必要がある。
合には上記したように差動信号に用い、電源ラインとし
て用いる場合には正または負の電圧の供給に用いる。ま
た、電源ラインの場合、異なる電圧（例えば、５Ｖと１
２Ｖなど）を金属層５と金属層７に供給するようにして
もよい。なお、伝送インピーダンスの整合が必要な場合
には、２層積層配線パターン４の厚み及び幅を吟味する
必要がある。
【００１５】このように、多層プリント基板１上の配線
を２層積層配線パターン４としたことで、差動信号線の
ために２本の配線を横並べにする必要がなく、シングル
エンドと同じ実装密度で差動信号による伝送が可能にな
る。
を２層積層配線パターン４としたことで、差動信号線の
ために２本の配線を横並べにする必要がなく、シングル
エンドと同じ実装密度で差動信号による伝送が可能にな
る。
【００１６】図２は外部との接続または通常の形状のピ
ンを有する半導体装置との接続を行うための端部の配線
構造を示す斜視図である。
ンを有する半導体装置との接続を行うための端部の配線
構造を示す斜視図である。
【００１７】外部の回路にコネクタなどを介して接続
（またはパッケージピンを多層構造にしていない半導体
装置に接続）する場合、端末部の配線は２層形状にする
ことはできない。そこで、端部のみを各１層の金属配線
８ａ，８ｂによる平行配線にし、２層積層配線パターン
４との接続は金属配線８ａに対しては金属層５を接続す
る。
（またはパッケージピンを多層構造にしていない半導体
装置に接続）する場合、端末部の配線は２層形状にする
ことはできない。そこで、端部のみを各１層の金属配線
８ａ，８ｂによる平行配線にし、２層積層配線パターン
４との接続は金属配線８ａに対しては金属層５を接続す
る。
【００１８】そして、金属配線８ｂに対しては、金属配
線８ａ，８ｂ間を絶縁層９で埋め、この上面及び金属配
線８ｂの後端を覆うように導体１０を設けて接続を行っ
ている。導体１０は、例えば、メッキ技術を用いて形成
することができる。
線８ａ，８ｂ間を絶縁層９で埋め、この上面及び金属配
線８ｂの後端を覆うように導体１０を設けて接続を行っ
ている。導体１０は、例えば、メッキ技術を用いて形成
することができる。
【００１９】このように、２層積層配線パターン４と金
属配線８ａ，８ｂによる平行配線との間で接続変換（層
変換）を行うことで、外部回路（外部基板）との接続が
容易に行えるほか、従来からのスルーホール技術を利用
できる利点も生じる。また、電子回路パッケージのコネ
クタ部においても、この１層形のパターンを用いれば、
接続を容易にすることができる。
属配線８ａ，８ｂによる平行配線との間で接続変換（層
変換）を行うことで、外部回路（外部基板）との接続が
容易に行えるほか、従来からのスルーホール技術を利用
できる利点も生じる。また、電子回路パッケージのコネ
クタ部においても、この１層形のパターンを用いれば、
接続を容易にすることができる。
【００２０】
【実施例２】図３は本発明の配線基板の他の実施例を示
す断面図である。
す断面図である。
【００２１】本実施例はスルーホールを用い、このスル
ーホール部分が同軸ケーブルと同一機能を発揮するよう
にしたところに特徴がある。多層基板１１は中間部に内
層パターン１２を備え、その表面には上記実施例の２層
積層配線パターン４と同一構造を有する２層積層配線パ
ターン１３が形成され、裏面には同一構造の２層積層配
線パターン１４が形成されている。
ーホール部分が同軸ケーブルと同一機能を発揮するよう
にしたところに特徴がある。多層基板１１は中間部に内
層パターン１２を備え、その表面には上記実施例の２層
積層配線パターン４と同一構造を有する２層積層配線パ
ターン１３が形成され、裏面には同一構造の２層積層配
線パターン１４が形成されている。
【００２２】多層基板１１の厚み方向には、少なくとも
１つのスルーホール１５が形成されており、その内周面
にはスルーホールメッキ層１６が設けられている。そし
て、スルーホール１５の中心部には埋込導体１７が挿通
されている。この埋込導体１７を固定し、かつ埋込導体
１７を囲むようにして絶縁材１８がスルーホール１５内
に充填されている。
１つのスルーホール１５が形成されており、その内周面
にはスルーホールメッキ層１６が設けられている。そし
て、スルーホール１５の中心部には埋込導体１７が挿通
されている。この埋込導体１７を固定し、かつ埋込導体
１７を囲むようにして絶縁材１８がスルーホール１５内
に充填されている。
【００２３】この絶縁材１８は、スルーホールメッキ層
１６に対して電気的な絶縁を行うために設けられるもの
で、その露出面は、２層積層配線パターン１３及び２層
積層配線パターン１４に対し、同一平面になるように形
成される。さらに、埋込導体１７と２層積層配線パター
ン１３及び２層積層配線パターン１４とを接続するため
に、埋込導体１７及び２層積層配線パターン１３及び２
層積層配線パターン１４の一部を覆うように接続用金属
層１９ａ，１９ｂが設けられる。
１６に対して電気的な絶縁を行うために設けられるもの
で、その露出面は、２層積層配線パターン１３及び２層
積層配線パターン１４に対し、同一平面になるように形
成される。さらに、埋込導体１７と２層積層配線パター
ン１３及び２層積層配線パターン１４とを接続するため
に、埋込導体１７及び２層積層配線パターン１３及び２
層積層配線パターン１４の一部を覆うように接続用金属
層１９ａ，１９ｂが設けられる。
【００２４】このように、スルーホール１５の部分が同
軸ケーブルと同じ構造になっているために耐ノイズ性が
向上し、Ｓ／Ｎの低下を防止することができる。
軸ケーブルと同じ構造になっているために耐ノイズ性が
向上し、Ｓ／Ｎの低下を防止することができる。
【００２５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００２６】例えば、前記実施例においては、半導体装
置がＱＦＰ型であるとしたが、これに限定されるもので
はない。また、前記実施例では２層形のパッケージピン
を用いるものとしたが、在来の１本が１導体の構成のピ
ンであってもよい。この場合、図２に示すように平行配
線された金属配線８ａ，８ｂに接続すればよい。
置がＱＦＰ型であるとしたが、これに限定されるもので
はない。また、前記実施例では２層形のパッケージピン
を用いるものとしたが、在来の１本が１導体の構成のピ
ンであってもよい。この場合、図２に示すように平行配
線された金属配線８ａ，８ｂに接続すればよい。
【００２７】また、前記実施例においては、金属積層配
線パターン及びパッケージピンを２層にするものとした
が、これに限定されるものではなく、３層以上であって
もよい。
線パターン及びパッケージピンを２層にするものとした
が、これに限定されるものではなく、３層以上であって
もよい。
【００２８】そして、前記実施例では、基板に実装する
電子部品がＬＳＩなどの半導体装置であるとしたが、こ
れに限定されるものではなく、インダクタンス（または
コイル）やコンデンサ、抵抗などの回路素子とトランジ
スタなどの能動素子を組み合わせた電子部品であっても
よい。また、能動素子を含まない電子部品であってもよ
い。
電子部品がＬＳＩなどの半導体装置であるとしたが、こ
れに限定されるものではなく、インダクタンス（または
コイル）やコンデンサ、抵抗などの回路素子とトランジ
スタなどの能動素子を組み合わせた電子部品であっても
よい。また、能動素子を含まない電子部品であってもよ
い。
【００２９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
【００３０】すなわち、ＩＣなどの電子部品が実装され
ると共に、前記電子部品のピンに接続される配線パター
ンが少なくとも片面に形成された配線基板であって、前
記配線パターンを厚み方向へ相互に絶縁させて少なくと
も２層に形成するようにしたので、実装密度の低下を招
くことなく、ノイズの影響を排除しながら高速伝送を行
うことが可能になる。
ると共に、前記電子部品のピンに接続される配線パター
ンが少なくとも片面に形成された配線基板であって、前
記配線パターンを厚み方向へ相互に絶縁させて少なくと
も２層に形成するようにしたので、実装密度の低下を招
くことなく、ノイズの影響を排除しながら高速伝送を行
うことが可能になる。
【図１】本発明による配線基板を示す側面図である。
【図２】外部との接続または通常の形状のピンを有する
半導体装置との接続を行うための端部の配線構造を示す
斜視図である。
半導体装置との接続を行うための端部の配線構造を示す
斜視図である。
【図３】本発明の配線基板の他の実施例を示す断面図で
ある。
ある。
１ 多層プリント基板 ２ ＬＳＩ ３ パッケージピン ３ａ 絶縁層 ３ｂ，３ｃ 金属層 ４ ２層積層配線パターン ５ 金属層 ６ 絶縁層 ７ 金属層 ８ａ，８ｂ 金属配線 ９ 絶縁層 １０ 導体 １１ 多層基板 １２ 内層パターン １３ ２層積層配線パターン １４ ２層積層配線パターン １５ スルーホール １６ スルーホールメッキ層 １７ 埋込導体 １８ 絶縁材 １９ａ，１９ｂ 接続用金属層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｑ 6921−4Ｅ
Claims (4)
- 【請求項１】 ＩＣなどの電子部品が実装されると共
に、前記電子部品のピンに接続される配線パターンが少
なくとも片面に形成された配線基板であって、前記配線
パターンを厚み方向へ相互に絶縁させて少なくとも２層
に形成することを特徴とする配線基板。 - 【請求項２】 前記少なくとも２層に形成した多層配線
パターンと平行に配線された１層配線パターンとを接続
するに際し、前記多層配線パターンの上側の配線層の接
続は、直角方向へ布線した絶縁層及び導体層を多層にし
た接続部材を介して行うことを特徴とする請求項１記載
の配線基板。 - 【請求項３】 前記少なくとも２層に形成した多層配線
パターンを基板の両面に形成し、同軸構造にしたスルー
ホール部を介して上下面の前記多層配線パターンを接続
することを特徴とする請求項１記載の配線基板。 - 【請求項４】 前記少なくとも２層に形成した多層配線
パターンを有する基板に少なくとも１つの電子部品が実
装され、かつ該電子部品の信号ピンまたは電源ピンの少
なくとも一方が前記多層配線パターンに接続されること
を特徴とする電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005487A JPH06216477A (ja) | 1993-01-18 | 1993-01-18 | 配線基板及びこれを用いた電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005487A JPH06216477A (ja) | 1993-01-18 | 1993-01-18 | 配線基板及びこれを用いた電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216477A true JPH06216477A (ja) | 1994-08-05 |
Family
ID=11612607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5005487A Pending JPH06216477A (ja) | 1993-01-18 | 1993-01-18 | 配線基板及びこれを用いた電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216477A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566975B2 (en) | 2000-08-29 | 2003-05-20 | Kabushiki Kaisha Toshiba | Wiring board having parallel transmission lines to transmit equivalent signals in parallel |
| US6787710B2 (en) | 2001-05-29 | 2004-09-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring board and a method for manufacturing the wiring board |
| JP2013513976A (ja) * | 2009-12-14 | 2013-04-22 | クアルコム，インコーポレイテッド | 電子基板に組み込まれたビア構造 |
-
1993
- 1993-01-18 JP JP5005487A patent/JPH06216477A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566975B2 (en) | 2000-08-29 | 2003-05-20 | Kabushiki Kaisha Toshiba | Wiring board having parallel transmission lines to transmit equivalent signals in parallel |
| US6787710B2 (en) | 2001-05-29 | 2004-09-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring board and a method for manufacturing the wiring board |
| JP2013513976A (ja) * | 2009-12-14 | 2013-04-22 | クアルコム，インコーポレイテッド | 電子基板に組み込まれたビア構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888227B2 (en) | Apparatus for routing signals | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JPH11251516A (ja) | 半導体モジュール | |
| JPH0715106A (ja) | プリント基板 | |
| JP2908918B2 (ja) | 厚膜薄膜混成多層回路基板 | |
| JP2738232B2 (ja) | プリント基板 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPS63136414A (ja) | 高周波信号用中継ケ−ブル | |
| JP3954415B2 (ja) | 配線用補助パッケージ | |
| JPH06334001A (ja) | 半導体集積回路 | |
| JPS60201692A (ja) | 配線回路装置 | |
| JP2003168852A (ja) | 電子部品の実装方法 | |
| JPS61183956A (ja) | モジユ−ル基板 | |
| JPH071845Y2 (ja) | 集積回路パツケ−ジ | |
| JPH08779Y2 (ja) | 多層プリント板 | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JP2004207609A (ja) | グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板 | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JPS5999787A (ja) | 厚膜配線基板 | |
| JPS6010799A (ja) | 電子回路装置 | |
| JPH09199669A (ja) | プリント配線基板モジュール | |
| JPS61150248A (ja) | 集積回路用ソケツト | |
| JPH0553318B2 (ja) | ||
| JPS6249645A (ja) | 電子部品 |