[go: up one dir, main page]

JPH06216477A - Wiring board and electronic circuit device using the same - Google Patents

Wiring board and electronic circuit device using the same

Info

Publication number
JPH06216477A
JPH06216477A JP5005487A JP548793A JPH06216477A JP H06216477 A JPH06216477 A JP H06216477A JP 5005487 A JP5005487 A JP 5005487A JP 548793 A JP548793 A JP 548793A JP H06216477 A JPH06216477 A JP H06216477A
Authority
JP
Japan
Prior art keywords
wiring pattern
layer
layers
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5005487A
Other languages
Japanese (ja)
Inventor
Masao Mizukami
雅雄 水上
Kanji Otsuka
寛治 大塚
Masayuki Shirai
優之 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5005487A priority Critical patent/JPH06216477A/en
Publication of JPH06216477A publication Critical patent/JPH06216477A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To perform a wiring operation and a high-speed transmission operation with good efficiency even when a signal is transmitted by a differential signal. CONSTITUTION:In a multilayer printed-circuit board 1, an LSI 2 is mounted and wiring patterns connected to package pins 3 for the LSI 2 are formed at least on one face. In the printed-circuit board, the pattern for a line handling a differential signal or a power supply is formed as a two-layer laminated wiring pattern constituted of many layers in such a way that an insulating layer 6 is sandwiched between a metal layer 5 and a metal layer 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はLSIなどの電子部品を
搭載するための基板及びこれを用いた装置に関する技
術、特に、信号伝送を差動形式で行うために用いて効果
のある技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate for mounting an electronic component such as an LSI and a device using the same, and more particularly to a technique effective for performing signal transmission in a differential format. Is.

【0002】[0002]

【従来の技術】電子回路実装の高密度化を図る手段とし
て多層プリント基板技術がある。この技術に関しては、
例えば、応用技術出版株式会社発行「プリント基板技術
とその品質保証」277〜279頁に記載されるよう
に、内層基板と外層基板を貼り合わせた多層金属配線構
造であり、外層相互間はスルーホール技術によって層間
接続するのが代表的な構成である。
2. Description of the Related Art There is a multilayer printed circuit board technique as a means for increasing the density of electronic circuit packaging. Regarding this technology,
For example, as described in "Printed Circuit Board Technology and Its Quality Assurance" published by Applied Technology Publishing Co., Ltd., pages 277 to 279, it has a multilayer metal wiring structure in which an inner layer substrate and an outer layer substrate are bonded together, and through holes are formed between outer layers. A typical configuration is to connect layers by technology.

【0003】ところで、例えばLSIを実装する場合、
その相互間における信号伝送は、従来よりシングルエン
ドによる信号伝送が用いられている。しかし、シングル
エンド(各1本の信号ラインとアースラインからなる)
による信号伝送はノイズの影響を受けやすい。そこで、
高速性、耐ノイズ性に優れる差動信号伝送方式(アース
ラインのほか、各1本の正極性の信号ラインと負極性の
信号ラインからなる)を用いることが考えられる。
By the way, for example, when mounting an LSI,
As signal transmission between them, single-ended signal transmission has been conventionally used. However, single-ended (each consisting of one signal line and ground line)
Signal transmission due to is susceptible to noise. Therefore,
It is conceivable to use a differential signal transmission method (comprising a ground line, one positive signal line and one negative signal line), which is excellent in high speed and noise resistance.

【0004】[0004]

【発明が解決しようとする課題】本発明者の検討によれ
ば、差動信号を扱う場合、1つの信号に対して2本の信
号線を必要とするため、プリント基板上の信号関係の配
線が2倍になり、基板上の配線効率が悪くなるという問
題がある。
According to a study by the present inventor, when handling a differential signal, two signal lines are required for one signal, and therefore wiring related to signals on a printed circuit board is required. Is doubled, and there is a problem that the wiring efficiency on the substrate deteriorates.

【0005】そこで、本発明の目的は、信号伝送を差動
信号により行っても効率の良い配線及び高速伝送を行う
ことが可能な技術を提供することにある。
Therefore, an object of the present invention is to provide a technique capable of performing efficient wiring and high-speed transmission even if signal transmission is performed by a differential signal.

【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0007】[0007]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0008】すなわち、ICなどの電子部品が実装され
ると共に、前記電子部品のピンに接続される配線パター
ンが少なくとも片面に形成された配線基板であって、前
記配線パターンを厚み方向へ相互に絶縁させて少なくと
も2層に形成するようにしている。
That is, an electronic component such as an IC is mounted, and a wiring pattern connected to pins of the electronic component is formed on at least one surface, and the wiring pattern is mutually insulated in the thickness direction. Thus, at least two layers are formed.

【0009】[0009]

【作用】上記した手段によれば、信号ラインまたは電源
ラインを少なくとも2層に形成することで、1線分の配
線パターンの面積で済ませながら差動信号をツイステッ
ド・ペア・ケーブルと同等の機能を持たせ、差動信号を
伝送することができる。
According to the above-mentioned means, by forming the signal line or the power supply line in at least two layers, the differential signal has a function equivalent to that of the twisted pair cable while the area of the wiring pattern for one line is sufficient. The differential signal can be transmitted.

【0010】したがって、実装密度の低下を招くことな
く、ノイズの影響を排除しながら高速伝送を行うことが
可能になる。
Therefore, it is possible to perform high-speed transmission while eliminating the influence of noise without lowering the packaging density.

【0011】[0011]

【実施例1】図1は本発明による配線基板を示す側面図
である。
First Embodiment FIG. 1 is a side view showing a wiring board according to the present invention.

【0012】多層プリント基板1(多層に限定はされる
ものではない)の上部には、QFP(Quad Flat Packa
g)型のLSI2のパッケージピン3に接続するための
2層積層配線パターン4が形成されている。2層積層配
線パターン4は、第1の金属層5を基板表面に形成した
のち、上下の電気的な絶縁を行うための絶縁層6を介挿
した状態で同一のパターン形状を有する第2の金属層7
を重ねた状態に形成されている。
A QFP (Quad Flat Packa) is provided on top of the multilayer printed circuit board 1 (which is not limited to a multilayer).
A two-layer laminated wiring pattern 4 for connecting to the package pin 3 of the g) type LSI 2 is formed. The two-layer laminated wiring pattern 4 has the same pattern shape with the first metal layer 5 formed on the surface of the substrate and the insulating layer 6 for electrically insulating the upper and lower sides interposed therebetween. Metal layer 7
Are formed in a stacked state.

【0013】2層積層配線パターン4に接続が可能なよ
うに、パッケージピン3も2層構造が取られており、間
に絶縁層3aを介挿して帯状の金属層3b,3cを上下
に重ねてS字形に加工されている。そして、その先端部
は、下側の金属層3bが絶縁層3aと同一長さにされ、
金属層3cは金属層7に接続できるように延伸されてい
る。また、2層積層配線パターン4にあっては、金属層
3bに接続できるように絶縁層6より延伸されている。
The package pin 3 has a two-layer structure so that it can be connected to the two-layer laminated wiring pattern 4, and strip-shaped metal layers 3b and 3c are vertically stacked with an insulating layer 3a interposed therebetween. Is processed into an S-shape. Then, at the tip portion, the lower metal layer 3b has the same length as the insulating layer 3a,
The metal layer 3c is stretched so that it can be connected to the metal layer 7. Further, the two-layer laminated wiring pattern 4 is extended from the insulating layer 6 so as to be connected to the metal layer 3b.

【0014】2層積層配線パターン4は、信号を扱う場
合には上記したように差動信号に用い、電源ラインとし
て用いる場合には正または負の電圧の供給に用いる。ま
た、電源ラインの場合、異なる電圧(例えば、5Vと1
2Vなど)を金属層5と金属層7に供給するようにして
もよい。なお、伝送インピーダンスの整合が必要な場合
には、2層積層配線パターン4の厚み及び幅を吟味する
必要がある。
The two-layer laminated wiring pattern 4 is used for a differential signal as described above when handling a signal, and is used for supplying a positive or negative voltage when used as a power supply line. In the case of the power line, different voltages (for example, 5V and 1
2V) may be supplied to the metal layer 5 and the metal layer 7. If matching of transmission impedance is required, it is necessary to examine the thickness and width of the two-layer laminated wiring pattern 4.

【0015】このように、多層プリント基板1上の配線
を2層積層配線パターン4としたことで、差動信号線の
ために2本の配線を横並べにする必要がなく、シングル
エンドと同じ実装密度で差動信号による伝送が可能にな
る。
As described above, since the wiring on the multilayer printed board 1 is the two-layer laminated wiring pattern 4, it is not necessary to arrange the two wirings side by side for the differential signal line, which is the same as the single end. Transmission with a differential signal becomes possible at a mounting density.

【0016】図2は外部との接続または通常の形状のピ
ンを有する半導体装置との接続を行うための端部の配線
構造を示す斜視図である。
FIG. 2 is a perspective view showing a wiring structure at an end portion for making an external connection or a semiconductor device having a pin having a normal shape.

【0017】外部の回路にコネクタなどを介して接続
(またはパッケージピンを多層構造にしていない半導体
装置に接続)する場合、端末部の配線は2層形状にする
ことはできない。そこで、端部のみを各1層の金属配線
8a,8bによる平行配線にし、2層積層配線パターン
4との接続は金属配線8aに対しては金属層5を接続す
る。
When connecting to an external circuit via a connector or the like (or connecting a package pin to a semiconductor device not having a multi-layer structure), the wiring of the terminal portion cannot have a two-layer shape. Therefore, only the ends are formed into parallel wirings by the metal wirings 8a and 8b of one layer, and the metal wiring 5 is connected to the two-layer laminated wiring pattern 4 for the metal wiring 8a.

【0018】そして、金属配線8bに対しては、金属配
線8a,8b間を絶縁層9で埋め、この上面及び金属配
線8bの後端を覆うように導体10を設けて接続を行っ
ている。導体10は、例えば、メッキ技術を用いて形成
することができる。
To the metal wiring 8b, the space between the metal wirings 8a and 8b is filled with an insulating layer 9, and a conductor 10 is provided so as to cover the upper surface and the rear end of the metal wiring 8b for connection. The conductor 10 can be formed by using, for example, a plating technique.

【0019】このように、2層積層配線パターン4と金
属配線8a,8bによる平行配線との間で接続変換(層
変換)を行うことで、外部回路(外部基板)との接続が
容易に行えるほか、従来からのスルーホール技術を利用
できる利点も生じる。また、電子回路パッケージのコネ
クタ部においても、この1層形のパターンを用いれば、
接続を容易にすることができる。
By performing connection conversion (layer conversion) between the two-layer laminated wiring pattern 4 and the parallel wiring formed by the metal wirings 8a and 8b in this manner, connection with an external circuit (external substrate) can be easily performed. In addition, there is an advantage that the conventional through-hole technology can be used. Also, in the connector portion of the electronic circuit package, if this one-layer pattern is used,
Connection can be facilitated.

【0020】[0020]

【実施例2】図3は本発明の配線基板の他の実施例を示
す断面図である。
Second Embodiment FIG. 3 is a sectional view showing another embodiment of the wiring board of the present invention.

【0021】本実施例はスルーホールを用い、このスル
ーホール部分が同軸ケーブルと同一機能を発揮するよう
にしたところに特徴がある。多層基板11は中間部に内
層パターン12を備え、その表面には上記実施例の2層
積層配線パターン4と同一構造を有する2層積層配線パ
ターン13が形成され、裏面には同一構造の2層積層配
線パターン14が形成されている。
This embodiment is characterized in that a through hole is used and the through hole portion has the same function as the coaxial cable. The multilayer substrate 11 is provided with an inner layer pattern 12 at an intermediate portion, a two-layer laminated wiring pattern 13 having the same structure as the two-layer laminated wiring pattern 4 of the above-described embodiment is formed on the front surface, and a two-layer laminated wiring pattern having the same structure is formed on the back surface. A laminated wiring pattern 14 is formed.

【0022】多層基板11の厚み方向には、少なくとも
1つのスルーホール15が形成されており、その内周面
にはスルーホールメッキ層16が設けられている。そし
て、スルーホール15の中心部には埋込導体17が挿通
されている。この埋込導体17を固定し、かつ埋込導体
17を囲むようにして絶縁材18がスルーホール15内
に充填されている。
At least one through hole 15 is formed in the thickness direction of the multi-layer substrate 11, and a through hole plating layer 16 is provided on the inner peripheral surface thereof. The embedded conductor 17 is inserted through the center of the through hole 15. The insulating material 18 is filled in the through hole 15 so as to fix the embedded conductor 17 and surround the embedded conductor 17.

【0023】この絶縁材18は、スルーホールメッキ層
16に対して電気的な絶縁を行うために設けられるもの
で、その露出面は、2層積層配線パターン13及び2層
積層配線パターン14に対し、同一平面になるように形
成される。さらに、埋込導体17と2層積層配線パター
ン13及び2層積層配線パターン14とを接続するため
に、埋込導体17及び2層積層配線パターン13及び2
層積層配線パターン14の一部を覆うように接続用金属
層19a,19bが設けられる。
This insulating material 18 is provided to electrically insulate the through-hole plating layer 16, and its exposed surface with respect to the two-layer laminated wiring pattern 13 and the two-layer laminated wiring pattern 14. , Are formed to be on the same plane. Furthermore, in order to connect the embedded conductor 17 to the two-layer laminated wiring pattern 13 and the two-layer laminated wiring pattern 14, the embedded conductor 17 and the two-layer laminated wiring patterns 13 and 2 are connected.
Connection metal layers 19a and 19b are provided so as to cover a part of the layer laminated wiring pattern 14.

【0024】このように、スルーホール15の部分が同
軸ケーブルと同じ構造になっているために耐ノイズ性が
向上し、S/Nの低下を防止することができる。
As described above, since the through hole 15 has the same structure as that of the coaxial cable, the noise resistance is improved and the S / N can be prevented from lowering.

【0025】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0026】例えば、前記実施例においては、半導体装
置がQFP型であるとしたが、これに限定されるもので
はない。また、前記実施例では2層形のパッケージピン
を用いるものとしたが、在来の1本が1導体の構成のピ
ンであってもよい。この場合、図2に示すように平行配
線された金属配線8a,8bに接続すればよい。
For example, although the semiconductor device is of the QFP type in the above embodiment, the present invention is not limited to this. Further, although the two-layer type package pin is used in the above-mentioned embodiment, the conventional one may be a pin having a structure of one conductor. In this case, it may be connected to the metal wirings 8a and 8b which are wired in parallel as shown in FIG.

【0027】また、前記実施例においては、金属積層配
線パターン及びパッケージピンを2層にするものとした
が、これに限定されるものではなく、3層以上であって
もよい。
Further, in the above embodiment, the metal laminated wiring pattern and the package pin have two layers. However, the present invention is not limited to this, and may have three or more layers.

【0028】そして、前記実施例では、基板に実装する
電子部品がLSIなどの半導体装置であるとしたが、こ
れに限定されるものではなく、インダクタンス(または
コイル)やコンデンサ、抵抗などの回路素子とトランジ
スタなどの能動素子を組み合わせた電子部品であっても
よい。また、能動素子を含まない電子部品であってもよ
い。
In the above embodiment, the electronic component mounted on the substrate is a semiconductor device such as an LSI, but the invention is not limited to this, and circuit elements such as an inductance (or a coil), a capacitor and a resistor. It may be an electronic component in which an active element such as a transistor and a transistor is combined. Further, it may be an electronic component that does not include an active element.

【0029】[0029]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【0030】すなわち、ICなどの電子部品が実装され
ると共に、前記電子部品のピンに接続される配線パター
ンが少なくとも片面に形成された配線基板であって、前
記配線パターンを厚み方向へ相互に絶縁させて少なくと
も2層に形成するようにしたので、実装密度の低下を招
くことなく、ノイズの影響を排除しながら高速伝送を行
うことが可能になる。
In other words, the wiring board is such that an electronic component such as an IC is mounted and a wiring pattern connected to a pin of the electronic component is formed on at least one surface, and the wiring pattern is mutually insulated in the thickness direction. Since it is formed in at least two layers, it is possible to perform high-speed transmission while eliminating the influence of noise without lowering the packaging density.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による配線基板を示す側面図である。FIG. 1 is a side view showing a wiring board according to the present invention.

【図2】外部との接続または通常の形状のピンを有する
半導体装置との接続を行うための端部の配線構造を示す
斜視図である。
FIG. 2 is a perspective view showing an end wiring structure for connection to the outside or a semiconductor device having a pin having a normal shape.

【図3】本発明の配線基板の他の実施例を示す断面図で
ある。
FIG. 3 is a cross-sectional view showing another embodiment of the wiring board of the present invention.

【符号の説明】[Explanation of symbols]

1 多層プリント基板 2 LSI 3 パッケージピン 3a 絶縁層 3b,3c 金属層 4 2層積層配線パターン 5 金属層 6 絶縁層 7 金属層 8a,8b 金属配線 9 絶縁層 10 導体 11 多層基板 12 内層パターン 13 2層積層配線パターン 14 2層積層配線パターン 15 スルーホール 16 スルーホールメッキ層 17 埋込導体 18 絶縁材 19a,19b 接続用金属層 1 Multilayer Printed Circuit Board 2 LSI 3 Package Pin 3a Insulating Layer 3b, 3c Metal Layer 4 2 Layer Laminated Wiring Pattern 5 Metal Layer 6 Insulating Layer 7 Metal Layer 8a, 8b Metal Wiring 9 Insulating Layer 10 Conductor 11 Multilayer Substrate 12 Inner Layer Pattern 13 2 Layer laminated wiring pattern 14 Two layer laminated wiring pattern 15 Through hole 16 Through hole plated layer 17 Embedded conductor 18 Insulating material 19a, 19b Metal layer for connection

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/46 Q 6921−4E Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H05K 3/46 Q 6921-4E

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ICなどの電子部品が実装されると共
に、前記電子部品のピンに接続される配線パターンが少
なくとも片面に形成された配線基板であって、前記配線
パターンを厚み方向へ相互に絶縁させて少なくとも2層
に形成することを特徴とする配線基板。
1. A wiring board on which an electronic component such as an IC is mounted and a wiring pattern connected to a pin of the electronic component is formed on at least one surface, and the wiring pattern is insulated from each other in a thickness direction. A wiring board characterized by being formed into at least two layers.
【請求項2】 前記少なくとも2層に形成した多層配線
パターンと平行に配線された1層配線パターンとを接続
するに際し、前記多層配線パターンの上側の配線層の接
続は、直角方向へ布線した絶縁層及び導体層を多層にし
た接続部材を介して行うことを特徴とする請求項1記載
の配線基板。
2. When connecting the multilayer wiring pattern formed in at least two layers and the one-layer wiring pattern wired in parallel, the wiring layers above the multilayer wiring pattern are connected in a direction perpendicular to each other. The wiring board according to claim 1, wherein the wiring board is formed through a connecting member having a plurality of insulating layers and conductor layers.
【請求項3】 前記少なくとも2層に形成した多層配線
パターンを基板の両面に形成し、同軸構造にしたスルー
ホール部を介して上下面の前記多層配線パターンを接続
することを特徴とする請求項1記載の配線基板。
3. The multi-layer wiring pattern formed in at least two layers is formed on both surfaces of a substrate, and the multi-layer wiring patterns on the upper and lower surfaces are connected via through holes having a coaxial structure. 1. The wiring board according to 1.
【請求項4】 前記少なくとも2層に形成した多層配線
パターンを有する基板に少なくとも1つの電子部品が実
装され、かつ該電子部品の信号ピンまたは電源ピンの少
なくとも一方が前記多層配線パターンに接続されること
を特徴とする電子回路装置。
4. At least one electronic component is mounted on a substrate having a multilayer wiring pattern formed in at least two layers, and at least one of signal pins or power supply pins of the electronic component is connected to the multilayer wiring pattern. An electronic circuit device characterized by the above.
JP5005487A 1993-01-18 1993-01-18 Wiring board and electronic circuit device using the same Pending JPH06216477A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5005487A JPH06216477A (en) 1993-01-18 1993-01-18 Wiring board and electronic circuit device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5005487A JPH06216477A (en) 1993-01-18 1993-01-18 Wiring board and electronic circuit device using the same

Publications (1)

Publication Number Publication Date
JPH06216477A true JPH06216477A (en) 1994-08-05

Family

ID=11612607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5005487A Pending JPH06216477A (en) 1993-01-18 1993-01-18 Wiring board and electronic circuit device using the same

Country Status (1)

Country Link
JP (1) JPH06216477A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566975B2 (en) 2000-08-29 2003-05-20 Kabushiki Kaisha Toshiba Wiring board having parallel transmission lines to transmit equivalent signals in parallel
US6787710B2 (en) 2001-05-29 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Wiring board and a method for manufacturing the wiring board
JP2013513976A (en) * 2009-12-14 2013-04-22 クアルコム,インコーポレイテッド Via structure embedded in electronic substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566975B2 (en) 2000-08-29 2003-05-20 Kabushiki Kaisha Toshiba Wiring board having parallel transmission lines to transmit equivalent signals in parallel
US6787710B2 (en) 2001-05-29 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Wiring board and a method for manufacturing the wiring board
JP2013513976A (en) * 2009-12-14 2013-04-22 クアルコム,インコーポレイテッド Via structure embedded in electronic substrate

Similar Documents

Publication Publication Date Title
US6888227B2 (en) Apparatus for routing signals
JPH06216477A (en) Wiring board and electronic circuit device using the same
JPH11251516A (en) Semiconductor module
JPH0715106A (en) Printed board
JP2908918B2 (en) Thick film thin film hybrid multilayer circuit board
JP2738232B2 (en) Printed board
JPS62208691A (en) Double-sided hybrid integrated circuit
JPS63136414A (en) Relay cable for high frequency signal
JP3954415B2 (en) Auxiliary package for wiring
JPH06334001A (en) Semiconductor integrated circuit
JPS60201692A (en) Wiring circuit device
JP2003168852A (en) Electronic component mounting method
JPS61183956A (en) Module substrate
JPH071845Y2 (en) Integrated circuit package
JPH08779Y2 (en) Multilayer printed board
JPH071844Y2 (en) Integrated circuit package
JP2556204B2 (en) Film carrier semiconductor device mounting method
JP2004207609A (en) Grid array package and printed circuit board mounting grid array package
JPH04181748A (en) Tab tape
JPS5999787A (en) Thick film printed circuit board
JPS6010799A (en) electronic circuit equipment
JPH09199669A (en) Printed wiring board module
JPS61150248A (en) Ic socket
JPH0553318B2 (en)
JPS6249645A (en) Electronic parts