JPH0590017A - チツプ型可変抵抗器用絶縁基板の製造方法 - Google Patents
チツプ型可変抵抗器用絶縁基板の製造方法Info
- Publication number
- JPH0590017A JPH0590017A JP3247743A JP24774391A JPH0590017A JP H0590017 A JPH0590017 A JP H0590017A JP 3247743 A JP3247743 A JP 3247743A JP 24774391 A JP24774391 A JP 24774391A JP H0590017 A JPH0590017 A JP H0590017A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic material
- electrode film
- material plate
- insulating substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910010293 ceramic material Inorganic materials 0.000 claims description 67
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000001035 drying Methods 0.000 description 12
- 238000007650 screen-printing Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Landscapes
- Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【目的】 電極膜５を備えたチップ型可変抵抗器用絶縁
基板１の複数個を、一枚のセラミック素材板Ａを使用し
て、同時に製造する場合において、前記セラミック素材
板Ａの上面及び下面に塗着した電極膜用導電性ペースト
のために、前記絶縁基板１の寸法精度が低下すること、
及び前記セラミック素材板の移送が妨げられるのを防止
する。 【構成】 前記セラミック素材板Ａの左右両側面に、適
宜幅の余白部Ａ4 ，Ａ 5 を、ブレーク用筋目線Ｂ2 を介
して一体的に連接し、この余白部Ａ4 ，Ａ5 を、前記電
極膜５のうち上面電極膜５ａ及び下面電極膜５ｃを形成
したあとで切除する。
基板１の複数個を、一枚のセラミック素材板Ａを使用し
て、同時に製造する場合において、前記セラミック素材
板Ａの上面及び下面に塗着した電極膜用導電性ペースト
のために、前記絶縁基板１の寸法精度が低下すること、
及び前記セラミック素材板の移送が妨げられるのを防止
する。 【構成】 前記セラミック素材板Ａの左右両側面に、適
宜幅の余白部Ａ4 ，Ａ 5 を、ブレーク用筋目線Ｂ2 を介
して一体的に連接し、この余白部Ａ4 ，Ａ5 を、前記電
極膜５のうち上面電極膜５ａ及び下面電極膜５ｃを形成
したあとで切除する。
Description
【０００１】
【産業上の利用分野】本発明は、抵抗値を可変にしたチ
ップ型の可変抵抗器において、抵抗膜と、該抵抗膜の両
端に対する電極膜とを備えたセラミック製絶縁基板の製
造方法に関するものである。
ップ型の可変抵抗器において、抵抗膜と、該抵抗膜の両
端に対する電極膜とを備えたセラミック製絶縁基板の製
造方法に関するものである。
【０００２】
【従来の技術】一般に、この種のチップ型可変抵抗器
は、図１〜図３に示すように、セラミック製のチップ型
絶縁基板１の上面に中心孔２と同芯円状に抵抗膜３を形
成する一方、前記絶縁基板１の側面に突出するように造
形した一対の電極用突起４に、該抵抗膜３の両端の各々
に対する電極膜５を形成し、前記抵抗膜３に摺接する摺
動子６を、前記中心孔２に挿通した軸７に対して回転自
在に取付けた構成にしている。
は、図１〜図３に示すように、セラミック製のチップ型
絶縁基板１の上面に中心孔２と同芯円状に抵抗膜３を形
成する一方、前記絶縁基板１の側面に突出するように造
形した一対の電極用突起４に、該抵抗膜３の両端の各々
に対する電極膜５を形成し、前記抵抗膜３に摺接する摺
動子６を、前記中心孔２に挿通した軸７に対して回転自
在に取付けた構成にしている。
【０００３】なお、前記両電極用突起４における各電極
膜５は、絶縁基板１の上面に前記抵抗膜３に接触するよ
うに形成した上面電極膜５ａと、両突起４の側面に形成
した側面電極膜５ｂと、絶縁基板１の下面に形成した下
面電極膜５ｃとによって構成され、また、前記軸７に
は、摺動子６に電気的に導通する中心電極８が、絶縁基
板１の下面に形成した凹所９内に位置するように一体的
に造形されている。
膜５は、絶縁基板１の上面に前記抵抗膜３に接触するよ
うに形成した上面電極膜５ａと、両突起４の側面に形成
した側面電極膜５ｂと、絶縁基板１の下面に形成した下
面電極膜５ｃとによって構成され、また、前記軸７に
は、摺動子６に電気的に導通する中心電極８が、絶縁基
板１の下面に形成した凹所９内に位置するように一体的
に造形されている。
【０００４】そして、このチップ型可変抵抗器におい
て、抵抗膜３及び両電極膜５を備えた絶縁基板１を製造
するに際して、本発明者は、先の特許出願（特願昭６３
−２９２０９６号、特開平２−１３７２０１号）におい
て、以下に述べるような方法を提案した。すなわち、図
９に示すように、先づ、セラミック素材板Ａを、多数個
の絶縁基板１を当該各絶縁基板１における電極用突起４
が外向きとなるように二列に並べて成る二列セラミック
素材板Ａ1 の三枚を、これら三枚の各二列セラミック素
材板Ａ１の各絶縁基板１における電極用突起４の箇所に
おいて一体的に連結するようにして構成し、その両端部
には、余白耳片Ａ2 ，Ａ3 を一体的に連接し、且つ、前
記各絶縁基板１の相互間、及び各絶縁基板１と両余白耳
片Ａ2 ，Ａ3 との間に、ブレーク用の筋目線Ｂを設け
て、長さ寸法がＬで、幅寸法がＳの矩形状に構成する。
て、抵抗膜３及び両電極膜５を備えた絶縁基板１を製造
するに際して、本発明者は、先の特許出願（特願昭６３
−２９２０９６号、特開平２−１３７２０１号）におい
て、以下に述べるような方法を提案した。すなわち、図
９に示すように、先づ、セラミック素材板Ａを、多数個
の絶縁基板１を当該各絶縁基板１における電極用突起４
が外向きとなるように二列に並べて成る二列セラミック
素材板Ａ1 の三枚を、これら三枚の各二列セラミック素
材板Ａ１の各絶縁基板１における電極用突起４の箇所に
おいて一体的に連結するようにして構成し、その両端部
には、余白耳片Ａ2 ，Ａ3 を一体的に連接し、且つ、前
記各絶縁基板１の相互間、及び各絶縁基板１と両余白耳
片Ａ2 ，Ａ3 との間に、ブレーク用の筋目線Ｂを設け
て、長さ寸法がＬで、幅寸法がＳの矩形状に構成する。
【０００５】前記セラミック素材板Ａを、その下面を上
向きにして、各絶縁基板１における電極用突起４の箇所
に、図１０に示すように、導電性ペーストをスクリーン
印刷によって塗着し、乾燥・焼成することにより、電極
膜５における下面電極膜５ｃを形成し、次いで、前記セ
ラミック素材板Ａを、図１１に示すように、その上面を
上向きにして、各絶縁基板１における電極用突起４の箇
所に、導電性ペーストをスクリーン印刷によって塗着し
て乾燥・焼成することにより、電極膜５における上電極
極膜５ａを形成したのち、各絶縁基板１の箇所に、抵抗
膜３を構成するペーストを円弧状にスクリーン印刷によ
って塗着したのち乾燥・焼成することによって、抵抗膜
３を形成する。
向きにして、各絶縁基板１における電極用突起４の箇所
に、図１０に示すように、導電性ペーストをスクリーン
印刷によって塗着し、乾燥・焼成することにより、電極
膜５における下面電極膜５ｃを形成し、次いで、前記セ
ラミック素材板Ａを、図１１に示すように、その上面を
上向きにして、各絶縁基板１における電極用突起４の箇
所に、導電性ペーストをスクリーン印刷によって塗着し
て乾燥・焼成することにより、電極膜５における上電極
極膜５ａを形成したのち、各絶縁基板１の箇所に、抵抗
膜３を構成するペーストを円弧状にスクリーン印刷によ
って塗着したのち乾燥・焼成することによって、抵抗膜
３を形成する。
【０００６】そして、前記セラミック素材板Ａを、図１
２に示すように、三枚の各二列セラミック素材板Ａ1 ご
とに、筋目線Ｂに沿ってブレークしたのち、この各二列
セラミック素材板Ａ1 の各絶縁基板１における突起４の
先端部側面に、導電性ペーストを塗着して乾燥・焼成す
ることにより、電極膜５における側面電極膜５ｂを形成
し、最後に、各二列セラミック素材板Ａ1 を、各筋目線
Ｂに沿って、各絶縁基板１ごとにブレークする順序で製
造する。 〔発明が解決しようとする課題〕そして、この先願発明
の製造方法は、一枚のセラミック素材板によって製造す
ることのできる絶縁基板の数は、一つの列に並べた数
に、互いに一体的に連結した二列セラミック素材の数及
び二倍を掛算した値になるから、一枚のセラミック素材
板によって製造することのできる絶縁基板の数を、一つ
の列に並べる数を多くすることなく、換言すると、列方
向の長さ寸法を増大することなく、飛躍的に増大できる
のであり、その結果、絶縁基板の製造に要するコストを
大幅に低減できると言う利点を有する。
２に示すように、三枚の各二列セラミック素材板Ａ1 ご
とに、筋目線Ｂに沿ってブレークしたのち、この各二列
セラミック素材板Ａ1 の各絶縁基板１における突起４の
先端部側面に、導電性ペーストを塗着して乾燥・焼成す
ることにより、電極膜５における側面電極膜５ｂを形成
し、最後に、各二列セラミック素材板Ａ1 を、各筋目線
Ｂに沿って、各絶縁基板１ごとにブレークする順序で製
造する。 〔発明が解決しようとする課題〕そして、この先願発明
の製造方法は、一枚のセラミック素材板によって製造す
ることのできる絶縁基板の数は、一つの列に並べた数
に、互いに一体的に連結した二列セラミック素材の数及
び二倍を掛算した値になるから、一枚のセラミック素材
板によって製造することのできる絶縁基板の数を、一つ
の列に並べる数を多くすることなく、換言すると、列方
向の長さ寸法を増大することなく、飛躍的に増大できる
のであり、その結果、絶縁基板の製造に要するコストを
大幅に低減できると言う利点を有する。
【０００７】しかし、その反面、各絶縁基板１における
電極膜５のうち上面電極膜５ａ及び下面電極膜５ｃを形
成するに際して、前記セラミック素材板Ａの上面及び下
面に対して導電性ペーストを印刷にて塗着したとき、こ
れら上面電極膜５ａ用の導電性ペースト及び下面電極膜
５ｃ用の導電性ペーストのうち前記セラミック素材板Ａ
の左右両側面Ａａ，Ａｂに隣接する部分における導電性
ペーストが、当該導電性ペーストがその乾燥にて固まる
までの間に、前記セラミック素材板Ａの左右両側面Ａ
ａ，Ａｂに向かって垂れ落ちることになるから、前記先
願発明の方法のままでは、 ．セラミック素材板Ａを、これに前記上面電極膜５ａ
用の導電性ペーストを塗着したのち次の乾燥工程等に移
送するとき、及びこれに前記下面電極膜５ｃ用の導電性
ペースト塗着したのち次の乾燥工程等に移送するときに
おいて、前記のようにセラミック素材板Ａの左右両側面
Ａａ，Ａｂに垂れ落ちたペーストが、当該セラミック素
材板Ａを移送するための移送手段に付着して、その移送
を著しく妨げるから、前記セラミック素材板Ａの移送不
能が発生したり、前記セラミック素材板Ａに割れが発生
する。 ．前記のようにセラミック素材板Ａの左右両側面Ａ
ａ，Ａｂに垂れ落ちたペーストが、各絶縁基板１の電極
膜５における側面電極膜５ｂの一部になり、各絶縁基板
１の電極膜５における側面電極膜５ｂの厚さ寸法が、多
数個の絶縁基板１の各々について不揃いになるから、製
品の寸法精度が大幅に低下する。と言う問題があった。
電極膜５のうち上面電極膜５ａ及び下面電極膜５ｃを形
成するに際して、前記セラミック素材板Ａの上面及び下
面に対して導電性ペーストを印刷にて塗着したとき、こ
れら上面電極膜５ａ用の導電性ペースト及び下面電極膜
５ｃ用の導電性ペーストのうち前記セラミック素材板Ａ
の左右両側面Ａａ，Ａｂに隣接する部分における導電性
ペーストが、当該導電性ペーストがその乾燥にて固まる
までの間に、前記セラミック素材板Ａの左右両側面Ａ
ａ，Ａｂに向かって垂れ落ちることになるから、前記先
願発明の方法のままでは、 ．セラミック素材板Ａを、これに前記上面電極膜５ａ
用の導電性ペーストを塗着したのち次の乾燥工程等に移
送するとき、及びこれに前記下面電極膜５ｃ用の導電性
ペースト塗着したのち次の乾燥工程等に移送するときに
おいて、前記のようにセラミック素材板Ａの左右両側面
Ａａ，Ａｂに垂れ落ちたペーストが、当該セラミック素
材板Ａを移送するための移送手段に付着して、その移送
を著しく妨げるから、前記セラミック素材板Ａの移送不
能が発生したり、前記セラミック素材板Ａに割れが発生
する。 ．前記のようにセラミック素材板Ａの左右両側面Ａ
ａ，Ａｂに垂れ落ちたペーストが、各絶縁基板１の電極
膜５における側面電極膜５ｂの一部になり、各絶縁基板
１の電極膜５における側面電極膜５ｂの厚さ寸法が、多
数個の絶縁基板１の各々について不揃いになるから、製
品の寸法精度が大幅に低下する。と言う問題があった。
【０００８】本発明は、先願発明における前記の問題を
解消するようにした絶縁基板の製造方法を提供すること
を技術的課題とするものである。
解消するようにした絶縁基板の製造方法を提供すること
を技術的課題とするものである。
【０００９】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、多数個の絶縁基板を当該各絶縁基板に
おける電極用突起が外向きとなるように二列に並べて成
る二列セラミック素材板の複数枚を、これら二列セラミ
ック素材板の各絶縁基板における電極用突起の箇所にお
いて一体的に連結するようにして一枚のセラミック素材
板を形成し、このセラミック素材板における各絶縁基板
の箇所に、上面電極膜、下面電極膜及び抵抗膜を形成
し、次いで、このセラミック素材板を、前記二列セラミ
ック素材板にブレークしたのち、この二列セラミック素
材板における各絶縁基板の箇所に側面電極膜を形成する
において、前記セラミック素材基板として、その各絶縁
基板の列方向の左右両側面に、予め、適宜幅の余白部を
ブレーク用筋目線を介して一体的に連接したものを使用
し、この両余白部を、前記上面電極膜及び下面電極膜を
形成したあとでブレークすることにした。
るため本発明は、多数個の絶縁基板を当該各絶縁基板に
おける電極用突起が外向きとなるように二列に並べて成
る二列セラミック素材板の複数枚を、これら二列セラミ
ック素材板の各絶縁基板における電極用突起の箇所にお
いて一体的に連結するようにして一枚のセラミック素材
板を形成し、このセラミック素材板における各絶縁基板
の箇所に、上面電極膜、下面電極膜及び抵抗膜を形成
し、次いで、このセラミック素材板を、前記二列セラミ
ック素材板にブレークしたのち、この二列セラミック素
材板における各絶縁基板の箇所に側面電極膜を形成する
において、前記セラミック素材基板として、その各絶縁
基板の列方向の左右両側面に、予め、適宜幅の余白部を
ブレーク用筋目線を介して一体的に連接したものを使用
し、この両余白部を、前記上面電極膜及び下面電極膜を
形成したあとでブレークすることにした。
【００１０】
【作 用】このように構成すると、セラミック素材板
の上面及び下面の各々に対して、上面電極用の導電性ペ
ースト及び下面電極用の導電性ペーストを印刷等により
塗着する場合において、これら各導電性ペースのうちセ
ラミック素材板の左右両側面に隣接するものが、セラミ
ック素材板の左右両側面に向かって垂れ落ちることを、
前記セラミック素材板の左右両側面に一体的に連接した
余白部によって確実に阻止することができるのである。
の上面及び下面の各々に対して、上面電極用の導電性ペ
ースト及び下面電極用の導電性ペーストを印刷等により
塗着する場合において、これら各導電性ペースのうちセ
ラミック素材板の左右両側面に隣接するものが、セラミ
ック素材板の左右両側面に向かって垂れ落ちることを、
前記セラミック素材板の左右両側面に一体的に連接した
余白部によって確実に阻止することができるのである。
【００１１】
【発明の効果】従って、本発明によると、セラミック素
材板を、これに上面電極膜用の導電性ペーストを塗着し
たのち次の乾燥工程等に移送するとき、及びこれに下面
電極膜用の導電性ペースト塗着したのち次の乾燥工程等
に移送するときにおいて、移送不能が発生したり、前記
セラミック素材板に割れが発生したりすることを確実に
防止できる一方、各絶縁基板の電極膜における側面電極
膜の厚さ寸法が、多数個の絶縁基板の各々について不揃
いになることを防止できて、製品の寸法精度を向上でき
る効果を有する。
材板を、これに上面電極膜用の導電性ペーストを塗着し
たのち次の乾燥工程等に移送するとき、及びこれに下面
電極膜用の導電性ペースト塗着したのち次の乾燥工程等
に移送するときにおいて、移送不能が発生したり、前記
セラミック素材板に割れが発生したりすることを確実に
防止できる一方、各絶縁基板の電極膜における側面電極
膜の厚さ寸法が、多数個の絶縁基板の各々について不揃
いになることを防止できて、製品の寸法精度を向上でき
る効果を有する。
【００１２】
【実施例】以下、本発明の実施例を図４〜図８について
説明する。図において符号Ａは、一枚のセラミック素材
板を示し、該セラミック素材板Ａを、図４に示すよう
に、前記先願発明の場合と同様に、多数個の絶縁基板１
を当該各絶縁基板１における電極用突起４が外向きとな
るように二列に並べて成る二列セラミック素材板Ａ１の
三枚を、これら三枚の各二列セラミック素材板Ａ１の各
絶縁基板１における電極用突起４の箇所において一体的
に連結するようにして構成し、その両端部に、余白耳片
Ａ2 ，Ａ3 を一体的に連接し、且つ、前記各絶縁基板１
の相互間、及び各絶縁基板１と両余白耳片Ａ2 ，Ａ3 と
の間に、各々ブレーク用の筋目線Ｂ1 を設けたものに構
成すると共に、その左右両側面に、適宜幅寸法Ｗの余白
部Ａ4 ，Ａ5 を、ブレーク用の筋目線Ｂ2 を介して一体
的に連接することによって、長さ寸法がＬで、幅寸法が
Ｓ0 の矩形状に構成する。
説明する。図において符号Ａは、一枚のセラミック素材
板を示し、該セラミック素材板Ａを、図４に示すよう
に、前記先願発明の場合と同様に、多数個の絶縁基板１
を当該各絶縁基板１における電極用突起４が外向きとな
るように二列に並べて成る二列セラミック素材板Ａ１の
三枚を、これら三枚の各二列セラミック素材板Ａ１の各
絶縁基板１における電極用突起４の箇所において一体的
に連結するようにして構成し、その両端部に、余白耳片
Ａ2 ，Ａ3 を一体的に連接し、且つ、前記各絶縁基板１
の相互間、及び各絶縁基板１と両余白耳片Ａ2 ，Ａ3 と
の間に、各々ブレーク用の筋目線Ｂ1 を設けたものに構
成すると共に、その左右両側面に、適宜幅寸法Ｗの余白
部Ａ4 ，Ａ5 を、ブレーク用の筋目線Ｂ2 を介して一体
的に連接することによって、長さ寸法がＬで、幅寸法が
Ｓ0 の矩形状に構成する。
【００１３】前記セラミック素材板Ａを、その下面を上
向きにして、各絶縁基板１における電極用突起４の箇所
に、図５に示すように、下面電極膜５ｃを構成する導電
性ペーストをスクリーン印刷等によって塗着して乾燥し
たのち焼成することにより、電極膜５における下面電極
膜５ｃを形成する。次いで、前記セラミック素材板Ａ
を、その上面を上向きにして、各絶縁基板１における電
極用突起４の箇所に、図６に示すように、上面電極膜５
ａを構成する導電性ペーストをスクリーン印刷等によっ
て塗着して乾燥したのち焼成することにより、電極膜５
における上電極極膜５ａを形成する。
向きにして、各絶縁基板１における電極用突起４の箇所
に、図５に示すように、下面電極膜５ｃを構成する導電
性ペーストをスクリーン印刷等によって塗着して乾燥し
たのち焼成することにより、電極膜５における下面電極
膜５ｃを形成する。次いで、前記セラミック素材板Ａ
を、その上面を上向きにして、各絶縁基板１における電
極用突起４の箇所に、図６に示すように、上面電極膜５
ａを構成する導電性ペーストをスクリーン印刷等によっ
て塗着して乾燥したのち焼成することにより、電極膜５
における上電極極膜５ａを形成する。
【００１４】これらが終わると、前記セラミック素材板
Ａの上面のうち各絶縁基板１の箇所に、図７に示すよう
に、抵抗膜３を構成するペーストを円弧状にスクリーン
印刷等によって塗着して乾燥したのち焼成することによ
って、円弧状の抵抗膜３を形成する。そして、前記セラ
ミック素材板Ａを、図８に示すように、三枚の各二列セ
ラミック素材板Ａ1 ごとに、筋目線Ｂ1 に沿ってブレー
クすると共に、前記セラミック素材板Ａの左右両側にお
ける両余白部Ａ4 ，Ａ5 を、筋目線Ｂ2 に沿ってグレー
クすることによって切除する。
Ａの上面のうち各絶縁基板１の箇所に、図７に示すよう
に、抵抗膜３を構成するペーストを円弧状にスクリーン
印刷等によって塗着して乾燥したのち焼成することによ
って、円弧状の抵抗膜３を形成する。そして、前記セラ
ミック素材板Ａを、図８に示すように、三枚の各二列セ
ラミック素材板Ａ1 ごとに、筋目線Ｂ1 に沿ってブレー
クすると共に、前記セラミック素材板Ａの左右両側にお
ける両余白部Ａ4 ，Ａ5 を、筋目線Ｂ2 に沿ってグレー
クすることによって切除する。
【００１５】次いで、前記各二列セラミック素材板Ａ1
の各絶縁基板１における突起４の先端部側面に、側面電
極膜５ｂを構成する導電性ペーストを塗着して乾燥した
のち焼成することにより、電極膜５における側面電極膜
５ｂを形成し、最後に、各二列セラミック素材板Ａ
1 を、各筋目線Ｂ1に沿って、図９に示すような、各絶
縁基板１ごとにブレークするのである。
の各絶縁基板１における突起４の先端部側面に、側面電
極膜５ｂを構成する導電性ペーストを塗着して乾燥した
のち焼成することにより、電極膜５における側面電極膜
５ｂを形成し、最後に、各二列セラミック素材板Ａ
1 を、各筋目線Ｂ1に沿って、図９に示すような、各絶
縁基板１ごとにブレークするのである。
【００１６】なお、前記した製造方法においては、セラ
ミック素材板Ａの下面を上向きにした状態で下面電極膜
５ｃを導電性ペーストの塗着、乾燥及び焼成にて形成す
る一方、セラミック素材板Ａの上面を上向きにして、上
面電極膜５ａを、導電性ペーストの塗着・乾燥及び焼成
によって形成し、次いで、セラミック素材板Ａの上面
に、抵抗膜３用のペーストを塗着、乾燥し、各二列セラ
ミック素材板Ａ1 及び両余白部Ａ4 ，Ａ5 のグレークを
行い、側面電極膜５ｂ用の導電性ペーストを塗着、乾燥
したのち、抵抗膜３及び側面電極膜５ｂを同時に焼成す
るように構成しても良く、このようにすることにより、
焼成の工程を一回だけ少なくすることができるのであ
る。
ミック素材板Ａの下面を上向きにした状態で下面電極膜
５ｃを導電性ペーストの塗着、乾燥及び焼成にて形成す
る一方、セラミック素材板Ａの上面を上向きにして、上
面電極膜５ａを、導電性ペーストの塗着・乾燥及び焼成
によって形成し、次いで、セラミック素材板Ａの上面
に、抵抗膜３用のペーストを塗着、乾燥し、各二列セラ
ミック素材板Ａ1 及び両余白部Ａ4 ，Ａ5 のグレークを
行い、側面電極膜５ｂ用の導電性ペーストを塗着、乾燥
したのち、抵抗膜３及び側面電極膜５ｂを同時に焼成す
るように構成しても良く、このようにすることにより、
焼成の工程を一回だけ少なくすることができるのであ
る。
【図１】チップ型可変抵抗器の平面図である。
【図２】図１のII−II視断面図である。
【図３】チップ型可変抵抗器に使用する絶縁基板の拡大
斜視図である。
斜視図である。
【図４】本発明の実施例におけるセラミック素材板の平
面図である。
面図である。
【図５】図４のセラミック素材板の下面に下面電極膜を
形成したときの平面図である。
形成したときの平面図である。
【図６】図４のセラミック素材板の上面に上面電極膜を
形成したときの平面図である。
形成したときの平面図である。
【図７】図４のセラミック素材板の上面に抵抗膜を形成
したときの平面図である。
したときの平面図である。
【図８】図４のセラミック素材板をブレークしたときの
平面図である。
平面図である。
【図９】従来の方法に使用するセラミック素材板の平面
図である。
図である。
【図１０】図９のセラミック素材板の下面に下面電極膜
を形成したときの平面図である。
を形成したときの平面図である。
【図１１】図９のセラミック素材板の上面に上面電極膜
及び抵抗膜を形成したときの平面図である。
及び抵抗膜を形成したときの平面図である。
【図１２】図９のセラミック素材板をブレークしたとき
の平面図である。
の平面図である。
Ａ セラミック素材板 Ａ1 二列セラミック素材板 Ａ4 ，Ａ5 余白部 Ｂ1 ，Ｂ2 ブレーク用筋目線 １ 絶縁基板 ２ 中心孔 ３ 抵抗膜 ４ 電極用突起 ５ 電極膜 ５ａ 上面電極膜 ５ｃ 下面電極膜 ５ｂ 側面電極膜
Claims (1)
- 【請求項１】多数個の絶縁基板を当該各絶縁基板におけ
る電極用突起が外向きとなるように二列に並べて成る二
列セラミック素材板の複数枚を、これら二列セラミック
素材板の各絶縁基板における電極用突起の箇所において
一体的に連結するようにして一枚のセラミック素材板を
形成し、このセラミック素材板における各絶縁基板の箇
所に、上面電極膜、下面電極膜及び抵抗膜を形成し、次
いで、このセラミック素材板を、前記二列セラミック素
材板にブレークしたのち、この二列セラミック素材板に
おける各絶縁基板の箇所に側面電極膜を形成するにおい
て、前記セラミック素材板として、その各絶縁基板の列
方向の左右両側面に、予め、適宜幅の余白部をブレーク
用筋目線を介して一体的に連接したものを使用し、この
両余白部を、前記上面電極膜及び下面電極膜を形成した
あとでブレークすることを特徴とするチップ型可変抵抗
器用絶縁基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247743A JPH0590017A (ja) | 1991-09-26 | 1991-09-26 | チツプ型可変抵抗器用絶縁基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247743A JPH0590017A (ja) | 1991-09-26 | 1991-09-26 | チツプ型可変抵抗器用絶縁基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590017A true JPH0590017A (ja) | 1993-04-09 |
Family
ID=17168012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3247743A Pending JPH0590017A (ja) | 1991-09-26 | 1991-09-26 | チツプ型可変抵抗器用絶縁基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590017A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100423138C (zh) * | 2003-06-12 | 2008-10-01 | 阿尔卑斯电气株式会社 | 可变电阻器及其制造方法 |
-
1991
- 1991-09-26 JP JP3247743A patent/JPH0590017A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100423138C (zh) * | 2003-06-12 | 2008-10-01 | 阿尔卑斯电气株式会社 | 可变电阻器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4078042B2 (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
| JPH0590017A (ja) | チツプ型可変抵抗器用絶縁基板の製造方法 | |
| WO2007029635A1 (ja) | チップ抵抗器及びその製造方法 | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JP3358990B2 (ja) | チップ型抵抗器の製造方法 | |
| JP2521800B2 (ja) | チップ型可変抵抗器用絶縁基板の製造方法及びチツプ型可変抵抗器の製造方法 | |
| JPH08236302A (ja) | チップ型抵抗器の構造 | |
| JPH10189305A (ja) | 角板型チップ抵抗器及びその製造方法 | |
| JP3126131B2 (ja) | 角板型チップ抵抗器 | |
| JPH11340002A (ja) | チップ型抵抗器用集合基板 | |
| WO1997002579A1 (fr) | Dispositif de puce a plusieurs elements et son procede de fabrication | |
| JPWO1997002579A1 (ja) | マルチエレメント型チップデバイス及びその製造方法 | |
| JP3121325B2 (ja) | チップ型抵抗器の構造 | |
| JPH0897018A (ja) | チップ型抵抗器の製造方法 | |
| JP3036214B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JP3223917B2 (ja) | 角形チップ抵抗器 | |
| JP2585679B2 (ja) | 抵抗器における基板の製造方法 | |
| JP2876447B2 (ja) | チップ型サーミスタの製造方法 | |
| JP2578398Y2 (ja) | チップ状電子部品用基板 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH0497501A (ja) | 抵抗器及びその製造方法 | |
| JP3812442B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JP3846311B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JP2694843B2 (ja) | チップ型可変抵抗器における基板片の製造方法 |