JPH05166815A - メッキバンプ形成方法及びそれに用いるウエーハメッキ用治具 - Google Patents
メッキバンプ形成方法及びそれに用いるウエーハメッキ用治具Info
- Publication number
- JPH05166815A JPH05166815A JP3331681A JP33168191A JPH05166815A JP H05166815 A JPH05166815 A JP H05166815A JP 3331681 A JP3331681 A JP 3331681A JP 33168191 A JP33168191 A JP 33168191A JP H05166815 A JPH05166815 A JP H05166815A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- plating
- electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/01255—
-
- H10W72/019—
-
- H10W72/29—
-
- H10W72/9415—
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体ウエーハ内に均一に電流を与えること
によって、バンプ電極高さのばらつきを著しく減少する
ことができる、メッキバンプ形成方法及び、それに用い
るウエーハメッキ用治具を提供する。 【構成】 スクライブライン５ａにおいて導体層である
バリアメタル層９と接する半導体ウエーハ５の裏面全面
に、治具の電極層１１が密着するように治具で固定す
る。またスクライブライン５ａは半導体ウエーハ５の表
面全面において均一に分布している。したがって電源１
４と接続している電極層１１より、半導体ウエーハ５の
内部を通じ、バリアメタル層９に均一に電流を与えるこ
とができ、開口部９ａにバンプ電極高さのばらつきを減
少することができる。
によって、バンプ電極高さのばらつきを著しく減少する
ことができる、メッキバンプ形成方法及び、それに用い
るウエーハメッキ用治具を提供する。 【構成】 スクライブライン５ａにおいて導体層である
バリアメタル層９と接する半導体ウエーハ５の裏面全面
に、治具の電極層１１が密着するように治具で固定す
る。またスクライブライン５ａは半導体ウエーハ５の表
面全面において均一に分布している。したがって電源１
４と接続している電極層１１より、半導体ウエーハ５の
内部を通じ、バリアメタル層９に均一に電流を与えるこ
とができ、開口部９ａにバンプ電極高さのばらつきを減
少することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウエーハ上に電
解メッキ法にて、バンプ電極を形成するメッキバンプ形
成方法及びそれに用いるウエーハメッキ用治具に関する
ものである。
解メッキ法にて、バンプ電極を形成するメッキバンプ形
成方法及びそれに用いるウエーハメッキ用治具に関する
ものである。
【０００２】
【従来の技術】半導体ウエーハにバンプ電極を形成する
手法のひとつとして、電解メッキを施す技術がある。以
下その構成について図９〜図１１を参照にしながら説明
する。
手法のひとつとして、電解メッキを施す技術がある。以
下その構成について図９〜図１１を参照にしながら説明
する。
【０００３】図９及び図１０に示すように、半導体ウエ
ーハ４はウエーハメッキ用治具１により固定されてい
る。その半導体ウエーハ４の表面には何種類かの金属で
形成されたバリアメタル層が設けられ、写真蝕刻技術に
てバンプ電極を形成する箇所のみを開口したフォトレジ
ストパターンを形成している（図示せず）。
ーハ４はウエーハメッキ用治具１により固定されてい
る。その半導体ウエーハ４の表面には何種類かの金属で
形成されたバリアメタル層が設けられ、写真蝕刻技術に
てバンプ電極を形成する箇所のみを開口したフォトレジ
ストパターンを形成している（図示せず）。
【０００４】また、ウエーハメッキ用治具１は、テフロ
ン等の絶縁物で外形を成し、半導体ウエーハ４の表面に
接触する側には、電源２と半導体ウエーハ４の表面に設
けられたバリアメタル層とを接続するための導電性の高
い電極層３（例えば白金等）が露出している。この露出
した電極層３を半導体ウエーハ４の表面のバリアメタル
層とが完全に接触する様に半導体ウエーハ４のオリエン
テーションフラット部４ａをウエーハメッキ用治具１に
て固定する。
ン等の絶縁物で外形を成し、半導体ウエーハ４の表面に
接触する側には、電源２と半導体ウエーハ４の表面に設
けられたバリアメタル層とを接続するための導電性の高
い電極層３（例えば白金等）が露出している。この露出
した電極層３を半導体ウエーハ４の表面のバリアメタル
層とが完全に接触する様に半導体ウエーハ４のオリエン
テーションフラット部４ａをウエーハメッキ用治具１に
て固定する。
【０００５】次に図１１に示すようにメッキ液１８中の
半導体ウエーハ４の対面には白金メッキを施したＴｉ等
で形成された対向電極１７が設けられている。この対向
電極１７は、半導体ウエーハ４の外径よりも大きく、一
部が電源２に接続している。
半導体ウエーハ４の対面には白金メッキを施したＴｉ等
で形成された対向電極１７が設けられている。この対向
電極１７は、半導体ウエーハ４の外径よりも大きく、一
部が電源２に接続している。
【０００６】上記構成においてウエーハメッキバンプ形
成を施すために、半導体ウエーハ４に適切な電流密度
（例えば０．１〜０．４Ａ／ｄｍ2）を与える様に印加
電流を調整し、適切な時間（例えば６０分〜１２０分）
電源２を稼動させると、高さ１０〜２０μｍ程度のバン
プ電極を形成することとなる。
成を施すために、半導体ウエーハ４に適切な電流密度
（例えば０．１〜０．４Ａ／ｄｍ2）を与える様に印加
電流を調整し、適切な時間（例えば６０分〜１２０分）
電源２を稼動させると、高さ１０〜２０μｍ程度のバン
プ電極を形成することとなる。
【０００７】
【発明が解決しようとする課題】以上述べたような従来
の構造では、ウエーハメッキ用治具１は、半導体ウエー
ハ４のオリエンテーションフラット部４ａを固定してい
るため、電源に接続している電極層３は半導体ウエーハ
のオリエンテーションフラット部４ａのみで半導体ウエ
ーハ４の表面のバリアメタル層と接触する構造となり、
半導体ウエーハ４内の電極層３近傍Ａと電極層３と離れ
た箇所Ｂ、すなわちオリエンテーションフラット部近傍
Ａとオリエンテーションフラット部から離れた箇所Ｂの
間で、電流密度に差違が生じバンプ電極高さがウエーハ
面内でばらつくという問題が生じた。
の構造では、ウエーハメッキ用治具１は、半導体ウエー
ハ４のオリエンテーションフラット部４ａを固定してい
るため、電源に接続している電極層３は半導体ウエーハ
のオリエンテーションフラット部４ａのみで半導体ウエ
ーハ４の表面のバリアメタル層と接触する構造となり、
半導体ウエーハ４内の電極層３近傍Ａと電極層３と離れ
た箇所Ｂ、すなわちオリエンテーションフラット部近傍
Ａとオリエンテーションフラット部から離れた箇所Ｂの
間で、電流密度に差違が生じバンプ電極高さがウエーハ
面内でばらつくという問題が生じた。
【０００８】本発明はこのような課題を解決したメッキ
バンプ形成方法及びそれに用いるウエーハメッキ用治具
の提供を目的としている。
バンプ形成方法及びそれに用いるウエーハメッキ用治具
の提供を目的としている。
【０００９】
【課題を解決するための手段】本発明のメッキバンプ形
成方法は上記目的を達成するために、半導体ウエーハ表
面に、前記半導体ウエーハ表面の全領域にわたり実質的
に均一な分布をもって前記半導体ウエーハと接する導体
層を設け、前記半導体ウエーハの裏面全面より前記半導
体ウエーハを通じ前記導体層に電流を与え、前記導体層
上の絶縁膜の開口部にバンプ電極を形成するものであ
る。
成方法は上記目的を達成するために、半導体ウエーハ表
面に、前記半導体ウエーハ表面の全領域にわたり実質的
に均一な分布をもって前記半導体ウエーハと接する導体
層を設け、前記半導体ウエーハの裏面全面より前記半導
体ウエーハを通じ前記導体層に電流を与え、前記導体層
上の絶縁膜の開口部にバンプ電極を形成するものであ
る。
【００１０】また、本発明のウエーハメッキ用治具は上
記目的を達成するためにウエーハ裏面に接触する側に、
実質的に前記ウエーハ裏面全面と接続するための電極層
をもち、前記ウエーハ裏面と前記電極層とが完全に接触
するように固定する手段を備えたものである。
記目的を達成するためにウエーハ裏面に接触する側に、
実質的に前記ウエーハ裏面全面と接続するための電極層
をもち、前記ウエーハ裏面と前記電極層とが完全に接触
するように固定する手段を備えたものである。
【００１１】
【作用】本発明は上記した構成により、裏面全面より導
体層に均一に電流を与えるので、半導体ウエーハ内の電
流密度の差違を小さくすることができ、バンプ電極の高
さのばらつきを著しく減少することができるものであ
る。
体層に均一に電流を与えるので、半導体ウエーハ内の電
流密度の差違を小さくすることができ、バンプ電極の高
さのばらつきを著しく減少することができるものであ
る。
【００１２】
【実施例】本発明の一実施例について、図１〜図８を参
照しながら説明する。
照しながら説明する。
【００１３】図１〜図５は本発明の一実施例におけるウ
エーハメッキバンプ形成方法の工程順断面図である。
エーハメッキバンプ形成方法の工程順断面図である。
【００１４】図１は、拡散工程完了時の状態を示す。半
導体ウエーハ５上にＰＳＧ等の層間絶縁膜６をスクライ
ブライン５ａ以外の領域及び半導体素子と後に形成する
Ａｌ等の配線金属層７とを接続する領域（図示せず）以
外に気相成長技術、写真蝕刻技術等により形成する。次
にＡｌ等の配線金属層７を所定の領域に形成し、さらに
プラズマナイトライド等の表面保護膜８をスクライブラ
イン５ａと後にバンプ電極を形成するパッド開口部７ａ
以外の領域に形成し拡散工程を完了する。
導体ウエーハ５上にＰＳＧ等の層間絶縁膜６をスクライ
ブライン５ａ以外の領域及び半導体素子と後に形成する
Ａｌ等の配線金属層７とを接続する領域（図示せず）以
外に気相成長技術、写真蝕刻技術等により形成する。次
にＡｌ等の配線金属層７を所定の領域に形成し、さらに
プラズマナイトライド等の表面保護膜８をスクライブラ
イン５ａと後にバンプ電極を形成するパッド開口部７ａ
以外の領域に形成し拡散工程を完了する。
【００１５】上述の構成によれば、拡散工程完了時には
スクライブライン５ａにおいて半導体ウエーハ表面が露
出している構造を成す。
スクライブライン５ａにおいて半導体ウエーハ表面が露
出している構造を成す。
【００１６】次に図２に示す様に、半導体ウエーハ５の
表面全面にバンプ形成時の共通電極とするための導体層
となるバリアメタル層９をスパッタ蒸着法、ＥＢ蒸着法
等により形成する。このバリアメタル層９は通常２〜３
種の金属薄膜（例えば、Ｎｉ−Ｃｒ−Ａｕ，Ｔｉ−Ｐｄ
等）を積層して作られ、スクライブライン５ａにおいて
半導体ウエーハ５と接する。また、スクライブライン
は、半導体ウエーハ全面に均一に分布しているからバリ
アメタル層９と、半導体ウエーハ５とは半導体ウエーハ
５の表面全面において均一に接することになる。
表面全面にバンプ形成時の共通電極とするための導体層
となるバリアメタル層９をスパッタ蒸着法、ＥＢ蒸着法
等により形成する。このバリアメタル層９は通常２〜３
種の金属薄膜（例えば、Ｎｉ−Ｃｒ−Ａｕ，Ｔｉ−Ｐｄ
等）を積層して作られ、スクライブライン５ａにおいて
半導体ウエーハ５と接する。また、スクライブライン
は、半導体ウエーハ全面に均一に分布しているからバリ
アメタル層９と、半導体ウエーハ５とは半導体ウエーハ
５の表面全面において均一に接することになる。
【００１７】そして図３に示すように、写真蝕刻技術に
てバンプ電極を形成する箇所のみに開口部９ａを設けた
フォトレジストパターン１０を形成する。また、バンプ
電極を形成するために、表面加工の終了したウエーハ５
のウエーハメッキ用治具で固定する。半導体ウエーハ５
の裏面と接触する側のウエーハメッキ用治具の支持部１
３の表面は導電性の高い電極層（たとえば白金層）１１
が露出していて、半導体ウエーハ５の裏面全面とウエー
ハメッキ用治具の電極層１１とが密着している。
てバンプ電極を形成する箇所のみに開口部９ａを設けた
フォトレジストパターン１０を形成する。また、バンプ
電極を形成するために、表面加工の終了したウエーハ５
のウエーハメッキ用治具で固定する。半導体ウエーハ５
の裏面と接触する側のウエーハメッキ用治具の支持部１
３の表面は導電性の高い電極層（たとえば白金層）１１
が露出していて、半導体ウエーハ５の裏面全面とウエー
ハメッキ用治具の電極層１１とが密着している。
【００１８】上記構成により半導体ウエーハ５の裏面に
密着させ電極層１１より半導体ウエーハ５の内部を通
じ、半導体ウエーハ５の表面のバリアメタル層９に均一
に電流を与えることができる。
密着させ電極層１１より半導体ウエーハ５の内部を通
じ、半導体ウエーハ５の表面のバリアメタル層９に均一
に電流を与えることができる。
【００１９】上記のように治具に固定された半導体ウエ
ーハ５を図８に示す様にメッキ液１６中に浸し、一方を
対向電極１５に、他方を電極層１１に接続した電源１４
より電極層１１に適切な電流密度（例えば０．１〜０．
４Ａ／ｄｍ2）を与える様に印加電流を調整し、適切な
時間、電源１４を稼動させると、１０〜２０μｍ程度の
高さのバンプ電極１２を図４に示すように形成すること
になる。
ーハ５を図８に示す様にメッキ液１６中に浸し、一方を
対向電極１５に、他方を電極層１１に接続した電源１４
より電極層１１に適切な電流密度（例えば０．１〜０．
４Ａ／ｄｍ2）を与える様に印加電流を調整し、適切な
時間、電源１４を稼動させると、１０〜２０μｍ程度の
高さのバンプ電極１２を図４に示すように形成すること
になる。
【００２０】さらに、図５に示す様に、バンプ形成時の
共通電極として用いたバリアメタル層９を、バンプ電極
の周辺部以外を写真蝕刻技術により取り除く。
共通電極として用いたバリアメタル層９を、バンプ電極
の周辺部以外を写真蝕刻技術により取り除く。
【００２１】次に、本発明に用いるウエーハメッキ用治
具について図６，図７を参照にしながら説明する。
具について図６，図７を参照にしながら説明する。
【００２２】図に示すようにウエーハメッキ用治具は、
支持部１３と固定部１９と電極層１１から成っている。
支持部１３と固定部１９の表面はテフロン等の絶縁物で
できており、支持部１３のウエーハ５と接触する側の表
面は、電極１４とウエーハ裏面とを接続するための導電
性の高い電極層１１（例えば白金等）が露出している。
この露出した電極層１１とウエーハ５の裏面全面とが完
全に接触する様ウエーハ５のオリエンテーションフラッ
ト部５ｂをウエーハメッキ用治具の固定部１９で固定す
る。ウエーハメッキ用治具は固定する手段として例えば
スプリングを利用したクリップ状の構造をしている。
支持部１３と固定部１９と電極層１１から成っている。
支持部１３と固定部１９の表面はテフロン等の絶縁物で
できており、支持部１３のウエーハ５と接触する側の表
面は、電極１４とウエーハ裏面とを接続するための導電
性の高い電極層１１（例えば白金等）が露出している。
この露出した電極層１１とウエーハ５の裏面全面とが完
全に接触する様ウエーハ５のオリエンテーションフラッ
ト部５ｂをウエーハメッキ用治具の固定部１９で固定す
る。ウエーハメッキ用治具は固定する手段として例えば
スプリングを利用したクリップ状の構造をしている。
【００２３】このように本発明の実施例によれば、ウエ
ーハ５の裏面全面に電極層１１を密着させることによ
り、電極層１１とバリアメタル層９との距離が均一にな
り、その結果半導体ウエーハ内の電流密度の差違を小さ
くすることができ、バンプ電極高さのばらつきを著しく
減少することができる。
ーハ５の裏面全面に電極層１１を密着させることによ
り、電極層１１とバリアメタル層９との距離が均一にな
り、その結果半導体ウエーハ内の電流密度の差違を小さ
くすることができ、バンプ電極高さのばらつきを著しく
減少することができる。
【００２４】なお上述の実施例では、半導体ウエーハを
メッキ液中に浸し、バンプ形成を行う方法（ディップ方
法）を用いたが、メッキ液をシリコンウエーハ表面に噴
き付け、バンプ形成を行う方法（噴流カップ方法）を用
いても何らさしつかえない。
メッキ液中に浸し、バンプ形成を行う方法（ディップ方
法）を用いたが、メッキ液をシリコンウエーハ表面に噴
き付け、バンプ形成を行う方法（噴流カップ方法）を用
いても何らさしつかえない。
【００２５】
【発明の効果】以上の実施例から明らかなように本発明
によれば、ウエーハの裏面全面を電極部とし適切な電流
を均一に与えバンプ形成を行うことにより、ウエーハ面
内での電流密度の差違が小さく抑えられ、バンプ電極高
さのウエーハ面内ばらつきが著しく減少するようなメッ
キバンプ形成方法及びそれに用いるウエーハメッキ用治
具を提供できる。
によれば、ウエーハの裏面全面を電極部とし適切な電流
を均一に与えバンプ形成を行うことにより、ウエーハ面
内での電流密度の差違が小さく抑えられ、バンプ電極高
さのウエーハ面内ばらつきが著しく減少するようなメッ
キバンプ形成方法及びそれに用いるウエーハメッキ用治
具を提供できる。
【図１】本発明の実施例のメッキバンプ形成方法を示す
工程順断面図
工程順断面図
【図２】本発明の実施例のメッキバンプ形成方法を示す
工程順断面図
工程順断面図
【図３】本発明の実施例のメッキバンプ形成方法を示す
工程順断面図
工程順断面図
【図４】本発明の実施例のメッキバンプ形成方法を示す
工程順断面図
工程順断面図
【図５】本発明の実施例のメッキバンプ形成方法を示す
工程順断面図
工程順断面図
【図６】本発明の実施例のメッキバンプ形成方法に用い
るウエーハメッキ用治具の概略図
るウエーハメッキ用治具の概略図
【図７】本発明の実施例のメッキバンプ形成方法に用い
るウエーハメッキ用治具の断面図
るウエーハメッキ用治具の断面図
【図８】本発明の実施例のメッキバンプ形成方法を示す
図
図
【図９】従来のメッキバンプ形成方法に用いるウエーハ
メッキ用治具の概略図
メッキ用治具の概略図
【図１０】従来のメッキバンプ形成方法に用いるウエー
ハメッキ用治具の断面図
ハメッキ用治具の断面図
【図１１】従来のメッキバンプ形成方法を示す図
１ ウエーハメッキ用治具 ２ 電源 ３ 電極層 ４ 半導体ウエーハ ４ａ オリエンテーションフラット部 ５ 半導体ウエーハ ５ａ スクライブライン ５ｂ オリエンテーションフラット部 ６ 層間絶縁膜 ７ 配線金属層 ７ａ パッド開口部 ８ 表面保護膜 ９ バリアメタル層 ９ａ バンプ電極形成開口部 １０ フォトレジストパターン １１ 電極層 １２ バンプ電極 １３ 治具の支持部 １４ 電源 １５ 対向電極 １６ メッキ液 １７ 対向電極 １８ メッキ液 １９ 治具の固定部
Claims (2)
- 【請求項１】半導体ウエーハ表面に、前記半導体ウエー
ハ表面の全領域にわたり実質的に均一な分布をもって前
記半導体ウエーハと接する導体層を設け、前記半導体ウ
エーハの裏面全面より前記半導体ウエーハを通じ前記導
体層に電流を与え、前記導体層上の絶縁膜の開口部にバ
ンプ電極を形成するメッキバンプ電極形成方法。 - 【請求項２】ウエーハ裏面に接触する側に、実質的に前
記ウエーハ裏面全面と接続するための電極層をもち、前
記ウエーハ裏面と前記電極層とが完全に接触するように
固定する手段を備えたウエーハメッキ用治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331681A JPH05166815A (ja) | 1991-12-16 | 1991-12-16 | メッキバンプ形成方法及びそれに用いるウエーハメッキ用治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331681A JPH05166815A (ja) | 1991-12-16 | 1991-12-16 | メッキバンプ形成方法及びそれに用いるウエーハメッキ用治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166815A true JPH05166815A (ja) | 1993-07-02 |
Family
ID=18246391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331681A Pending JPH05166815A (ja) | 1991-12-16 | 1991-12-16 | メッキバンプ形成方法及びそれに用いるウエーハメッキ用治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166815A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0877419A3 (en) * | 1997-05-09 | 1999-08-18 | Mcnc | Methods of electroplating solder bumps of uniform height on integrated circuit substrates |
| US6692629B1 (en) * | 2000-09-07 | 2004-02-17 | Siliconware Precision Industries Co., Ltd. | Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer |
| US8084349B2 (en) | 2009-11-09 | 2011-12-27 | Samsung Electro-Mechanics Co., Ltd. | Method for forming post bump |
| JP2012508814A (ja) * | 2008-11-14 | 2012-04-12 | レプリサウルス グループ エスエーエス | 導電性基板をめっきするためのシステム、およびそのめっきの間に導電性基板を保持するための基板ホルダー |
| WO2019130859A1 (ja) * | 2017-12-27 | 2019-07-04 | 株式会社カネカ | 光電変換素子の製造方法及びめっき用治具、めっき装置 |
| JP2022186735A (ja) * | 2016-02-25 | 2022-12-15 | ニューサウス イノベーションズ ピーティーワイ リミテッド | 半導体デバイスにおけるｔｃｏ材料の表面を処理するための方法および装置 |
-
1991
- 1991-12-16 JP JP3331681A patent/JPH05166815A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0877419A3 (en) * | 1997-05-09 | 1999-08-18 | Mcnc | Methods of electroplating solder bumps of uniform height on integrated circuit substrates |
| US6117299A (en) * | 1997-05-09 | 2000-09-12 | Mcnc | Methods of electroplating solder bumps of uniform height on integrated circuit substrates |
| EP1892754A3 (en) * | 1997-05-09 | 2008-03-19 | Unitive International Limited | Method of electroplating solder bumps of uniform height on integrated circuit substrates |
| US6692629B1 (en) * | 2000-09-07 | 2004-02-17 | Siliconware Precision Industries Co., Ltd. | Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer |
| JP2012508814A (ja) * | 2008-11-14 | 2012-04-12 | レプリサウルス グループ エスエーエス | 導電性基板をめっきするためのシステム、およびそのめっきの間に導電性基板を保持するための基板ホルダー |
| US8084349B2 (en) | 2009-11-09 | 2011-12-27 | Samsung Electro-Mechanics Co., Ltd. | Method for forming post bump |
| JP2022186735A (ja) * | 2016-02-25 | 2022-12-15 | ニューサウス イノベーションズ ピーティーワイ リミテッド | 半導体デバイスにおけるｔｃｏ材料の表面を処理するための方法および装置 |
| WO2019130859A1 (ja) * | 2017-12-27 | 2019-07-04 | 株式会社カネカ | 光電変換素子の製造方法及びめっき用治具、めっき装置 |
| JPWO2019130859A1 (ja) * | 2017-12-27 | 2020-12-17 | 株式会社カネカ | 光電変換素子の製造方法及びめっき用治具、めっき装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344125B1 (en) | Pattern-sensitive electrolytic metal plating | |
| JP2785338B2 (ja) | 半導体装置の製造方法 | |
| JP2536377B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05166815A (ja) | メッキバンプ形成方法及びそれに用いるウエーハメッキ用治具 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JPH11293493A (ja) | 電解めっき装置 | |
| US5264107A (en) | Pseudo-electroless, followed by electroless, metallization of nickel on metallic wires, as for semiconductor chip-to-chip interconnections | |
| JP2015229775A (ja) | 電気めっき用コンタクト治具、半導体製造装置および半導体装置の製造方法 | |
| KR100197154B1 (ko) | 전계방출소자 제조방법 | |
| JPH0465832A (ja) | 半導体装置の製造方法 | |
| US3066053A (en) | Method for producing semiconductor devices | |
| JP3152713B2 (ja) | 半導体装置の電解メッキ方法 | |
| JPH0536698A (ja) | ウエーハメツキ用治具 | |
| JPH02207531A (ja) | 半導体装置の製造方法 | |
| JPH06104458A (ja) | メサ型半導体装置の製造方法 | |
| JPH0354829A (ja) | 集積回路装置用バンプ電極の電解めっき方法 | |
| JP3074023B2 (ja) | 半導体装置の製造方法 | |
| TW497133B (en) | Device and method for preventing over-thick film deposition on the edge of a wafer | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JP2796864B2 (ja) | 電気的接続部材の製造方法 | |
| JPS61144034A (ja) | 転写バンプ基板の製造方法 | |
| JPS60228697A (ja) | 金属メツキ装置 | |
| JPH0763626A (ja) | 薄膜ロードセル | |
| JPS59161023A (ja) | 素子の製造方法 | |
| JPS63114145A (ja) | 半導体装置の製造方法 |