JPH04297056A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04297056A JPH04297056A JP6881191A JP6881191A JPH04297056A JP H04297056 A JPH04297056 A JP H04297056A JP 6881191 A JP6881191 A JP 6881191A JP 6881191 A JP6881191 A JP 6881191A JP H04297056 A JPH04297056 A JP H04297056A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- dicing
- semiconductor
- semiconductor device
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、半導体装置の製造方法
、特にパシベーション膜にパッド窓開けを終えた後裏面
研削及びダイシングを行う半導体装置の製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device, in which backside grinding and dicing are performed after pad windows are formed in a passivation film.
【0002】0002
【従来の技術】半導体ウェハのパシベーション膜にパッ
ド窓開けを終えた後に行う所謂半導体ウェハ後工程は、
従来、下記のように行われた。即ち、表面保護用のレジ
スト膜を半導体ウェハ表面に塗布し、該レジスト膜の表
面に硬質テープを貼り、その状態で裏面研削をして半導
体ウェハの厚さを所定の値にし、次いで該裏面研削によ
り半導体ウェハ裏面に生じた研削歪を除去すると共にウ
ェハの反りを小さくするために半導体ウェハの裏面エッ
チングを行い、次いで、半導体ウェハのペレットの電極
にプローブを当てての半導体装置機能テスト[2PC(
第2回目のペレットチェック)]を行い、不良ペレット
にはインクでドットマーキングをし、更にこのインクを
焼きつけ、その後、半導体ウェハの裏面をダイシングテ
ープに張り合せてダイシングすることによりペレタイズ
する。[Prior Art] The so-called semiconductor wafer post-processing is performed after pad windows are opened in the passivation film of a semiconductor wafer.
Conventionally, this was done as follows. That is, a resist film for surface protection is applied to the surface of a semiconductor wafer, a hard tape is attached to the surface of the resist film, the back side is ground in this state to make the thickness of the semiconductor wafer a predetermined value, and then the back side is ground. The back surface of the semiconductor wafer was etched to remove the grinding strain generated on the back surface of the semiconductor wafer and to reduce the warpage of the wafer, and then a semiconductor device function test [2PC (
A second pellet check) is carried out, and defective pellets are marked with dots using ink, and the ink is further burned into the wafer.Then, the back side of the semiconductor wafer is pasted onto a dicing tape and diced to pelletize the wafer.
【0003】0003
【発明が解決しようとする課題】ところで、上述した従
来の半導体ウェハ後工程ではパッケージの薄型化の要求
に対応しきれなくなりつつある。というのは、パッケー
ジの厚さを例えば1mm程度あるいはそれ以下にすると
いう要求が為されているが、それに応えるには半導体ペ
レットの厚さを250〜200μmあるいはそれ以下に
しなければならず、そのように薄くすることは非常に難
しく、従来においては不可能に近かった。また、仮にそ
のように薄くすることができたとしても裏面研削後ダイ
シングするまでの間に半導体ウェハに欠けや割れが発生
し易く、特に半導体において欠け、割れの発生率が高く
なる。However, the above-mentioned conventional semiconductor wafer post-processing is becoming unable to meet the demand for thinner packages. This is because there is a demand to reduce the thickness of the package to, for example, 1 mm or less, but in order to meet this requirement, the thickness of the semiconductor pellet must be reduced to 250 to 200 μm or less. It is extremely difficult to make the film as thin as possible, and was nearly impossible in the past. Further, even if it were possible to make the semiconductor wafer thinner, chips and cracks are likely to occur in the semiconductor wafer between back grinding and dicing, and the incidence of chipping and cracking in semiconductors is particularly high.
【0004】というのは、半導体装置機能テスト(2P
C)はプローブを半導体ウェハの電極パッドにあてて電
気的に回路の機能チェックを行うものであるが、正確な
チェックを行うには当然にプローブの半導体ウェハに対
する圧力、即ち針圧がある程度以上必要となる。従って
、半導体ウェハが薄いとその針圧によって割れ、欠けが
生じ易くなるのである。[0004] Semiconductor device function test (2P
In C), the function of the circuit is electrically checked by applying the probe to the electrode pad of the semiconductor wafer, but in order to perform an accurate check, a certain level of pressure from the probe against the semiconductor wafer, that is, stylus pressure is required. becomes. Therefore, if the semiconductor wafer is thin, it is more likely to crack and chip due to the stylus pressure.
【0005】また、従来のダイシングは、フルカットダ
イシング、即ち、半導体ウェハ裏面をダイボンドテープ
に接着して半導体ウェハを表面から半導体ウェハの厚さ
よりも深い切り込み深さでカットするダイシングであっ
たので、ダイシングブレードの摩耗が激しかった。図3
はブレードの切り込み量とブレード摩耗量(5000カ
ットライン当り)との関係図であり、この図からシリコ
ンが切り残るようにカット(ハーフカット)すると摩耗
量は10μmと少ないが、テープにまで切り込むように
カット(フルカット)するとテープ切り込み量に比例し
て非常に大きく摩耗することが解る。また、半導体時に
不良ペレットに付けたインクマーキングドットやダイシ
ング時に発生したシリコンダストにより半導体ウェハ表
面のアルミニウムパッドや配線膜が汚染されてワイヤボ
ンド不良、ショート不良等が生じるという問題もあった
。Furthermore, conventional dicing was full-cut dicing, that is, dicing in which the back side of the semiconductor wafer was adhered to a die bond tape and the semiconductor wafer was cut from the front side with a cutting depth deeper than the thickness of the semiconductor wafer. The dicing blade was severely worn. Figure 3
is a diagram showing the relationship between the depth of cut of the blade and the amount of blade wear (per 5000 cut lines). From this figure, if you cut so that silicon remains uncut (half cut), the amount of wear will be as small as 10 μm, but if you cut into the tape, It can be seen that if the tape is cut (full cut), the wear will be extremely large in proportion to the amount of tape cut. In addition, there was also the problem that the aluminum pads and wiring films on the surface of the semiconductor wafer were contaminated by ink marking dots attached to defective pellets during semiconductor processing and silicon dust generated during dicing, resulting in wire bond defects, short circuit defects, etc.
【0006】本発明はこのような問題点を解決すべく為
されたものであり、半導体装置の厚さ(ペレット厚さ)
を容易に薄くし、ウェハの割れ、欠けの発生率を低くし
、ダイシングブレードの摩耗を少なくし、半導体装置機
能テスト時に付けたインクマーキングドットやダイシン
グにより生じたダストによる半導体ウェハ表面の汚染を
除去し、更には裏面研削、ダイシングにより生じた歪を
完全に除去できるようにすることを目的とする。The present invention has been made to solve these problems, and the thickness of the semiconductor device (pellet thickness)
Easily thins the wafer, reduces the incidence of wafer cracking and chipping, reduces wear on the dicing blade, and eliminates contamination on the semiconductor wafer surface caused by ink marking dots created during semiconductor device function tests and dust generated by dicing. Furthermore, it is an object of the present invention to completely eliminate distortion caused by back grinding and dicing.
【0007】[0007]
【課題を解決するための手段】請求項1の半導体装置の
製造方法は、半導体ウェハ表面からその厚さよりも浅い
切り込み深さでダイシングし、その後、該半導体ウェハ
の裏面研削をすることを特徴とする。請求項2の半導体
装置の製造方法は、ダイシングの切り込み深さをペレッ
ト厚さと略等しくすることを特徴とする。請求項3の半
導体装置の製造方法は、裏面研削を半導体ウェハの表面
に表面保護テープを貼着した状態で行うことを特徴とす
る。請求項4の半導体装置の製造方法は、裏面研削後半
導体ウェハ裏面に対する歪除去エッチングを行うことを
特徴とする。[Means for Solving the Problem] A method for manufacturing a semiconductor device according to claim 1 is characterized in that dicing is performed from the surface of a semiconductor wafer at a cutting depth shallower than the thickness of the semiconductor wafer, and then the back surface of the semiconductor wafer is ground. do. A method for manufacturing a semiconductor device according to a second aspect of the invention is characterized in that the cutting depth of the dicing is made approximately equal to the pellet thickness. A third aspect of the method for manufacturing a semiconductor device is characterized in that backside grinding is performed with a surface protection tape attached to the front surface of the semiconductor wafer. A method for manufacturing a semiconductor device according to a fourth aspect of the present invention is characterized in that after the back surface of the semiconductor wafer is ground, strain removal etching is performed on the back surface of the semiconductor wafer.
【0008】[0008]
【実施例】以下、本発明半導体装置の製造方法を図示実
施例に従って詳細に説明する。図1(A)乃至(F)は
本発明半導体装置の製造方法の一つの実施例を工程順に
示す断面図である。
(A)パシベーション膜に対するパッド窓開けを終えた
半導体ウェハに対して、図1の(A)に示すように電極
パッドにプローブ2をあてての半導体装置機能テストを
行う。そして、不良のペレットに対してはインクでドッ
トマーキングする。そして、マーキングした後、ドット
マーキングしたインクを焼き付ける。DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to the present invention will be explained in detail below according to the illustrated embodiments. FIGS. 1A to 1F are cross-sectional views showing one embodiment of the method for manufacturing a semiconductor device of the present invention in the order of steps. (A) A semiconductor device function test is performed on the semiconductor wafer in which pad windows have been opened for the passivation film by applying the probe 2 to the electrode pad as shown in FIG. 1(A). Then, defective pellets are marked with ink dots. After marking, the dot-marked ink is printed.
【0009】(B)次に、図1の(B)に示すように、
半導体ウェハ1のスクライブラインをダイシングブレー
ド3によりハーフカットする。4、4、…はハーフカッ
トにより形成された溝である。この溝4、4、…の深さ
は製造しようとする半導体装置のペレット厚さと略等し
くすると良い。例えば、ペレット厚さを200μmにし
たい場合には切り込み量をその200μmにする。この
ようにハーフカットするのでダイシングブレードの摩耗
は少なくて済むこと図2から明らかである。(B) Next, as shown in FIG. 1 (B),
A scribe line of a semiconductor wafer 1 is half-cut by a dicing blade 3. 4, 4, . . . are grooves formed by half-cutting. The depth of the grooves 4, 4, . . . is preferably approximately equal to the pellet thickness of the semiconductor device to be manufactured. For example, if the pellet thickness is desired to be 200 μm, the depth of cut is set to 200 μm. It is clear from FIG. 2 that since the half-cut is performed in this way, the wear of the dicing blade is reduced.
【0010】(C)次に、図1の(C)に示すように、
半導体ウェハ1の表面1aに表面保護テープとして例え
ばUV照射硬化型テープ5を貼り付ける。この表面保護
テープは後に行う半導体ウェハ1の裏面研削時に半導体
ウェハ1の表面を保護するためのものである。尚、二点
鎖線で示すように、リングボルダ6を用いて表面保護テ
ープ5を緊張させ、その状態で表面保護テープ5を半導
体ウェハ1の表面1aに貼り付けても良い。
(D)次に、図1の(D)に示すように、半導体ウェハ
1の裏面1aをエッチングすることによりウェハ1を所
定のペレット厚さ(それはダイシングのためのハーフカ
ットの切り込み量でもあり、例えば200μm)にして
ペレタイズする。1c、1c、…は半導体ペレットであ
る。(C) Next, as shown in FIG. 1 (C),
For example, a UV radiation-curable tape 5 is attached to the surface 1a of the semiconductor wafer 1 as a surface protection tape. This surface protection tape is used to protect the surface of the semiconductor wafer 1 during backside grinding of the semiconductor wafer 1 which will be performed later. Incidentally, as shown by the two-dot chain line, the surface protection tape 5 may be tensioned using the ring boulder 6, and the surface protection tape 5 may be attached to the surface 1a of the semiconductor wafer 1 in this state. (D) Next, as shown in FIG. 1(D), the back surface 1a of the semiconductor wafer 1 is etched to form the wafer 1 to a predetermined pellet thickness (which is also the depth of the half-cut for dicing). For example, 200 μm) and pelletize. 1c, 1c, . . . are semiconductor pellets.
【0011】尚、その後、半導体ウェハ1に対して裏面
研削による歪を除去するウェットエッチングを行うよう
にしても良い。すると、単に裏面研削による歪を除去で
きるだけでなく、ダイシング[工程(B)]により半導
体ペレット1a、1a、…の側面に生じた歪も除去する
ことができる。この裏面研削による歪を除去するエッチ
ング工程は不可欠な工程ではないが、このエッチング工
程を設けた場合には裏面研削による歪だけでなくダイシ
ングにより半導体ペレット1a、1a、…の側面に生じ
た歪をも除去することができるという効果を奏する。After that, wet etching may be performed on the semiconductor wafer 1 to remove distortion caused by back grinding. Then, it is not only possible to simply remove the strain caused by back grinding, but also the strain generated on the side surfaces of the semiconductor pellets 1a, 1a, . . . by dicing [step (B)]. Although this etching step for removing strain caused by back grinding is not an essential step, if this etching step is provided, it will eliminate not only the strain caused by back grinding but also the strain generated on the side surfaces of the semiconductor pellets 1a, 1a, . . . due to dicing. It also has the effect that it can also be removed.
【0012】(E)次に、図1の(E)に示すように、
ダイボンディング用テープ7を、ペレタイズを終えた半
導体ウェハ1の裏面1bに貼り付ける。この場合、テー
プ7として表面保護テープ5よりも粘着力の強いものを
使用する。さもないと表面保護テープ5を剥離できず、
テープ7が半導体ウェハ1から剥れてしまうことになっ
てしまうからである。但し、表面保護テープ5としてU
V照射硬化型テープを用いた場合には、ダイボンド用テ
ープ7としてそのUV照射硬化型テープかそれよりも弱
い粘着力のものを用いても良い。というのは、UV照射
硬化型テープはUV照射により粘着力が数十分の1に低
下するからである。即ち、表面保護テープ5剥離前にU
V照射をすることとすれば、UV照射後におけるUV照
射硬化型テープの粘着力よりも強ければUV照射前にお
けるUV照射硬化型テープの粘着力よりも弱くてもダイ
ボント用テープとして用いることができるのである。(E) Next, as shown in FIG. 1 (E),
A die bonding tape 7 is attached to the back surface 1b of the semiconductor wafer 1 that has been pelletized. In this case, the tape 7 used has a stronger adhesive force than the surface protection tape 5. Otherwise, the surface protection tape 5 will not be able to be peeled off.
This is because the tape 7 would peel off from the semiconductor wafer 1. However, as surface protection tape 5, U
When a V-irradiation-curable tape is used, the die-bonding tape 7 may be the UV-irradiation-curable tape or one with a weaker adhesive strength. This is because the adhesive strength of UV irradiation-curable tapes decreases to several tenths of a tenth when exposed to UV irradiation. That is, before peeling off the surface protection tape 5,
If V irradiation is used, it can be used as a die bonding tape even if the adhesive strength is stronger than the adhesive strength of the UV irradiation curable tape after UV irradiation, even if it is weaker than the adhesive strength of the UV irradiation curable tape before UV irradiation. It is.
【0013】(F)その後、図1の(F)に示すように
、表面保護テープ5を剥離する。尚、表面保護テープ5
がUV照射硬化型テープの場合にはUV照射として粘着
力を低下させてから剥離すると良い。また、表面保護テ
ープ5が水溶性接着剤テープの場合には剥離後に純水に
よる洗浄を後処理として行い、ダイボンディングに供す
る。(F) Thereafter, as shown in FIG. 1(F), the surface protection tape 5 is peeled off. In addition, surface protection tape 5
In the case of a UV irradiation-curable tape, it is preferable to lower the adhesive strength by UV irradiation and then peel it off. Further, when the surface protection tape 5 is a water-soluble adhesive tape, cleaning with pure water is performed as a post-treatment after peeling, and the tape is used for die bonding.
【0014】本半導体装置の製造方法によれば、ハーフ
カットダイシングのときの切り込み量を小さくすること
により半導体装置の厚さ(ペレット厚さ)を薄くするこ
とができ、200μm程度にすることは勿論のこと、5
0μmにすることも容易である。そして、そのダイシン
グはウェハ保持テープなしで行うことができる。また、
ペレット厚さを薄くすることができるけれども、それは
ダイシングを終えた後の裏面研削の段階で為され、半導
体やダイシングの段階では半導体ウェハが厚い。従って
、半導体やそれからダイシングに至る過程、特にハンド
リング工程で半導体ウェハに割れや欠けが生じにくくな
り、歩留りが向上する。According to the present method for manufacturing a semiconductor device, the thickness of the semiconductor device (pellet thickness) can be reduced by reducing the depth of cut during half-cut dicing, and it is possible to reduce the thickness of the semiconductor device to approximately 200 μm. About, 5
It is also easy to make it 0 μm. And the dicing can be done without wafer holding tape. Also,
Although the pellet thickness can be reduced, this is done at the backside grinding stage after dicing, and the semiconductor wafer is thick at the semiconductor and dicing stage. Therefore, cracks and chips are less likely to occur in the semiconductor wafer and in the process from dicing to dicing, especially in the handling process, and the yield is improved.
【0015】そして、ダイシングのためのカットはフル
カットではなくハーフカットなので、ダイシングブレー
ドの摩耗は少なくて済む。また、半導体や裏面研削によ
るインクマーキングドットやシリコンダストは表面保護
テープ5を剥離するときに表面保護テープ5と共に除去
することができる。従って、これ等の汚染によりワイヤ
ボンディング不良や配線間のショート不良や耐湿性不良
が生じるのを防止することができる。そして、裏面研削
後の半導体ウェハ1の裏面エッチングによって単に裏面
研削歪のみならずダイシングによりペレット側面に生じ
たダイシング歪をも除去できるので、より特性を向上さ
せ、信頼度を高めることができる。そして、表面保護手
段としてレジスト膜を使用しないので、高価な間接材料
(レジスト、レジスト除去液)を使用しなくても済み、
また面倒なレジストコーティング、レジスト洗浄を行わ
なくても済む。従って、材料費が安くて済み、工数が少
なくて済む。[0015] Furthermore, since the cut for dicing is a half cut rather than a full cut, wear of the dicing blade can be reduced. Further, ink marking dots and silicon dust caused by semiconductor or back grinding can be removed together with the surface protection tape 5 when the surface protection tape 5 is peeled off. Therefore, it is possible to prevent wire bonding defects, short circuit defects between wirings, and moisture resistance defects due to such contamination. By etching the backside of the semiconductor wafer 1 after backgrinding, it is possible to remove not only backside grinding strain but also dicing strain generated on the side surface of the pellet due to dicing, thereby further improving characteristics and reliability. In addition, since a resist film is not used as a surface protection means, there is no need to use expensive indirect materials (resist, resist removal liquid).
Further, there is no need to perform troublesome resist coating or resist cleaning. Therefore, the material cost is low and the number of man-hours is small.
【0016】[0016]
【発明の効果】請求項1の半導体装置の製造方法は、半
導体ウェハ表面からその厚さよりも浅い切り込み深さで
ダイシングし、その後、上記半導体ウェハの裏面研削を
することを特徴とするものである。従って、請求項1の
半導体装置の製造方法によれば、ハーフカットによりダ
イシングするので、ダイシングブレードの摩耗を少なく
することができる。そして、裏面研削をウェハ後工程プ
ロセスの最終的段階で行うので、半導体等半導体ウェハ
の割れや、欠けが生じやすい工程を半導体ウェハの厚い
段階で行うことになる。依って、半導体ウェハの割れや
欠けが生じにくくなる。請求項2の半導体装置の製造方
法は、ダイシングの切り込み深さを得ようとする半導体
装置のペレット厚さと略等しくしたことを特徴とするも
のである。従って、請求項2の半導体装置の製造方法に
よれば、半導体ウェハをダイシングしたところまで裏面
研削することにより半導体装置のペレット厚さをダイシ
ングの切り込み厚さと同じにすることができる。依って
、ダイシングの切り込み深さを浅くすることによりペレ
ット厚さを任意に薄くすることができ、100μm以下
という極めて薄いペレット厚も実現可能である。請求項
3の半導体装置の製造方法は、裏面研削を半導体ウェハ
の表面に表面保護テープを貼着した状態で行うことを特
徴とするものである。従って、請求項3の半導体装置の
製造方法によれば、表面保護テープの剥離により半導体
装置機能テスト時、ダイシング時に付いたあるいは生じ
たインクマーキングドット、ダイスによる汚染を除去す
ることができる。依って、汚染によるワイヤボンディン
グ不良、配線間ショート不良、耐湿性不良の発生を防止
することができる。そして、表面保護手段としてレジス
ト膜を使用しないので、高価な間接材料(レジスト、レ
ジスト除去液)を使用しなくても済み、また面倒なレジ
ストコーティング、レジスト洗浄を行わなくても済む。
従って、材料費が安くて済み、工数が少なくて済む。依
って、半導体装置の低価格化を図ることができる。請求
項4の半導体装置の製造方法は、裏面研削後半導体ウェ
ハ裏面に対する歪除去エッチングを行うことを特徴とす
るものである。従って、請求項4の半導体装置の製造方
法によれば、ハーフカットによるダイシング後裏面研削
することによりペレタイズした後、半導体ウェハ裏面に
対する歪除去エッチングするので、単に裏面研削歪のみ
ならず、ダイシングによりペレット側面に生じたダイシ
ング歪をも除去することができ、特性、品質、信頼度の
向上を図ることができる。The method for manufacturing a semiconductor device according to claim 1 is characterized in that dicing is performed from the surface of a semiconductor wafer to a cutting depth shallower than the thickness of the semiconductor wafer, and then the back surface of the semiconductor wafer is ground. . Therefore, according to the method for manufacturing a semiconductor device according to the first aspect, since dicing is performed by half-cutting, wear of the dicing blade can be reduced. Since the back surface grinding is performed at the final stage of the wafer post-processing process, a process that is likely to cause cracking or chipping of the semiconductor wafer is performed when the semiconductor wafer is thick. Therefore, the semiconductor wafer is less likely to be cracked or chipped. A second aspect of the method for manufacturing a semiconductor device is characterized in that the cutting depth of the dicing is approximately equal to the pellet thickness of the semiconductor device to be obtained. Therefore, according to the method for manufacturing a semiconductor device according to the second aspect, by back-grinding the semiconductor wafer to the point where the semiconductor wafer is diced, the thickness of the pellet of the semiconductor device can be made the same as the thickness of the dicing cut. Therefore, by reducing the cutting depth of dicing, the pellet thickness can be arbitrarily reduced, and an extremely thin pellet thickness of 100 μm or less can be achieved. A method of manufacturing a semiconductor device according to a third aspect of the present invention is characterized in that backside grinding is performed with a surface protection tape attached to the front surface of the semiconductor wafer. Therefore, according to the method for manufacturing a semiconductor device according to the third aspect, by peeling off the surface protection tape, it is possible to remove contamination caused by ink marking dots and dies that are attached or generated during a semiconductor device function test or dicing. Therefore, it is possible to prevent wire bonding defects, inter-wiring short circuit defects, and moisture resistance defects due to contamination. Since a resist film is not used as a surface protection means, there is no need to use expensive indirect materials (resist, resist removal liquid), and there is no need to perform troublesome resist coating or resist cleaning. Therefore, the material cost is low and the number of man-hours is small. Therefore, it is possible to reduce the cost of the semiconductor device. A method of manufacturing a semiconductor device according to a fourth aspect of the present invention is characterized in that after the back surface of the semiconductor wafer is ground, strain removal etching is performed on the back surface of the semiconductor wafer. Therefore, according to the method for manufacturing a semiconductor device according to claim 4, after dicing by half-cutting and pelletizing by back grinding, the back surface of the semiconductor wafer is etched to remove strain. It is also possible to remove dicing distortion that occurs on the side surfaces, and it is possible to improve characteristics, quality, and reliability.
【図1】(A)乃至(F)は本発明半導体装置の製造方
法の一つの実施例を工程順に示す断面図である。1A to 1F are cross-sectional views showing one embodiment of a method for manufacturing a semiconductor device of the present invention in the order of steps;
【図2】発明が解決しようする一つの問題点を説明する
ところのダイシング切り込み深さとダイシングブレード
の摩耗の関係図である。FIG. 2 is a diagram showing the relationship between the dicing depth of cut and the wear of the dicing blade, explaining one of the problems that the invention aims to solve.
1 半導体ウェハ 1a 表面 1b 裏面 1c 半導体ペレット 4 ダイシング溝 5 表面保護テープ 7 ダイボンドテープ 1 Semiconductor wafer 1a Surface 1b Back side 1c Semiconductor pellet 4 Dicing groove 5 Surface protection tape 7 Diebond tape
Claims (4)
浅い切り込み深さでダイシングし、その後、上記半導体
ウェハの裏面研削をすることを特徴とする半導体装置の
製造方法。1. A method for manufacturing a semiconductor device, comprising dicing the semiconductor wafer from its surface to a cutting depth shallower than its thickness, and then grinding the back surface of the semiconductor wafer.
とする半導体装置のペレット厚さと略等しくしたことを
特徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the depth of the cut in the dicing is made approximately equal to the pellet thickness of the semiconductor device to be manufactured.
保護テープを接着した状態で行うことを特徴とする請求
項1又は2記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the back surface grinding is performed with a surface protection tape adhered to the surface of the semiconductor wafer.
歪除去エッチングを行うことを特徴とする請求項1、2
又は3記載の半導体装置の製造方法。4. Claims 1 and 2, characterized in that after back grinding, strain removal etching is performed on the back surface of the semiconductor wafer.
Or the method for manufacturing a semiconductor device according to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6881191A JPH04297056A (en) | 1991-03-08 | 1991-03-08 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6881191A JPH04297056A (en) | 1991-03-08 | 1991-03-08 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04297056A true JPH04297056A (en) | 1992-10-21 |
Family
ID=13384473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6881191A Pending JPH04297056A (en) | 1991-03-08 | 1991-03-08 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04297056A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| JP2002016021A (en) * | 2000-06-28 | 2002-01-18 | Toshiba Corp | Semiconductor chip production method and semiconductor chip |
| JP2003007648A (en) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | Semiconductor wafer splitting system |
| EP0985494A3 (en) * | 1998-09-08 | 2003-01-22 | Disco Corporation | Method of grinding semiconductor articles |
| JP2006294840A (en) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | Finishing method of semiconductor solid piece |
| WO2007040190A1 (en) * | 2005-10-03 | 2007-04-12 | Tokyo Electron Limited | Semiconductor chip cutting method and semiconductor chip |
| JP2008034875A (en) * | 2007-10-09 | 2008-02-14 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| KR100903472B1 (en) * | 2001-07-27 | 2009-06-18 | 텍사스 인스트루먼츠 인코포레이티드 | Method of separating semiconductor dies from a wafer |
| JP2013153088A (en) * | 2012-01-25 | 2013-08-08 | Furukawa Electric Co Ltd:The | Tape for processing wafer |
| JP2016040796A (en) * | 2014-08-12 | 2016-03-24 | 株式会社ディスコ | Method for dividing wafer |
| KR20180095829A (en) | 2015-12-18 | 2018-08-28 | 토와 가부시기가이샤 | ELECTRONIC COMPONENTS AND METHOD FOR MANUFACTURING THE SAME |
-
1991
- 1991-03-08 JP JP6881191A patent/JPH04297056A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| EP0985494A3 (en) * | 1998-09-08 | 2003-01-22 | Disco Corporation | Method of grinding semiconductor articles |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| JP2002016021A (en) * | 2000-06-28 | 2002-01-18 | Toshiba Corp | Semiconductor chip production method and semiconductor chip |
| JP2003007648A (en) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | Semiconductor wafer splitting system |
| KR100903472B1 (en) * | 2001-07-27 | 2009-06-18 | 텍사스 인스트루먼츠 인코포레이티드 | Method of separating semiconductor dies from a wafer |
| JP2006294840A (en) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | Finishing method of semiconductor solid piece |
| JP2007103595A (en) * | 2005-10-03 | 2007-04-19 | Tokyo Electron Ltd | Semiconductor chip cutting method and semiconductor chip |
| WO2007040190A1 (en) * | 2005-10-03 | 2007-04-12 | Tokyo Electron Limited | Semiconductor chip cutting method and semiconductor chip |
| JP2008034875A (en) * | 2007-10-09 | 2008-02-14 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JP2013153088A (en) * | 2012-01-25 | 2013-08-08 | Furukawa Electric Co Ltd:The | Tape for processing wafer |
| JP2016040796A (en) * | 2014-08-12 | 2016-03-24 | 株式会社ディスコ | Method for dividing wafer |
| KR20180095829A (en) | 2015-12-18 | 2018-08-28 | 토와 가부시기가이샤 | ELECTRONIC COMPONENTS AND METHOD FOR MANUFACTURING THE SAME |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4409014B2 (en) | Manufacturing method of semiconductor device | |
| JP3438369B2 (en) | Manufacturing method of member | |
| JP4109823B2 (en) | Manufacturing method of semiconductor device | |
| CN100517564C (en) | Fabrication method of semiconductor circuit device | |
| JP3485525B2 (en) | Method for manufacturing semiconductor device | |
| US6023094A (en) | Semiconductor wafer having a bottom surface protective coating | |
| JP3553551B2 (en) | Method of manufacturing semiconductor device using semiconductor wafer | |
| JPH04297056A (en) | Manufacture of semiconductor device | |
| JP2001044144A (en) | Semiconductor chip manufacturing process | |
| JPH11204551A (en) | Method for manufacturing semiconductor device | |
| JP2005032903A (en) | Semiconductor device and manufacturing method thereof | |
| US11145515B2 (en) | Manufacturing method of semiconductor device with attached film | |
| KR20140107141A (en) | Method For Menufacturing Semiconductor Chip | |
| JP4040819B2 (en) | Wafer dividing method and semiconductor device manufacturing method | |
| CN101567301B (en) | Method for forming adhesive crystal grains separated from wafer | |
| JPH06302572A (en) | Manufacture of semiconductor device and tape adhering and peeling apparatus | |
| JP3094488B2 (en) | Method for manufacturing semiconductor device | |
| JPH1174230A (en) | Method for manufacturing thin film semiconductor device | |
| JP2005209940A (en) | Method for manufacturing semiconductor device | |
| JPH06224397A (en) | Manufacture of solid-state image sensor | |
| CN117276199A (en) | A wafer cutting and processing method | |
| JP4681704B2 (en) | Method for dividing semiconductor wafer | |
| JP2003318205A (en) | Method of attaching film-like die bonding material to diced wafer | |
| JP2001156028A (en) | Method for manufacturing semiconductor device | |
| JPH08181197A (en) | Semiconductor device manufacturing method and wafer mounter used for the same |