JP7715641B2

JP7715641B2 - 撮像装置

Info

Publication number: JP7715641B2
Application number: JP2021566371A
Authority: JP
Inventors: 誠一米田; 俊樹濱田; 佑樹岡本; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2019-12-27
Filing date: 2020-12-14
Publication date: 2025-07-30
Anticipated expiration: 2040-12-14
Also published as: JPWO2021130590A1; WO2021130590A1; US12074179B2; US20220415941A1

Description

本発明は、撮像装置に関する。特に、演算機能を有する撮像装置に関する。

なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

画像認識の分野において、ニューラルネットワーク（ＮｅｕｒａｌＮｅｔｗｏｒｋ）が利用されている。画像認識では、画像データにフィルタと呼ばれる重み係数を掛けて足し合わせ（積和演算）、さらにスライドさせて同じ動作を繰り返すことで、画像データの特徴を検出する畳み込み演算が行われている。中でも、ＢＮＮ（ＢｉｎａｒｙＮｅｕｒａｌＮｅｔｗｏｒｋ）は、データを２値で表すことで、積和演算に必要な回路を大幅に削減することができる。

また、撮像装置に演算機能を付加する技術が特許文献１に開示されている。

一方、トランジスタのチャネル形成領域に酸化物半導体または金属酸化物を有するトランジスタ（酸化物半導体トランジスタ、ＯＳ（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、ともいう）は、トランジスタがオフ状態にあるときのドレイン電流（オフ電流、ともいう）が非常に小さい（例えば、非特許文献１、２、参照）特徴を有し、注目を集めている。例えば、ＯＳトランジスタを画素回路に用いた構成の撮像装置が特許文献２に開示されている。

また、酸化物半導体において、単結晶でも非晶質でもないＣＡＡＣ（ｃ－ａｘｉｓａｌｉｇｎｅｄｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出されている（非特許文献１および非特許文献３、参照）。非特許文献１および非特許文献３では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。

特開２０１６－１２３０８７号公報特開２０１１－１１９７１１号公報

Ｓ．Ｙａｍａｚａｋｉｅｔａｌ．，"ＰｒｏｐｅｒｔｉｅｓｏｆｃｒｙｓｔａｌｌｉｎｅＩｎ－Ｇａ－Ｚｎ－ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒａｎｄｉｔｓｔｒａｎｓｉｓｔｏｒｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，"Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５３，０４ＥＤ１８（２０１４）．Ｋ．Ｋａｔｏｅｔａｌ．，"ＥｖａｌｕａｔｉｏｎｏｆＯｆｆ－ＳｔａｔｅＣｕｒｒｅｎｔＣｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆＴｒａｎｓｉｓｔｏｒＵｓｉｎｇＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＭａｔｅｒｉａｌ，Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－ＺｉｎｃＯｘｉｄｅ，"Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５１，０２１２０１（２０１２）．Ｓ．Ｙａｍａｚａｋｉｅｔａｌ．，"ＳＩＤＳｙｍｐｏｓｉｕｍＤｉｇｅｓｔｏｆＴｅｃｈｎｉｃａｌＰａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ４３，ｉｓｓｕｅ１，ｐ．１８３－１８６

ＢＮＮではデータが２値で表されるため、例えば、ＢＮＮにおける乗算（積）は１つのＸＮＯＲ回路を用いて行うことができ、回路規模を削減することができる。しかし、加算（和）には一般的な論理回路が用いられるため、回路規模を削減することができなかった。

また、撮像装置が有する光電変換デバイスには高い電圧が必要な場合があり、光電変換デバイスを制御するトランジスタには、高い耐圧が要求される場合があった。高い耐圧を有するトランジスタは、耐圧が高いプロセスを用いて作製される必要があり、微細化が難しいという課題があった。

本発明の一形態は、演算機能を有する撮像装置であって、加算回路の回路規模を削減した撮像装置を提供することを課題の一つとする。または、本発明の一形態は、演算機能を有する撮像装置であって、微細化されたトランジスタを有する撮像装置を提供することを課題の一つとする。または、本発明の一形態は、演算機能を有する新規な撮像装置を提供することを課題の一つとする。

なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。

本発明の一形態は、複数の画素ブロックを有する撮像装置である。画素ブロックのそれぞれは、Ｎ個（Ｎは１以上の整数）の第１回路と、Ｎ個の第２回路と、第３回路とを有する。第１回路のそれぞれは、光電変換デバイスを有し、光電変換デバイスは、入射された光を電気信号に変換する機能を有する。第Ｋ（Ｋは１以上Ｎ以下の整数）の第１回路は、電気信号を２値化した第１信号を、第Ｋの第２回路に出力する機能を有し、第２回路のそれぞれは、第１信号と重み係数との乗算を行った第２信号を、第３回路に出力する機能を有する。Ｎ個の第２信号は、第３回路と電気的に接続された配線に出力されることで、加算が行われる。

また、上記形態において、第１回路は、第２回路の上方に積層して設けられる。

また、上記形態において、Ｎ個の第１回路は、Ｎ個の第２回路および第３回路の、上方に積層して設けられる。

また、上記形態において、第１回路のそれぞれは、トランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を有する。

本発明の一形態により、演算機能を有する撮像装置であって、加算回路の回路規模を削減した撮像装置を提供することができる。または、本発明の一形態により、演算機能を有する撮像装置であって、微細化されたトランジスタを有する撮像装置を提供することができる。または、本発明の一形態により、演算機能を有する新規な撮像装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。

図１は、撮像装置の構成例を示すブロック図である。
図２は、画素ブロックの構成例を示す図である。
図３Ａは、画素の構成例を示す模式図である。図３Ｂは、画素の構成例を示す回路図である。
図４は、画素ブロックの動作例を示すタイミングチャートである。
図５Ａ、図５Ｂは、画素ブロックの構成例を示す模式図である。
図６Ａ乃至図６Ｄは、撮像装置の画素の構成を説明する図である。
図７Ａ乃至図７Ｃは、光電変換デバイスの構成を説明する図である。
図８は、画素を説明する断面図である。
図９Ａ乃至図９Ｃは、Ｓｉトランジスタを説明する図である。
図１０は、画素を説明する断面図である。
図１１は、画素を説明する断面図である。
図１２Ａ乃至図１２Ｄは、ＯＳトランジスタを説明する図である。
図１３は、画素を説明する断面図である。
図１４は、画素を説明する断面図である。
図１５Ａ乃至図１５Ｃは、画素を説明する斜視図（断面図）である。
図１６Ａ乃至図１６Ｆは、撮像装置を収めたパッケージ、モジュールの斜視図である。
図１７Ａ乃至図１７Ｆは、電子機器を説明する図である。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。

なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。

また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。

また、本明細書等において、複数の要素に同じ符号を用いる場合、特にそれらを区別する必要があるときは、符号に、「＿１」、「＿２」、「［ｎ］」、「［ｍ，ｎ］」等、識別用の符号を付して記載する場合がある。例えば、２番目の配線ＧＬを、配線ＧＬ［２］と記載する。

また、本明細書等において、上限と下限の数値が規定されている場合は、自由に組み合わせる構成も開示されているものとする。

また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。また、「電気的に接続」と表現される場合であっても、実際の回路において、物理的な接続部分がなく、配線が延在しているだけの場合もある。

また、本明細書等において、「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆も同様である。

また、本明細書等において、電気回路における「電極」または「端子」とは、電流または電位の入力（または、出力）や、信号の受信（または、送信）が行なわれる部位を言う。よって、配線の一部が電極または端子として機能する場合がある。

一般に、「容量素子」は、２つの電極が絶縁体（誘電体）を介して向かい合う構成を有する。また、本明細書等において、「容量素子」は、２つの電極が絶縁体を介して向かい合う構成を有したもの以外に、２本の配線が絶縁体を介して向かい合う構成を有したもの、または、２本の配線が絶縁体を介して配置されたもの、である場合が含まれる。また、「容量素子」は、「キャパシタ」、または単に「容量」、ともいう。

また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。

また、本明細書等において、トランジスタとは、ソースと、ドレインと、ゲートとを含む、少なくとも三つの端子を有する素子である。そして、ソース（ソース端子、ソース領域、または、ソース電極）とドレイン（ドレイン端子、ドレイン領域、または、ドレイン電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを用いる場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型のトランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型のトランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。

また、本明細書等において、オン電流とは、トランジスタがオン状態（導通状態、ともいう）にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。

また、本明細書等において、金属酸化物（ｍｅｔａｌｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体、を含む）、酸化物半導体などに分類される。

例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、およびスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「ＯＳトランジスタ」と呼ぶことができる。同様に、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌｏｘｉｄｅ）と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。

（実施の形態１）
本実施の形態では、本発明の一形態に係わる撮像装置の構成例について説明する。

本発明の一形態は、演算機能を有する撮像装置であり、撮像装置は、ＢＮＮの手法において画像データと重み係数とを掛けて足し合わせる、積和演算の機能を有する。なお、撮像装置は複数の画素を有し、画素のそれぞれは入射した光を電気信号に変換する機能を有し、本実施の形態において前記画像データは、画素のそれぞれが生成した電気信号によって構成される。

＜撮像装置の構成例＞
図１は、本発明の一形態に係わる撮像装置２００の構成例を示すブロック図である。

撮像装置２００は、画素アレイ２１０と、回路２２１と、回路２２２と、回路２２３と、回路２３１と、回路２３２とを有する。また、撮像装置２００は、配線２０１と、配線２０２と、配線２０４と、配線２０５とを有する。なお、本明細書等で説明する図面においては、主な信号の流れを矢印または線で示しており、電源線等は省略する場合がある。

なお、本明細書等において、構成要素間の信号や電位の入出力を説明するために、「電極」または「端子」といった表現を用いている場合がある。そのため、実際の回路において、「電極」または「端子」といった物理的な接続部分は存在せず、配線等によって電気的に接続されているだけの場合がある。

画素アレイ２１０は、撮像機能および演算機能を有する。回路２２１および回路２２２は、選択機能を有する。回路２２３は、画素に電位を供給する機能および選択機能を有する。なお、選択機能を有する回路には、シフトレジスタまたはデコーダなどを用いることができる。回路２３１および回路２３２は必須の構成要素ではないが、回路２３１は相関二重サンプリング回路（ＣＤＳ回路）としての機能、回路２３２はＡ／Ｄコンバータとしての機能を有していてもよい。

画素アレイ２１０は、複数の画素ブロック２１１を有する。画素ブロック２１１は、それぞれ、配線２０４を介して回路２２１と電気的に接続され、配線２０５を介して回路２２２と電気的に接続される。配線２０４および配線２０５は、トランジスタの導通を制御する信号線として機能させることができる。また、画素ブロック２１１は、それぞれ、配線２０１を介して回路２２３と電気的に接続され、配線２０２を介して回路２３１と電気的に接続される。

回路２３２は、配線２０７を介して回路２３１と電気的に接続され、回路２３２は、配線２０８を介して撮像装置２００の外部に信号ＤＯＵＴを出力する機能を有する。

画素ブロック２１１は、図２に示すように、マトリクス状（行列状、ともいう）に配置された複数の画素１００と、回路１１０とを有し、それぞれの画素１００は、配線１０１を介して回路１１０と電気的に接続される。

画素１００のそれぞれは光電変換デバイスを有し、入射した光を電気信号（第１信号、と呼称する）に変換する機能を有する。また、画素１００は、第１信号を２値化した第２信号を生成する機能を有し、第２信号と重み係数とを掛け合わせた第３信号を生成する機能を有する。

なお、図２において、画素ブロック２１１が３行３列（９個）の画素１００を有する場合を示しているが、一例であり、これに限られない。例えば、画素ブロック２１１は、２行２列（４個）の画素１００を有していてもよいし、４行４列（１６個）の画素１００を有していてもよい。または、行方向と列方向の画素１００の数が異なっていてもよい。または、一部の画素１００を隣り合う画素ブロック２１１で共有していてもよい。

３行３列の画素１００は、それぞれ、第２信号と重み係数とを掛け合わせた第３信号を配線１０１に出力し、画素１００が配線１０１に出力した第３信号は、配線１０１において足し合わされる。配線１０１において足し合わされた結果、生成される信号はアナログ信号であり、前記アナログ信号は回路１１０によって読み出され、配線２０２に出力される。

回路１１０は、スイッチＳＷ３と、トランジスタ２１乃至トランジスタ２３とを有する。

トランジスタ２１のゲート、およびスイッチＳＷ３の一方の端子は、配線１０１と電気的に接続される。トランジスタ２１のソースまたはドレインの一方は、トランジスタ２２のソースまたはドレインの一方と電気的に接続される。トランジスタ２２のソースまたはドレインの他方は、トランジスタ２３のソースまたはドレインの一方、および配線２０２と電気的に接続される。なお、トランジスタ２１乃至トランジスタ２３は、ｐチャネル型のトランジスタとすることができる。

スイッチＳＷ３の他方の端子は、配線１１１と電気的に接続される。トランジスタ２１のソースまたはドレインの他方は、配線１１２と電気的に接続される。トランジスタ２２のゲートは、配線ＳＥＬＢＬと電気的に接続される。トランジスタ２３のゲートは、配線ＶＢＬと電気的に接続され、トランジスタ２３のソースまたはドレインの他方は、配線１１３と電気的に接続される。

配線１１１乃至配線１１３、および配線ＶＢＬは、電源線または電位が供給される配線としての機能を有することができる。例えば、配線１１１および配線ＶＢＬは所定の電位が供給される配線、配線１１２は低電位電源線、配線１１３は高電位電源線として機能させることができる。なお、配線１１１および配線ＶＢＬに供給される所定の電位は、回路１１０における調整用の電位またはバイアス電位としての機能を有することができる。また、配線ＳＥＬＢＬは信号ＳＥＬＢを伝える信号線としての機能を有する。

＜画素１００の構成例＞
図３Ａは、画素１００の構成例を示す模式図であり、図３Ｂは、画素１００の構成例を示す回路図である。画素１００は、図３Ａに示すように、回路１００ｂの上方に回路１００ａが積層して設けられた構造を有する。

回路１００ｂは、例えば、基板に形成されたトランジスタを用いて構成することができる。基板には、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板などを用いることができる。また、基板に、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子を設けたもの、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いてもよい。さらに、基板に、可撓性基板（フレキシブル基板）を用いてもよい。本実施の形態においては、基板に、単結晶シリコン基板を用いた場合について説明する。なお、チャネル形成領域にシリコンを有するトランジスタを、Ｓｉトランジスタと呼ぶ。

回路１００ａは、ＯＳトランジスタを用いて構成することが好ましい。ＯＳトランジスタは薄膜法などの手法を用いて形成することができるため、回路１００ａを回路１００ｂの上方に積層して設けることができる。すなわち、画素１００の面積を小さくすることができる。

または、回路１００ａを、回路１００ｂと同様、基板に形成されたトランジスタを用いて構成してもよい。例えば、回路１００ａを、回路１００ｂとは別の基板に形成されたトランジスタを用いて構成し、後ほど、回路１００ｂを有する基板と、回路１００ａを有する基板とを貼り合わせてもよい。

ここで、酸化物半導体のバンドギャップは２ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、オフ電流が非常に小さい特徴を有する。ＯＳトランジスタは、チャネル幅１μｍあたりのオフ電流を、例えば、１００ｚＡ／μｍ以下、または１０ｚＡ／μｍ以下、または１ｚＡ／μｍ以下、または１０ｙＡ／μｍ以下とすることができる。さらに、ＯＳトランジスタのオフ電流は、高温環境下でも増加しにくい特徴を有する。例えば、室温以上２００℃以下の温度環境下でも、ＯＳトランジスタのオフ電流はほとんど増加しない。

また、ＯＳトランジスタは、高温環境下でもオン電流が低下しにくい、ソースとドレインとの間の耐圧が高い、特徴を有する。すなわち、回路１００ａをＯＳトランジスタを用いて構成することで、高温環境下においても高い信頼性が得られる。また、回路１００ａをＯＳトランジスタを用いて構成することで、回路１００ａが有する光電変換デバイス（後述する）に高い電圧が必要な場合においても、回路１００ａを信頼性が高い回路とすることができる。

また、回路１００ｂを構成するトランジスタには、耐圧が高いプロセスを用いる必要がない。回路１００ｂを構成するトランジスタを、微細化することができる。

なお、ＯＳトランジスタのチャネル形成領域に用いられる金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、または実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。ＯＳトランジスタの詳細については、実施の形態２および実施の形態３で説明する。

＜回路１００ａ＞
回路１００ａは、光電変換デバイス１２１と、トランジスタ１１乃至トランジスタ１５と、キャパシタＣ１１とを有する。

光電変換デバイス１２１の一方の電極は、トランジスタ１１のソースまたはドレインの一方と電気的に接続される。トランジスタ１１のソースまたはドレインの他方は、トランジスタ１２のソースまたはドレインの一方、トランジスタ１３のゲート、およびキャパシタＣ１１の一方の電極と電気的に接続される。トランジスタ１３のソースまたはドレインの一方は、トランジスタ１４のソースまたはドレインの一方と電気的に接続される。トランジスタ１４のソースまたはドレインの他方は、トランジスタ１５のソースまたはドレインの一方、および配線１０７と電気的に接続される。

光電変換デバイス１２１の他方の電極は、配線１０４と電気的に接続される。トランジスタ１２のソースまたはドレインの他方は、配線１０２と電気的に接続される。キャパシタＣ１１の他方の電極は、配線１０５と電気的に接続される。トランジスタ１３のソースまたはドレインの他方は、配線１０６と電気的に接続される。トランジスタ１５のソースまたはドレインの他方は、配線１０３と電気的に接続される。

なお、配線１０２乃至配線１０６は、電源線または電位が供給される配線としての機能を有することができる。例えば、配線１０２および配線１０３は高電位電源線、配線１０５は所定の電位が供給される配線、配線１０４および配線１０６は低電位電源線として機能させることができる。また、配線１０２および配線１０３は電気的に接続されていてもよく、配線１０４および配線１０６は電気的に接続されていてもよい。または、配線１０４乃至配線１０６は電気的に接続されていてもよい。

トランジスタ１１のゲートは、配線ＴＸＬと電気的に接続される。トランジスタ１２のゲートは、配線ＲＥＳＬと電気的に接続される。トランジスタ１４のゲートは、配線ＥＶＡＬと電気的に接続される。トランジスタ１５のゲートは、配線ＰＲＥＬと電気的に接続される。

なお、配線ＴＸＬは信号ＴＸを伝える信号線としての機能を有し、配線ＲＥＳＬは信号ＲＥＳを伝える信号線としての機能を有し、配線ＥＶＡＬは信号ＥＶＡを伝える信号線としての機能を有し、配線ＰＲＥＬは信号ＰＲＥを伝える信号線としての機能を有する。

ここで、トランジスタ１１のソースまたはドレインの他方と、トランジスタ１２のソースまたはドレインの一方と、キャパシタＣ１１の一方の電極と、トランジスタ１３のゲートとの電気的な接続点を、ノードＮＦＤと呼称する。

光電変換デバイス１２１としては、フォトダイオードを用いることができる。フォトダイオードの種類は問わず、シリコンを光電変換層に有するＳｉフォトダイオード、有機光導電膜を光電変換層に有する有機フォトダイオードなどを用いることができる。なお、低照度時の光検出感度を高めたい場合は、アバランシェフォトダイオードを用いることが好ましい。また、光電変換デバイス１２１として、シリコン、ゲルマニウム、セレンなどを用いて光電効果を利用した可変抵抗を形成してもよい。

トランジスタ１２は、ノードＮＦＤの電位を初期化する機能を有することができる。トランジスタ１１は、ノードＮＦＤの電位を制御する機能を有することができる。トランジスタ１５は、配線１０７の電位を初期化する機能を有することができる。トランジスタ１３およびトランジスタ１４は、配線１０７の電位を制御する機能を有することができる。なお、トランジスタ１１乃至トランジスタ１５は、ｎチャネル型のトランジスタとすることができる。

また、トランジスタ１３乃至トランジスタ１５は、ダイナミックロジックインバータ１２０を構成することができる。トランジスタ１５は配線１０７の電位を初期化し、トランジスタ１３はノードＮＦＤの電位（第１信号）に応じて導通状態が制御されることで、ダイナミックロジックインバータ１２０は、配線１０３を介して供給される高電位電源、または配線１０６を介して供給される低電位電源のいずれかを配線１０７に出力する機能を有することができる。すなわち、ダイナミックロジックインバータ１２０は、２値化された信号（第２信号）を出力することができる。

＜回路１００ｂ＞
回路１００ｂは、ＸＮＯＲ回路１２２と、スイッチＳＷ１およびスイッチＳＷ２と、キャパシタＣ１２とを有する。

ＸＮＯＲ回路１２２の一方の入力端子は、配線１０７と電気的に接続され、ＸＮＯＲ回路１２２の他方の入力端子は、配線ＷＬと電気的に接続され、ＸＮＯＲ回路１２２の出力端子は、スイッチＳＷ１の一方の端子と電気的に接続される。スイッチＳＷ１の他方の端子は、キャパシタＣ１２の一方の電極、およびスイッチＳＷ２の一方の端子と電気的に接続される。スイッチＳＷ２の他方の端子は、配線１０１と電気的に接続される。

キャパシタＣ１２の他方の電極は、配線１０８と電気的に接続される。配線１０８は、電位が供給される配線としての機能を有することができる。例えば、配線１０８は所定の電位が供給される配線として機能させることができる。

なお、配線ＷＬは、重み係数に相当する電位を供給する配線として機能させることができる。すなわち、ＸＮＯＲ回路１２２は、配線１０７に出力された信号（第２信号）と、重み係数との積を出力する機能を有することができる。ＸＮＯＲ回路１２２が出力した信号は、スイッチＳＷ１が導通状態の時、キャパシタＣ１２の一方の電極の電位を制御する機能を有し、スイッチＳＷ１が非導通状態となった後、スイッチＳＷ２は導通状態とすることができる。スイッチＳＷ２が導通状態の時、キャパシタＣ１２の一方の電極の電位（第３信号）は、配線１０１に出力される。

＜画素ブロックの動作例＞
図４は、画素ブロック２１１の動作例を示すタイミングチャートである。

図４に示すタイミングチャートは、信号ＴＸ、信号ＲＥＳ、信号ＰＲＥ、信号ＥＶＡ、信号ＳＥＬＢ、およびスイッチＳＷ１乃至スイッチＳＷ３の状態について示している。なお、信号ＴＸ、信号ＲＥＳ、信号ＰＲＥ、信号ＥＶＡ、信号ＳＥＬＢは、ハイレベルまたはローレベル（ＨｉｇｈまたはＬｏｗ、ＨまたはＬ、１または０等と表される場合がある）で表されるデジタル信号であり、図４に示すタイミングチャートにおいて、スイッチＳＷ１乃至スイッチＳＷ３は、ハイレベルで導通状態、ローレベルで非導通状態を表している。

また、図４に示すタイミングチャートは、画素ブロック２１１の撮像期間Ｐｉｍｇ、および画素ブロック２１１の読み出し期間Ｐｒｅａｄに分けて示している。さらに、撮像期間Ｐｉｍｇは、期間Ｐ１乃至期間Ｐ４に分けることができ、読み出し期間Ｐｒｅａｄは、期間Ｐ５乃至期間Ｐ８に分けることができる。

撮像期間Ｐｉｍｇにおいて、スイッチＳＷ１乃至スイッチＳＷ３は非導通状態（ローレベル）であり、信号ＳＥＬＢはハイレベルである。回路１１０において、トランジスタ２２は非導通状態である。

撮像期間Ｐｉｍｇの期間Ｐ１において、信号ＴＸ、信号ＲＥＳ、信号ＰＲＥはハイレベルとなり、信号ＥＶＡはローレベルである。トランジスタ１２は、ノードＮＦＤの電位を配線１０２に供給される高電位電源で初期化し、トランジスタ１５は、配線１０７の電位を配線１０３に供給される高電位電源で初期化する。トランジスタ１４は非導通状態である。

撮像期間Ｐｉｍｇの期間Ｐ２において、信号ＴＸ、信号ＲＥＳはローレベルとなり、信号ＰＲＥはハイレベルであり、信号ＥＶＡはローレベルである。

撮像期間Ｐｉｍｇの期間Ｐ３において、信号ＴＸはハイレベルとなり、撮像が行われる。信号ＰＲＥはハイレベルであり、信号ＲＥＳ、信号ＥＶＡはローレベルである。

撮像期間Ｐｉｍｇの期間Ｐ４において、信号ＴＸ、信号ＰＲＥはローレベルとなり、信号ＥＶＡはハイレベルとなる。信号ＲＥＳはローレベルである。トランジスタ１４は導通状態となり、トランジスタ１３およびトランジスタ１４は、配線１０７の電位をノードＮＦＤの電位に応じた電位とする。

読み出し期間Ｐｒｅａｄにおいて、信号ＴＸ、信号ＲＥＳ、信号ＰＲＥ、信号ＥＶＡはローレベルである。トランジスタ１１、トランジスタ１２、トランジスタ１４、トランジスタ１５は非導通状態である。

読み出し期間Ｐｒｅａｄの期間Ｐ５において、信号ＳＥＬＢはローレベルとなり、スイッチＳＷ１乃至スイッチＳＷ３は非導通状態（ローレベル）である。回路１１０において、トランジスタ２２は導通状態となる。

読み出し期間Ｐｒｅａｄの期間Ｐ６において、スイッチＳＷ１およびスイッチＳＷ３は導通状態（ハイレベル）となり、スイッチＳＷ２は非導通状態（ローレベル）であり、信号ＳＥＬＢはローレベルである。キャパシタＣ１２の一方の電極の電位は、ＸＮＯＲ回路１２２が出力した電位となり、配線１０１の電位は、配線１１１に供給される所定の電位となる。

読み出し期間Ｐｒｅａｄの期間Ｐ７において、スイッチＳＷ１およびスイッチＳＷ３は非導通状態（ローレベル）となり、スイッチＳＷ２は導通状態（ハイレベル）となり、信号ＳＥＬＢはローレベルである。画素ブロック２１１が有する９個の画素１００のそれぞれにおいて、キャパシタＣ１２の一方の電極の電位が配線１０１に出力される。配線１０１に出力された電位は、配線１０１において加算され、アナログ信号が生成される。回路１１０は、配線１０１の電位に応じた電位を、配線２０２に出力する。

読み出し期間Ｐｒｅａｄの期間Ｐ８において、スイッチＳＷ２は非導通状態（ローレベル）となり、信号ＳＥＬＢはハイレベルとなり、スイッチＳＷ１およびスイッチＳＷ３は非導通状態（ローレベル）である。回路１１０において、トランジスタ２２は非導通状態となる。

＜撮像装置＞
上述したように、撮像装置２００は複数の画素ブロック２１１を有し、画素ブロック２１１は、複数の画素１００と、回路１１０とを有する。画素１００のそれぞれは、入射した光を電気信号（第１信号）に変換する機能と、第１信号を２値化した第２信号を生成する機能と、第２信号と重み係数とを掛け合わせた第３信号を生成する機能とを有する。また、複数の画素１００のそれぞれが第３信号を配線１０１に出力することで、第３信号は配線１０１において加算され、アナログ信号が生成される。前記アナログ信号は、回路１１０に入力される。

すなわち、画素ブロック２１１は、画素１００のそれぞれに入射した光によって生成される第１信号と、重み係数とを、ＢＮＮの手法において掛け合わせる積和演算の機能を有することができる。画素ブロック２１１において、複数の画素１００が第３信号を出力することで、第３信号を加算したアナログ信号が生成されるため、加算回路の回路規模を削減することができる。

また、画素１００において、光電変換デバイスを有する回路１００ａを、ＯＳトランジスタを用いて構成することで、回路１００ａを信頼性が高い回路とすることができる。また、回路１００ｂを構成するトランジスタを微細化することができる。そのため、図３Ａに示した画素１００の構成例を示す模式図では、回路１００ａと回路１００ｂの面積を同じとしたが、この限りではない。回路１００ｂを構成するトランジスタを微細化することができるため、回路１００ｂの面積を回路１００ａの面積よりも小さくすることができる。

例えば、回路１００ａと回路１００ｂの面積を同じとした場合における、画素ブロック２１１の構成例を示す模式図を、図５Ａに示す。図５Ａには、回路１００ａと回路１００ｂの面積が同じため、回路１１０が画素１００の外側に設けられる様子が示されている。次に、回路１００ｂの面積を回路１００ａの面積よりも小さくした場合における、画素ブロック２１１の構成例を示す模式図を、図５Ｂに示す。図５Ｂには、９個の回路１００ａの下方に、９個の回路１００ｂと回路１１０とが設けられる様子が示されている。なお、９個の回路１００ａの下方には、９個の回路１００ｂと回路１１０とに限られず、他の機能回路を設けてもよい。

なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、本発明の一形態に係わる撮像装置の構造例などについて説明する。

＜構造例＞
図６Ａは、撮像装置の画素の構造の一例を示す図であり、層５６１および層５６３の積層構造とすることができる。

層５６１は、光電変換デバイス１２１を有する。光電変換デバイス１２１は、図７Ａに示すように層５６５ａと、層５６５ｂを有することができる。なお、場合によって、層を領域と言い換えてもよい。

図７Ａに示す光電変換デバイス１２１はｐｎ接合型フォトダイオードであり、例えば、層５６５ａにｐ型半導体、層５６５ｂにｎ型半導体を用いることができる。または、層５６５ａにｎ型半導体、層５６５ｂにｐ型半導体用いてもよい。

上記ｐｎ接合型フォトダイオードは、代表的には単結晶シリコンを用いて形成することができる。

また、層５６１が有する光電変換デバイス１２１は、図７Ｂに示すように、層５６６ａと、層５６６ｂと、層５６６ｃと、層５６６ｄとの積層としてもよい。図７Ｂに示す光電変換デバイス１２１はアバランシェフォトダイオードの一例であり、層５６６ａ、層５６６ｄは電極に相当し、層５６６ｂ、層５６６ｃは光電変換部に相当する。

層５６６ａは、低抵抗の金属層などとすることが好ましい。例えば、アルミニウム、チタン、タングステン、タンタル、銀またはそれらの積層を用いることができる。

層５６６ｄは、可視光に対して高い透光性を有する導電層を用いることが好ましい。例えば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム－錫酸化物、ガリウム－亜鉛酸化物、インジウム－ガリウム－亜鉛酸化物、またはグラフェンなどを用いることができる。なお、層５６６ｄを省く構成とすることもできる。

光電変換部の層５６６ｂ、層５６６ｃは、例えばセレン系材料を光電変換層としたｐｎ接合型フォトダイオードの構成とするができる。層５６６ｂとしてはｐ型半導体であるセレン系材料を用い、層５６６ｃとしてはｎ型半導体であるガリウム酸化物などを用いることが好ましい。

セレン系材料を用いた光電変換デバイスは、可視光に対する外部量子効率が高い特性を有する。当該光電変換デバイスでは、アバランシェ増倍を利用することにより、入射される光の量に対する電子の増幅を大きくすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セレン系材料の薄膜は、真空蒸着法またはスパッタ法などを用いて形成することができる。

セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）などを用いることができる。

ｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができる。また、これらの材料は正孔注入阻止層としての機能も有し、暗電流を小さくすることもできる。

また、層５６１が有する光電変換デバイス１２１は、図７Ｃに示すように、層５６７ａと、層５６７ｂと、層５６７ｃと、層５６７ｄと、層５６７ｅとの積層としてもよい。図７Ｃに示す光電変換デバイス１２１は有機光導電膜の一例であり、層５６７ａは下部電極、層５６７ｅは透光性を有する上部電極であり、層５６７ｂ、層５６７ｃ、層５６７ｄは光電変換部に相当する。

光電変換部の層５６７ｂ、層５６７ｄのいずれか一方はホール輸送層、他方は電子輸送層とすることができる。また、層５６７ｃは光電変換層とすることができる。

ホール輸送層としては、例えば酸化モリブデンなどを用いることができる。電子輸送層としては、例えば、Ｃ_６０、Ｃ_７０などのフラーレン、またはそれらの誘導体などを用いることができる。

光電変換層としては、ｎ型有機半導体およびｐ型有機半導体の混合層（バルクヘテロ接合構造）を用いることができる。

図６Ａに示す層５６３としては、例えばシリコン基板を用いることができる。当該シリコン基板は、Ｓｉトランジスタ等を有する。当該Ｓｉトランジスタを用いて、画素回路を形成することができる。また、画素回路などを駆動する回路、画素回路の読み出し回路、画像処理回路、ニューラルネットワーク、通信回路等を形成することができる。

また、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などの記憶回路、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＭＣＵ（ＭｉｃｒｏＣｏｎｔｒｏｌｌｅｒＵｎｉｔ）などを形成してもよい。なお、本実施の形態では、実施の形態１で説明した回路１００ａおよび回路１００ｂを画素回路、その他の上記回路を機能回路と呼ぶ。

例えば、回路１００ａ、回路１００ｂ、および回路１１０が有するトランジスタにおいて、その一部または全てを層５６３に設けることができる。

また、層５６３は、図６Ｂに示すように複数の層の積層であってもよい。図６Ｂでは、層５６３ａ、層５６３ｂ、層５６３ｃの三層を例示しているが、二層であってもよい。または、層５６３は四層以上の積層であってもよい。これらの層は、例えば貼り合わせ工程などを用いて積層することができる。当該構成とすることで、画素回路と機能回路を複数の層に分散させ、画素回路と機能回路を重ねて設けることができるため、小型で高機能の撮像装置を作製することができる。

また、画素は、図６Ｃに示すように層５６１、層５６２および層５６３の積層構造を有していてもよい。

層５６２は、ＯＳトランジスタを有することができる。例えば、回路１００ａを層５６２に形成し、回路１００ｂを層５６３に形成することができる。また、前述した機能回路の一つ以上をＯＳトランジスタで形成してもよい。または、層５６３が有するＳｉトランジスタと層５６２が有するＯＳトランジスタを用いて、機能回路の一つ以上を形成してもよい。または、層５６３をガラス基板などの支持基板とし、層５６２が有するＯＳトランジスタで画素回路および機能回路を形成してもよい。

例えば、ＯＳトランジスタおよびＳｉトランジスタを用いて、ノーマリーオフＣＰＵ（「Ｎｏｆｆ－ＣＰＵ」ともいう）を実現することができる。なお、Ｎｏｆｆ－ＣＰＵとは、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタを含む集積回路である。

Ｎｏｆｆ－ＣＰＵは、Ｎｏｆｆ－ＣＰＵ内の動作不要な回路への電力供給を停止し、当該回路を待機状態にすることができる。電力供給が停止され、待機状態になった回路では電力が消費されない。よって、Ｎｏｆｆ－ＣＰＵは、電力使用量を最小限にすることができる。また、Ｎｏｆｆ－ＣＰＵは、電力供給が停止されても設定条件などに必要な情報を長期間保持することができる。待機状態からの復帰は当該回路への電力供給を再開するだけでよく、設定条件などの再書き込みが不要である。すなわち、待機状態からの高速復帰が可能である。このように、Ｎｏｆｆ－ＣＰＵは、動作速度を大きく落とすことなく消費電力を低減できる。

また、層５６２は、図６Ｄに示すように複数の層の積層であってもよい。図６Ｄでは、層５６２ａ、層５６２ｂの二層を例示しているが、三層以上の積層であってもよい。これらの層は、例えば層５６３上に積み上げるように形成することができる。または、層５６３上に形成した層と、層５６１上に形成した層とを貼り合わせて形成してもよい。

ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ－ＯＳまたはＣＡＣ－ＯＳなどを用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。

ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、高耐圧で信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。

ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（Ｍはアルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属から選ばれた一つ、または複数）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。Ｉｎ－Ｍ－Ｚｎ系酸化物は、例えば、スパッタリング法、ＡＬＤ（Ａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎ）法、またはＭＯＣＶＤ（Ｍｅｔａｌｏｒｇａｎｉｃｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。また、半導体層をプラズマを利用したＡＬＤ（ＰＥＡＬＤ（ＰｌａｓｍａＥｎｈａｎｃｅｄＡＬＤ））法を用いて形成してもよい。

Ｉｎ－Ｍ－Ｚｎ系酸化物をスパッタリング法で成膜する場合、スパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／ｃｍ^３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。

酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。

よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－ＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。

以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－ＡｌｉｇｎｅｄＣｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳは、様々な半導体装置の構成材料として適している。

＜積層構造１＞
次に、撮像装置の積層構造について、断面図を用いて説明する。なお、以下に示す絶縁層および導電層などの要素は一例であり、さらに他の要素が含まれていてもよい。または、以下に示す要素の一部が省かれていてもよい。また、以下に示す積層構造は、必要に応じて、貼り合わせ工程、研磨工程などを用いて形成することができる。

図８は、層５６０、５６１、層５６３を有し、層５６３を構成する層５６３ａと層５６３ｂの間に貼り合わせ面を有する積層体の断面図の一例である。

＜層５６３ｂ＞
層５６３ｂは、シリコン基板６１０に設けられた回路１００ｂの要素を有する。ここでは、回路１００ｂの要素の一部として、トランジスタ１７、トランジスタ１８、およびトランジスタ１９を示している。トランジスタ１７、トランジスタ１８、およびトランジスタ１９は、例えば、ＸＮＯＲ回路１２２を構成することができる。

層５６３ｂには、シリコン基板６１０、絶縁層６１１、６１２、６１３、６１４、６１５、６１６、６１７、６１８が設けられる。また、導電層６１９が設けられる。絶縁層６１１は保護膜としての機能を有する。絶縁層６１２、６１３、６１４、６１５、６１６、６１７は、層間絶縁膜および平坦化膜としての機能を有する。絶縁層６１８および導電層６１９は、貼り合わせ層としての機能を有する。導電層６１９は、トランジスタ１９と電気的に接続される。

保護膜としては、例えば、窒化シリコン膜、酸化シリコン膜、酸化アルミニウム膜などを用いることができる。層間絶縁膜および平坦化膜としては、例えば、酸化シリコン膜などの無機絶縁膜、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜を用いることができる。キャパシタの誘電体層としては、窒化シリコン膜、酸化シリコン膜、酸化アルミニウム膜などを用いることができる。貼り合わせ層に関しては後述する。

なお、デバイス間の電気的な接続に用いられる配線、電極およびプラグとして用いることのできる導電体には、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を適宜選択して用いればよい。当該導電体は単層に限らず、異なる材料で構成された複数の層であってもよい。

＜層５６３ａ＞
層５６３ａは、回路１００ａの要素を有する。ここでは、回路１００ａの要素の一部として、トランジスタ１１およびトランジスタ１４を示している。図８に示す断面図では、両者の電気的な接続は図示されていない。

層５６３ａには、シリコン基板６３２、絶縁層６３１、６３３、６３４、６３５、６３７、６３８が設けられる。また、導電層６３６、６３９が設けられる。

絶縁層６３１および導電層６３９は、貼り合わせ層としての機能を有する。絶縁層６３４、６３５、６３７は、層間絶縁膜および平坦化膜としての機能を有する。絶縁層６３３は、保護膜としての機能を有する。絶縁層６３８は、シリコン基板６３２と導電層６３９を絶縁する機能を有する。絶縁層６３８は、他の絶縁層と同様の材料で形成することができる。また、絶縁層６３８は、絶縁層６３１と同一の材料で形成されていてもよい。

導電層６３９は、トランジスタ１４のゲートおよび導電層６１９と電気的に接続される。また、導電層６３６は、配線１０４（図３参照）と電気的に接続される。

図８に示すＳｉトランジスタはシリコン基板（シリコン基板６１０、６３２）にチャネル形成領域を有するフィン型である。チャネル幅方向の断面（図８の層５６３ａに示すＡ１－Ａ２の断面）を図９Ａに示す。なお、Ｓｉトランジスタは、図９Ｂに示すようにプレーナー型であってもよい。

または、図９Ｃに示すように、シリコン薄膜の半導体層５４５を有するトランジスタであってもよい。半導体層５４５は、例えば、シリコン基板６３２上の絶縁層５４６上に形成された単結晶シリコン（ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ））とすることができる。

＜層５６１＞
層５６１は、光電変換デバイス１２１を有する。光電変換デバイス１２１は、層５６３ａ上に形成することができる。図８では、光電変換デバイス１２１として、図７Ｃに示す有機光導電膜を光電変換層に用いた構成を示している。なお、ここでは、層５６７ａをカソード、層５６７ｅをアノードとする。

層５６１には、絶縁層６５１、６５２、６５３、６５４、および導電層６５５が設けられる。

絶縁層６５１、６５３、６５４は、層間絶縁膜および平坦化膜としての機能を有する。また、絶縁層６５４は光電変換デバイス１２１の端部を覆って設けられ、層５６７ｅと層５６７ａとの短絡を防止する機能も有する。絶縁層６５２は、素子分離層としての機能を有する。素子分離層としては、有機絶縁膜などを用いることが好ましい。

光電変換デバイス１２１のカソードに相当する層５６７ａは、層５６３ａが有するトランジスタ１１のソースまたはドレインの一方と電気的に接続される。光電変換デバイス１２１のアノードに相当する層５６７ｅは、導電層６５５を介して、層５６３ａが有する導電層６３６と電気的に接続される。

＜層５６０＞
層５６０は、層５６１上に形成される。層５６０は、遮光層６７１、光学変換層６７２およびマイクロレンズアレイ６７３を有する。

遮光層６７１は、隣接する画素への光の流入を抑えることができる。遮光層６７１には、アルミニウム、タングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての機能を有する誘電体膜を積層してもよい。

光学変換層６７２には、カラーフィルタを用いることができる。カラーフィルタに（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を画素別に割り当てることにより、カラー画像を得ることができる。例えば、図１５Ａの斜視図（断面を含む）に示すように、カラーフィルタ６７２Ｒ（赤）、カラーフィルタ６７２Ｇ（緑）、カラーフィルタ６７２Ｂ（青）をそれぞれ異なる画素に割り当てることができる。

また、光学変換層６７２に偏光素子を用いれば、特定の方向に振動する光で構成される画像が得られる撮像素子とすることができる。さらに、回路１００ａ、回路１００ｂ、および回路１１０を用いて演算処理を行うことで、例えば、ニューラルネットワークを用いた物体表面の検査を高性能に行うことができる。

また、光学変換層６７２に波長カットフィルタを用いれば、様々な波長領域における画像が得られる撮像装置とすることができる。

例えば、光学変換層６７２に可視光線の波長以下の光を遮る赤外線フィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層６７２に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層６７２に可視光線の波長以上の光を遮る紫外線フィルタを用いれば、紫外線撮像装置とすることができる。

なお、一つの撮像装置内に異なる光学変換層を複数配置してもよい。例えば、図１５Ｂに示すように、カラーフィルタ６７２Ｒ（赤）、カラーフィルタ６７２Ｇ（緑）、カラーフィルタ６７２Ｂ（青）、赤外線フィルタ６７２ＩＲをそれぞれ異なる画素に割り当てることができる。当該構成では、可視光画像および赤外光画像を同時に取得することができる。

または、図１５Ｃに示すように、カラーフィルタ６７２Ｒ（赤）、カラーフィルタ６７２Ｇ（緑）、カラーフィルタ６７２Ｂ（青）、紫外線フィルタ６７２ＵＶをそれぞれ異なる画素に割り当てることができる。当該構成では、可視光画像および紫外光画像を同時に取得することができる。

また、光学変換層６７２にシンチレータを用いれば、Ｘ線撮像装置などに用いる放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換デバイス１２１で検出することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。

シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ_２Ｏ_２Ｓ：Ｔｂ、Ｇｄ_２Ｏ_２Ｓ：Ｐｒ、Ｇｄ_２Ｏ_２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ_２、ＢａＦ_２、ＣｅＦ_３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂やセラミクスに分散させたものを用いることができる。

光学変換層６７２上にはマイクロレンズアレイ６７３が設けられる。マイクロレンズアレイ６７３が有する個々のレンズを通る光が直下の光学変換層６７２を通り、光電変換デバイス１２１に照射されるようになる。マイクロレンズアレイ６７３を設けることにより、集光した光を光電変換デバイス１２１に入射することができるため、効率よく光電変換を行うことができる。マイクロレンズアレイ６７３は、撮像の対象の波長の光に対して透光性の高い樹脂またはガラスなどで形成することが好ましい。

＜貼り合わせ＞
次に、層５６３ｂと層５６３ａの貼り合わせについて説明する。

層５６３ｂには、絶縁層６１８および導電層６１９が設けられる。導電層６１９は、絶縁層６１８に埋設された領域を有する。また、絶縁層６１８および導電層６１９の表面は、それぞれ高さが一致するように平坦化されている。

層５６３ａには、絶縁層６３１および導電層６３９が設けられる。導電層６３９は、絶縁層６３１に埋設された領域を有する。また、絶縁層６３１および導電層６３９の表面は、それぞれ高さが一致するように平坦化されている。

ここで、導電層６１９および導電層６３９は、主成分が同一の金属元素であることが好ましい。また、絶縁層６１８および絶縁層６３１は、同一の成分で構成されていることが好ましい。

例えば、導電層６１９、６３９には、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、Ｗ、Ａｇ、ＰｔまたはＡｕなどを用いることができる。接合のしやすさから、好ましくはＣｕ、Ａｌ、Ｗ、またはＡｕを用いる。また、絶縁層６１８、６３１には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタンなどを用いることができる。

つまり、導電層６１９および導電層６３９のそれぞれに、上記に示す同一の金属材料を用いることが好ましい。また、絶縁層６１８および絶縁層６３１のそれぞれに、上記に示す同一の絶縁材料を用いることが好ましい。当該構成とすることで、層５６３ｂと層５６３ａの境を接合位置とする、貼り合わせを行うことができる。

なお、導電層６１９および導電層６３９は複数の層の多層構造であってもよく、その場合は、表層（接合面）が同一の金属材料であればよい。また、絶縁層６１８および絶縁層６３１も複数の層の多層構造であってもよく、その場合は、表層（接合面）が同一の絶縁材料であればよい。

当該貼り合わせによって、導電層６１９および導電層６３９の電気的な接続を得ることができる。また、絶縁層６１８および絶縁層６３１の機械的な強度を有する接続を得ることができる。

金属層同士の接合には、表面の酸化膜および不純物の吸着層などをスパッタリング処理などで除去し、清浄化および活性化した表面同士を接触させて接合する表面活性化接合法を用いることができる。または、温度と圧力を併用して表面同士を接合する拡散接合法などを用いることができる。どちらも原子レベルでの結合が起こるため、電気的だけでなく機械的にも優れた接合を得ることができる。

また、絶縁層同士の接合には、研磨などによって高い平坦性を得たのち、酸素プラズマ等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う親水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるため、機械的に優れた接合を得ることができる。

層５６３ｂと層５６３ａを貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在するため、例えば、表面活性化接合法および親水性接合法を組み合わせて行えばよい。

例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性処理を行って接合する方法などを用いることができる。また、金属層の表面をＡｕなどの難酸化性金属とし、親水性処理を行ってもよい。なお、上述した方法以外の接合方法を用いてもよい。

上記の貼り合わせにより、層５６３ｂが有する要素と、層５６３ａが有する要素を電気的に接続することができる。

＜積層構造１の変形例＞
図１０は、図８に示す積層構造の変形例であり、層５６１が有する光電変換デバイス１２１の構成、および層５６３ａの一部構成が異なり、層５６１と層５６３ａとの間にも貼り合わせ面を有する構成である。

層５６１は、光電変換デバイス１２１、絶縁層６６１、６６２、６６４、６６５および導電層６８５、６８６を有する。

光電変換デバイス１２１は、シリコン基板に形成されたｐｎ接合型のフォトダイオードであり、ｐ型領域に相当する層５６５ｂおよびｎ型領域に相当する層５６５ａを有する。光電変換デバイス１２１は埋め込み型フォトダイオードであり、層５６５ａの表面側（電流の取り出し側）に設けられた薄いｐ型の領域（層５６５ｂの一部）によって暗電流を抑えノイズを低減させることができる。

絶縁層６６１、導電層６８５、６８６は、貼り合わせ層としての機能を有する。絶縁層６６２は、層間絶縁膜および平坦化膜としての機能を有する。絶縁層６６４は、素子分離層としての機能を有する。絶縁層６６５は、キャリアの流出を抑制する機能を有する。

シリコン基板には画素を分離する溝が設けられ、絶縁層６６５はシリコン基板上面および当該溝に設けられる。絶縁層６６５が設けられることにより、光電変換デバイス１２１内で発生したキャリアが隣接する画素に流出することを抑えることができる。また、絶縁層６６５は、迷光の侵入を抑制する機能も有する。したがって、絶縁層６６５により、混色を抑制することができる。なお、シリコン基板の上面と絶縁層６６５との間に反射防止膜が設けられていてもよい。

素子分離層は、ＬＯＣＯＳ（ＬＯＣａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法を用いて形成することができる。または、ＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）法等を用いて形成してもよい。絶縁層６６５としては、例えば、酸化シリコン、窒化シリコンなどの無機絶縁膜、ポリイミド、アクリルなどの有機絶縁膜を用いることができる。なお、絶縁層６６５は多層構成であってもよい。なお、素子分離層を設けない構成とすることもできる。

光電変換デバイス１２１の層５６５ａ（ｎ型領域、カソードに相当）は、導電層６８５と電気的に接続される。層５６５ｂ（ｐ型領域、アノードに相当）は、導電層６８６と電気的に接続される。導電層６８５、６８６は、絶縁層６６１に埋設された領域を有する。また、絶縁層６６１および導電層６８５、６８６の表面は、それぞれ高さが一致するように平坦化されている。

層５６３ａにおいて、絶縁層６３７上には、絶縁層６３８が形成される。また、トランジスタ１１のソースまたはドレインの一方と電気的に接続される導電層６８３、および導電層６３６と電気的に接続される導電層６８４が形成される。

絶縁層６３８、導電層６８３、６８４は、貼り合わせ層としての機能を有する。導電層６８３、６８４は、絶縁層６３８に埋設された領域を有する。また、絶縁層６３８および導電層６８３、６８４の表面は、それぞれ高さが一致するように平坦化されている。

ここで、導電層６８３、６８４、６８５、６８６は、前述した導電層６１９、６３９と同様の貼り合わせ層である。また、絶縁層６３８、６６１は、前述した絶縁層６１８、６３１と同様の貼り合わせ層である。

したがって、導電層６８３と導電層６８５を貼り合わせることで、光電変換デバイスの層５６５ａ（ｎ型領域、カソードに相当）とトランジスタ１１のソースまたはドレインの一方を電気的に接続することができる。また、導電層６８４と導電層６８６を貼り合わせることで、光電変換デバイスの層５６５ｂ（ｐ型領域、アノードに相当）と配線１０４（図３参照）を電気的に接続することができる。また、絶縁層６３８と絶縁層６６１を貼り合わせることで、層５６１と層５６３ａの電気的な接合および機械的な接合を行うことができる。

＜積層構造２＞
図１１は、層５６０、５６１、５６２、５６３を有し、貼り合わせ面を有さない積層体の断面図の一例である。層５６３には、Ｓｉトランジスタが設けられる。層５６２には、ＯＳトランジスタが設けられる。なお、層５６３、層５６１および層５６０の構成は、図８に示す構成と同一であるため、ここでは説明を省略する。

＜層５６２＞
層５６２は、層５６３上に形成される。層５６２は、ＯＳトランジスタを有する。ここでは、回路１００ａの要素の一部として、トランジスタ１１およびトランジスタ１４を示している。図１１に示す断面図では、両者の電気的な接続は図示されていない。

層５６２には、絶縁層６２１、６２２、６２３、６２４、６２５、６２６、６２８が設けられる。また、導電層６２７が設けられる。導電層６２７は、配線１０４（図３参照）と電気的に接続することができる。

絶縁層６２１は、ブロッキング層としての機能を有する。絶縁層６２２、６２３、６２５、６２６、６２８は、層間絶縁膜および平坦化膜としての機能を有する。絶縁層６２４は、保護膜としての機能を有する。

ブロッキング層としては、水素の拡散を防止する機能を有する膜を用いることが好ましい。Ｓｉデバイスにおいて、水素はダングリングボンドを終端するために必要とされるが、ＯＳトランジスタの近傍にある水素は、酸化物半導体層中にキャリアを生成する要因の一つとなり、信頼性を低下させる。したがって、Ｓｉデバイスが形成される層とＯＳトランジスタが形成される層との間には、水素のブロッキング膜が設けられることが好ましい。

当該ブロッキング膜としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。

トランジスタ１４のゲートは、配線ＥＶＡＬと電気的に接続される。

トランジスタ１１のソースまたはドレインの一方は、層５６１が有する光電変換デバイス１２１の層５６７ａと電気的に接続される。導電層６２７は、層５６１が有する光電変換デバイス１２１の層５６７ｅと電気的に接続される。

図１２ＡにＯＳトランジスタの詳細を示す。図１２Ａに示すＯＳトランジスタは、酸化物半導体層および導電層の積層上に絶縁層を設け、当該酸化物半導体層に達する開口部を設けることでソース電極７０５およびドレイン電極７０６を形成するセルフアライン型の構成である。

ＯＳトランジスタは、酸化物半導体層に形成されるチャネル形成領域、ソース領域７０３およびドレイン領域７０４のほか、ゲート電極７０１、ゲート絶縁膜７０２を有する構成とすることができる。上記開口部には少なくともゲート絶縁膜７０２およびゲート電極７０１が設けられる。当該開口部には、さらに酸化物半導体層７０７が設けられていてもよい。

ＯＳトランジスタは、図１２Ｂに示すように、ゲート電極７０１をマスクとして半導体層にソース領域７０３およびドレイン領域７０４を形成するセルフアライン型の構成としてもよい。

または、図１２Ｃに示すように、ソース電極７０５またはドレイン電極７０６とゲート電極７０１とが重なる領域を有するノンセルフアライン型のトップゲート型トランジスタであってもよい。

ＯＳトランジスタはバックゲート５３５を有する構造を示しているが、バックゲートを有さない構造であってもよい。バックゲート５３５は、図１２Ｄに示すトランジスタのチャネル幅方向の断面図のように、対向して設けられるトランジスタのフロントゲートと電気的に接続してもよい。なお、図１２Ｄは図１２ＡのトランジスタのＢ１－Ｂ２の断面を例として示しているが、その他の構造のトランジスタも同様である。また、バックゲート５３５にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。

＜積層構造２の変形例１＞
図１３は、図１１に示す積層構造の変形例であり、層５６１が有する光電変換デバイス１２１の構成、および層５６２の一部構成が異なり、層５６１と層５６２との間に貼り合わせ面を有する構成である。

層５６１が有する光電変換デバイス１２１は、シリコン基板に形成されたｐｎ接合型のフォトダイオードであり、図１０に示す構成と同様である。

層５６２において、絶縁層６２８上には、絶縁層６４８が形成される。また、トランジスタ１１のソースまたはドレインの一方と電気的に接続される導電層６８８、および導電層６２７と電気的に接続される導電層６８９が形成される。

絶縁層６４８、導電層６８８、６８９は、貼り合わせ層としての機能を有する。導電層６８８、６８９は、絶縁層６４８に埋設された領域を有する。また、絶縁層６４８および導電層６８８、６８９の表面は、それぞれ高さが一致するように平坦化されている。

ここで、導電層６８８、６８９は、前述した導電層６１９、６３９と同様の貼り合わせ層である。また、絶縁層６４８は、前述した絶縁層６１８、６３１と同様の貼り合わせ層である。

したがって、導電層６８８と導電層６８５を貼り合わせることで、光電変換デバイスの層５６５ａ（ｎ型領域、カソードに相当）とトランジスタ１１のソースまたはドレインの一方を電気的に接続することができる。また、導電層６８９と導電層６８６を貼り合わせることで、光電変換デバイスの層５６５ｂ（ｐ型領域、アノードに相当）と配線１０４（図３参照）を電気的に接続することができる。また、絶縁層６４８と絶縁層６６１を貼り合わせることで、層５６１と層５６２の電気的な接合および機械的な接合を行うことができる。

Ｓｉデバイスを複数積層する場合、研磨工程や貼り合わせ工程が複数回必要になる。そのため、工程数が多い、専用の装置が必要、低歩留まりなどの課題があり、製造コストも高い。ＯＳトランジスタは、デバイスが形成されたシリコン基板上に積層して形成することができるため、貼り合わせ工程を削減することができる。

＜積層構造２の変形例２＞
図１４は、図１３に示す積層構造の変形例であり、層５６１の構成、および層５６２の一部構成が異なり、層５６１と層５６２との間に貼り合わせ面を有する構成である。

当該変形例は、回路１００ａが有するトランジスタ１１を層５６１に設けた構成である。層５６１において、トランジスタ１１は、Ｓｉトランジスタで形成される。トランジスタ１１のソースまたはドレインの一方は、光電変換デバイス１２１と直結され、ソースまたはドレインの他方は、ノードＮＦＤとして作用する。

この場合、層５６２には、回路１００ａを構成するトランジスタのうち、少なくともトランジスタ１１を除いたトランジスタが設けられる。図１４では、トランジスタ１３およびトランジスタ１４が設けられた例を図示している。

＜パッケージ、モジュール＞
図１６Ａは、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ４５０（図１６Ｃ参照）を固定するパッケージ基板４１０、カバーガラス４２０および両者を接着する接着剤４３０等を有する。

図１６Ｂは、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ４４０としたＢＧＡ（Ｂａｌｌｇｒｉｄａｒｒａｙ）を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄｇｒｉｄａｒｒａｙ）やＰＧＡ（ＰｉｎＧｒｉｄＡｒｒａｙ）などを有していてもよい。

図１６Ｃは、カバーガラス４２０および接着剤４３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板４１０上には電極パッド４６０が形成され、電極パッド４６０およびバンプ４４０はスルーホールを介して電気的に接続されている。電極パッド４６０は、イメージセンサチップ４５０とワイヤ４７０によって電気的に接続されている。

また、図１６Ｄは、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ４５１（図１６Ｆ参照）を固定するパッケージ基板４１１、レンズカバー４２１、およびレンズ４３５等を有する。また、パッケージ基板４１１とイメージセンサチップ４５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ４９０（図１６Ｆ参照）も設けられており、ＳｉＰ（Ｓｙｓｔｅｍｉｎｐａｃｋａｇｅ）としての構成を有している。

図１６Ｅは、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板４１１の下面および側面には、実装用のランド４４１が設けられたＱＦＮ（Ｑｕａｄｆｌａｔｎｏ－ｌｅａｄｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄｆｌａｔｐａｃｋａｇｅ）や前述したＢＧＡが設けられていてもよい。

図１６Ｆは、レンズカバー４２１およびレンズ４３５の一部を省いて図示したモジュールの斜視図である。ランド４４１は電極パッド４６１と電気的に接続され、電極パッド４６１はイメージセンサチップ４５１またはＩＣチップ４９０とワイヤ４７１によって電気的に接続されている。

イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態３）
本発明の一形態に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１７Ａ乃至図１７Ｆに示す。

図１７Ａは携帯電話機の一例であり、筐体９８１、表示部９８２、操作ボタン９８３、外部接続ポート９８４、スピーカ９８５、マイク９８６、カメラ９８７等を有する。当該携帯電話機は、表示部９８２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９８２に触れることで行うことができる。当該携帯電話機に本発明の一形態の撮像装置およびその動作方法を適用することができ、消費電力を抑えることができる。

図１７Ｂは携帯データ端末であり、筐体９１１、表示部９１２、スピーカ９１３、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。また、カメラ９１９で取得した画像から文字等を認識し、スピーカ９１３で当該文字を音声出力することができる。当該携帯データ端末に本発明の一形態の撮像装置およびその動作方法を適用することができ、消費電力を抑えることができる。

図１７Ｃは監視カメラであり、支持台９５１、カメラユニット９５２、保護カバー９５３等を有する。カメラユニット９５２には回転機構などが設けられ、天井に設置することで全周囲の撮像が可能となる。当該カメラユニットにおける画像取得のための要素に本発明の一形態の撮像装置およびその動作方法を適用することができ、消費電力を抑えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。

図１７Ｄはビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６、スピーカ９７７、マイク９７８等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラに本発明の一形態の撮像装置およびその動作方法を適用することができ、消費電力を抑えることができる。

図１７Ｅはデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラに本発明の一形態の撮像装置およびその動作方法を適用することができ、消費電力を抑えることができる。

図１７Ｆは腕時計型の情報端末であり、表示部９３２、筐体兼リストバンド９３３、カメラ９３９等を有する。表示部９３２は、情報端末の操作を行うためのタッチパネルを備える。表示部９３２および筐体兼リストバンド９３３は可撓性を有し、身体への装着性が優れている。当該情報端末に本発明の一形態の撮像装置およびその動作方法を適用することができ、消費電力を抑えることができる。

Ｃ１１：キャパシタ、Ｃ１２：キャパシタ、ＤＯＵＴ：信号、ＥＶＡＬ：配線、ＥＶＡ：信号、ＮＦＤ：ノード、ＲＥＳＬ：配線、ＲＥＳ：信号、ＰＲＥＬ：配線、ＰＲＥ：信号、ＳＥＬＢＬ：配線、ＳＥＬＢ：信号、ＳＷ１：スイッチ、ＳＷ２：スイッチ、ＳＷ３：スイッチ、ＴＸＬ：配線、ＴＸ：信号、ＶＢＬ：配線、ＷＬ：配線、１１：トランジスタ、１２：トランジスタ、１３：トランジスタ、１４：トランジスタ、１５：トランジスタ、１７：トランジスタ、１８：トランジスタ、１９：トランジスタ、２１：トランジスタ、２２：トランジスタ、２３：トランジスタ、１００：画素、１００ａ：回路、１００ｂ：回路、１０１：配線、１０２：配線、１０３：配線、１０４：配線、１０５：配線、１０６：配線、１０７：配線、１０８：配線、１１０：回路、１１１：配線、１１２：配線、１１３：配線、１２０：ダイナミックロジックインバータ、１２１：光電変換デバイス、１２２：ＸＮＯＲ回路、２００：撮像装置、２０１：配線、２０２：配線、２０４：配線、２０５：配線、２０７：配線、２０８：配線、２１０：画素アレイ、２１１：画素ブロック、２２１：回路、２２２：回路、２２３：回路、２３１：回路、２３２：回路、４１０：パッケージ基板、４１１：パッケージ基板、４２０：カバーガラス、４２１：レンズカバー、４３０：接着剤、４３５：レンズ、４４０：バンプ、４４１：ランド、４５０：イメージセンサチップ、４５１：イメージセンサチップ、４６０：電極パッド、４６１：電極パッド、４７０：ワイヤ、４７１：ワイヤ、４９０：ＩＣチップ、５３５：バックゲート、５４５：半導体層、５４６：絶縁層、５６０：層、５６１：層、５６２：層、５６２ａ：層、５６２ｂ：層、５６３：層、５６３ａ：層、５６３ｂ：層、５６３ｃ：層、５６５ａ：層、５６５ｂ：層、５６６ａ：層、５６６ｂ：層、５６６ｃ：層、５６６ｄ：層、５６７ａ：層、５６７ｂ：層、５６７ｃ：層、５６７ｄ：層、５６７ｅ：層、６１０：シリコン基板、６１１：絶縁層、６１２：絶縁層、６１３：絶縁層、６１４：絶縁層、６１５：絶縁層、６１６：絶縁層、６１７：絶縁層、６１８：絶縁層、６１９：導電層、６２１：絶縁層、６２２：絶縁層、６２３：絶縁層、６２４：絶縁層、６２５：絶縁層、６２６：絶縁層、６２７：導電層、６２８：絶縁層、６３１：絶縁層、６３２：シリコン基板、６３３：絶縁層、６３４：絶縁層、６３５：絶縁層、６３６：導電層、６３７：絶縁層、６３８：絶縁層、６３９：導電層、６４８：絶縁層、６５１：絶縁層、６５２：絶縁層、６５３：絶縁層、６５４：絶縁層、６５５：導電層、６６１：絶縁層、６６２：絶縁層、６６４：絶縁層、６６５：絶縁層、６７１：遮光層、６７２：光学変換層、６７２Ｂ：カラーフィルタ、６７２Ｇ：カラーフィルタ、６７２ＩＲ：赤外線フィルタ、６７２Ｒ：カラーフィルタ、６７２ＵＶ：紫外線フィルタ、６７３：マイクロレンズアレイ、６８３：導電層、６８４：導電層、６８５：導電層、６８６：導電層、６８８：導電層、６８９：導電層、７０１：ゲート電極、７０２：ゲート絶縁膜、７０３：ソース領域、７０４：ドレイン領域、７０５：ソース電極、７０６：ドレイン電極、７０７：酸化物半導体層、９１１：筐体、９１２：表示部、９１３：スピーカ、９１９：カメラ、９３２：表示部、９３３：筐体兼リストバンド、９３９：カメラ、９５１：支持台、９５２：カメラユニット、９５３：保護カバー、９６１：筐体、９６２：シャッターボタン、９６３：マイク、９６５：レンズ、９６７：発光部、９７１：筐体、９７２：筐体、９７３：表示部、９７４：操作キー、９７５：レンズ、９７６：接続部、９７７：スピーカ、９７８：マイク、９８１：筐体、９８２：表示部、９８３：操作ボタン、９８４：外部接続ポート、９８５：スピーカ、９８６：マイク、９８７：カメラ

Claims

複数の画素ブロックを有し、
前記複数の画素ブロックはマトリクス状に配置され、
前記画素ブロックのそれぞれは、Ｎ個（Ｎは１以上の整数）の第１回路と、Ｎ個の第２回路と、第３回路と、前記第３回路に電気的に接続された第１配線と、を有し、
前記Ｎ個の第１回路のそれぞれは、光電変換デバイスを有し、
前記光電変換デバイスは、入射された光を電気信号に変換する機能を有し、
第Ｋ（Ｋは１以上Ｎ以下の整数）の前記第１回路は、前記電気信号を２値化した第１信号を、第Ｋの前記第２回路に出力する機能を有し、
前記Ｎ個の第２回路のそれぞれは、前記第１信号と、重み係数との乗算を行って、第２信号を生成する機能、および前記第２信号を前記第１配線に出力する機能とを有し、
Ｎ個の前記第２信号は、前記第１配線に出力されることで、加算され、
前記第３回路は、前記第１配線に出力された信号に対応する第３信号を出力する機能を有し、
前記複数の画素ブロックの一列が有する複数の前記第３回路は、共通の第２配線から前記第３信号を出力する機能を有する、撮像装置。
請求項１において、
第Ｋの前記第１回路は、第Ｋの前記第２回路の上方に積層して設けられる、撮像装置。
請求項１において、
前記Ｎ個の第１回路は、前記Ｎ個の第２回路および前記第３回路の、上方に積層して設けられる、撮像装置。
請求項１乃至請求項３のいずれか一項において、
前記第１回路のそれぞれは、トランジスタを有し、
前記トランジスタは、チャネル形成領域に金属酸化物を有する、撮像装置。