JP7761295B1 - 画素分解能調整をプログラム可能に調整する静電容量センサアレイチップ及びサンプリング装置、並びにその制御システム - Google Patents

Abstract

【課題】画素分解能をプログラム可能に調整する静電容量センサアレイチップ及びサンプリング装置並びにその制御システムを提供することを課題とする。
【解決手段】第１クロック信号に基づき選択信号を生成するためプログラマブルモジュールと、第２クロック信号及び感知パルス信号に基づき第３クロック信号を生成するための遅延パルスモジュールと、前記感知パルス信号に基づき充電信号を生成するための充電ユニットとアレイを形成するＭ×Ｎ個の電極画素ユニットとサンプリングユニットとを含む複数の電極アレイモジュールとを備え、前記電極アレイモジュールは前記選択信号に基づき特定のパターンの前記電極画素ユニットを順次選択するために用いられ、かつ前記電極アレイモジュール内の前記特定のパターンの前記電極画素ユニットは前記充電信号に基づきサンプリング信号を生成するために用いられ、前記サンプリングユニットは前記サンプリング信号及び前記第３クロック信号に基づきセンシング出力信号を生成するために用いられる。
【選択図】図１

Description

特許法第３０条第２項適用 ＜公開の事実１＞ （１）発行日：２０２３年５月２２日 （２）刊行物：ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ－ＩＩ：ＥＸＰＲＥＳＳ ＢＲＩＥＦＳ， ＶＯＬ．７０，ＮＯ．５，ｐ１７３４－ｐ１７３８，ＭＡＹ ２０２３ （３）公開者：國立陽明交通大學 （４）公開した物の内容：頼 林鴻、林 文約、盧 ▲イク▼▲イ▼、劉 恆宇、吉田 信介、邱 士華、李 鎮宜がＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ－ＩＩ：ＥＸＰＲＥＳＳ ＢＲＩＥＦＳ， ＶＯＬ．７０，ＮＯ．５，ＭＡＹ ２０２３にて、頼 林鴻、林 文約、李 鎮宜が発明した「画素分解能調整をプログラム可能に調整する静電容量センサアレイチップ及びサンプリング装置、並びにその制御システム」について公開した。

本発明は、静電容量センサアレイチップに関し、特に、画素分解能調整をプログラム可能に調整する静電容量センサアレイチップに関する。

ＣＭＯＳ実験室用チップは、デジタルマイクロ流体を用いた迅速な医学テスト、進行波誘電泳動を用いた細胞選別、加熱の微小電極アレイ（Ｈ－ＭＥＡ）によるポリメラーゼ連鎖反応などのライフサイエンス分野に前例のない応用を提供し、従来の方法よりも低コスト、高速操作、少量の試薬量、および高いスループットを実現する。静電容量センサアレイ（ＣＳＡ）は、生物学的ターゲットの電気・物理学的応答の収集、正しい操作戦略の提供方面において極めて重要な役割を果たす。

しかしながら、単一電極と単一細胞との間のサイズの不一致により、単一細胞の挙動を検出することは困難である。リング発振器（ｒｉｎｇ ｏｓｃｉｌｌａｔｏｒ、ＲＯ）で静電容量を周波数に変換して細胞増殖をリアルタイムでモニタリングすることは、細胞塊の接着を識別するためにのみ十分であるが、単一細胞の挙動を観察するための空間分解能にはまだ改善の余地がある。

したがって、試料サイズに応じて対応する電極サイズを動的に用いて空間分解能及び感度のバランスをとることができるセンシング方法が緊急に必要とされている。

本発明の目的は、前述の従来技術の様々な問題点を解決するため、画素分解能をプログラム可能に調整する静電容量センサアレイチップ、サンプリング装置及び制御システムを提供することである。

上記目的を達成するため、本発明の第１の態様は、プログラマブルモジュールと、遅延パルスモジュールと、複数の電極アレイモジュールとを備えた、画素分解能をプログラム可能に調整する静電容量センサアレイチップを提供する。

前記プログラマブルモジュールは、第１クロック信号に基づき選択信号を生成するために用いられる。前記遅延パルスモジュールは、第２クロック信号及び感知パルス信号に基づき第３クロック信号を生成するために用いられる。前記複数の電極アレイモジュールは、前記感知パルス信号に基づき充電信号を生成するための充電ユニットと、アレイを形成するＭ×Ｎ個（Ｍは１以上の正の整数、Ｎは１以上の正の整数である）の電極画素ユニットと、前記サンプリング信号及び前記第３クロック信号に基づきセンシング出力信号を生成するためのサンプリングユニットとを含み、前記電極アレイモジュールは前記選択信号に基づき特定のパターン（ｐａｔｔｅｒｎ）の前記電極画素ユニットを順次選択するために用いられ、かつ前記電極アレイモジュール内の前記特定のパターンの前記電極画素ユニットは前記充電信号に基づきサンプリング信号を生成するために用いられる。

本発明の一実施形態において、前記電極画素ユニットは、電極と、ドレインが前記電極に接続された第１トランジスタと、入力端は前記選択信号を受信し、出力端は前記第１トランジスタのゲートに接続されたスイッチング論理ゲートとを備える。

本発明の一実施形態において、前記選択信号は、Ｍビットの行（Ｒｏｗ）信号と、Ｎビットの列（Ｃｏｌｕｍｎ）信号とを含む。

本発明の一実施形態において、前記充電ユニットは、第１電圧源と、前記第１電圧源に接続された少なくとも１つの第１ＰＭＯＳと、前記少なくとも１つの第１ＰＭＯＳに接続された第１ＣＭＯＳインバータとを備える。前記第１ＣＭＯＳインバータの入力端は、前記感知パルス信号を受信し、前記第１ＣＭＯＳインバータの出力端は前記充電信号を出力する。

本発明の一実施形態において、前記充電ユニットは、第２電圧源と、前記第２電圧源に接続された第２ＣＭＯＳインバータと、前記第２ＣＭＯＳインバータに接続された少なくとも１つの第２ＰＭＯＳと、前記少なくとも１つの第２ＰＭＯＳに接続された第３マルチプレクサとを備える。前記第３マルチプレクサの第１入力端は制御電圧に接続され、前記第３マルチプレクサが前記第１入力端を選択すると、前記制御電圧を通じて前記少なくとも１つの第２ＰＭＯＳの出力電流を制御し、前記第２ＣＭＯＳインバータの入力端は前記感知パルス信号を受信し、前記第２ＣＭＯＳインバータの出力端は前記充電信号を出力する。

本発明の一実施形態において、前記遅延パルスモジュールは、第１ＤＦＦと、前記第１ＤＦＦの出力端に接続された遅延時間発生器（ＤＰＤＧ）と、第１マルチプレクサとを備えむ。前記第１ＤＦＦのクロック入力端は、前記感知パルス信号を受信し、前記第１マルチプレクサの第１入力端は前記遅延時間発生器の出力端に接続され、前記第１マルチプレクサの第２入力端は第２クロック信号を受信し、前記第１マルチプレクサの出力端は前記第３クロック信号を出力する。

本発明の一実施形態において、前記サンプリングユニットは、第１ＩＮＶと、第２マルチプレクサと、第２ＤＦＦとを備える。前記第１ＩＮＶの入力端は、前記サンプリング信号を受信し、前記第２マルチプレクサの第１入力端は前記第１ＩＮＶの出力端に接続される。前記第２ＤＦＦのクロック入力端は、前記第３クロック信号を受信し、前記第２ＤＦＦの入力端は前記第２マルチプレクサの出力端に接続され、前記第２ＤＦＦの出力端は前記センシング出力信号を出力し、かつ次の前記電極アレイモジュールのサンプリングユニットの第２マルチプレクサの第２入力端と接続して直列出力を形成する。

本発明の一実施形態において、前記第１ＩＮＶは、Ｈｉ－Ｓｋｅｗ ｉｎｖｅｒｔｅｒである。

本発明の一実施形態において、前記電極画素ユニットの電極が方形、千鳥状又は整列に並べられ、前記電極画素ユニットはガードリング（ｇｕａｒｄ ｒｉｎｇ）を含む、又は含まない。

本発明の一実施形態において、前記電極画素ユニットは、最上層の金属材料又は次層の金属材料で作られる。

本発明の第２の態様は、サンプリング装置を提供する。前記サンプリング装置は、
本発明の第１の態様に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップと、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ上を覆う保護層と、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップを収容するための容器と、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップの周囲を環囲するように設けられ、前記容器と前記画素分解能をプログラム可能に調整する静電容量センサアレイチップを固接するための絶縁体とを備える。

本発明の第３の態様は、画素分解能をプログラム可能に調整する静電容量センサアレイチップを制御して試料を感知するための制御システムを提供する。前記制御システムは、本発明の第１の態様に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップと、サンプリング時の抵抗値及び静電容量値を決定して前記電極画素ユニットを制御するための制御ユニットとを備える。

本発明の一実施形態において、前記制御ユニットは、サンプリング時の抵抗値及び静電容量値を決定して等価な電極サイズを確立するためのシフトレジスタを備える。

本発明の一実施形態において、前記シフトレジスタは、（Ｍ＋Ｎ）ビットシフトレジスタである。

本発明の一実施形態において、前記制御システムは、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ及び前記制御ユニットに接続され、前記制御ユニットの信号をアレンジし、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップにより生成された情報を外部プロセッサに伝送するためのプログラマブル基板をさらに備える。

本発明の一実施形態において、前記制御システムは、試料を記録して光学パターンを生成するための光学結像装置をさらに備える。

本発明の一実施形態において、前記光学パターンは、前記制御システムが前記試料を採取した後で得られた静電容量パターンの相関性を検証するために用いられる。

本発明の一実施形態において、前記制御システムは、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ上の固定パターンノイズである第１ノイズを捕捉するために用いられる。

本発明の一実施形態において、前記制御システムは、前記試料を連続して採取して複数のフレームを得るために用いられる。

本発明の一実施形態において、前記プログラマブル基板は、前記複数のフレームを平均して第２ノイズを除去し、前記試料の外観特徴を取得するために用いられ、前記第２ノイズはランダムノイズである。

本発明の一実施形態において、前記プログラマブル基板は、前記試料の純粋な試料値を得るため、前記試料の外観特徴における前記第１ノイズをさらに除去する。

本発明により提供される画素分解能をプログラム可能に調整する静電容量センサアレイチップ、サンプリング装置及び制御システムは、画素内にインターフェース、読み出し回路及びサンプリング回路を結合し、被検査生物試料の特性に応じて電極サイズを動的に調整することができ、センシング性能が向上するだけでなく、所定の融合画素モードを通じてサンプリングの感度を最適化することもできる。

本発明の第１の実施形態に係る画素分解能をプログラム可能に調整する静電容量センサアレイチップの機能ブロック図である。 本発明の第２の実施形態に係る電極アレイモジュールの概略回路図である。 本発明の第３の実施形態に係る遅延パルスモジュールの概略回路図である。 本発明の第４の実施形態のタイミングチャートである。 本発明の第５の実施形態に係る充電ユニットの概略回路図である。 本発明の第６の実施形態に係るサンプリング装置の概略図及び概略断面図である。 本発明の第６の実施形態に係るサンプリング装置の概略図及び概略断面図である。 本発明の第７の実施形態に係る制御システムの概略図である。 本発明の第８の実施形態に係る制御システムを用いて異なる融合画素モードで異なる試料を採取して測定された静電容量値を示す図である。 本発明の第９の実施形態に係る制御システムを用いて試料をリアルタイムで監視した結果を示す図である。

以下、具体的な実施形態を通じて本発明の実装について説明するが、当業者であれば、本明細書に開示された内容から本発明の他の利点及び効果を容易に理解することができる。本発明は、他の異なる具体的な実施形態を通じて実施或いは応用することもでき、本発明の精神から逸脱することなく本明細書の様々な詳細も異なる観点と応用に基づいて、各種潤飾と変更を行うことができる。

［第１の実施形態］
図１を参照すると、図１は、本発明の第１の実施形態に係る画素分解能をプログラム可能に調整する静電容量センサアレイチップの機能ブロック図である。図に示すように、本発明の画素分解能をプログラム可能に調整する静電容量センサアレイチップは、プログラマブルモジュール１０と、遅延パルスモジュール１１と、電極アレイモジュール１２ａ、１２ｂとを備える。図１の実施形態において、２つの電極アレイモジュール１２ａ、１２ｂを例にするが、これに限定されず、他の実施形態においてより多くの電極アレイモジュールがあってもよい。

プログラマブルモジュール１０は、第１クロック信号に基づき選択信号を生成するために用いられる。遅延パルスモジュール１１は、第２クロック信号及び感知パルス信号に基づき第３クロック信号を生成するために用いられる。電極アレイモジュール１２ａは、充電ユニット１２０ａと、複数の電極画素ユニット１２１ａと、サンプリングユニット１２２ａとを備える。電極アレイモジュール１２ｂは、同様に充電ユニット１２０ｂと、複数の電極画素ユニット１２１ｂと、サンプリングユニット１２２ｂとを備える。

充電ユニット１２０ａ、１２０ｂは、前記感知パルス信号に基づき充電信号を生成するために用いられる。例えば、物体が電極画素ユニット１２１ａに接触すると、電極画素ユニット１２１ａの静電容量値が変化し、充電ユニット１２０ａはさらに前記静電容量値の変化を充電時間の差に変換するために用いられる。

複数の電極画素ユニット１２１ａは、Ｍ×Ｎのアレイを形成し、ここで、Ｍは１以上の正の整数、Ｎは１以上の正の整数である。複数の電極画素ユニット１２１ｂは、同様にＭ×Ｎのアレイを形成する。電極アレイモジュール１２ａは、前記選択信号に基づき特定のパターンの電極画素ユニット１２１ａを順次選択するために用いられ、かつ電極アレイモジュール１２ａ内の前記特定のパターンの電極画素ユニット１２１ａは前記充電信号に基づきサンプリング信号。サンプリングユニット１２２ａ用以根據前記サンプリング信号及び前記第３クロック信号産生センシング出力信号を生成するために用いられる。電極アレイモジュール１２ｂの動作方式は電極アレイモジュール１２ａと同じである。より詳しく言えば、遅延パルスモジュール１１は、前記第３クロック信号を生成し、前記第３クロック信号に基づき電極アレイモジュール１２ａのサンプリングユニット１２２ａによりセンシング出力信号を生成するか、電極アレイモジュール１２ｂのサンプリングユニット１２２ｂによりセンシング出力信号を生成するかを決定するために用いられる。

プログラマブルモジュール１０は、前記選択信号を生成するために用いられ、電極アレイモジュール１２ａは前記選択信号に基づき特定のパターンの電極画素ユニット１２１ａを順次選択するために用いられる。例えば前記特定パターンは１×１、１×２、２×２、２×４又は４×４等であってもよいが、これに限定されるものではない。被検試料のサイズに応じて適切な前記特定のパターンを選択する。

従来技術の静電容量センサアレイのサンプリング回路、例えばＡＤＣは、高精度を達成するため、一般に大面積及び複雑なシステムを必要とする。したがって、従来技術のサンプリング回路はセンサアレイの画素に埋め込むことが困難であり、センシングの出力量を制限する。従来技術と比較して、本発明の画素分解能をプログラム可能に調整する静電容量センサアレイチップは、充電ユニット１２０ａ、複数の電極画素ユニット１２１ａ及びサンプリングユニット１２２ａを電極アレイモジュール１２ａに統合し、プログラマブルモジュール１０、遅延パルスモジュール１１の制御を介して時間デジタル変換回路（ｔｉｍｅ－ｓｈａｒｉｎｇ ｔｉｍｅ－ｔｏ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ、ｔｓ－ＴＤＣ）を実現する。この方法により、静電容量センサアレイチップがグローバルシャッターモード（ｇｌｏｂａｌ ｓｈｕｔｔｅｒ ｍｏｄｅ）で動作できるようになり、電極の下により多くの領域を解放し、将来のマルチモジュール統合の潜在力を備える。この設計のプログラム可能な電極形状により、同じ又は異なるパターンの複数のフレームをキャプチャしてデジタル画像処理を向上させることで、センシング性能を向上する。

［第２の実施形態］
図２を参照すると、図２は、本発明の第２の実施形態に係る電極アレイモジュールの概略回路図である。一実施形態において、電極アレイモジュール２０は、充電ユニット２００と、電極画素ユニット２０１ａ、２０１ｂ、２０１ｃ、２０１ｄと、サンプリングユニット２０２とを備える。電極画素ユニット２０１ａは、電極２０１０ａと、ドレインが電極２０１０ａに接続された第１トランジスタ２０１１ａと、スイッチング論理ゲート２０１２ａとを備える。この場合、スイッチング論理ゲート２０１２ａの入口端は電化信号を受信し、及びスイッチング論理ゲート２０１２ａの出力端は、第１トランジスタ２０１１ａのゲートに接続される。同様に、電極画素ユニット２０１ｂ、２０１ｃ、２０１ｄは、それぞれ電極２０１０ｂ、２０１０ｃ、２０１０ｄと、第１トランジスタ２０１１ｂ、２０１１ｃ、２０１１ｄと、スイッチング論理ゲート２０１２ｂ、２０１２ｃ、２０１２ｄとを備える。

一実施形態において，第１トランジスタ２０１２ａ、２０１２ｂ、２０１２ｃ、２０１２ｄは、ＮＭＯＳトランジスタ或いはＰＭＯＳトランジスタであってもよいが、これに限定されるものではない。スイッチング論理ゲート２０１１ａ、２０１１ｂ、２０１１ｃ、２０１１ｄは、ＮＯＲ、ＮＡＭＤなどの論理ゲート、又は単一のＮＭＯＳで実装され得るが、これに限定されるものではない。

図２の実施形態において、２×２電極画素ユニット２０１ａ、２０１ｂ、２０１ｃ、２０１ｄを例として挙げているが、これに限定されるものではない。

一実施形態において、選択信号は、Ｍビットの行信号Ｒ［０］～Ｒ［Ｍ－１］と、Ｎビットの列信号Ｃ［０］～Ｃ［Ｎ－１］とを含む。

一実施形態において、充電ユニット２００は、第１電圧源２０００と、第１電圧源２０００に接続された第１ＰＭＯＳ２００１ａ、２００１ｂ、２００１ｃと、第１ＰＭＯＳ２００１ｃに接続された第１ＣＭＯＳインバータ２００２とを備える。第１ＣＭＯＳインバータ２００２の入力端は、感知パルス信号ＳＰを受信し、第１ＣＭＯＳインバータ２００２の出力端は充電信号を出力する。図２の実施形態において、３つの第１ＰＭＯＳ２００１ａ、２００１ｂ、２００１ｃを例として挙げているが、これに限定されるものではない。他の実施形態において、より多かれ少なかれ第１のＰＭＯＳを使用して電流を調整することができる。

一実施形態において、サンプリングユニット２０２は、第１ＩＮＶ２０２０と、第２マルチプレクサ２０２１と、第２ＤＦＦ２０２２とを備える。第１ＩＮＶ２０２０の入力端は、サンプリング信号を受信し、第２マルチプレクサ２０２１の第１入力端は第１ＩＮＶ２０２０の出力端に接続される。第２ＤＦＦ２０２２のクロック入力端は、第３クロック信号ＤＦＦ＿ＣＬＫを受信し、第２ＤＦＦ２０２２の入力端は第２マルチプレクサ２０２１の出力端に接続され、第２ＤＦＦ２０２２の出力端はセンシング出力信号を出力し、かつ次の電極アレイモジュールのサンプリングユニットの第２マルチプレクサの第２入力端と接続して直列出力を形成する。換言すれば、信号Ｑｎは、次の電極アレイモジュールに送信され、信号Ｑｎ－１は前の電極アレイモジュールからのものである。

一実施形態において、第１ＩＮＶ２０２０は、センシング効果を向上するためのＨｉ－Ｓｋｅｗ ｉｎｖｅｒｔｅｒである。

［第３の実施形態］
図３を参照すると、図３は、本発明の第３の実施形態に係る遅延パルスモジュールの概略回路図である。一実施形態において、遅延パルスモジュール３０は、第１ＤＦＦ３００と、第１ＤＦＦ ３００の出力端に接続された遅延時間発生器３０１と、第１マルチプレクサ３０２とを備える。第１ＤＦＦ３００のクロック入力端は、感知パルス信号ＳＰを受信し、第１マルチプレクサ３０２の第１入力端は遅延時間発生器３０１の出力端に接続され、第１マルチプレクサ３０２の第２入力端は第２クロック信号ｓｃａｎ＿ｏｕｔ＿ｃｌｋを受信し、第１マルチプレクサ３０２の出力端は第３クロック信号ＤＦＦ＿ＣＬＫを出力する。

［第４の実施形態］
図４を参照すると、図４は、本発明の第４の実施形態のタイミングチャートである。図に示すように、感知パルス信号ＳＰ及び電極画素ユニットの電圧信号Ｅｌｅｃｔｒｏｄｅ（Ｎ０）を含む。Ｄｉｎ（Ｎ１）は、第２ＤＦＦの入力信号である。第３クロック信号ＤＦＦ＿ＣＬＫは、第２ＤＦＦのクロック入力端の信号である。センシング出力信号ＤＦＦ＿Ｑｎは、第２ＤＦＦの出力端の信号である。まず、充電ユニットを用いて静電容量を時間に変換する。感知パルス信号ＳＰが低電位にあるとき、第１電圧源は電極画素ユニットＭに充電し始める。第１ＩＮＶの出力は、電極画素ユニットの電圧信号Ｅｌｅｃｔｒｏｄｅ（Ｎ０）が０．８ＶＤＤに達するまでオフになる。次に、第２ＤＦＦは、遅延コード（Ｄｅｌａｙ Ｃｏｄｅ）でサンプリングＮを実行する。図４は、試料なし（Ｃｐａｒ）及び試料あり（Ｃｓａｍｐｌｅ）の状況を示し、信号Ｑｐａｒ及び信号Ｑｓａｍｐｌｅはどちらも論理値１である。これらのプロセスは複数回繰り返されるが、第２ＤＦＦのサンプリング時間にわずかな遅れが生じる。ｔ１後の信号Ｑｐａｒの場合、先に０．８ＶＤＤに達しているため、信号Ｑｐａｒは論理０になるが、信号Ｑｓａｍｐｌｅは論理１のまま維持する。ｔ２後の信号Ｑｓａｍｐｌｅの場合、最終的に論理値０に下げる。最後に、全てのＱ値を加算して、この２つの状況の正確な時間差が得られる。対応する静電容量結果を推定できる。本発明の設計スキームは、サンプリング回路を画素に埋め込むことができ、単純な遅延時間発生器のみを用いると、目的を達成することができる。

［第５の実施形態］
図５を参照すると、図５は、本発明の第５の実施形態に係る充電ユニットの概略回路図である。一実施形態において、充電ユニット５００は、第２電圧源５０００と、第２電圧源５０００に接続された第２ＣＭＯＳインバータ５００１と、第２ＣＭＯＳインバータ５００１に接続された第２ＰＭＯＳ５００２ａ、５００２ｂ、５００２ｃと、第２ＰＭＯＳ５００２ｂに接続された第３マルチプレクサ５００３とを備え、第３マルチプレクサ５００３の第１入力端は制御電圧Ｖｃｔｒｌに接続され、第３マルチプレクサ５００３が前記第１入力端を選択したとき、制御電圧Ｖｃｔｒｌを変化させることにより、第２ＰＭＯＳ５００２ａ、５００２ｂ、５００２ｃの出力電流の大きさを制御することで、センシング増幅率（感度）を調整することができる。第２ＣＭＯＳインバータ５００１の入力端は、感知パルス信号ＳＰを受信し、第２ＣＭＯＳインバータ５００１の出力端は充電信号を出力する。図５の実施形態において、３つの第２ＰＭＯＳ５００２ａ、５００２ｂ、５００２ｃを例として挙げているが、これに限定されるものではない。他の実施形態において、より多かれ少なかれ第２のＰＭＯＳを使用して電流を調整することができる。

本発明の一実施形態において、前記電極画素ユニットの電極が方形、千鳥状又は整列に並べられ、前記電極画素ユニットはガードリング（ｇｕａｒｄ ｒｉｎｇ）を含む、又は含まない。

一実施形態において、前記電極画素ユニットは、最上層の金属材料又は次層の金属材料で作られる。

［第６の実施形態］
図６を参照すると、図６（ａ）及び（ｂ）は、本発明の第６の実施形態に係るサンプリング装置の概略図及び概略断面図である。一実施形態において、本発明のサンプリング装置は、本発明の第１の態様に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０と、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０上を覆う保護層６１と、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０を収容するための容器６２と、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０の周囲を環囲するように設けられ、前記容器６２と前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０を固接するための絶縁体６３とを備える。

一実施形態において、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０は、絶縁体６３、例えば、これに限定されないが、高抵抗、非導電性医療用エポキシ樹脂をプリント回路基板６４に固定することで、チップの金属線を効果的に遮蔽することができる。

一実施形態において、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０は、センシング領域６０１を備え、好ましくは、前記センシング領域６０１の上方は被検査生物試料に接触することができる。

一実施形態において、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０は、液体或いは溶液との相互作用を防止するため別の絶縁素材を用いて固定及び保護できるボンディングワイヤ６０２を備える。一実施形態において、画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０は、他の操作に利用できる十分なスペースを確保するために片側のみに接着される。

本発明によれば、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ６０の周囲に一層の医療用エポキシ樹脂６３を塗布し、硬化することができる。その後、レーザー切断された容器、例えばペトリ皿６２をプリント回路基板６４に取り付け、医療用エポキシ樹脂を再硬化する。このペトリ皿は、培地と細胞を収容し、細胞の成長及び相互作用に使用されることができる。

［第７の実施形態］
図７を参照すると、図７は、本発明の第７の実施形態に係る制御システムの概略図である。図１及び図７を併せて参照すると、本発明の制御システムは、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップを制御して試料をセンシングするために用いられ、画素分解能をプログラム可能に調整する静電容量センサアレイチップ７０と、サンプリング時の抵抗値及び静電容量値を決定して前記電極画素ユニット１２１ａを制御するための制御ユニット７１とを備える。

一実施形態において、前記制御ユニット７１は、サンプリング時の抵抗値及び静電容量値を決定して等価な電極サイズを確立するためのシフトレジスタ７１１を備える。

一実施形態において、前記シフトレジスタ７１１は、（Ｍ＋Ｎ）ビットシフトレジスタであり得る。

再び図３を参照すると、一実施形態において、前記制御ユニット７１は、パルス信号ＳＰをセンシングした後にパルスを生成して遅延時間発生器３０１に送信するために用いられることもできる。

一実施形態において、前記制御システムは、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ７０及び前記制御ユニット７１に接続され、前記制御ユニット７１の信号をアレンジし、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ７０により生成された情報を外部プロセッサ７４に伝送するためのプログラマブル基板７２をさらに備える。

一実施形態において、前記プログラマブル基板７２は、例えばフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、ＦＰＧＡ）ボードであってもよいが、これに限定されない。

一実施形態において、前記制御システムは、試料を記録して光学パターンを生成するための光学結像装置７３をさらに備える。本発明によれば、前記光学結像装置７３は、例えば顕微鏡であってもよいが、これに限定されるものではない。一実施形態において、前記光学パターンは、前記制御システムが前記試料を採取した後で得られた静電容量パターンの相関性を検証するために用いられることができる。

具体的に言えば、本発明により提供される制御システムは、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ上の固定パターンノイズである第１ノイズを捕捉するために用いられることができる。

一実施形態において、前記制御システムは、前記試料を連続して採取して複数のフレームを得るために用いられることができる。好ましい実施形態において、前記プログラマブル基板は、前記複数のフレームを平均して第２ノイズを除去し、前記試料の外観特徴を取得するために用いられ、前記第２ノイズはランダムノイズである。

好ましい実施形態において、前記プログラマブル基板は、前記試料の純粋な試料値を得るため、前記試料の外観特徴における前記第１ノイズをさらに除去することができる。

［第８の実施形態］
図８を参照すると、図８は、本発明の第８の実施形態に係る制御システムを用いて異なる融合画素モードで異なる試料を採取して測定された静電容量値を示す図である。

図８は、本発明により提供される制御システムでそれぞれ各電極ユニットをそれぞれ１×１、１×２、２×２、２×４及び４×４の動的に調整する画素パターンでサンプリングして、シリコンオイル（ＯＩＬ）、ＳｔｅｍＦｌｅｘ^ＴＭ（登録商標）幹細胞培養液（ＣＭ）、飽和食塩水（ＳＡＬＴ）及び脱イオン水（ＤＩＷ）等の４種の試料を含めてサンプリングするものを示す。得られた静電容量は、比誘電率の大きさを反映する。数値は、大きい方からＳＡＬＴ、ＣＭ、ＤＩＷ、ＯＩＬであり、これは従来技術の結果と一致している。

［第９の実施形態］
図９を参照すると、図９は本発明の第９の実施形態に係る制御システムを用いて試料をリアルタイムで監視した結果を示す図であり、リアルタイム監視時間はｔ＝５、１５、２５、２７、２９及び１１０分間であり、飽和食塩水を標的試料として使用し、室温にて１０μＬ飽和食塩水を本発明により提供される画素分解能をプログラム可能に調整する静電容量センサアレイチッのプ表面に滴下し、液体及び固体の検出結果を観察した。本実施形態において、４×４画素融合を有効にし、図９から分かるように、ｔ＝２７分前に液滴が徐々に小さくなる。その後、いくつかの塩のフレーク状の結晶が現れ、チップ表面と直接接触していないため、形状のみを反映した。これは、試料とチップとの間の距離が長くなるほど、電極による静電容量の変化が小さくなることを表す。

本発明により提供される画素分解能をプログラム可能に調整する静電容量センサアレイチップ、サンプリング装置及び制御システムは、生物試料のサイズに適応するように有効な方法で電極サイズを調整できることで、より良好なセンシング結果を得ることができ、かつ空間分解能及び感度を同時にバランスさせることができる。本発明は、時間デジタル変換回路の方法及びノイズ除去方法を用いてグローバルシャッターモードでより高い画素数を実現し、サンプリング結果は光学結像装置の形態と一致する。本発明は、複数の機能を統合し、大量の生物学的応用及び個別化医療の発展に寄与する。

１０ プログラマブルモジュール、１１ 遅延パルスモジュール、１２ａ、１２ｂ 電極アレイモジュール、１２０ａ、１２０ｂ 充電ユニット、１２１ａ、１２１ｂ 電極画素ユニット、１２２ａ、１２２ｂ サンプリングユニット、２０ 電極アレイモジュール、２００ 充電ユニット、２０１ａ、２０１ｂ、２０１ｃ、２０１ｄ 電極画素ユニット、２０２ サンプリングユニット、２０１０ａ、２０１０ｂ、２０１０ｃ、２０１０ｄ 電極、２０１１ａ、２０１１ｂ、２０１１ｃ、２０１１ｄ 第１トランジスタ、２０１２ａ、２０１２ｂ、２０１２ｃ、２０１２ｄ スイッチング論理ゲート、２０００ 第１電圧源、２００１ａ、２００１ｂ、２００１ｃ 第１ＰＭＯＳ、２００２ 第１ＣＭＯＳインバータ、２０２０ 第１ＩＮＶ ２０２０、２０２１ 第２マルチプレクサ、２０２２ 第２ＤＦＦ、３０ 遅延パルスモジュール、３００ 第１ＤＦＦ、３０１ 遅延時間発生器、３０２ 第１マルチプレクサ、５００ 充電ユニット、５０００ 第２電圧源、５００１ 第２ＣＭＯＳインバータ５００１、５００２ａ、５００２ｂ、５００２ｃ 第２ＰＭＯＳ 、５００２ａ、５００２ｂ、５００２ｃ、５００３ 第３マルチプレクサ、６０ 画素分解能をプログラム可能に調整する静電容量センサアレイチップ、６１ 保護層、６２ 容器、６３ 絶縁体、６４ プリント回路基板、６０１ センシング領域、６０２ ボンディングワイヤ、７０ 画素分解能をプログラム可能に調整する静電容量センサアレイチップ、７１ 制御ユニット、７１１ シフトレジスタ、７２ プログラマブル基板、７３ 光学結像装置、７４ 外部プロセッサ。

Claims (19)

1. 第１クロック信号に基づき選択信号を生成するためのプログラマブルモジュールと、
   第２クロック信号及び感知パルス信号に基づき第３クロック信号を生成するための遅延パルスモジュールと、
   複数の電極アレイモジュールと、
   を備え、
   前記電極アレイモジュールは、
   前記感知パルス信号に基づき充電信号を生成するための充電ユニットと、
   アレイを形成するＭ×Ｎ個（Ｍは１以上の正の整数、Ｎは１以上の正の整数である）の電極画素ユニットと、
   サンプリング信号及び前記第３クロック信号に基づきセンシング出力信号を生成するためのサンプリングユニットと、を含み、
   前記選択信号に基づき特定のパターン（ｐａｔｔｅｒｎ）の前記電極画素ユニットを順次選択するために用いられ、かつ、この中の特定パターンの前記電極画素ユニットは前記充電信号に基づき前記サンプリング信号を生成するために用いられる、画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
2. 前記電極画素ユニットは、
   電極と、
   ドレインが前記電極に接続された第１トランジスタと、
   入力端は、前記選択信号を受信し、出力端は前記第１トランジスタのゲートに接続されたスイッチング論理ゲートと
   を備える、請求項１に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
3. 前記選択信号は、Ｍビットの行（Ｒｏｗ）信号と、Ｎビットの列（Ｃｏｌｕｍｎ）信号とを含む、請求項１に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
4. 前記充電ユニットは、
   第１電圧源と、
   前記第１電圧源に接続された少なくとも１つの第１ＰＭＯＳと、
   前記少なくとも１つの第１ＰＭＯＳに接続された第１ＣＭＯＳインバータとを備え、
   前記第１ＣＭＯＳインバータの入力端は、前記感知パルス信号を受信し、前記第１ＣＭＯＳインバータの出力端は前記充電信号を出力する、請求項１に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
5. 前記充電ユニットは、
   第２電圧源と、
   前記第２電圧源に接続された第２ＣＭＯＳインバータと、
   前記第２ＣＭＯＳインバータに接続された少なくとも１つの第２ＰＭＯＳと、
   前記少なくとも１つの第２ＰＭＯＳに接続され、第１入力端は制御電圧に接続され、第３マルチプレクサが前記第１入力端を選択すると、前記制御電圧を通じて前記少なくとも１つの第２ＰＭＯＳの出力電流を制御する第３マルチプレクサとを備え、
   前記第２ＣＭＯＳインバータの入力端は、前記感知パルス信号を受信し、前記第２ＣＭＯＳインバータの出力端は前記充電信号を出力する、請求項１に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
6. 前記遅延パルスモジュールは、
   クロック入力端は、前記感知パルス信号を受信する第１ＤＦＦと、
   前記第１ＤＦＦの出力端に接続された遅延時間発生器（ＤＰＤＧ）と、
   第１マルチプレクサとを備え、
   前記第１マルチプレクサの第１入力端は前記遅延時間発生器の出力端に接続され、前記第１マルチプレクサの第２入力端は第２クロック信号を受信し、前記第１マルチプレクサの出力端は前記第３クロック信号を出力する、請求項１に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
7. 前記サンプリングユニットは、
   入力端は、前記サンプリング信号を受信する第１ＩＮＶと、
   第１入力端は、前記第１ＩＮＶの出力端に接続された第２マルチプレクサと、
   第２ＤＦＦとを備え、
   前記第２ＤＦＦのクロック入力端は、前記第３クロック信号を受信し、前記第２ＤＦＦの入力端は前記第２マルチプレクサの出力端に接続され、前記第２ＤＦＦの出力端は前記センシング出力信号を出力し、かつ次の前記電極アレイモジュールのサンプリングユニットの前記第２マルチプレクサの第２入力端と接続して直列出力を形成する、請求項１に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
8. 前記第１ＩＮＶは、Ｈｉ－Ｓｋｅｗ ｉｎｖｅｒｔｅｒである、請求項７に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
9. 前記電極画素ユニットの電極が方形、千鳥状又は整列に並べられ、前記電極画素ユニットはガードリング（ｇｕａｒｄ ｒｉｎｇ）を含む、又は含まない、請求項２に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
10. 前記電極画素ユニットは、最上層の金属材料又は次層の金属材料で作られる、請求項９に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップ。
11. 請求項１～９のいずれか一項に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップと、
    前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ上を覆う保護層と、
    前記画素分解能をプログラム可能に調整する静電容量センサアレイチップを収容するための容器と、
    前記画素分解能をプログラム可能に調整する静電容量センサアレイチップの周囲を環囲するように設けられ、前記容器と前記画素分解能をプログラム可能に調整する静電容量センサアレイチップを固接するための絶縁体と
    を備える、サンプリング装置。
12. 画素分解能をプログラム可能に調整する静電容量センサアレイチップを制御して試料を感知するために用いられ、
    請求項１～１０のいずれか一項に記載の画素分解能をプログラム可能に調整する静電容量センサアレイチップと、
    サンプリング時の抵抗値及び静電容量値を決定して前記電極画素ユニットを制御するための制御ユニットと
    を備える、制御システム。
13. 前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ及び前記制御ユニットに接続され、前記制御ユニットの信号をアレンジし、前記画素分解能をプログラム可能に調整する静電容量センサアレイチップにより生成された情報を外部プロセッサに伝送するためのプログラマブル基板をさらに備える、請求項１２に記載の制御システム。
14. 前記試料を記録して光学パターンを生成するための光学結像装置をさらに備える、請求項１２に記載の制御システム。
15. 前記光学パターンは、前記制御システムが前記試料を採取した後で得られた静電容量パターンの相関性を検証するために用いられる、請求項１４に記載の制御システム。
16. 前記画素分解能をプログラム可能に調整する静電容量センサアレイチップ上の固定パターンノイズである第１ノイズを捕捉するために用いられる、請求項１３に記載の制御システム。
17. 前記試料を連続して採取して複数のフレームを得るために用いられる、請求項１６に記載の制御システム。
18. 前記プログラマブル基板は、前記複数のフレームを平均して第２ノイズを除去し、前記試料の外観特徴を取得するために用いられ、前記第２ノイズはランダムノイズである、請求項１７に記載の制御システム。
19. 前記プログラマブル基板は、前記試料の純粋な試料値を得るため、前記試料の外観特徴における前記第１ノイズをさらに除去する、請求項１７に記載の制御システム。