JP2007158078A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】半導体基板を薄化でき、各工程に要する時間を短縮でき、製造コストを低減でき、貫通孔の底部でのノッチの発生を抑制できる半導体装置とその製造方法を提供する。
【解決手段】この半導体装置１０は、薄化されかつ所定の位置に開口１４が形成された半導体基板１１と、開口１４の内周側面と半導体基板の裏面に形成された第１絶縁膜１５と、開口に一致する位置に貫通孔２０を有すると共に露出した表面に第２絶縁膜２１が備えられ、かつ第１絶縁膜を介在して半導体基板の裏面に接合される基板１９と、開口および貫通孔を貫通しかつ基板１９の裏面に引き延ばされた貫通配線２２を備える。
【選択図】図１

Description

本発明は半導体装置とその製造方法に関し、特に、半導体基板を薄化しかつ配線用貫通孔の形成を容易化するのに好適な半導体装置とその製造方法に関する。

図１５に従来の半導体装置（半導体チップ）の代表的な構造例を示す。この半導体装置１００は、小型のチップサイズの半導体パッケージ（ＣＳＰ：Chip Size Package）として知られている。図１５は半導体パッケージの完成製品の要部の縦断面図を示している。この半導体装置１００では、シリコンで形成された基板１０１の内部に貫通電極１０２を形成している。貫通電極１０２は基板１０１の貫通孔１０１ａ内に設けられている。貫通電極１０２は、基板１０１の表面に形成された電極パッドと、裏面に形成された外部端子とを電気的に接続している。基板１０１の表面には、集積回路によりイメージセンサ等の半導体デバイスが形成されている。基板１０１の表面において、層１０３は絶縁層であり、層１０４は集積回路・配線・電極パッドが形成される層である。基板１０１の表面には、絶縁層１０５と接着層１０６を介して例えばガラスの支持体１０７が固定されている。基板１０１の裏面には、貫通電極１０２に接続された外部配線１０８と、上記の外部端子（半田ボール）１０９と、裏面絶縁膜１１０と、裏面保護膜１１１が設けられている。外部端子１０９は、裏面の外側に突出している。

上記の半導体装置１００では、基板１０１の厚みは例えばおよそ１３０μｍである。基板１０１の厚みは薄いほど望ましい。その理由は、基板１０１の厚みが大きいと、貫通孔１０１ａを形成するための基板１０１のシリコンエッチング工程、形成した貫通孔１０１ａの内周面と裏面に絶縁膜を形成する工程、基板１０１の裏面部分の絶縁膜をエッチングする工程、貫通孔１０１ａに貫通電極１０２を作るための金属材料を充填する工程などで時間が長くなるからである。その結果、製造時間が全体として長くなる。

上記の基板１０１の厚みは薄いほど望ましい。しかしながら、実際には、半導体装置１００自体の強度を考慮すると、所要の強度を維持するため、基板１０１の厚みを薄くするには限界があった。特に半導体装置１００がイメージセンサデバイスの場合には、薄い半導体チップが反り、歩留まりが低下するという問題が生じた。

上記の構造を有する半導体装置は例えば特許文献１に開示されている。この特許文献１では、集積回路を利用したメモリデバイスの構造においてメモリ密度を高めるための構造を開示している。多数のメモリ素子が形成されたウェハが多層構造で組み立てられている。上側ウェハの集積回路部分と下側ウェハの集積回路部分との電気的接続を達成する配線は貫通配線が利用される。貫通配線は、ウェハに貫通孔を形成し、その中にメタルバンプを設けることにより形成される。メタルバンプは、下側ウェハの表面に形成された金属パッドに電気的に接触している。

さらに前述した貫通配線構造が採用される半導体装置を開示した文献として下記の非特許文献１を挙げる。この非特許文献１では、垂直な相互接続構造を用いて３次元集積回路チップの積み重ね構造について新しい提案を行っている。３次元集積回路チップでは、ウェハ多層構造を有しており、かつ各層のウェハで製作された集積回路部分同士で電気的接続配線を設けるために、厚み方向（垂直方向）に形成される貫通配線の議論がなされている。
米国特許第５，２２９，６４７号公報 kenji Takahashi et al., "Process Integration of 3D Chip Stack with Vertical Interconnection" Proc. 54th Electronic Components & Technology Conference, Las Vegas, NV, June, 2004, pp601-609.

前述のごとく従来の半導体装置１００によれば、すなわち上記半導体パッケージによれば、半導体チップとしての強度を確保するために、基板１０１の厚みを薄くするには、すなわち薄化するには限界がある。基板１０１が厚いと、上記のごとく、シリコンエッチング工程、絶縁膜形成工程、絶縁膜のエッチング工程、金属材料充填工程などに要する時間が長くなり、半導体装置１００の製造コストが増加するという問題が起きる。

さらに、上記のシリコンエッチング工程の際に底部に生じるノッチ１１２が大きくなる傾向にあるので、貫通孔１０１ａ内に形成される貫通電極１０２の信頼性が低下するという問題が起きる。

本発明の目的は、上記の課題に鑑み、半導体デバイスが作られるシリコン基板を薄化することができ、各工程に要する時間を短縮することができ、製造コストを低減することができ、さらに貫通孔の底部でのノッチの発生を抑制することができる半導体装置とその製造方法を提供することにある。

本発明に係る半導体装置とその製造方法は、上記の目的を達成するために、次のように構成される。

第１の半導体装置（請求項１に対応）は、薄化されかつ所定の位置に開口が形成された半導体デバイス作製用の第１基板と、開口の内周側面と第１基板の裏面に形成された第１絶縁膜と、開口に一致する位置に貫通孔を有し、かつ第１絶縁膜を介在して第１基板の裏面に接合される板状部材と、開口および貫通孔を貫通しかつ第２基板の裏面に引き延ばされた貫通配線とを備えるように構成される。

上記の半導体装置の構造によれば、半導体デバイスが作製される第１基板とこれは別の所要の厚みを確保する板状部材（第２基板に相当）とで基板部分を形成し、第１基板を薄化することが可能となる。このため半導体装置の製造工程を全体に短縮することが可能となる。

第２の半導体装置（請求項２に対応）は、上記の構成において、好ましくは、板状部材は、開口に一致する位置に貫通孔が形成されると共に露出した表面に第２絶縁膜が形成され、かつ第１絶縁膜を介在して第１基板の裏面に接合される第２基板であることで特徴づけられる。板状部材を第２基板として形成し、当該第２基板に、貫通配線を形成するための貫通孔を形成することにより、貫通孔の形成の工程が容易化される。

第３の半導体装置（請求項３に対応）は、上記の構成において、好ましくは、第２基板の貫通孔は、接合面側の開口部の径が相対的に小さく、かつ裏面側の開口部の径が相対的に大きいことで特徴づけられる。これにより第２基板に形成される貫通配線のための貫通孔を裏面側に到るにつれて径が大きくなるようにテーパ−形状に形成し、貫通孔に貫通配線を形成するのを容易化することが可能となる。

第４の半導体装置（請求項４に対応）は、上記の構成において、好ましくは、第１基板の開口の径は、貫通孔における第２基板の接合面側の開口部の径よりも小さいことで特徴づけられる。これにより、第２基板の貫通孔に電解めっきで金属を断線することなく充填して貫通配線を作る段階で第１基板に形成された開口にノッチを生じさせることなく金属配線を充填して形成することが可能となる。

第５の半導体装置（請求項５に対応）は、上記の構成において、好ましくは、第２基板の表面に少なくとも半導体デバイスが作製されていることで特徴づけられる。第２基板の表面にも半導体デバイス、配線、配線パッド等を作ることが可能である。

第６の半導体装置（請求項６に対応）は、上記の構成において、好ましくは、板状部材で貫通配線における貫通孔の内部に形成された配線部分は金属ポストとして形成され、板状部材は補強構体として形成されることで特徴づけられる。貫通配線における貫通孔内の金属電極部に関しては金属ポストして形成することも可能である。

第７の半導体装置（請求項７に対応）は、上記の構成において、好ましくは、第１基板の表面は板状支持体に固定されることで特徴づけられる。この構成によって、板状支持体により第１基板を薄化するときに研削作業を支障なく行うことができ、さらに例えばＣＣＤカメラ等のセンサデバイスの基板構造として利用することができる。

第１の半導体装置の製造方法（請求項８に対応）は、表面に少なくとも半導体デバイスと配線・電極パッド層とが形成された第１の基板を製作する工程と、少なくとも１つのテーパー孔が形成された第２の基板を製作する工程と、第１の基板の表面に支持体を設ける支持体付設工程と、支持体付設工程の後に第１の基板の裏面を研削する薄化工程と、薄化された第１の基板に少なくとも１つの開口を形成する開口形成工程と、第１の基板の裏面に対して、開口とテーパー孔とを一致させて第２の基板を設ける第２基板付設工程と、開口とテーパー孔とで形成されたスペースに貫通配線を形成する貫通配線形成工程とを含む方法である。

上記の半導体装置の製造方法では、第１の基板と第２の基板を別々に用意し、第１の基板を薄化し、第２の基板を第１の基板の裏面に貼り付けることにより、所要の基板厚みを確保する共に、半導体装置における表面から裏面への貫通配線の製作においてその工程を簡易化することが可能になる。

第２の半導体装置の製造方法（請求項９に対応）は、上記の方法において、好ましくは、第１の基板を製作する工程と第２の基板を製作する工程は並行して実施されることで特徴づけられる。第１の基板と第２の基板をそれぞれ別々の工程で並行に作ることができるので、半導体装置の全体の製造工程を短縮することが可能となる。

第３の半導体装置の製造方法（請求項１０に対応）は、表面に少なくとも半導体デバイスと配線・電極パッド層とが形成された第１の基板を製作する工程と、第１の基板の表面に支持体を設ける支持体付設工程と、支持体付設ステップの後に第１の基板の裏面を研削する薄化工程と、薄化された第１の基板に少なくとも１つの開口を形成する開口形成工程と、開口に金属ポストを形成する金属ポスト形成工程と、金属ポスト形成工程後に、第１の基板の裏面に対して金属ポストを避けて補強構体を設ける補強構体付設工程と、第１の基板の裏面全体に絶縁膜を形成する絶縁膜形成工程と、絶縁膜を前記金属ポストが露出するまで研削する絶縁膜研削工程と、金属ポストに接続される配線部を形成する配線形成工程とを含む方法である。この製造方法では、貫通配線となる部分を先に予め金属ポストして形成することで、表面側から裏面側への電気的に接続を行う貫通電極部分の接続構造が確実に作られるようにしている。

本発明によれば次の効果を奏する。
第１の半導体装置およびその製造方法によれば、半導体基板を薄化したため、半導体基板に対するエッチング工程、絶縁膜形成工程等を容易に行い、工程の時間を短くすることができ、その製造コストを低減することができる。また第２の基板を別途に設けて半導体装置の基板部分の厚みを確保するようにしたため、第２基板での貫通孔の形成が容易であり、絶縁膜の形成も容易になり、プロセスの選択が広くなる。さらに貫通孔の底部でのノッチの発生を抑制することができる。半導体基板の製作と第２基板の製作とを別にして、かつ並行に進めることができるので、納期を早くすることができる。さらに第２基板に形成される貫通孔は、自由にテーパー形状に作りやすく、接合後の貫通配線の形成も容易となる。
第２の半導体装置およびその製造方法によれば、上記の基本的な効果に加えて、貫通状態の電極部が厚膜レジストを利用して電解めっきでボトムアップ法で形成されるため、ボイドのない貫通電極を容易に形成することができ、さらに半導体基板の裏面に補強構造体を設け、隙間を封止するため、半導体装置としてのチップの強度を高く保つことができる。

以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。

図１を参照して本発明に係る半導体装置の第１の実施形態を説明する。図１は、第１実施形態に係る半導体装置の要部の縦断面図を示し、当該半導体装置の特徴的構造を示している。

図１において、符号１１で示された板状部材は、本実施形態に係る半導体装置１０の本来の半導体基板である。半導体基板１１は第１の基板である。この半導体基板１１はシリコン基板であり、図１中、その上面に集積回路等の半導体デバイス、配線パターン、電極パッド等が成膜技術によって形成されている。図１では、半導体基板１１の上に絶縁層１２を介して配線・電極パッドの層１３が設けられている。絶縁層１２はパッド下絶縁層である。

図１に示された半導体基板１１の部分には、１つの孔または開口１４（以下「開口１４」と記す）が形成されている。この開口１４は、半導体基板１１では、一般的に、必要な箇所に多数形成されているが、図１では、本実施形態に係る半導体装置１０の特徴的構造部分として１つのみが示されている。

半導体基板１１の開口１４の内周面および半導体基板１１の裏面（図中下面）は裏面絶縁膜１５で覆われている。

本実施形態の半導体基板１１の厚みは、前述した従来技術の半導体装置１００の半導体基板１０１の厚みと比較すると、薄化され、相対的に相当に薄いものになっている。半導体基板１１の厚みを薄くしたため、上記の開口１４によって形成される孔の深さを浅くすることができる。半導体基板１１の厚みを薄くすることができたため、エッチングが容易になり、かつ絶縁膜（１５）の形成が容易になる。

半導体基板１１の上側部分には、層１３の上に表面側絶縁膜１６が形成される。さらに表面側絶縁膜１６の上には接着層１７を介在させて支持体１８が設けられる。支持体１８は、板状部材であり、材質は例えば金属、ガラス、フィルムである。

第１の基板である上記半導体基板１１の裏面側には第２の基板１９が取り付けられる。基板１９は、上記開口１４に対応してそれに一致する位置に貫通状態の孔２０が形成されている。孔２０は、テーパ孔で形成されておリ、半導体基板１１側から下側に向うに従って孔径が大きなるように形成されている。孔２０の上側開口部の直径は、上記開口１４の直径よりも大きくなるように設定されている。換言すれば、開口１４の開口の直径は貫通孔２０の図１中の上側開口部の直径よりも小さく設計されている。基板１９の表面、すなわち上面、下面（裏面）、孔２０の内周面には絶縁膜２１が成膜されている。基板１９は、半導体基板１１に対して、陽極接合、樹脂接着、金属接合等によって張り付けられている。

半導体基板１１に基板１９が取り付けられた状態において、開口１４と孔２０は、それらの中心軸が一致するような位置関係となっている。

上記の構造において、開口１４と孔２０で形成されるスペースには貫通配線２２が例えば電解めっきによって形成される。貫通配線２２は、開口および孔２０のスペースに充填されていると共に、基板１９の裏面に延設する延設部を有している。また、貫通配線２２は導電性ペーストや半田ペーストの印刷によっても形成することができる。またＣＶＤ（化学気相堆積）法により金属膜を成膜することもできる。基板１９の裏面には、さらに、全面的に保護膜２３が成膜されている。貫通配線２２の延設部には、保護膜２３の開口を通して外部端子２４が設けられている。また図１では、孔２０は貫通配線２２によりほぼ充填されているが、必ずしも完全に充填される必要はなく、空隙があってよい。

次に、図２〜図８を参照して、第１実施形態に係る半導体装置１０の製造方法を説明する。図２〜図８は、各製造工程における半導体装置１０の要部の縦断面図を示している。図２〜図８において、図１で説明した要素と実質的に同一の要素には同一の符号を付している。

図２は、支持体貼り付け工程を示す。本来の厚みを有する半導体基板１１が用意される。半導体基板１１の表面（上面）には、他の工程によって予めパッド下絶縁層１２上に配線・電極パッドの層１３が形成されている。半導体基板１１上には、図示しない箇所に半導体デバイスも形成されている。配線・電極パッドの層１３の上には表面側絶縁膜１６が形成され、さらに表面側絶縁膜１６の上には接着層１７を介在させて支持体１８が貼り付けられる。

図３は、半導体基板薄化工程を示す。図２に示すごとく支持体１８が張り付けられ、構造的に強化された状態の半導体基板１１の裏面が削られ、薄くされる。半導体基板１１の裏面は、機械的磨き加工、ＣＭＰ（化学機械研磨）、ウェットエッチング、ドライエッチング等によって半導体基板１１が所定の薄い厚みになるように削られる。この薄化工程において、半導体基板１１における埋め込み層、ウェル、エピタキシャル層等の半導体デバイスに関する能動素子等が露出しないようにされるのが好適である。なおＳＯＩ（シリコン・オン・チップ）の場合には、埋め込み酸化膜の層までウェットエッチングやドライエッチング等で薄くされる。また、埋め込み酸化膜の層とＳｉの界面に予め水素元素等を高密度に分布させることで、支持体１８に貼り合わせた後、加熱することで、埋め込み酸化膜の層とＳｉ界面を簡易に剥離することもできる。

図４は、開口形成工程を示す。開口形成工程では、半導体基板１１とパッド下絶縁層１２における所定の領域に、ドライエッチング、ウェットエッチング、レーザ加工等により開口１４を形成し、配線・電極パッドの層１３を露出させる。ドライエッチング等の場合にはマスク部材が利用される。レーザ加工の場合には直接に加工が行われる。

図５は、裏面絶縁膜形成工程を示す。裏面絶縁膜形成工程では、半導体基板１１の裏面の全体に裏面絶縁膜１５を形成する。裏面絶縁膜１５は、開口１４の内周面にも形成される。裏面絶縁膜１５は、シリコン酸化膜、窒化膜、ポリイミド膜等であり、ＣＶＤ成膜技術や、スピンコート成膜等で形成される。配線・電極パッドが形成された層３は、開口１４を通して露出するようにされる。

図６は、第２の基板１９の貼り付け工程を示す。第２の基板１９は、既に他の工程によって、少なくとも１つの貫通状態の孔２０が形成され、さらに基板１９の表面および裏面と孔２０の内周面とに絶縁膜が成膜された状態で用意される。用意された基板１９は、図６の（Ａ）に示されるように、矢印３１のごとく半導体基板１１の裏面に貼り付けられる。その結果、図６の（Ｂ）に示されるように、半導体基板１１の開口１４と基板１９の貫通孔２０が一致した状態で、半導体基板１１と基板１９が重ね合わせられた構造になる。

図７は、貫通配線形成工程を示す。貫通配線２２は、バリア層（Ｔｉ，ＴｉＮ，ＴｉＷ，Ｎｉ，Ｃｒ，ＴａＮ等）とシード層を形成した後（図示は省略されている）、電解めっきによって形成される。その後、バリア層とシード層の余分な領域は貫通配線２２をマスクにしてエッチングにより除去される。また、貫通配線が導電性ペーストや半田ペースト等で形成される場合には、マスク部材を利用して印刷される。また、ＣＶＤ法により金属膜を形成した場合には、金属膜形成後にフォトレジスト等のマスク材を利用し、余分な領域がエッチングにより除去される。

図８は、保護膜形成工程を示す。貫通配線２２の延設部に対応して所定の開口を有する裏面保護膜２３が形成される。保護膜２３は、有機材料または無機材料で作られる酸化膜または窒化膜等である。保護膜２３の開口からは貫通配線２２の延設部が露出する。当該延設部に接続するような状態で、保護膜２３の開口を通して金属ボールから成る外部端子２４が形成される。

上記の第１実施形態に係る半導体装置１０によれば、半導体デバイス等が形成される半導体基板１１を薄化した構造を有するため、半導体基板１１に対するエッチング工程、絶縁膜形成工程等を容易に行い、工程の時間を短くすることができ、その製造コストを低減することができる。また半導体装置１０の基板部分の厚みを確保するため、半導体デバイス等を有しない第２の基板１９を別途に設けるようしたため、貫通用の孔２０の形成が容易であり、絶縁膜の形成も容易になり、プロセスの選択が広くなる。半導体基板１１の製作と基板１９の製作とをそれぞれに別にして、かつ並行に進めることができるので、納期を早くすることができる。さらに基板１９に形成される貫通孔２０は、自由にテーパ−形状に作りやすく、接合後の貫通配線２２の形成も容易となる。

なお、上記の構成において、第２の基板１９の表面に半導体デバイス等を製作することも可能である。

次に、図９を参照して本発明に係る半導体装置の第２の実施形態を説明する。図９は、第２実施形態に係る半導体装置の要部の縦断面図を示す。図９において、第１実施形態で説明した要素と実質的に同一の要素には同一の符号を付し、詳細な説明は第１実施形態での説明を援用する。

図９に示す第２実施形態に係る半導体装置４０において、半導体基板１１、半導体基板１１上の絶縁層１２、配線・電極パッドの層１３、開口１４、裏面絶縁膜１５、表面側絶縁膜１６、接着層１７、支持体１８については、第１実施形態で説明した要素と同じものであり、重複説明を省略する。

半導体基板１１の裏面側には、上記開口１４に対応させて金属ポスト４１が設けられる。金属ポスト４１は電解めっきによって形成され、ほぼ円柱体の形状を有している。金属ポスト４１の上部は、他の部分に比較して小径であり、開口１４の内部に形成され、その上端は配線・電極パッドの層１３に電気的に接続されている。この金属ポスト４１は貫通配線としての働きを有する。

さらに、半導体基板１１の裏面側には接着層４２によって補強構体４３が設けられる。補強構体４３は、金属ポスト４１が設けられた箇所には開放部を有し、金属ポスト４１を避けるような位置関係で設けられる。

金属ポスト４１と補強構体４３との間、補強構体４３の裏面側には絶縁膜４４が形成されている。金属ポスト４１の裏面は絶縁膜４４から露出している。露出した金属ポスト４１の裏面には配線部４５が設けられる。絶縁膜４４と配線部４５の裏面には、さらに、全面的に保護膜２３が成膜されている。配線部４５には、保護膜２３の開口を通して外部端子２４が設けられている。

次に、第２実施形態に係る半導体装置４０の製造方法を説明する。

第１実施形態の製造方法で説明した支持体貼り付け工程（図２）、半導体基板薄化工程（図３）、開口形成工程（図４）、裏面絶縁膜形成工程（図５）は、第２実施形態の製造方法においても同じであるので、それの説明は省略する。その後の工程について、図１０〜図１４を参照して説明する。図１０〜図１４は、各製造工程における半導体装置４０の要部の縦断面図を示している。図１０〜図１４において、図９で説明した要素と実質的に同一の要素には同一の符号を付している。

図１０は、金属ポスト形成工程を示す。金属ポスト４１は、バリア層（Ｔｉ，ＴｉＮ，ＴｉＷ，Ｎｉ，Ｃｒ，ＴａＮ等）とシード層を形成した後（図示は省略されている）、電解めっきによって形成される。その後、バリア層とシード層の余分な領域は金属ポスト４１をマスクにしてエッチングにより除去される。

図１１は、補強構体の貼り付け工程を示す。さらにチップ状の補強構体４３が半導体基板１１の裏面において、金属ポスト４１を避けた所定の領域に接着層４２によって貼り付けられる。補強構体４３の材料は、シリコン、金属、ガラス、セラミック、樹脂などである。接着層４２としては、陽極接合、樹脂接着、金属接合などが用いられる。金属ポスト４１の配置位置は、補強構体４３の開口が形成された領域のほぼ中央位置である。また補強構体４３は、基板１９のような形状であってもよい。

図１２は、裏面絶縁膜形成工程を示す。金属ポスト４１と補強構体４３のすべてを完全に覆うように半導体基板１１の裏面全体に絶縁膜４４を形成する。絶縁膜４４の材料は、例えばエポキシ樹脂やポリイミドである。絶縁膜４４の厚みは、予め大きく設定されている。この状態で、金属ポスト４１は、絶縁膜４４の中に埋設した状態にある。

図１３は、裏面絶縁膜研削工程を示す。この工程では、裏面の絶縁膜４４を、金属ポスト４１が露出する、または若干削られる程度まで、研削する。

図１４は、裏面再配線・保護膜形成工程を示す。金属ポスト４１の露出面に接続された配線部４５を形成する。この配線部４５に対応して所定の開口を有する裏面保護膜２３が形成される。保護膜２３は、有機材料または無機材料で作られる酸化膜または窒化膜等である。保護膜２３の開口からは配線部４５が露出する。当該配線部４５に接続するような状態で、保護膜２３の開口を通して金属ボールから成る外部端子２４が形成される。

上記の第２実施形態に係る半導体装置４０によれば、半導体デバイス等が形成される半導体基板１１を薄化した構造を有するため、半導体基板１１に対するエッチング工程、絶縁膜形成工程等を容易に行い、工程の時間を短くすることができ、その製造コストを低減することができる。貫通状態の電気配線部は、厚膜レジストを利用して電解めっきでボトムアップ法で形成するため、ボイドのない貫通電極を容易に形成することができる。さらに半導体装置４０の半導体基板１１の裏面に補強構造体を設け、隙間を封止するため、半導体装置としてのチップの強度を高く保つことができる。さらに補強構造体に金属を使用すると、熱特性や電気特性を良好にすることができる。

また全体に製造プロセスが容易になり、製作に要する時間を短くすることができる。

以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。

本発明は、半導体装置を備える半導体パッケージの製作に利用される。

本発明に係る半導体装置の第１実施形態を示す要部縦断面図である。 第１実施形態の半導体装置の製造方法における支持体貼り付け工程を示す要部縦断面図である。 第１実施形態の半導体装置の製造方法における半導体基板薄化工程を示す要部縦断面図である。 第１実施形態の半導体装置の製造方法における開口形成工程を示す要部縦断面図である。 第１実施形態の半導体装置の製造方法における裏面絶縁膜工程を示す要部縦断面図である。 第１実施形態の半導体装置の製造方法における第２基板貼り付け工程を示す要部縦断面図である。 第１実施形態の半導体装置の製造方法における貫通配線形成工程を示す要部縦断面図である。 第１実施形態の半導体装置の製造方法における裏面絶縁膜形成工程を示す要部縦断面図である。 本発明に係る半導体装置の第２実施形態を示す要部縦断面図である。 第２実施形態の半導体装置の製造方法における金属ポスト形成工程を示す要部縦断面図である。 第２実施形態の半導体装置の製造方法における補強構体形成工程を示す要部縦断面図である。 第２実施形態の半導体装置の製造方法における裏面絶縁膜形成工程を示す要部縦断面図である。 第２実施形態の半導体装置の製造方法における裏面絶縁膜研削工程を示す要部縦断面図である。 第２実施形態の半導体装置の製造方法における裏面再配線・保護膜形成工程を示す要部縦断面図である。 従来の半導体装置の構造を示す要部縦断面図である。

符号の説明

１０ 半導体装置
１１ 半導体基板
１２ 絶縁層
１４ 開口
１５ 裏面絶縁膜
１６ 表面絶縁膜
１８ 支持体
１９ 第２の基板
２０ 孔
２１ 絶縁膜
２２ 貫通は緯線
２３ 保護膜
２４ 外部端子
４０ 半導体装置
４１ 金属ポスト
４３ 補強構体

Claims (10)

1. 薄化されかつ所定の位置に開口が形成された半導体デバイス作製用の第１基板と、
   前記開口の内周側面と前記第１基板の裏面に形成された第１絶縁膜と、
   前記開口に一致する位置に貫通孔を有し、かつ前記第１絶縁膜を介在して前記第１基板の裏面に接合される板状部材と、
   前記開口および前記貫通孔を貫通しかつ前記第２基板の裏面に引き延ばされた貫通配線と、
   を備えることを特徴とする半導体装置。
2. 前記板状部材は、前記開口に一致する位置に前記貫通孔が形成されると共に露出した表面に第２絶縁膜が形成され、かつ前記第１絶縁膜を介在して前記第１基板の裏面に接合される第２基板であることを特徴とする請求項１記載の半導体装置。
3. 前記第２基板の前記貫通孔は、接合面側の開口部の径が相対的に小さく、かつ裏面側の開口部の径が相対的に大きいことを特徴とする請求項２記載の半導体装置。
4. 前記第１基板の前記開口の径は、前記貫通孔における前記第２基板の接合面側の開口部の径よりも小さいことを特徴とする請求項３記載の半導体装置。
5. 前記第２基板の表面に少なくとも半導体デバイスが作製されていることを特徴とする請求項２記載の半導体装置。
6. 前記板状部材で前記貫通配線における前記貫通孔の内部に形成された配線部分は金属ポストとして形成され、前記板状部材は補強構体として形成されることを特徴とする請求項１記載の半導体装置。
7. 前記第１基板の表面は板状支持体に固定されることを特徴とする請求項１記載の半導体装置。
8. 表面に少なくとも半導体デバイスと配線・電極パッド層とが形成された第１の基板を製作する工程と、
   少なくとも１つのテーパー孔が形成された第２の基板を製作する工程と、
   前記第１の基板の表面に支持体を設ける支持体付設工程と、
   支持体付設工程の後に前記第１の基板の裏面を研削する薄化工程と、
   薄化された前記第１の基板に少なくとも１つの開口を形成する開口形成工程と、
   前記第１の基板の裏面に対して、前記開口と前記テーパー孔とを一致させて前記第２の基板を設ける第２基板付設工程と、
   前記開口と前記テーパー孔とで形成されたスペースに貫通配線を形成する貫通配線形成工程と、
   を含むことを特徴とする半導体装置の製造方法。
9. 第１の基板を製作する前記工程と第２の基板を製作する前記工程は並行して実施されることを特徴とする請求項８記載の半導体装置の製造方法。
10. 表面に少なくとも半導体デバイスと配線・電極パッド層とが形成された第１の基板を製作する工程と、
    前記第１の基板の表面に支持体を設ける支持体付設工程と、
    支持体付設ステップの後に前記第１の基板の裏面を研削する薄化工程と、
    薄化された前記第１の基板に少なくとも１つの開口を形成する開口形成工程と、
    前記開口に金属ポストを形成する金属ポスト形成工程と、
    金属ポスト形成工程後に、前記第１の基板の裏面に対して前記金属ポストを避けて補強構体を設ける補強構体付設工程と、
    前記第１の基板の裏面全体に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜を前記金属ポストが露出するまで研削する絶縁膜研削工程と、
    前記金属ポストに接続される配線部を形成する配線形成工程と、
    を含むことを特徴とする半導体装置の製造方法。
    

Images