[go: up one dir, main page]

JP7480861B2 - 積層基板および積層基板の製造方法 - Google Patents

積層基板および積層基板の製造方法 Download PDF

Info

Publication number
JP7480861B2
JP7480861B2 JP2022565222A JP2022565222A JP7480861B2 JP 7480861 B2 JP7480861 B2 JP 7480861B2 JP 2022565222 A JP2022565222 A JP 2022565222A JP 2022565222 A JP2022565222 A JP 2022565222A JP 7480861 B2 JP7480861 B2 JP 7480861B2
Authority
JP
Japan
Prior art keywords
laminated substrate
conductor
opening
view
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022565222A
Other languages
English (en)
Other versions
JPWO2022113779A5 (ja
JPWO2022113779A1 (ja
Inventor
恒亮 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2022113779A1 publication Critical patent/JPWO2022113779A1/ja
Publication of JPWO2022113779A5 publication Critical patent/JPWO2022113779A5/ja
Application granted granted Critical
Publication of JP7480861B2 publication Critical patent/JP7480861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は、絶縁層を複数積層してなる積層基板、および積層基板の製造方法に関する。
従来、導体をパターニングした絶縁層を複数重ねてなる積層基板が知られている(例えば特許文献1を参照)。特許文献1の積層基板は、表面のグランド導体のうち平面視して信号線路と重ならない箇所を除去し、絶縁層に凹みまたは穴を設けている。
国際公開第2015/005029号
特許文献1の積層基板は、伝送線路の電気特性を低下させることなく、可撓性を高めることが可能な樹脂積層基板である。
これに対し、本発明は、伝送線路の電気特性を向上させることができる積層基板および積層基板の製造方法を提供することを目的とする。
本発明の積層基板は、主面に導体が形成された絶縁層を複数積層してなる積層基板であって、前記導体により構成される信号線路と、前記導体により構成され、前記信号線路に平面視して重なる部分を有するシールド導体と、を備え、前記シールド導体は、開口が設けられ、前記絶縁層は、前記開口に連通し、前記開口よりも平面視して大きな空孔が形成されている。
この様に、本発明の積層基板は、シールド導体と平面視して重なる部分に空孔が形成されていることで、シールド性の低下を防止しつつ誘電率および誘電損失を低下させることができ、伝送線路の電気特性を向上させることができる。
この発明によれば、伝送線路の電気特性を向上させることができる。
積層基板1の斜視図である。 積層基板1の平面図である。 図2中にA-Aで示す位置での積層基板1の側面断面図である。 積層基板1の製造方法を示すフローチャートである。 図5(A)は、変形例1に係る積層基板1Aの断面図であり、図5(B)は、変形例2に係る積層基板1Bの断面図である。 変形例3に係る積層基板1Cの平面図である。 図7(A)は、変形例4に係る積層基板1Dの断面図であり、図7(B)は、変形例5に係る積層基板1Eの断面図である。 図8(A)乃至図8(C)は、開口の形状の変形例を示す平面図である。 図8(A)中にA-Aで示す位置での積層基板1Fの側面断面図である。 導体パターン50Aおよび導体パターン50Bが形成されている積層基板1Gの平面図である。 図11(A)は、曲げ領域90を有する積層基板1Hの平面図であり、図11(B)は、曲げ領域90を有する積層基板1Iの平面図であり、図11(C)は、曲げ領域90を有する積層基板1Jの平面図である。 接着層70A接着層70Bおよび接着層70Cを備えた積層基板1Kの断面図である。
以下、本発明の実施形態に係る積層基板1について説明する。図1は、積層基板1の斜視図である。図2は、積層基板1の平面図である。図3は、図2中にA-Aで示す位置での積層基板1の側面断面図である。
図1に示すように、積層基板1は、一方向に長い直方体形状である。積層基板1は、不図示の実装用の端子等を備えている。
積層基板1は、上面側から順に、樹脂基材11A、樹脂基材11B、樹脂基材11Cおよび樹脂基材11Dが積層されてなる。これら樹脂基材11A、樹脂基材11B、樹脂基材11Cおよび樹脂基材11Dは、それぞれ本発明の絶縁層の一例である。なお、絶縁層の積層数は、本実施形態に示す積層数に限らない。
樹脂基材11A、樹脂基材11B、樹脂基材11C、および樹脂基材11Dは、同種の熱可塑性樹脂からなる。熱可塑性樹脂は、例えば液晶ポリマ樹脂である。液晶ポリマ樹脂以外の熱可塑性樹脂は、例えばPEEK(ポリエーテルエーテルケトン)、PEI(ポリエーテルイミド)、PPS(ポニフェニレンスルファイド)、PI(ポリイミド)等があり、液晶ポリマ樹脂に代えてこれらを用いてもよい。また、本発明の絶縁層としては、熱可塑性樹脂に限らず、例えばセラミック等を用いることも可能である。
各樹脂基材は、上面または下面に導体(例えば銅)が形成されている。例えば、樹脂基材11Aは、上面に導体パターン20が形成されている。樹脂基材11Bは、上面に導体パターン131Aが形成されている。樹脂基材11Cは、上面に導体パターン50および導体パターン131Bが形成されている。樹脂基材11Dは、下面に導体パターン30が形成されている。各導体パターンは、積層前に形成されている。
導体パターン20および導体パターン30は、基準電位(グランド電位)となり、シールド導体として機能する。導体パターン50は、信号線路として機能する。導体パターン20は、積層基板1の上面を覆い、導体パターン30は、積層基板1の下面を覆っている。導体パターン50は、平面視して積層基板1の長軸方向に沿って長い矩形状に形成されている。ただし、信号線路およびシールド導体の配置態様は、本実施形態で示す構造に限らない。本発明は、少なくとも信号線路と、該信号線路に平面視して重なる部分を有するシールド導体と、を備えていていればよい。
樹脂基材11Aには、層間接続導体13Aが設けられている。導体パターン20および導体パターン131Aは、層間接続導体13Aにより電気的に接続されている。樹脂基材11Bには、層間接続導体13Bが設けられている。導体パターン131Aおよび導体パターン131Bは、層間接続導体13Bにより電気的に接続されている。樹脂基材11Cには、層間接続導体13Cが設けられ、樹脂基材11Dには、層間接続導体13Dが設けられている。層間接続導体13Cと層間接続導体13Dとは平面視して(積層方向から視て)重なり、導体パターンを介さずに直接接触している。導体パターン131Bおよび導体パターン30は、層間接続導体13Cおよび層間接続導体13Dにより電気的に接続されている。
導体パターン20および導体パターン30は、開口10が設けられている。開口10は、平面視して円形状である。開口10の直径は、導体パターン30の幅よりも小さい。開口10の直径が導体パターン30の幅より小さいことで、ノイズ放射を抑制できる。開口10は、平面視して導体パターン30を幅方向に挟むように等ピッチで複数設けられている。図2の例では、開口10の形成されているピッチは開口10の直径の2倍である。ただし、開口10の数、形状、大きさ、およびピッチ等は、本実施形態の例に限るものではない。また、全ての開口10の形状および大きさが同じである必要もない。
樹脂基材11Aのうち、平面視して開口10に重なる位置には、空孔15が設けられている。樹脂基材11Dも同様に、平面視して開口10に重なる位置には、空孔15が設けられている。空孔15は、開口10から樹脂基材11Aおよび樹脂基材11Dをエッチングすることで形成する。樹脂基材11Aおよび樹脂基材11Dは、等方性エッチングにより、開口10の直下だけでなく導体パターン20および導体パターン30の直下も除去される。これにより、空孔15は、開口10に連通する。また、空孔15の径は、開口10の径よりも平面視して大きくなる。なお、層間接続導体13A(層間接続導体13D)と開口10の距離は、例えば、開口10の直径以上離れている方が好ましい。
シールド導体である導体パターン20および導体パターン30の直下は、絶縁層が除去されている。絶縁層が除去されている箇所は、絶縁層のある部分に比べて、誘電率および誘電損失が低下する。一方で、絶縁層が除去されている箇所は導体パターン20および導体パターン30の直下であるため、シールド性は低下しない。これにより、本実施形態の積層基板1は、シールド性の低下を防止しつつ誘電率および誘電損失を低下させることができ、伝送線路としての電気特性を向上させることができる。
図4は、積層基板の製造方法を示す図である。積層基板の製造方法は、まず絶縁層である樹脂基材を用意して導体パターンを形成し、回路を形成する回路形成工程(S11)を行う。
樹脂基材は、一方の主面全体に予め金属(例えば銅箔)が貼り付けられた状態の樹脂シートから、必要とする面積を切り出すことで用意される。樹脂基材11は、銅箔をパターニングすることで、導体パターンを形成する。パターニングの手法は、例えばフォトリソグラフィやスクリーン印刷を用いる。開口10は、導体パターン20および導体パターン30を形成する際に形成する。ただし、樹脂基材の積層後あるいは熱プレス後に形成してもよい。
次に、レーザ加工等により、積層方向に樹脂基材を貫通する貫通孔を形成し、導電ペーストを充填することで層間接続導体を形成する(S12)。導電ペーストは、スズや銅を主成分とした導電性材料からなる。
次に、各絶縁層(樹脂基材11A、樹脂基材11B、樹脂基材11Cおよび樹脂基材11D)を積層する(S13)。その後、加熱プレス機により熱プレス(S14)を行うことで、積層基板1を形成する。
その後、不図示の端子等、開口10以外に絶縁層が露出している箇所をマスキングし(S15)、積層基板1にエッチングを行うことで、空孔15を形成する(S16)。
なお、開口10および空孔15は、積層基板1の両主面に形成する必要はない。図5(A)は、変形例1に係る積層基板1Aの断面図である。図3と共通する構成は同一の符号を付し、説明を省略する。図5(A)の例は、開口10および空孔15は、導体パターン20側の主面にのみ形成されている。あるいは、開口10および空孔15は、導体パターン30側の主面にのみ形成してもよい。
図5(B)は、変形例2に係る積層基板1Bの断面図である。図3と共通する構成は同一の符号を付し、説明を省略する。変形例2に係る積層基板1Bの空孔15は、複数の絶縁層をまたいで形成されている。例えば、図5(B)の例では、空孔15は、樹脂基材11Aおよび樹脂基材11Bをまたいで形成されている。この様に、空孔15は、複数の絶縁層をまたいで形成されていてもよい。
図6は、変形例3に係る積層基板1Cの平面図である。図6に示す様に、開口10は、平面視して信号線路である導体パターン50に重なっていてもよい。この場合、導体パターン50のうち空孔15に平面視して重なる面積が大きくなるため、より誘電率および誘電損失を低下させることができる。一方で、空孔15は、必ずしも導体パターン50に平面視して重なる必要はない。導体パターン50およびシールド導体に形成される電場は、導体パターン50およびシールド導体の重なる位置に限らない。したがって、空孔15は、導体パターン50に平面視して重なっていなくても、導体パターン50の近傍に形成されていれば誘電率および誘電損失を低下させることができ、伝送線路の電気特性を向上させることができる。
図7(A)は、変形例4に係る積層基板1Dの断面図である。図3と共通する構成は同一の符号を付し、説明を省略する。変形例4に係る積層基板1Dの開口10は、平面視して導体パターン50と重なっている。また、空孔15は、導体パターン50まで達している。すなわち、開口10と導体パターン50は、空孔15を介して連通している。この場合、さらに誘電率および誘電損失を低下させるができる。
図7(B)は、変形例5に係る積層基板1Eの断面図である。積層基板1Eは、積層基板1Dに対して、導体パターン20側の主面がカバー層100で覆われている。カバー層100は、例えばPET(ポリエチレンテレフタラート)からなる。カバー層100により、導体パターン50は外部に露出しない。積層基板1Eはカバー層100に覆われていても、空孔15は維持されているため、積層基板1Dと同様に、さらに誘電率および誘電損失を低下させるができる。
次に、図8(A)乃至図8(C)は、開口の形状の変形例を示す平面図である。上述の様に、開口の数、形状、大きさ、およびピッチ等は、図2の平面図で示した様な例に限るものではない。本発明の開口は、図8(A)に示す様に積層基板1Fの幅方向に沿って長い開口10Aであってもよいし、図8(B)に示す様に積層基板1Gの長辺方向に沿って長い開口10Bであってもよい。また、本発明の開口は、図8(C)に示す積層基板1Hの様に、導体パターン20をメッシュ状に除去した開口10Cであってもよい。
図9は、図8(A)中にA-Aで示す位置での積層基板1Fの側面断面図である。図9に示す様に、複数の開口が近接して配置される場合、各開口に連通する空孔同士がつながる場合もある。図9の例は、複数の開口10Aにそれぞれ連通する複数の空孔がつながって構成された空孔15Aを示す。この様に、ある断面で見てシールド導体は絶縁層から浮いている場合もある。例えば、空孔15Aの深さよりも開口10Aのピッチのほうが小さい方が好ましい。この様に導体の開口率(開口10Aのピッチ)を抑え、空孔15Aを拡げることで、空孔15Aの部分にかかる電界を確保し、所望の効果(電気的特性の向上)を確保することができる。
図10は、導体パターン50Aおよび導体パターン50Bが形成されている積層基板1Gの平面図である。導体パターン50Aおよび導体パターン50Bは、差動伝送線路を構成する。図10に示す様に、開口10および空孔15は、差動伝送線路の対称軸を挟んで積層基板1Gの幅方向に並んで対称に配置されている。そのため、積層基板1Gは、導体パターン50Aおよび導体パターン50Bの電気特性の対称性を維持し、伝送線路の特性を向上させることができる。
図11(A)は、曲げ領域90を有する積層基板1Hの平面図であり、図11(B)は、曲げ領域90を有する積層基板1Iの平面図であり、図11(C)は、曲げ領域90を有する積層基板1Jの平面図である。
図11(A)の積層基板1Hは、長軸方向の中央部に曲げ領域90を有する。曲げ領域90には、開口10および空孔15が設けられていない。このため、積層基板1Hは、曲げ領域90を積層方向に沿って曲げた場合に、開口10を起点としてシールド導体が破壊されることがない。曲げ領域90には、開口10および空孔15が設けられていないため、曲げ領域90以外の領域よりも誘電率および誘電損失が大きくなっている。しかし、導体パターン50は、曲げ領域90における幅が短くなっているため、導体パターン50のインピーダンスは一様になっている。
図11(B)の積層基板1Iも、長軸方向の中央部に曲げ領域90を有する。曲げ領域90には、開口10および空孔15が設けられている。ただし、曲げ領域90における開口10および空孔15のピッチは、他の領域のピッチよりも長くなっている。このため、曲げ領域90における開口10および空孔15の開口率は、他の領域の開口10および空孔15の開口率よりも小さくなっている。これにより、積層基板1Iは、曲げ領域90を積層方向に沿って曲げた場合に、開口10を起点としてシールド導体が破壊される可能性を低減する。また、曲げ領域90は、他の領域よりも開口10および空孔15の開口率が小さいため、曲げ領域90以外の領域よりも誘電率および誘電損失が大きくなっている。しかし、導体パターン50は、曲げ領域90における幅が短くなっているため、導体パターン50のインピーダンスは一様になっている。
図11(A)および図11(B)に示す様に、曲げ領域90における開口10および空孔15の開口率が、他の領域の開口10および空孔15の開口率よりも小さい場合、曲げ領域90を積層方向に沿って曲げた場合に、開口10を起点としたシールド導体の破壊を低減することができる。このため、特にシールド導体の弾性率が高い場合に好適である。
図11(C)の積層基板1Jも、長軸方向の中央部に曲げ領域90を有する。曲げ領域90には、開口10および空孔15が設けられている。ただし、曲げ領域90における開口10および空孔15の開口率は、他の領域の開口10および空孔15の開口率よりも大きくなっている。具体的には、図11(C)に示す曲げ領域90の開口10および空孔15のは、他の領域のの1.5倍になっている。また、曲げ領域90の開口10および空孔15は、幅方向に3つ並んでいる。
これにより、積層基板1Jの曲げ領域90は、他の領域よりも曲げやすくなっている。曲げ領域90は、他の領域よりも開口10および空孔15の開口率が大きいため、曲げ領域90以外の領域よりも誘電率および誘電損失が小さくなっている。しかし、導体パターン50は、曲げ領域90における幅が長くなっているため、導体パターン50のインピーダンスは一様になっている。
図11(C)に示す様に、曲げ領域90における開口10および空孔15の開口率が、他の領域の開口10および空孔15の開口率よりも大きい場合、曲げ領域90を積層方向に沿って曲げやすくなる。このため、特に絶縁層の弾性率が高い場合に好適である。
図12は、接着層70A、接着層70B、および接着層70Cを備えた積層基板1Kの断面図である。積層基板1Kは、樹脂基材11A、樹脂基材11B、樹脂基材11Cおよび樹脂基材11Dが接着層を介して積層されている。接着層は、樹脂基材11A乃至樹脂基材11Dよりもエッチングレートの低い材料からなり、例えばPTFE(ポリテトラフルオロエチレン)からなる。接着層70Aは、樹脂基材11Aおよび樹脂基材11Bを接着する。接着層70Bは、樹脂基材11Bおよび樹脂基材11Cを接着する。接着層70Cは、樹脂基材11Cおよび樹脂基材11Dを接着する。
空孔15は、開口10から樹脂基材11Aおよび樹脂基材11Dをエッチングすることで形成する。しかし、接着層は、樹脂基材11Aおよび樹脂基材11Dよりもエッチングレートが低い。したがって、エッチングは、接着層70Aの上面および接着層70Cの下面で止まる。これにより、空孔15の深さが制御できる。
本実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
例えば、層間接続導体は、空孔15に露出しない方が好ましい。層間接続導体が空孔15に露出しないことで、導体の酸化による電気的特性の悪化を抑制できる。
1,1A,1B,1C,1D,1E,1F,1G,1H,1I,1J,1K…積層基板
10,10A,10B,10C…開口
11,11A,11B,11C,11D…樹脂基材
13A,13B,13C,13D…層間接続導体
15,15A…空孔
20,30,50,50A,50B,131A,131B…導体パターン
70A,70B,70C…接着層
90…曲げ領域
100…カバー層

Claims (7)

  1. 絶縁層を複数備える積層基板であって、
    前記絶縁層の少なくとも1つの主面は導体を有し、
    該積層基板は、
    前記導体により構成される信号線路と、
    前記導体により構成され、前記信号線路に平面視して重なる部分を有するシールド導体と、
    を備え、
    前記シールド導体は、開口を有し
    少なくとも1つの前記絶縁層は、前記開口に連通し、前記開口よりも平面視して大きな空孔を有する
    積層基板。
  2. 前記空孔は、複数の前記絶縁層をまたいでいる、
    請求項1に記載の積層基板。
  3. 前記空孔は、平面視して前記信号線路と重なる部分を有する、
    請求項1または請求項2に記載の積層基板。
  4. 前記積層基板は曲げ領域を有し、
    前記曲げ領域と前記曲げ領域以外の領域とで、開口率が異なる、
    請求項1乃至請求項3のいずれか1項に記載の積層基板。
  5. 前記開口と前記信号線路が前記空孔を介して連通している、
    請求項1乃至請求項4のいずれか1項に記載の積層基板。
  6. 前記積層基板の最外層において前記開口を覆うカバー層をさらに備えた、
    請求項1乃至請求項5のいずれか1項に記載の積層基板。
  7. 絶縁層を複数備える積層基板の製造方法であって、
    前記絶縁層の少なくとも1つの主面は導体を有し、
    該製造方法は、
    前記導体をパターニングしてシールド導体を含む回路を構成する回路構成工程と、
    前記絶縁層を積層して圧着する圧着工程と、
    を行い、
    前記圧着工程の後に前記シールド導体の開口から露出する少なくとも1つの前記絶縁層をエッチングすることで、前記開口に連通し、前記開口よりも平面視して大きな空孔を構成する空孔構成工程と、を行なう積層基板の製造方法。
JP2022565222A 2020-11-30 2021-11-12 積層基板および積層基板の製造方法 Active JP7480861B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020198383 2020-11-30
JP2020198383 2020-11-30
PCT/JP2021/041721 WO2022113779A1 (ja) 2020-11-30 2021-11-12 積層基板および積層基板の製造方法

Publications (3)

Publication Number Publication Date
JPWO2022113779A1 JPWO2022113779A1 (ja) 2022-06-02
JPWO2022113779A5 JPWO2022113779A5 (ja) 2023-08-02
JP7480861B2 true JP7480861B2 (ja) 2024-05-10

Family

ID=81755933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022565222A Active JP7480861B2 (ja) 2020-11-30 2021-11-12 積層基板および積層基板の製造方法

Country Status (4)

Country Link
US (1) US12477648B2 (ja)
JP (1) JP7480861B2 (ja)
CN (1) CN219802645U (ja)
WO (1) WO2022113779A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323741B1 (en) 1998-10-13 2001-11-27 Lg Electronics Inc. Microstrip coupler with a longitudinal recess
JP2002170215A (ja) 2000-11-30 2002-06-14 Nec Corp 磁気記録用ヘッドジンバルアセンブリ
US20050110138A1 (en) 2003-11-25 2005-05-26 Banpil Photonics, Inc. High Speed Electrical On-Chip Interconnects and Method of Manufacturing
JP2005191903A (ja) 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd メッシュホールグランドストリップライン構造を有する積層体基板
JP2007207629A (ja) 2006-02-02 2007-08-16 Sumitomo Electric Ind Ltd フレキシブルフラットケーブル
JP2013157308A (ja) 2012-01-06 2013-08-15 Murata Mfg Co Ltd 高周波信号線路
WO2015005029A1 (ja) 2013-07-11 2015-01-15 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679500A (en) * 1970-08-07 1972-07-25 Dainippon Screen Mfg Method for forming perforations in metal sheets by etching
US3971661A (en) * 1972-06-14 1976-07-27 Westinghouse Electric Corporation Formation of openings in dielectric sheet
JP3282347B2 (ja) * 1993-09-07 2002-05-13 ソニー株式会社 エッチング法、色選別機構及びその作製方法、並びに、陰極線管
JP3206428B2 (ja) * 1996-04-09 2001-09-10 ティーディーケイ株式会社 ヘッドジンバルアセンブリを具備するハードディスク装置
US6449839B1 (en) * 2000-09-06 2002-09-17 Visteon Global Tech., Inc. Electrical circuit board and a method for making the same
KR102822073B1 (ko) * 2020-06-05 2025-06-18 주식회사 아모센스 연성기판형 rf 케이블

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323741B1 (en) 1998-10-13 2001-11-27 Lg Electronics Inc. Microstrip coupler with a longitudinal recess
JP2002170215A (ja) 2000-11-30 2002-06-14 Nec Corp 磁気記録用ヘッドジンバルアセンブリ
US20050110138A1 (en) 2003-11-25 2005-05-26 Banpil Photonics, Inc. High Speed Electrical On-Chip Interconnects and Method of Manufacturing
JP2005191903A (ja) 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd メッシュホールグランドストリップライン構造を有する積層体基板
JP2007207629A (ja) 2006-02-02 2007-08-16 Sumitomo Electric Ind Ltd フレキシブルフラットケーブル
JP2013157308A (ja) 2012-01-06 2013-08-15 Murata Mfg Co Ltd 高周波信号線路
WO2015005029A1 (ja) 2013-07-11 2015-01-15 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法

Also Published As

Publication number Publication date
CN219802645U (zh) 2023-10-03
JPWO2022113779A1 (ja) 2022-06-02
US12477648B2 (en) 2025-11-18
US20230284381A1 (en) 2023-09-07
WO2022113779A1 (ja) 2022-06-02

Similar Documents

Publication Publication Date Title
US10102960B2 (en) Electronic component
CN102577646B (zh) 电路基板及其制造方法
US20220200116A1 (en) Transmission line and electronic device
US10225928B2 (en) Flexible board and electronic device
JP6065119B2 (ja) 多層基板
JP6233473B2 (ja) 高周波信号伝送線路及び電子機器
JP2014086655A (ja) フレキシブル基板
US9444126B2 (en) High-frequency signal line
CN219204859U (zh) 多层基板
WO2019098011A1 (ja) 樹脂多層基板、電子部品およびその実装構造
US20210204403A1 (en) Multilayer board
JP2000151041A (ja) プリント配線板
JP3617388B2 (ja) プリント配線板及びその製造方法
US9318786B2 (en) High-frequency signal line and electronic device
JP7480861B2 (ja) 積層基板および積層基板の製造方法
CN223261692U (zh) 多层基板
CN111149177A (zh) 电感器及其制造方法
JPWO2022113779A5 (ja)
CN217405406U (zh) 多层基板
JP7708219B2 (ja) 伝送線路およびそれを備える電子機器
JP2004296927A (ja) 電子部品収納用配線基板
JP4333659B2 (ja) フレキシブル配線基板
WO2025121093A1 (ja) フレキシブル多層回路基板
JP2006303020A (ja) コンデンサ内蔵プリント配線板
JP5958122B2 (ja) 高周波信号線路及び信号線路付き基材層の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240408

R150 Certificate of patent or registration of utility model

Ref document number: 7480861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150