JP7448011B2 - フィルタ装置およびそれを備える高周波フロントエンド回路 - Google Patents

Description

本開示はフィルタ装置およびそれを備える高周波フロントエンド回路に関し、より特定的には、積層ＬＣフィルタの特性を向上させるための技術に関する。

国際公開第２０１９／０９７７７４号（特許文献１）には、入力端子と出力端子との間に４段のＬＣ並列共振器が配置された積層型のバンドパスフィルタが開示されている。国際公開第２０１９／０９７７７４号（特許文献１）のバンドパスフィルタにおいては、入力端子に接続される共振器および出力端子に接続される共振器の間に、直列接続された２つのキャパシタ（第１キャパシタ，第２キャパシタ）が形成されており、当該２つのキャパシタの接続ノードと接地点との間に第３キャパシタが形成されている。このような構成とすることによって、通過帯域よりも低域側の減衰極の周波数をほとんど変化させることなく、通過帯域よりも高域側の減衰極の周波数を変化させることができる。

国際公開第２０１９／０９７７７４号

国際公開第２０１９／０９７７７４号（特許文献１）のバンドパスフィルタに含まれる各ＬＣ並列共振器を形成するインダクタは、多層構造の誘電体基板の積層方向に形成された２つのビア導体と、当該ビア導体を接続する線路導体によって形成されており、各ＬＣ並列共振器の線路導体は互いに離間して配置されている。このようなバンドパスフィルタにおいて共振器間の磁気結合を調整する場合には、一般的に、インダクタを形成するビア導体の位置（間隔）の変更、あるいは、共振器同士の間隔の変更によって行なわれる。

しかしながら、ビア導体の配置を変更すると、インダクタの空芯径が変化するためにＱ値が低下する可能性がある。また、特定の共振器同士の間隔を変更した場合、その他の共振器との磁気結合にも影響が生じ、かえって損失が大きくなってしまうおそれがある。

上記のようなバンドパスフィルタは、携帯電話あるいはスマートフォンに代表される携帯用の通信機器に用いられる場合がある。このような携帯端末においては、さらなる小型化および薄型化が求められているが、それに伴ってフィルタが小型化されると、ビア導体の配置の自由度がさらに制限されてしまうため、共振器間の磁気結合の調整が困難になり得る。

本開示は、このような課題を解決するためになされたものであって、その目的は、複数のＬＣ並列共振器を含む多段型の積層フィルタにおいて、Ｑ値の低下を抑制しつつ、共振器間の磁気結合を調整することである。

本開示に係るフィルタ装置は、入力端子と、出力端子と、本体と、本体に設けられた共通電極と、接地端子と、共通電極および接地端子に接続された第１～第３ＬＣ並列共振器とを備える。各共振器は、キャパシタと、第１ビアと、第２ビアとを含む。第１ビアは、一方端が共通電極に接続され、他方端がキャパシタを介して接地端子に接続されている。第２ビアは、一方端が共通電極に接続され、他方端がキャパシタを介さずに接地端子に接続されている。共通電極における、隣接する２つの共振器の第１ビアが接続されている部分の間に第２ビアが接続されている。

本開示のフィルタ装置においては、互いに磁気結合する複数のＬＣ並列共振器（第１ＬＣ並列共振器～第３ＬＣ並列共振器）が共通電極により接続される。このような構成とすることによって、各共振器のインダクタを構成するビアの配置は制限されず、隣接するＬＣ並列共振器同士の磁気結合は共通電極の形状によって調整される。したがって、多段型のＬＣフィルタにおいて、Ｑ値の低下を抑制しながら共振器間の磁気結合を調整することが可能となる。

実施の形態１のフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。 実施の形態１のフィルタ装置の等価回路図である。 図２のフィルタ装置の外観斜視図である。 図２のフィルタ装置の積層構造の一例を示す分解斜視図である。 図２のフィルタ装置における共通電極の平面図である。 比較例のフィルタ装置における共振器の配置を説明するための図である。 図２のフィルタ装置の通過特性を示す図である。 磁気結合調整の第１例を説明するための図である。 図８の第１例における通過特性を示す図である。 磁気結合調整の第２例を説明するための図である。 図８の第２例における通過特性を示す図である。 変形例１のフィルタ装置における共通電極の平面図である。 変形例２のフィルタ装置における共通電極の平面図である。 変形例３のフィルタ装置における共通電極の平面図である。 変形例４のフィルタ装置における共通電極の平面図である。 実施の形態２のフィルタ装置の積層構造の一例を示す分解斜視図である。 図１６のフィルタ装置における共通電極の平面図である。 図１６のフィルタ装置の通過特性を示す図である。 実施の形態３のフィルタ装置の等価回路図である。 図１９のフィルタ装置の積層構造を示す分解斜視図である。 図１９のフィルタ装置における共通電極の平面図である。 図１９のフィルタ装置の通過特性を示す図である。 変形例５のフィルタ装置における共通電極の平面図である。 変形例６のフィルタ装置における共通電極の平面図である。 実施の形態４のフィルタ装置の積層構造の一例を示す分解斜視図である。 図２５のフィルタ装置の通過特性を示す図である。 共通電極および内部シールドの有無による、外部シールドの影響を説明するための図である。

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

［実施の形態１］
（通信装置の基本構成）
図１は、実施の形態１のフィルタ装置が適用される高周波フロントエンド回路２０を有する通信装置１０のブロック図である。通信装置１０は、たとえば、携帯電話基地局である。

図１を参照して、通信装置１０は、アンテナ１２と、高周波フロントエンド回路２０と、ミキサ３０と、局部発振器３２と、Ｄ／Ａコンバータ（ＤＡＣ）４０と、ＲＦ回路５０とを備える。また、高周波フロントエンド回路２０は、バンドパスフィルタ２２，２８と、増幅器２４と、減衰器２６とを含む。なお、図１においては、高周波フロントエンド回路２０が、アンテナ１２から高周波信号を送信する送信回路を含む場合について説明するが、高周波フロントエンド回路２０はアンテナ１２を介して高周波信号を受信する受信回路を含んでいてもよい。

通信装置１０は、ＲＦ回路５０から伝達された送信信号を高周波信号にアップコンバートしてアンテナ１２から放射する。ＲＦ回路５０から出力された送信信号である変調済みのデジタル信号は、Ｄ／Ａコンバータ４０によってアナログ信号に変換される。ミキサ３０は、Ｄ／Ａコンバータ４０によってデジタル信号からアナログ信号に変換された送信信号を、局部発振器３２からの発振信号と混合して高周波信号へとアップコンバートする。バンドパスフィルタ２８は、アップコンバートによって生じた不要波を除去して、所望の周波数帯域の送信信号のみを抽出する。減衰器２６は、送信信号の強度を調整する。増幅器２４は、減衰器２６を通過した送信信号を、所定のレベルまで電力増幅する。バンドパスフィルタ２２は、増幅過程で生じた不要波を除去するとともに、通信規格で定められた周波数帯域の信号成分のみを通過させる。バンドパスフィルタ２２を通過した送信信号は、アンテナ１２から放射される。

上記のような通信装置１０におけるバンドパスフィルタ２２，２８として、本開示に対応したフィルタ装置を採用することができる。

（フィルタ装置の構成）
次に図２～図５を用いて、実施の形態１のフィルタ装置１００の詳細な構成について説明する。

図２は、フィルタ装置１００の等価回路図である。図２を参照して、フィルタ装置１００は、入力端子Ｔ１と、出力端子Ｔ２と、共振器ＲＣ１～ＲＣ４を備える。共振器ＲＣ１～ＲＣ４の各々は、インダクタとキャパシタとが並列接続されたＬＣ並列共振器である。

共振器ＲＣ１は、直列接続されたインダクタＬ１Ａ，Ｌ１Ｂと、当該インダクタＬ１Ａ，Ｌ１Ｂに並列に接続されたキャパシタＣ１とを含む。インダクタＬ１ＡとキャパシタＣ１との接続ノードＮ１Ａは、キャパシタＣ０を介して入力端子Ｔ１に接続されている。インダクタＬ１ＢとキャパシタＣ１との接続ノードＮ１Ｂは、接地端子ＧＮＤに接続されている。

共振器ＲＣ２は、直列接続されたインダクタＬ２Ａ，Ｌ２Ｂと、当該インダクタＬ２Ａ，Ｌ２Ｂに並列に接続されたキャパシタＣ２とを含む。インダクタＬ２ＡとキャパシタＣ２との接続ノードＮ２Ａは、キャパシタＣ５を介して出力端子Ｔ２に接続されている。インダクタＬ２ＢとキャパシタＣ２との接続ノードＮ２Ｂは、接地端子ＧＮＤに接続されている。

共振器ＲＣ３は、直列接続されたインダクタＬ３Ａ，Ｌ３Ｂと、当該インダクタＬ３Ａ，Ｌ３Ｂに並列に接続されたキャパシタＣ３とを含む。インダクタＬ３ＡとキャパシタＣ３との接続ノードＮ３Ａは、キャパシタＣ１３を介して共振器ＲＣ１の接続ノードＮ１Ａに接続されている。インダクタＬ３ＢとキャパシタＣ３との接続ノードＮ３Ｂは、接地端子ＧＮＤに接続されている。

共振器ＲＣ４は、直列接続されたインダクタＬ４Ａ，Ｌ４Ｂと、当該インダクタＬ４Ａ，Ｌ４Ｂに並列に接続されたキャパシタＣ４とを含む。インダクタＬ４ＡとキャパシタＣ４との接続ノードＮ４Ａは、キャパシタＣ２４を介して共振器ＲＣ２の接続ノードＮ２Ａに接続されている。インダクタＬ４ＢとキャパシタＣ４との接続ノードＮ４Ｂは、接地端子ＧＮＤに接続されている。

また、共振器ＲＣ１の接続ノードＮ１Ａと、共振器ＲＣ２の接続ノードＮ２Ａとが、キャパシタＣ１２を介して接続されている。さらに、各共振器における２つのインダクタの接続ノード同士が互いに接続されている。共振器が共通に接続される当該部分が、図４等で後述する共通電極ＰＣに対応する。

各共振器同士は、磁気結合により結合されている。このように、フィルタ装置１００は、入力端子Ｔ１と出力端子Ｔ２との間に、互いに磁気結合する４段の共振器が配置された構成を有している。各共振器の共振周波数を調整することによって、フィルタ装置１００は、所望の周波数帯域の信号を通過させるバンドパスフィルタとして機能する。

なお、入力端子Ｔ１に接続されたキャパシタＣ０および出力端子Ｔ２に接続されたキャパシタＣ５は必須ではなく、共振器ＲＣ１，ＲＣ２が、入力端子Ｔ１および出力端子Ｔ２にそれぞれ直接接続されていてもよい。

図３はフィルタ装置１００の外観斜視図であり、図４はフィルタ装置１００の積層構造の一例を示す分解斜視図である。

図３および図４を参照して、フィルタ装置１００は、複数の誘電体層ＬＹ１～ＬＹ１２が積層方向に積層されることによって形成された、直方体または略直方体の本体１１０を備えている。誘電体層ＬＹ１～ＬＹ１２は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）などのセラミック、あるいは樹脂により形成されている。本体１１０の内部において、各誘電体層に設けられた複数の電極、および、誘電体層間に設けられた複数のビアによって、ＬＣ共振回路を構成するためのインダクタおよびキャパシタが構成される。なお、本明細書において「ビア」とは、異なる誘電体層に設けられた電極を接続するために、誘電体層中に設けられる導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。

なお、以降の説明においては、本体１１０における誘電体層ＬＹ１～ＬＹ１２の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって本体１１０の長辺に沿った方向を「Ｘ軸方向」とし、本体１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。

本体１１０の上面１１１（第１層ＬＹ１）には、フィルタ装置１００の方向を特定するための方向性マークＤＭが配置されている。本体１１０の下面１１２（第１２層ＬＹ１２）には、当該フィルタ装置１００と外部機器とを接続するための外部端子（入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤ）が配置されている。入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤの各々は平板状の電極であり、本体１１０の下面１１２に規則的に配置されたＬＧＡ（Land Grid Array）端子である。

フィルタ装置１００は、図２で説明したように、４段のＬＣ並列共振器を有している。より具体的には、ビアＶ１Ａ，Ｖ１Ｂおよびキャパシタ電極Ｐ２を含んで構成された共振器ＲＣ１と、ビアＶ２Ａ，Ｖ２Ｂおよびキャパシタ電極Ｐ８を含んで構成された共振器ＲＣ２と、ビアＶ３Ａ，Ｖ３Ｂおよびキャパシタ電極Ｐ３を含んで構成された共振器ＲＣ３と、ビアＶ４Ａ，Ｖ４Ｂおよびキャパシタ電極Ｐ７を含んで構成された共振器ＲＣ４とを含む。

共振器ＲＣ１のキャパシタ電極Ｐ２、および、共振器ＲＣ２のキャパシタ電極Ｐ８は、第１０層ＬＹ１０に設けられている。キャパシタ電極Ｐ２は、第１１層ＬＹ１１に設けられた平板電極Ｐ１と対向している。キャパシタ電極Ｐ２と平板電極Ｐ１とによって図２のキャパシタＣ０が構成される。平板電極Ｐ１は、ビアＶ０によって第１２層ＬＹ１２に設けられた入力端子Ｔ１に接続される。

キャパシタ電極Ｐ８は、第１１層ＬＹ１１に設けられた平板電極Ｐ９と対向している。キャパシタ電極Ｐ８と平板電極Ｐ９とによって図２のキャパシタＣ５が構成される。平板電極Ｐ９は、ビアＶ５によって、第１２層ＬＹ１２に設けられた出力端子Ｔ２に接続される。

共振器ＲＣ１のキャパシタ電極Ｐ２は、ビアＶ１Ａによって、第２層ＬＹ２に設けられた共通電極ＰＣに接続される。また、共通電極ＰＣは、ビアＶ１Ｂによって、第９層ＬＹ９に設けられた平板電極ＰＧ１に接続される。平板電極ＰＧ１は、ビアＶＧ１，ＶＧ２，ＶＧ３によって、第１１層ＬＹ１１に設けられた平板電極ＰＧ２に接続される。さらに、平板電極ＰＧ２は、ビアＶＧ４，ＶＧ５によって、第１２層ＬＹ１２に設けられた接地端子ＧＮＤに接続される。キャパシタ電極Ｐ２の一部は、平板電極ＰＧ１とも対向しており、キャパシタ電極Ｐ２と平板電極ＰＧ１とによって、図２におけるキャパシタＣ１が構成される。なお、ビアＶ１ＡおよびビアＶ１Ｂは、図２におけるインダクタＬ１ＡおよびインダクタＬ１Ｂにそれぞれ対応する。

共振器ＲＣ２のキャパシタ電極Ｐ８は、ビアＶ２Ａによって、第２層ＬＹ２に設けられた共通電極ＰＣに接続される。また、共通電極ＰＣは、ビアＶ２Ｂによって、第９層ＬＹ９に設けられた平板電極ＰＧ１に接続される。キャパシタ電極Ｐ８の一部は、平板電極ＰＧ１とも対向しており、キャパシタ電極Ｐ８と平板電極ＰＧ１とによって、図２におけるキャパシタＣ２が構成される。なお、ビアＶ２ＡおよびビアＶ２Ｂは、図２におけるインダクタＬ２ＡおよびインダクタＬ２Ｂにそれぞれ対応する。

共振器ＲＣ３のキャパシタ電極Ｐ３、および、共振器ＲＣ４のキャパシタ電極Ｐ７は、第８層ＬＹ８に設けられている。キャパシタ電極Ｐ３は、ビアＶ３Ａによって、第２層ＬＹ２に設けられた共通電極ＰＣに接続される。また、共通電極ＰＣは、ビアＶ３Ｂによって、第９層ＬＹ９に設けられた平板電極ＰＧ１に接続される。キャパシタ電極Ｐ３は、平板電極ＰＧ１と対向しており、キャパシタ電極Ｐ３と平板電極ＰＧ１とによって図２のキャパシタＣ３が構成される。なお、ビアＶ３ＡおよびビアＶ３Ｂは、図２におけるインダクタＬ３ＡおよびインダクタＬ３Ｂにそれぞれ対応する。

キャパシタ電極Ｐ７は、ビアＶ４Ａによって、第２層ＬＹ２に設けられた共通電極ＰＣに接続される。また、共通電極ＰＣは、ビアＶ４Ｂによって、第９層ＬＹ９に設けられた平板電極ＰＧ１に接続される。キャパシタ電極Ｐ７は、平板電極ＰＧ１と対向しており、キャパシタ電極Ｐ７と平板電極ＰＧ１とによって図２のキャパシタＣ４が構成される。なお、ビアＶ４ＡおよびビアＶ４Ｂは、図２におけるインダクタＬ４ＡおよびインダクタＬ４Ｂにそれぞれ対応する。

共振器ＲＣ１のビアＶ１Ａは、第７層ＬＹ７に設けられる平板電極Ｐ４にも接続されている。平板電極Ｐ４の一部は、共振器ＲＣ３のキャパシタ電極Ｐ３と対向している。平板電極Ｐ４とキャパシタ電極Ｐ３とによって、図２におけるキャパシタＣ１３が構成される。

共振器ＲＣ２のビアＶ２Ａは、第７層ＬＹ７に設けられる平板電極Ｐ６にも接続されている。平板電極Ｐ６の一部は、共振器ＲＣ４のキャパシタ電極Ｐ７と対向している。平板電極Ｐ６とキャパシタ電極Ｐ７とによって、図２におけるキャパシタＣ２４が構成される。

また、平板電極Ｐ４の一部および平板電極Ｐ６の一部は、第６層ＬＹ６に設けられた平板電極Ｐ５と対向している。平板電極Ｐ４～Ｐ６によって、図２におけるキャパシタＣ１２が構成される。

以降の説明では、各共振器においてキャパシタを介して接地端子ＧＮＤに接続されるビアＶ１Ａ，Ｖ２Ａ，Ｖ３Ａ，Ｖ４Ａを「第１ビア」と称する。また、各共振器においてキャパシタを介さずに接地端子ＧＮＤに接続されるビアＶ１Ｂ，Ｖ２Ｂ，Ｖ３Ｂ，Ｖ４Ｂを「第２ビア」と称する。

図５は、フィルタ装置１００における共通電極ＰＣの平面図である。共通電極ＰＣは、第１端部Ｅ１および第２端部Ｅ２を有する帯状の配線パターンによって構成されている。図５においては、共通電極ＰＣは、本体１１０の短辺（Ｙ軸）に沿った配線パターンＰＴ１，ＰＴ３，ＰＴ５，ＰＴ７と本体１１０の長辺（Ｘ軸）に沿った配線パターンＰＴ２，ＰＴ４，ＰＴ６とが交互に接続されたメアンダ形状を有している。配線パターンＰＴ１～ＰＴ７の線幅は同じである。

共通電極ＰＣの第１端部Ｅ１（すなわち、配線パターンＰＴ１の一方端）には、共振器ＲＣ１のビアＶ１Ａが接続されている。配線パターンＰＴ１の他方端（すなわち、配線パターンＰＴ２の一方端）には、共振器ＲＣ１のビアＶ１Ｂが接続されている。配線パターンＰＴ２の他方端（すなわち、配線パターンＰＴ３の一方端）には、共振器ＲＣ３のビアＶ３Ａが接続されている。配線パターンＰＴ３の他方端（すなわち、配線パターンＰＴ４の一方端）には、共振器ＲＣ３のビアＶ３Ｂが接続されている。

配線パターンＰＴ４の他方端（すなわち、配線パターンＰＴ５の一方端）には、共振器ＲＣ４のビアＶ４Ｂが接続されている。配線パターンＰＴ５の他方端（すなわち、配線パターンＰＴ６の一方端）には、共振器ＲＣ３のビアＶ４Ａが接続されている。配線パターンＰＴ６の他方端（すなわち、配線パターンＰＴ７の一方端）には、共振器ＲＣ２のビアＶ２Ｂが接続されている。配線パターンＰＴ７の他方端（すなわち、共通電極ＰＣの第２端部Ｅ２）には、共振器ＲＣ２のビアＶ２Ａが接続されている。図５に示されるように、共通電極ＰＣにおいて、各ビアは、フィルタ特性の対称性を確保するために、仮想線ＣＬ１に対して線対称となるように配置される。

このように、共通電極ＰＣに沿って、共振器ＲＣ１のビアＶ１Ａと共振器ＲＣ３のビアＶ３Ａ（第１ビア）との間に、共振器ＲＣ１のビアＶ１Ｂ（第２ビア）が配置されている。また、共通電極ＰＣに沿って、共振器ＲＣ２のビアＶ２Ａと共振器ＲＣ４のビアＶ４Ａ（第１ビア）との間に、共振器ＲＣ２のビアＶ２Ｂ（第２ビア）が配置されている。さらに、共通電極ＰＣに沿って、共振器ＲＣ３のビアＶ３Ａと共振器ＲＣ４のビアＶ４Ａ（第１ビア）との間に、共振器ＲＣ３のビアＶ３Ｂおよび共振器ＲＣ４のビアＶ４Ｂ（第２ビア）が配置されている。

換言すれば、共通電極ＰＣに沿った経路において、隣接する２つの共振器の第１ビアが接続されている部分の間に第２ビアが接続されている。なお、隣接するビアＶ３ＢおよびビアＶ４Ｂは、いずれも平板電極ＰＧ１，ＰＧ２およびビアＶＧ１，ＶＧ２，ＶＧ３，ＶＧ４，ＶＧ５を介して接地端子ＧＮＤに接続されているため、これらの２つのビアは図５の破線のビアＶ３４Ｂのように１つのビアとして考えることができる。そうすると、共通電極ＰＣにそって第１端部Ｅ１から第２端部Ｅ２に向かって、第１ビアと第２ビアとが交互に配置された構成となる。

このように、複数のＬＣ並列共振器が帯状の共通電極に接続され、キャパシタを介して接地端子ＧＮＤに接続される「第１ビア」と、キャパシタを介さずに接地端子ＧＮＤに接続される「第２ビア」とが、当該共通電極に沿って交互に配置されることによって、隣接する共振器同士が誘導結合する。

ここで、複数のＬＣ並列共振器で構成された多段型のフィルタ装置として、各共振器を構成する線路導体が互いに離間して配置される構成が知られている。たとえば、国際公開第２０１９／０９７７７４号（特許文献１）においては、図６に示されるフィルタ装置２００のように、各共振器のインダクタを構成するビアが、各共振器ごとに互いに独立した個別の配線電極ＰＤ１～ＰＤ４で接続される。

一般的に、フィルタ装置の特性を向上させるためには、Ｑ値を高めることが必要とされる。上記のような多段型のＬＣ並列共振器を用いたフィルタ装置においては、Ｑ値は、各共振器におけるインダクタの空芯径、すなわちビア間隔によって影響を受ける。具体的には、各共振器におけるインダクタの空芯径が大きいほどＱ値は高くなる傾向を有している。そのため、フィルタ装置においては、各共振器のビア間隔ができるだけ広くなるように、ビアが配置される。

一方で、所望のフィルタ特性を実現するために、各共振器間の磁気結合の強度を調整することが必要となる場合がある。共振器間の磁気結合の強度は、共振器同士の距離（間隔）によって調整することができるが、多段型のフィルタ装置の場合、各共振器同士が互いに結合し合っており、特定の共振器間の距離を変更するとそれ以外の共振器の結合状態も変化し得るため、共振器間の距離による調整は設計上の困難が伴う可能性がある。そのため、設計上の簡便さから、Ｑ値が低くなる可能性はあるが、ビア間隔の変更により結合状態を調整する手法が一般的に用いられる。しかしながら、フィルタ装置をさらに小型化する場合には、ビアの配置の自由度がさらに制限されてしまい、所望のフィルタ特性を実現できなくなる可能性がある。

実施の形態１のフィルタ装置１００においては、上記で説明したように、複数のＬＣ並列共振器ＲＣ１～ＲＣ４のインダクタを構成するビアが、共通電極ＰＣに接続され、キャパシタを介して接地端子ＧＮＤに接続される「第１ビア」と、キャパシタを介さずに接地端子ＧＮＤに接続される「第２ビア」とが、当該共通電極ＰＣに沿って交互に配置された構成となっている。このように、隣接する共振器同士が共通電極により接続されることによって、特に本体１１０の中心付近に配置されている共振器ＲＣ３，ＲＣ４においては、１つの第１ビアに対して２つ以上の第２ビアが配置されるため、損失を低減することができる。また、共通電極の形状（たとえば、線幅あるいは線路長）を調整することによって、共振器間の結合状態を変更することができる。これにより、各共振器において、最適なＱ値を実現可能な位置にビアを配置することができるので、Ｑ値の低下を抑制しながら共振器間の磁気結合を調整することが可能となる。

次に、図７～図１１を用いて、実施の形態１のフィルタ装置１００における、共通電極の形状の変更による磁気結合の調整例について説明する。

図７は、図５で示した形状の共通電極ＰＣを有するフィルタ装置１００における入力端子Ｔ１から出力端子Ｔ２への挿入損失（実線ＬＮ１０）、および、図６で示した比較例のフィルタ装置２００における挿入損失（破線ＬＮ１１）を示した図である。なお、下段の図７（ｂ）は、上段の図７（ａ）における領域ＲＧ１の部分の拡大図である。

図７を参照して、実施の形態１のフィルタ装置１００においては、比較例のフィルタ装置２００に比べて、通過帯域よりも低域側の非通過帯域における減衰極が通過帯域側に移動している。これにより、図７（ｂ）に示されるように、通過帯域が低域側に拡大され、さらに非通過帯域における急峻度が向上している。また、実施の形態１のフィルタ装置１００においては、通過帯域よりも高域側の非通過帯域における減衰極の減衰量が、比較例のフィルタ装置２００に比べて大きくなっている。このように、共通電極ＰＣに各共振器が接続された構成とすることによって、通過帯域を拡大するとともに急峻度を改善することができる。

実施の形態１のフィルタ装置１００と異なる形状の共通電極ＰＣを有するフィルタ装置１００Ａとフィルタ装置１００Ｂを用意した。図８は、フィルタ装置１００Ａにおける共通電極ＰＣの平面図である。図８に示すように、フィルタ装置１００Ａでは、共通電極ＰＣにおける配線パターンＰＴ２と配線パターンＰＴ６の線幅Ｗ１が、図５に示されるフィルタ装置１００の共通電極ＰＣに比べて広くされている。すなわち、フィルタ装置１００Ａでは、共通電極ＰＣにおける配線パターンＰＴ２と配線パターンＰＴ６の線幅は、配線パターンＰＴ１，ＰＴ３，ＰＴ４，ＰＴ５，ＰＴ７の線幅よりも広い。図９は、図８で示した形状の共通電極ＰＣを有するフィルタ装置１００Ａにおける挿入損失を示した図である。図１０は、フィルタ装置１００Ｂにおける共通電極ＰＣの平面図である。図１０に示すように、フィルタ装置１００Ｂでは、共通電極ＰＣにおける配線パターンＰＴ４の線幅Ｗ２が、図５に示されるフィルタ装置１００の共通電極ＰＣに比べて広くされている。すなわち、フィルタ装置１００Ｂでは、共通電極ＰＣにおける配線パターンＰＴ４の線幅は、配線パターンＰＴ１～ＰＴ３，ＰＴ５～ＰＴ７の線幅よりも広い。図１１は、図１０で示した形状の共通電極ＰＣを有するフィルタ装置１００Ｂにおける挿入損失を示した図である。なお、図９および図１１においては、比較のために、図５の場合の挿入損失が破線ＬＮ１０で示されている。

図９を参照して、共通電極ＰＣの配線パターンＰＴ２，ＰＴ６の線幅Ｗ１を配線パターンＰＴ１，ＰＴ３，ＰＴ４，ＰＴ５，ＰＴ７の線幅よりも広くした場合には、通過帯域よりも低域側の減衰極の周波数が、配線パターンＰＴ１～ＰＴ７の線幅が同じである図５の場合に比べて通過帯域側にシフトしている（図９中の実線ＬＮ２０）。すなわち、通過帯域の低域側における減衰の急峻度が高められている。これは、配線パターンＰＴ２，ＰＴ６の線幅の拡大によって、最も遠い共振器間、すなわち共振器ＲＣ１と共振器ＲＣ２との間の最短距離が短くなり、共振器ＲＣ１と共振器ＲＣ２との間の磁気結合の感度が高くなるためである。これは、図２の等価回路におけるインダクタＬ１Ａ，Ｌ２Ａのインダクタンス値が小さくなり、共振器全体におけるインダクタＬ１Ｂ，Ｌ２Ｂの割合が大きくなっていることを意味する。

次に、図１１を参照して、共通電極ＰＣの配線パターンＰＴ４の線幅Ｗ２を配線パターンＰＴ１～ＰＴ３，ＰＴ５～ＰＴ７の線幅よりも広くした場合には、通過帯域の高域側がより高周波数側にシフトしており、通過帯域幅が拡大している（図１１中の実線ＬＮ３０）。これは、配線パターンＰＴ４の線幅の拡大によって、共振器ＲＣ３と共振器ＲＣ４との間の最短距離が短くなり、共振器ＲＣ３と共振器ＲＣ４との間の磁気結合の感度が高くなるためである。これは、図２の等価回路におけるインダクタＬ３Ａ，Ｌ４Ａのインダクタンス値が小さくなり、共振器全体におけるインダクタＬ３Ｂ，Ｌ４Ｂの割合が大きくなっていることを意味する。

以上のように、複数のＬＣ並列共振器で構成されたフィルタ装置において、各共振器が共通電極により接続される構成とし、当該共通電極の形状を変更することによって、共振器間の磁気結合を所望のフィルタ特性に応じた結合状態に調整することができる。この場合、各共振器においてインダクタを構成するビアの配置を変更することが不要なため、Ｑ値の低下を抑制することができる。

［変形例］
以下の変形例においては、フィルタ装置に含まれるＬＣ並列共振器の段数が異なる場合、および、共振器のビア配置が異なる場合の例について説明する。

（変形例１）
図１２は、変形例１のフィルタ装置１００Ｃにおける共通電極ＰＣ１の平面図である。フィルタ装置１００Ｃは、３つのＬＣ並列共振器が含まれる構成の例である。

図１２を参照して、フィルタ装置１００Ｃにおいては、本体１１０においてＸ軸に平行な一方の長辺に沿って各共振器における第１ビアＶ１０Ａ，Ｖ１１Ａ，Ｖ１２Ａが配置されており、他方の長辺に沿って第２ビアＶ１０Ｂ，Ｖ１１Ｂが配置されている。共通電極ＰＣ１は、ビアＶ１０Ａから、ビアＶ１０Ｂ、ビアＶ１１Ａ、およびビアＶ１１Ｂを経由してビアＶ１２Ａに至るように、略Ｗ形状に設けられている。すなわち、共通電極ＰＣ１において第１端部から第２端部に向かう経路に沿って、第１ビアおよび第２ビアがジグザグ状に交互に配置されている。

なお、フィルタ装置１００Ｃにおいては、仮想線ＣＬ１に対してビアを線対称な配置とするために、ビアＶ１１Ａを含む共振器の第２ビアが、ビアＶ１０Ｂおよび／またはビアＶ１１Ｂと共通化されている。

このような構成においては、ビアＶ１０ＡおよびＶ１０Ｂを接続する配線パターン、ならびに、ビアＶ１０ＢおよびＶ１１Ａを接続する配線パターンの線幅を矢印ＡＲ１１の方向に調整することによって、１段目と２段目の共振器の磁気結合、および、１段目と３段目の共振器の磁気結合を調整することができる。

また、ビアＶ１０ＢおよびＶ１１Ａを接続する配線パターン、ならびに、ビアＶ１１ＡおよびＶ１１Ｂを接続する配線パターンの線幅を矢印ＡＲ１２の方向に調整することによって、２段目と３段目の共振器の磁気結合を調整することができる。

さらに、ビアＶ１１ＡおよびＶ１１Ｂを接続する配線パターン、ならびに、ビアＶ１１ＢおよびＶ１２Ａを接続する配線パターンの線幅を矢印ＡＲ１３の方向に調整することによって、２段目と３段目の共振器の磁気結合、および、１段目と３段目の共振器の磁気結合を調整することができる。

以上のように、フィルタ装置が３つのＬＣ並列共振器を含む場合についても、各共振器を共通電極に接続し、共通電極の線幅等を変更することによって、ビア位置を変更することなく共振器間の結合状態を調整することができる。したがって、Ｑ値の低下を抑制しつつ、共振器間の結合を調整することが可能となる。

（変形例２）
図１３は、変形例２のフィルタ装置１００Ｄにおける共通電極ＰＣ２の平面図である。フィルタ装置１００Ｄは、実施の形態１と同様に４つのＬＣ並列共振器を含んでいるが、フィルタ装置１００と比較してビアの配置が異なっている。

図１３を参照して、フィルタ装置１００Ｄにおいては、変形例１と同様に、本体１１０の一方の長辺に沿って第１ビアＶ２０Ａ～Ｖ２３Ａが配置されており、他方の長辺に沿って第２ビアＶ２０Ｂ～Ｖ２２Ｂが配置されている。共通電極ＰＣ２は、ビアＶ２０Ａから、ビアＶ２０Ｂ、ビアＶ２１Ａ、ビアＶ２１Ｂ、ビアＶ２２Ａ、およびビアＶ２２Ｂを経由してビアＶ２３Ａに至るように設けられている。すなわち、共通電極ＰＣ２において第１端部から第２端部に向かう経路に沿って、第１ビアおよび第２ビアがジグザグ状に交互に配置されている。

なお、フィルタ装置１００Ｄにおいては、仮想線ＣＬ１に対してビアを線対称に配置するために、いずれかの共振器の第２ビアが、隣接する共振器の第２ビアと共通化されている。

このような構成においては、ビアＶ２０ＡおよびＶ２０Ｂを接続する配線パターン、ならびに、ビアＶ２０ＢおよびＶ２１Ａを接続する配線パターンの線幅を矢印ＡＲ２１の方向に調整することによって、１段目と２段目の共振器の磁気結合、１段目と３段目の共振器の磁気結合、および１段目と４段目の共振器の磁気結合を調整することができる。

また、ビアＶ２１ＡおよびＶ２１Ｂを接続する配線パターン、ならびに、ビアＶ２１ＢおよびＶ２２Ａを接続する配線パターンの線幅を矢印ＡＲ２２の方向に調整することによって、２段目と３段目の共振器の磁気結合を調整することができる。

さらに、ビアＶ２２ＡおよびＶ２２Ｂを接続する配線パターン、ならびに、ビアＶ２２ＢおよびＶ２３Ａを接続する配線パターンの線幅を矢印ＡＲ２３の方向に調整することによって、１段目と４段目の共振器の磁気結合、２段目と４段目の共振器の磁気結合、および３段目と４段目の共振器の磁気結合を調整することができる。

以上のように、フィルタ装置におけるビアの配置が異なる場合においても、各共振器を共通電極に接続し、共通電極の線幅等を変更することによって、ビア位置を変更することなく共振器間の結合状態を調整することができる。したがって、Ｑ値の低下を抑制しつつ、共振器間の結合を調整することが可能となる。

（変形例３）
図１４は、変形例３のフィルタ装置１００Ｅにおける共通電極ＰＣ３の平面図である。フィルタ装置１００Ｅは、５つのＬＣ並列共振器が含まれる構成の例である。

図１４を参照して、フィルタ装置１００Ｅにおいては、本体１１０の一方の長辺に沿って第１ビアＶ３０Ａ、第２ビアＶ３１Ｂ、第２ビアＶ３２Ｂ、および第１ビアＶ３４Ａが配置されており、他方の長辺に沿って第２ビアＶ３０Ｂ、第１ビアＶ３１Ａ～Ｖ３３Ａ、および第２ビアＶ３３Ｂが配置されている。共通電極ＰＣ３は、ビアＶ３０Ａから、ビアＶ３０Ｂ、ビアＶ３１Ａ、ビアＶ３１Ｂ、ビアＶ３２Ａ、ビアＶ３２Ｂ、ビアＶ３３Ａ、およびビアＶ３３Ｂを経由してビアＶ３４Ａに至るように設けられている。

フィルタ装置１００Ｅにおいては、仮想線ＣＬ１に対してビアを線対称に配置するために、いずれかの共振器の第２ビアが、隣接する共振器の第２ビアと共通化されている。なお、５段のフィルタ装置においても、変形例１および変形例２のように、ビアをジグザグ状に配置するようにしてもよい。

このような構成においては、ビアＶ３０ＡおよびＶ３０Ｂを接続する配線パターン、ならびに、ビアＶ３０ＢおよびＶ３１Ａを接続する配線パターンの線幅を矢印ＡＲ３１の方向に調整することによって、１段目と２段目の共振器の磁気結合、１段目と３段目の共振器の磁気結合、１段目と４段目の共振器の磁気結合、および１段目と５段目の共振器の磁気結合を調整することができる。

また、ビアＶ３１ＡおよびＶ３１Ｂを接続する配線パターン、ならびに、ビアＶ３１ＢおよびＶ３２Ａを接続する配線パターンの線幅を矢印ＡＲ３２の方向に調整することによって、２段目と３段目の共振器の磁気結合、および２段目と４段目の共振器の磁気結合を調整することができる。

また、ビアＶ３２ＡおよびＶ３２Ｂを接続する配線パターン、ならびに、ビアＶ３２ＢおよびＶ３３Ａを接続する配線パターンの線幅を矢印ＡＲ３３の方向に調整することによって、２段目と４段目の共振器の磁気結合、および３段目と４段目の共振器の磁気結合を調整することができる。

さらに、ビアＶ３３ＡおよびＶ３３Ｂを接続する配線パターン、ならびに、ビアＶ３３ＢおよびＶ３４Ａを接続する配線パターンの線幅を矢印ＡＲ３４の方向に調整することによって、１段目と５段目の共振器の磁気結合、２段目と５段目の共振器の磁気結合、３段目と５段目の共振器の磁気結合、および４段目と５段目の共振器の磁気結合を調整することができる。

以上のように、フィルタ装置が５つのＬＣ並列共振器を含む場合についても、各共振器を共通電極に接続し、共通電極の線幅等を変更することによって、ビア位置を変更することなく共振器間の結合状態を調整することができる。したがって、Ｑ値の低下を抑制しつつ、共振器間の結合を調整することが可能となる。

（変形例４）
図１５は、変形例４のフィルタ装置１００Ｆにおける共通電極ＰＣ４の平面図である。フィルタ装置１００Ｆは、実施の形態１および変形例２と同様に４つのＬＣ並列共振器を含んでいるがビアの配置がさらに異なっている。より具体的には、フィルタ装置１００Ｆにおいては、ビアが点対称となるように配置されている。

図１５を参照して、フィルタ装置１００Ｆにおいては、本体１１０の一方の長辺に沿って第１ビアＶ４０Ａ、第２ビアＶ４１Ｂ、第１ビアＶ４２Ａ、および第２ビアＶ４３Ｂが配置されており、他方の長辺に沿って第２ビアＶ４０Ｂ、第１ビアＶ４１Ａ、第２ビアＶ４２Ｂ、および第１ビアＶ４３Ａが配置されている。共通電極ＰＣ４は、ビアＶ４０Ａから、ビアＶ４０Ｂ、ビアＶ４１Ａ、ビアＶ４１Ｂ、ビアＶ４２Ｂ、ビアＶ４２Ａ、ビアＶ４３Ｂを経由してビアＶ４３Ａに至るように設けられている。共通電極ＰＣ４においては、点ＣＰに対して点対称になるようにビアが配置されている。

このように、フィルタ装置においてビアが点対称に配置される場合においても、各共振器を共通電極に接続し、共通電極の線幅等を変更することによって、ビア位置を変更することなく共振器間の結合状態を調整することができる。したがって、Ｑ値の低下を抑制しつつ、共振器間の結合を調整することが可能となる。

なお、本開示の特徴については、６段以上のフィルタ装置についても適用可能である。
［実施の形態２］
実施の形態１の図８および図１０においては、共振器間を接続する配線パターンの線幅を調整することによって磁気結合を調整する手法について説明した。

実施の形態２においては、入出力端子に接続される共振器ＲＣ１および共振器ＲＣ２についての磁気結合の他の調整例について説明する。

図１６は、実施の形態２のフィルタ装置１００Ｇの積層構造の一例を示す分解斜視図である。また、図１７は、図１６のフィルタ装置１００Ｇにおける共通電極ＰＣ１の平面図である。

図１６を参照して、フィルタ装置１００Ｇにおいては、実施の形態１の図４で説明したフィルタ装置１００における共通電極ＰＣが共通電極ＰＣ１に置き換えられ、ビアＶ３Ｂ，Ｖ４Ｂが図５で説明したように１つのビアＶ３４Ｂに置き換えられており、さらに、第７層ＬＹ７に設けられた平板電極Ｐ１０が追加された構成となっている。フィルタ装置１００Ｇにおいて、図４と重複する要素の説明は繰り返さない。

平板電極Ｐ１０は、略Ｕ字形状を有しており、第７層ＬＹ７において、平板電極Ｐ４および平板電極Ｐ６との間に配置される。平板電極Ｐ１０は、ビアＶ３４Ｂに接続されており、ビアＶ３４Ｂを介して、共通電極ＰＣ１および平板電極ＰＧ１（すなわち接地端子ＧＮＤ）に接続されている。平板電極Ｐ１０は、第６層ＬＹ６に設けられた平板電極Ｐ５、および、第８層ＬＹ８に設けられたキャパシタ電極Ｐ３，Ｐ７と容量結合している。平板電極Ｐ１０によって、共振器ＲＣ１～ＲＣ４におけるキャパシタＣ１～Ｃ４（図２）の容量が増加されている。

また、第２層ＬＹ２に設けられた共通電極ＰＣ１においては、図１７に示されるように、配線パターンＰＴ２における配線パターンＰＴ１，ＰＴ３との接続位置、および、配線パターンＰＴ６における配線パターンＰＴ５，ＰＴ７との接続位置が、Ｙ軸の正方向に移動した構成となっている。言い換えれば、配線パターンＰＴ２は、配線パターンＰＴ１における共振器ＲＣ１のビアＶ１Ａ（第１ビア）が接続されている部分とビアＶ１Ｂ（第２ビア）が接続されている部分との間、ならびに、配線パターンＰＴ３における共振器ＲＣ３のビアＶ３Ａ（第１ビア）が接続されている部分とビアＶ３４Ｂ（第２ビア）が接続されている部分との間に接続されている。また、配線パターンＰＴ６は、配線パターンＰＴ７における共振器ＲＣ２のビアＶ２Ａ（第１ビア）が接続されている部分とビアＶ２Ｂ（第２ビア）が接続されている部分との間、ならびに、配線パターンＰＴ５における共振器ＲＣ４のビアＶ４Ａ（第１ビア）が接続されている部分とビアＶ３４Ｂ（第２ビア）が接続されている部分との間に接続されている。

共振器ＲＣ１と共振器ＲＣ３とを接続する配線パターンＰＴ２が、共振器ＲＣ１の開放端側（すなわち、ビアＶ１Ａ側）に近づくことによって、ビアＶ１ＡからビアＶ３４Ｂに至る経路の最短距離が短くなるため、共振器ＲＣ１と共振器ＲＣ３との磁気結合を強めることができる。同様に、共振器ＲＣ２と共振器ＲＣ４とを接続する配線パターンＰＴ６が、共振器ＲＣ４の開放端側（すなわち、ビアＶ２Ａ側）に近づくことによって、ビアＶ２ＡからビアＶ３４Ｂに至る経路の最短距離が短くなるため、共振器ＲＣ２と共振器ＲＣ４との磁気結合を強めることができる。すなわち、配線パターンＰＴ１のビアＶ１Ａ側の端部から配線パターンＰＴ２までの距離ＬＧ１、および、配線パターンＰＴ７のビアＶ２Ａ側の端部から配線パターンＰＴ６までの距離ＬＧ１を調整することによって、共振器ＲＣ１，ＲＣ２と他の共振器との間の磁気結合を調整することができる。

なお、図８で説明したように、配線パターンＰＴ２，ＰＴ６の線幅Ｗ１を調整することによって配線パターンＰＴ２，ＰＴ６のインダクタンス値を調整することができる。また、図１０で説明したように、共振器ＲＣ３，ＲＣ４間の配線パターンＰＴ４の線幅Ｗ２を調整することによって、配線パターンＰＴ４のインダクタンス値を調整することができる。

図８のように、配線パターンＰＴ２，ＰＴ６におけるＹ軸の負方向側の辺が、配線パターンＰＴ１，ＰＴ７のＹ軸の負方向側の端部に固定された状態で、配線パターンＰＴ２，ＰＴ６の線幅Ｗ１を調整する場合、線幅Ｗ１を狭くしてインダクタンス値を大きくすると、距離ＬＧ１が長くなるので、共振器間の磁気結合が弱くなる。逆に、線幅Ｗ１を広くしてインダクタンス値を小さくすると、距離ＬＧ１が短くなるので、共振器間の磁気結合が強くなる。すなわち、共振器間を接続するインダクタのインダクタンス値の大きさと共振器間の磁気結合とが連動して変化する。そのため、たとえば、小型のフィルタ装置のように、共振器間のインダクタンス値を大きくし、さらに共振器間の磁気結合も強くしたい場合には、このような調整手法では、所望のフィルタ特性を実現できない場合が生じ得る。

実施の形態２の構成においては、共振器間のインダクタンス値については、配線パターンＰＴ２，ＰＴ６の線幅Ｗ１により調整し、共振器間の磁気結合については、配線パターンＰＴ２，ＰＴ６の接続位置（すなわち、距離ＬＧ１）により調整することによって、共振器間のインダクタンス値と共振器間の磁気結合とを独立して調整することができる。そのため、設計の自由度が高まり、所望のフィルタ特性を実現しやすくなる。

なお、共振器間のインダクタンス値を大きくすると、共振器のインピーダンスを高くする効果がある。共振器ＲＣ１と共振器ＲＣ４との間の磁気結合を大きくすると、通過帯域近傍の減衰極を通過帯域側にシフトさせる効果がある。また、共振器ＲＣ２と共振器ＲＣ３との間の磁気結合を大きくすると、通過帯域幅を拡大することができる。

なお、上記の例においては、配線パターンＰＴ２，ＰＴ６の双方について線幅および接続位置を調整する場合について説明したが、配線パターンＰＴ２および配線パターンＰＴ６のいずれか一方のみについての線幅および接続位置を調整するようにしてもよい。

図１８は、実施の形態２のフィルタ装置１００Ｇ、および、実施の形態１のフィルタ装置１００において、配線パターンＰＴ２，ＰＴ６を同一の線幅Ｗ１とした状態で、配線パターンＰＴ２，ＰＴ６の接続位置（すなわち、距離ＬＧ１）を変化させたときの挿入損失を比較した図である。なお、フィルタ装置１００Ｇにおける配線パターンＰＴ２，ＰＴ６の接続位置は、フィルタ装置１００における配線パターンＰＴ２，ＰＴ６の接続位置よりも、ビアＶ１Ａ，Ｖ２Ａに近くされている。図１８において、実線ＬＮ４０はフィルタ装置１００Ｇの場合を示しており、破線ＬＮ４１はフィルタ装置１００の場合を示している。

図１８に示されるように、フィルタ装置１００Ｇにおいては、共振器間の磁気結合が強くなったことによって、減衰極が生じる周波数がフィルタ装置１００と比べて通過帯域側に近くなっている。すなわち、非通過帯域における減衰の急峻度を高めることができている。

なお、図には示していないが、共振器ＲＣ３と共振器ＲＣ４とを接続する配線パターンＰＴ４についても、線幅Ｗ２と接続位置とを個別に調整してもよい。

以上のように、各共振器間を接続する配線パターンの線幅によるインダクタンス値の調整と、配線パターンの接続位置による共振器間の磁気結合の調整とを個別に行なうことによって、設計の自由度を高めて、所望のフィルタ特性を実現することができる。

なお、実施の形態２における「配線パターンＰＴ２」および「配線パターンＰＴ６」は、本開示における「第１部分」および「第２部分」にそれぞれ対応する。

［実施の形態３］
実施の形態３においては、通過帯域近傍の減衰特性をさらに向上させたフィルタ装置の構成について説明する。

図１９は、実施の形態３のフィルタ装置１００Ｈの等価回路図である。フィルタ装置１００Ｈは、図２で示したフィルタ装置１００の等価回路における、入出力端に設けられるキャパシタＣ０，Ｃ５が除かれ、共振器ＲＣ３，ＲＣ４におけるインダクタＬ３Ｂ，Ｌ４ＢがインダクタＬ３４Ｂとして共通化され、さらに共振器ＲＣ３，ＲＣ４がキャパシタＣ３４によって結合された構成となっている。図１９において、図２と重複する要素についての説明は繰り返さない。

図２０は、実施の形態３のフィルタ装置１００Ｈの積層構造の一例を示す分解斜視図である。図２０を参照して、フィルタ装置１００Ｈにおいては、フィルタ装置１００と同様に、複数の誘電体層ＬＹ１～ＬＹ１２を有する本体１１０内に共振器ＲＣ１～ＲＣ４が構成されている。共振器ＲＣ１は、ビアＶ５１Ａ，Ｖ５１Ｂおよびキャパシタ電極Ｐ１２を含んで構成される。共振器ＲＣ２は、ビアＶ５２Ａ，Ｖ５２Ｂおよびキャパシタ電極Ｐ１９を含んで構成される。共振器ＲＣ３は、ビアＶ５３Ａ，Ｖ５３４Ｂおよびキャパシタ電極Ｐ１３を含んで構成される。共振器ＲＣ４は、ビアＶ５４Ａ，Ｖ５３４Ｂおよびキャパシタ電極Ｐ１８を含んで構成される。

本体１１０の上面１１１（第１層ＬＹ１）には、フィルタ装置１００Ｈの方向を特定するための方向性マークＤＭが配置されている。また、本体１１０の下面１１２（第１２層ＬＹ１２）には、外部機器と接続するための外部端子（入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤ）が配置されている。

入力端子Ｔ１は、ビアＶ５０によって第１１層ＬＹ１１の平板電極Ｐ１１に接続される。平板電極Ｐ１１には、共振器ＲＣ１のビアＶ５１Ａが接続されている。ビアＶ５１Ａは、第２層ＬＹ２に設けられた共通電極ＰＣ１１に接続される。また、共通電極ＰＣ１１は、ビアＶ５１Ｂによって、第１０層ＬＹ１０に設けられた平板電極ＰＧ１１に接続される。平板電極ＰＧ１１は、ビアＶＧ４，ＶＧ５によって、第１２層ＬＹ１２に設けられた接地端子ＧＮＤに接続される。

ビアＶ５１Ａは、第９層ＬＹ９においてキャパシタ電極Ｐ１２に接続されており、さらに、第７層ＬＹ７においてキャパシタ電極Ｐ１４に接続されている。キャパシタ電極Ｐ１２の一部は、第１０層ＬＹ１０の平板電極ＰＧ１１と対向している。キャパシタ電極Ｐ１２と平板電極ＰＧ１１とによって、図１９におけるキャパシタＣ１が構成される。なお、ビアＶ５１ＡおよびビアＶ５１Ｂは、図１９におけるインダクタＬ１ＡおよびインダクタＬ１Ｂにそれぞれ対応する。

出力端子Ｔ２は、ビアＶ５５によって第１１層ＬＹ１１の平板電極Ｐ２０に接続される。平板電極Ｐ２０には、共振器ＲＣ２のビアＶ５２Ａが接続されている。ビアＶ５２Ａは、第２層ＬＹ２の共通電極ＰＣ１１に接続される。また、共通電極ＰＣ１１は、ビアＶ５２Ｂによって、第１０層ＬＹ１０に設けられた平板電極ＰＧ１１に接続される。

ビアＶ５２Ａは、第９層ＬＹ９においてキャパシタ電極Ｐ１９に接続されており、さらに、第７層ＬＹ７においてキャパシタ電極Ｐ１７に接続されている。キャパシタ電極Ｐ１９の一部は、第１０層ＬＹ１０の平板電極ＰＧ１１と対向している。キャパシタ電極Ｐ１９と平板電極ＰＧ１１とによって、図１９におけるキャパシタＣ２が構成される。なお、ビアＶ５２ＡおよびビアＶ５２Ｂは、図１９におけるインダクタＬ２ＡおよびインダクタＬ２Ｂにそれぞれ対応する。

第７層ＬＹ７に設けられたキャパシタ電極Ｐ１４は、第８層ＬＹ８に設けられた、共振器ＲＣ３のキャパシタ電極Ｐ１３と対向している。キャパシタ電極Ｐ１３およびキャパシタ電極Ｐ１４によって、図１９におけるキャパシタＣ１３が構成される。

キャパシタ電極Ｐ１３は、ビアＶ５３Ａによって第２層ＬＹ２の共通電極ＰＣ１１に接続される。また、共通電極ＰＣ１１は、ビアＶ５３４Ｂによって第１０層ＬＹ１０の平板電極ＰＧ１１に接続される。キャパシタ電極Ｐ１３は、平板電極ＰＧ１１と対向しており、キャパシタ電極Ｐ１３と平板電極ＰＧ１１とによって図１９のキャパシタＣ３が構成される。

ビアＶ５３Ａは、図１９におけるインダクタＬ３Ａに対応する。また、ビアＶ５３４Ｂは、図１９におけるインダクタＬ３４Ｂに対応する。

第７層ＬＹ７のキャパシタ電極Ｐ１７は、第８層ＬＹ８に設けられた、共振器ＲＣ４のキャパシタ電極Ｐ１８と対向している。キャパシタ電極Ｐ１７およびキャパシタ電極Ｐ１８によって、図１９におけるキャパシタＣ２４が構成される。

キャパシタ電極Ｐ１８は、ビアＶ５４Ａによって第２層ＬＹ２の共通電極ＰＣ１１に接続される。また、共通電極ＰＣ１１は、上述の様にビアＶ５３４Ｂによって第１０層ＬＹ１０の平板電極ＰＧ１１に接続される。キャパシタ電極Ｐ１８は、平板電極ＰＧ１１と対向しており、キャパシタ電極Ｐ１８と平板電極ＰＧ１１とによって図１９のキャパシタＣ４が構成される。ビアＶ５４Ａは、図１９におけるインダクタＬ４Ａに対応する。

第７層ＬＹ７のキャパシタ電極Ｐ１４の一部およびキャパシタ電極Ｐ１７の一部は、第６層ＬＹ６に設けられたキャパシタ電極Ｐ１５と対向している。キャパシタ電極Ｐ１４，Ｐ１５，Ｐ１７によって、図１９におけるキャパシタＣ１２が構成される。

また、第６層ＬＹ６には、キャパシタ電極Ｐ１６がさらに設けられている。キャパシタ電極Ｐ１６は、第８層ＬＹ８のキャパシタ電極Ｐ１３，Ｐ１８と部分的に対向している。キャパシタ電極Ｐ１３，Ｐ１６，Ｐ１８によって、図１９におけるキャパシタＣ３４が構成される。

実施の形態３においては、各共振器においてキャパシタを介して接地端子ＧＮＤに接続されるビアＶ５１Ａ，Ｖ５２Ａ，Ｖ５３Ａ，Ｖ５４Ａを「第１ビア」と称する。また、各共振器においてキャパシタを介さずに接地端子ＧＮＤに接続されるビアＶ５１Ｂ，Ｖ５２Ｂ，Ｖ５３４Ｂを「第２ビア」と称する。

図２１は、フィルタ装置１００Ｈにおける共通電極ＰＣ１１の平面図である。共通電極ＰＣ１１は、第１端部Ｅ１１および第２端部Ｅ１２を有する帯状の配線パターンによって構成されている。図２１に示すように、共通電極ＰＣ１１は、本体１１０の短辺（Ｙ軸）に沿って延在する配線パターンＰＴ１１，ＰＴ１４，ＰＴ１６と、本体１１０の長辺（Ｘ軸）に沿って延在する配線パターンＰＴ１２，ＰＴ１３，ＰＴ１５とを含む。配線パターンＰＴ１２，ＰＴ１３，ＰＴ１５は、配線パターンＰＴ１１と配線パターンＰＴ１６との間に直列に接続されている。配線パターンＰＴ１４は、配線パターンＰＴ１３に接続されている。すなわち、共通電極ＰＣ１１は、略Ｅ字形状を有している。

共通電極ＰＣ１１の第１端部Ｅ１１（すなわち、配線パターンＰＴ１１の一方端）には、共振器ＲＣ１のビアＶ５１Ａが接続されている。配線パターンＰＴ１１の他方端には、共振器ＲＣ１のビアＶ５１Ｂが接続されている。共通電極ＰＣ１１の第２端部Ｅ１２（すなわち、配線パターンＰＴ１６の一方端）には、共振器ＲＣ２のビアＶ５２Ａが接続されている。配線パターンＰＴ１６の他方端には、共振器ＲＣ２のビアＶ５２Ｂが接続されている。

配線パターンＰＴ１３において、配線パターンＰＴ１１側の端部には、共振器ＲＣ３のビアＶ５３Ａが接続されている。また、配線パターンＰＴ１３において、配線パターンＰＴ１６側の端部には、共振器ＲＣ４のビアＶ５４Ａが接続されている。

配線パターンＰＴ１２は、配線パターンＰＴ１１と配線パターンＰＴ１３との間に接続されている。配線パターンＰＴ１５は、配線パターンＰＴ１３と配線パターンＰＴ１６との間に接続されている。

配線パターンＰＴ１４の一方端には、共振器ＲＣ３，ＲＣ４において共通化されたビアＶ５３４Ｂが接続されている。配線パターンＰＴ１４の他方端は配線パターンＰＴ１３に接続されている。

言い換えれば、共通電極ＰＣ１１においては、第１端部Ｅ１１から第２端部Ｅ１２に向かって、共通電極ＰＣ１１に沿ってビアＶ５１Ａ，ビアＶ５１Ｂ，ビアＶ５３Ａ，ビアＶ５４Ａ，ビアＶ５２Ｂ，ビアＶ５２Ａが、この順に共通電極ＰＣ１１と接続されている。

共通電極ＰＣ１１が略Ｅ字形状を有しており、共振器ＲＣ３のビアＶ５３Ａが接続されている部分と共振器ＲＣ４のビアＶ５４Ａが接続されている部分とが隣り合うことによって、図５で示した実施の形態１のメアンダ形状の共通電極ＰＣに比べて、共振器ＲＣ１のビアＶ５１Ａと共振器ＲＣ４のビアＶ５４Ａとの間における共通電極ＰＣ１１に沿った最短距離が短くなる。すなわち、実施の形態１のフィルタ装置１００よりも、共振器ＲＣ１と共振器ＲＣ４との間における磁気結合が強くなる。

同様に、共振器ＲＣ２のビアＶ５２Ａと共振器ＲＣ３のビアＶ５３Ａとの間における共通電極ＰＣ１１に沿った最短距離、および、共振器ＲＣ１のビアＶ５１Ａと共振器ＲＣ２のビアＶ５２Ａとの間における共通電極ＰＣ１１に沿った最短距離も短くなる。これにより、共振器ＲＣ２と共振器ＲＣ３との間における磁気結合、および、共振器ＲＣ１と共振器ＲＣ２との間における磁気結合が強くなる。

一般的に、４段の共振器を有するフィルタ装置においては、第１段目の共振器と第３段目の共振器との間の磁気結合、および、第２段目の共振器と第４段目の共振器との間の磁気結合を強めると、通過帯域よりも高周波数側の減衰量が増加することが知られている。また、第１段目の共振器と第４段目の共振器との間の磁気結合を強めると、通過帯域よりも低周波数側の減衰量が増加することが知られている。そのため、共通電極ＰＣ１１を図２１に示すような形状とすることによって、通過帯域近傍における減衰特性を向上させることができる。

図２２は、図１９のフィルタ装置１００Ｈの通過特性を説明するための図である。図２２においては、横軸に周波数が示されており、縦軸には挿入損失が示されている。なお、図２２においては、通過帯域よりも高周波数側の部分が示されている。図２２における実線ＬＮ５０は実施の形態３のフィルタ装置１００Ｈの場合を示しており、破線ＬＮ５１は実施の形態１のフィルタ装置１００の場合を示している。

図２２に示されるように、フィルタ装置１００Ｈ（実線ＬＮ５０）の方がフィルタ装置１００（破線ＬＮ５１）に比べて、減衰極よりも高周波数側における挿入損失（減衰量）が大きくなっている。したがって、フィルタ装置１００Ｈにおいては、実施の形態１の構成よりもさらに減衰特性を向上させることができる。

なお、共通電極ＰＣ１１のＹ軸の正方向の端部（配線パターンＰＴ１１，ＰＴ１４，ＰＴ１６の一方端）からの配線パターンＰＴ１２，ＰＴ１５の距離ＬＧ１１を変更して配線パターンＰＴ１２，ＰＴ１５の線幅を調整すると、ビア間の最短距離は変わらないので、磁気結合の度合いを維持しつつ、共振器間のインダクタンス値を変更することができる。また、共通電極ＰＣ１１のＹ軸の負方向の端部（配線パターンＰＴ１１，ＰＴ１６の他方端）からの配線パターンＰＴ１２，ＰＴ１５の距離ＬＧ１２を変更して配線パターンＰＴ１２，ＰＴ１５の線幅を調整すると、ビア間の最短距離が変化するので、磁気結合の強度を変化させるとともに、共振器間のインダクタンス値を調整することができる。

また、ビアＶ５３ＡとビアＶ５４Ａとの間の距離ＬＧ１３を短くすると、共振器ＲＣ１と共振器ＲＣ４との距離、共振器ＲＣ２と共振器ＲＣ３との距離、および共振器ＲＣ３と共振器ＲＣ４との距離を短くできるので、これらの共振器間の磁気結合を強くすることができる。一方で、共振器ＲＣ１と共振器ＲＣ３との距離、および共振器ＲＣ２と共振器ＲＣ４との距離は長くなるため、これらの共振器間の磁気結合は弱まり、入出力端のインピーダンスが変化する。このインピーダンスの変化については、たとえば共振器間のキャパシタ（図１９のキャパシタＣ１３，Ｃ２４）の値を調整することによって整合させることができる。

（変形例５）
図２３は、変形例５のフィルタ装置１００Ｈ１における共通電極ＰＣ１１Ａの平面図である。フィルタ装置１００Ｈ１においては、共振器ＲＣ３，ＲＣ４について、共通電極ＰＣ１１Ａと平板電極ＰＧ１１とを接続するビアが個別に配置された構成となっている。

より具体的には、フィルタ装置１００Ｈ１においては、図２１における配線パターンＰＴ１３，ＰＴ１４が１つの配線パターンＰ１３４として構成されており、共振器ＲＣ３，ＲＣ４におけるインダクタが１つのインダクタとして共通化されず、ビアＶ５３Ａに対してはビアＶ５３Ｂが配置され、ビアＶ５４Ａに対してはビアＶ５４Ｂが配置されている。

フィルタ装置１００Ｈ１のような構成においては、フィルタ装置１００Ｈと比べて共振器ＲＣ３と共振器ＲＣ４との間の磁気結合が弱くなるので、通過帯域に近い減衰極の減衰量は増加する一方で通過帯域幅はやや狭くなる。フィルタ装置１００Ｈおよびフィルタ装置１００Ｈ１のいずれの構成を採用するかについては、所望の減衰特性および通過帯域幅を考慮して適宜選択される。

（変形例６）
図２４は、変形例６のフィルタ装置１００Ｈ２における共通電極ＰＣ１１Ｂの平面図である。共通電極ＰＣ１１Ｂは、本体１１０の短辺（Ｙ軸）に沿って延在する配線パターンＰＴ１１，ＰＴ１６，ＰＴ１７，ＰＴ１８と、本体１１０の長辺（Ｘ軸）に沿って延在する配線パターンＰＴ１２，ＰＴ１３，ＰＴ１５とを含む。配線パターンＰＴ１２は、配線パターンＰＴ１１と配線パターンＰＴ１７との間に接続されている。配線パターンＰＴ１３は、配線パターンＰＴ１７と配線パターンＰＴ１８との間に接続されている。配線パターンＰＴ１５は、配線パターンＰＴ１８と配線パターンＰＴ１６との間に接続されている。

フィルタ装置１００Ｈ２においては、図２３に示した変形例５のフィルタ装置１００Ｈ１と比べると、共振器ＲＣ３におけるビアＶ５３Ａの位置とビアＶ５３Ｂの位置とが入れ替えられ、共振器ＲＣ４におけるビアＶ５４Ａの位置とビアＶ５４Ｂの位置とが入れ替えられた構成になっている。さらに、フィルタ装置１００Ｈ２においては、共振器ＲＣ１におけるビアＶ５１Ｂが共振器ＲＣ３におけるビアＶ５３Ｂと共通化されて削除され、共振器ＲＣ２におけるビアＶ５２Ｂが共振器ＲＣ４におけるビアＶ５４Ｂと共通化されて削除されている。

すなわち、配線パターンＰＴ１１，ＰＴ１６，ＰＴ１７，ＰＴ１８のＹ軸の負方向の端部に、キャパシタを介して接地端子ＧＮＤに接続されるビアＶ５１Ａ，Ｖ５２Ａ，Ｖ５３Ａ，Ｖ５４Ａがそれぞれ接続されており、配線パターンＰＴ１７，ＰＴ１８のＹ軸の正方向の端部に、キャパシタを介さずに接地端子ＧＮＤに接続されるビアＶ５３Ｂ，Ｖ５４Ｂがそれぞれ接続されている。

このような構成においては、各共振器において配線パターンとビアによって構成される閉ループのコイルで生じる磁力線の方向が同じ方向となるため、変形例５のフィルタ装置１００Ｈ１の構成よりも、共振器ＲＣ１と共振器ＲＣ３との間の磁気結合、および、共振器ＲＣ２と共振器ＲＣ４との間の磁気結合が強くなる。そのため、通過帯域よりも高周波数側の減衰量を大きくすることができる。

なお、共振器ＲＣ１と共振器ＲＣ３との間、および、共振器ＲＣ２と共振器ＲＣ４との間において、フィルタ装置１００Ｈ２のようにビアを同じ配置にする構成を採用するか、フィルタ装置１００Ｈ１のようにビアを互いに逆に配置する構成を採用するかは、たとえば、フィルタ装置全体のサイズ等によって基づいて適宜選択される。

具体的には、フィルタ装置のサイズ、特にＺ軸方向の寸法が比較的大きい場合には、ビアの長さが長くなり各共振器におけるコイルの空芯径が大きくなる。そのため、変形例６のフィルタ装置１００Ｈ２のように共振器のビアを同じ配置とすると、磁気結合が過剰となるおそれがある。このような場合には、変形例５のフィルタ装置１００Ｈ１のように、ビアを互いに逆に配置する構成を採用して、磁気結合を弱めることで、所望のフィルタ特性を実現することが好ましい。

一方、フィルタ装置のサイズ、特にＺ軸方向の寸法が比較的小さい場合には、ビアの長さが短くなるため、共振器間の磁気結合が弱くなりやすい。そのため、変形例６のフィルタ装置１００Ｈ２のように共振器のビアを同じ配置として、磁気結合を強めることで、所望のフィルタ特性を実現することが好ましい。

なお、変形例６のフィルタ装置１００Ｈ２においても、配線パターンＰＴ１２，ＰＴ１３，ＰＴ１５の線幅を調整することによって、各共振器間の結合度合いを調整することができる。

［実施の形態４］
実施の形態４においては、フィルタ装置が収容される通信機器の筐体などに配置された外部シールドによるフィルタ特性の影響を低減するための構成について説明する。

上述した実施の形態に開示した各フィルタ装置においては、本体１１０の最上部側の第２層ＬＹ２に共通電極が配置されている。この共通電極は、共振器内に流れる電流の通過経路となっているため、フィルタ装置の上面側に外部シールドが存在すると、当該外部シールドとの容量結合が生じてしまい、フィルタ特性の変動の要因となり得る。

この外部シールドの影響を低減する手法として、フィルタ装置と外部シールドとの間の距離を長くすることが考えられるが、この場合には、当該離間距離の確保のために通信機器本体の小型化を阻害する要因になり得る。

実施の形態４のフィルタ装置においては、本体１１０において、共通電極よりもさらに上面側の層に、接地端子ＧＮＤに接続された内部シールドが配置される。これによって、外部シールドによるフィルタ特性の変動を抑制することができる。

図２５は、実施の形態４のフィルタ装置１００Ｉの積層構造の一例を示す分解斜視図である。図２５を参照して、フィルタ装置１００Ｉにおいても、フィルタ装置１００と同様に、複数の誘電体層ＬＹ１～ＬＹ１２を有する本体１１０内に共振器ＲＣ１～ＲＣ４が構成されている。なお、フィルタ装置１００Ｉは、図１９に示した実施の形態３のフィルタ装置１００Ｈの等価回路におけるキャパシタＣ３４が除かれた構成となっている。

フィルタ装置１００Ｉにおいて、共振器ＲＣ１は、ビアＶ６１Ａ，Ｖ６１Ｂおよびキャパシタ電極Ｐ２１を含んで構成される。共振器ＲＣ２は、ビアＶ６２Ａ，Ｖ６２Ｂおよびキャパシタ電極Ｐ２８を含んで構成される。共振器ＲＣ３は、ビアＶ６３Ａ，Ｖ６３４Ｂおよびキャパシタ電極Ｐ２２を含んで構成される。共振器ＲＣ４は、ビアＶ６４Ａ，Ｖ６３４Ｂおよびキャパシタ電極Ｐ２６を含んで構成される。

本体１１０の上面１１１（第１層ＬＹ１）には、フィルタ装置１００Ｉの方向を特定するための方向性マークＤＭが配置されている。また、本体１１０の下面１１２（第１２層ＬＹ１２）には、外部機器と接続するための外部端子（入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤ）が配置されている。

入力端子Ｔ１は、ビアＶ６０によって第１１層ＬＹ１１のキャパシタ電極Ｐ２１に接続される。キャパシタ電極Ｐ２１の一部は、第１０層ＬＹ１０に設けられた平板電極ＰＧ２１と対向している。キャパシタ電極Ｐ２１と平板電極ＰＧ２１とによって、図１９におけるキャパシタＣ１が構成される。

キャパシタ電極Ｐ２１には、共振器ＲＣ１のビアＶ６１Ａが接続されている。ビアＶ６１Ａは、第３層ＬＹ３に設けられた共通電極ＰＣ２１および第４層ＬＹ４に設けられた共通電極ＰＣ２２に接続される。また、共通電極ＰＣ２１，ＰＣ２２は、ビアＶ６１Ｂによって、第１０層ＬＹ１０に設けられた平板電極ＰＧ２１に接続される。平板電極ＰＧ２１は、ビアＶＧ４によって、第１２層ＬＹ１２の接地端子ＧＮＤに接続される。また、ビアＶＧ４は、第１１層ＬＹ１１に設けられた平板電極Ｐ２７にも接続されている。平板電極Ｐ２７は、ビアＶＧ４，ＶＧ５によって接地端子ＧＮＤに接続される。

ビアＶ６１Ａは、第８層ＬＹ８においてキャパシタ電極Ｐ２３に接続されている。キャパシタ電極Ｐ２３の一部は、第９層ＬＹ９のキャパシタ電極Ｐ２２と対向している。キャパシタ電極Ｐ２２とキャパシタ電極Ｐ２３とによって、図１９におけるキャパシタＣ１３が構成される。なお、ビアＶ６１ＡおよびビアＶ６１Ｂは、図１９におけるインダクタＬ１ＡおよびインダクタＬ１Ｂにそれぞれ対応する。

出力端子Ｔ２は、ビアＶ６５によって第１１層ＬＹ１１のキャパシタ電極Ｐ２８に接続される。キャパシタ電極Ｐ２８の一部は、第１０層ＬＹ１０に設けられた平板電極ＰＧ２１と対向している。キャパシタ電極Ｐ２８と平板電極ＰＧ２１とによって、図１９におけるキャパシタＣ２が構成される。

キャパシタ電極Ｐ２８には、共振器ＲＣ２のビアＶ６２Ａが接続されている。ビアＶ６２Ａは、第３層ＬＹ３に設けられた共通電極ＰＣ２１および第４層ＬＹ４に設けられた共通電極ＰＣ２３に接続される。また、共通電極ＰＣ２１，ＰＣ２３は、ビアＶ６２Ｂによって、第１０層ＬＹ１０の平板電極ＰＧ２１に接続される。

また、ビアＶ６２Ａは、第８層ＬＹ８においてキャパシタ電極Ｐ２５に接続されている。キャパシタ電極Ｐ２５の一部は、第９層ＬＹ９のキャパシタ電極Ｐ２６と対向している。キャパシタ電極Ｐ２５とキャパシタ電極Ｐ２６とによって、図１９におけるキャパシタＣ２４が構成される。なお、ビアＶ６２ＡおよびビアＶ６２Ｂは、図１９におけるインダクタＬ２ＡおよびインダクタＬ２Ｂにそれぞれ対応する。

第９層ＬＹ９のキャパシタ電極Ｐ２２は、ビアＶ６３Ａによって第３層ＬＹ３の共通電極ＰＣ２１および第４層ＬＹ４の共通電極ＰＣ２２に接続される。また、共通電極ＰＣ２１は、ビアＶ６３４Ｂによって第１０層ＬＹ１０の平板電極ＰＧ２１に接続される。ビアＶ６３Ａは、図１９におけるインダクタＬ３Ａに対応する。また、ビアＶ６３４Ｂは、図１９におけるインダクタＬ３４Ｂに対応する。

第９層ＬＹ９のキャパシタ電極Ｐ２６は、ビアＶ６４Ａによって第３層ＬＹ３の共通電極ＰＣ２１および第４層ＬＹ４の共通電極ＰＣ２３に接続される。また、共通電極ＰＣ２１は、上述の様にビアＶ６３４Ｂによって第１０層ＬＹ１０の平板電極ＰＧ２１に接続される。ビアＶ６４Ａは、図１９におけるインダクタＬ４Ａに対応する。

また、第７層ＬＹ７には、キャパシタ電極Ｐ２４がさらに設けられている。キャパシタ電極Ｐ２４は、第８層ＬＹ８のキャパシタ電極Ｐ２３，Ｐ２５と部分的に対向している。キャパシタ電極Ｐ２３～Ｐ２５によって、図１９におけるキャパシタＣ１２が構成される。

実施の形態４のフィルタ装置１００Ｉにおいては、第２層ＬＹ２に平板電極ＰＧ２２が設けられている。平板電極ＰＧ２２は、少なくとも第３層ＬＹ３の共通電極ＰＣ２１を覆っている。言い換えれば、本体１１０を積層方向（Ｚ軸方向）から平面視した場合に、平板電極ＰＧ２２は共通電極ＰＣ２１と重なっている。

平板電極ＰＧ２２は、ビアＶ６１Ｂ，Ｖ６２Ｂ，Ｖ６３４Ｂを介して平板電極ＰＧ２１（すなわち、接地端子ＧＮＤ）に接続されている。平板電極ＰＧ２２は、共通電極ＰＣ２１に対する内部シールド部材として機能する。平板電極ＰＧ２２によって、共通電極ＰＣ２１がフィルタ装置外部の外部シールド（図示せず）と容量結合することを防止できる。なお、図２５の例においては、平板電極ＰＧ２２は、３本のビアＶ６１Ｂ，Ｖ６２Ｂ，Ｖ６３４Ｂによって、平板電極ＰＧ２１（すなわち、接地端子ＧＮＤ）と接続されているが、平板電極ＰＧ２１と平板電極ＰＧ２２とを接続するビアの数が多いことによって、平板電極ＰＧ２２の電位がより安定化する。

なお、第４層ＬＹ４における共通電極ＰＣ２２，ＰＣ２３は、入出力端におけるＱ値を向上させるために設けられている。共通電極ＰＣ２２，ＰＣ２３が配置されることによって、挿入損失が向上する。

図２６は、図２５のフィルタ装置１００Ｉの通過特性を示す図である。図２６においては、横軸には周波数が示されており、縦軸には挿入損失および反射損失が示されている。図２６においては、実線ＬＮ６０，ＬＮ７０は実施の形態４のフィルタ装置１００Ｉの場合の挿入損失および反射損失をそれぞれ示しており、破線ＬＮ６１，ＬＮ７１は内部シールドを設けない場合の挿入損失および反射損失をそれぞれ示している。

図２６を参照して、通過帯域内における挿入損失については、内部シールドがある場合および内部シールドがない場合のいずれも、ほぼ同程度の値となっている。しかしながら、特に通過帯域よりも低周波数側については、内部シールドのあるフィルタ装置１００Ｉの挿入損失が大きくなっており、減衰特性が改善している。また、通過帯域内における反射損失については、フィルタ装置１００Ｉの方が、内部シールドのない場合に比べて低減している。したがって、内部シールドが設けられることによって、フィルタ特性の低下が抑制されていることがわかる。

図２７は、共通電極の有無、および、内部シールドの有無による、外部シールドのフィルタ特性への影響を説明するための図である。図２７においては、ケース１～３において、内部シールドの有無による通過帯域における挿入損失の劣化度、および、外部シールドの有無による高周波数側の減衰量が２０ｄＢとなるポイント（以下、「減衰ポイント」と称する。）の周波数を示している。

ケース１は、図６の比較例のように、共通電極が設けられておらず各共振器が独立しており、かつ、内部シールドを有さない場合である。また、ケース２は共通電極を有しているが内部シールドは有していない場合であり、ケース３は実施の形態４のフィルタ装置１００Ｉのように、共通電極および内部シールドを有する場合である。

図２７を参照して、通過帯域における挿入損失については、内部シールドを有していない場合（ケース１，ケース２）では０．３０ｄＢ程度の低下となっているが、内部シールドを有するケース３においては、０．０６ｄＢ程度の低下に改善されている。

また、高周波数側の減衰ポイントの周波数については、ケース１では、外部シールドを有する場合には、外部シールドを有していない場合に比べて減衰ポイントの周波数が４ＧＨｚ以上低くなっている。一方で、ケース２およびケース３では、減衰ポイントの周波数が１～２ＧＨｚほど高くなっている。このように、減衰ポイントについては、内部シールドの有無による差異はほとんど見られないが、共通電極が用いられることによって減衰ポイントの変動を抑制することができる。

このように、共通電極および内部シールドを備えた実施の形態４のフィルタ装置１００Ｉにおいては、外部シールドによるフィルタ特性の低下を抑制することができる。

なお、実施の形態４において、共通電極ＰＣ２１は矩形形状の平板電極であってもよいし、上述の実施の形態および変形例のような形状であってもよい。また、図２５においては、内部シールドとして上面側のみに平板電極ＰＧ２２が配置された例が示されているが、それに加えて、本体１１０の側面部分にも内部シールドが配置されてもよい。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０ 通信装置、１２ アンテナ、２０ 高周波フロントエンド回路、２２，２８ バンドパスフィルタ、２４ 増幅器、２６ 減衰器、３０ ミキサ、３２ 局部発振器、４０ Ｄ／Ａコンバータ、５０ ＲＦ回路、１００，１００Ａ～１００Ｉ，２００ フィルタ装置、１１０ 本体、Ｃ０～Ｃ５，Ｃ１２，Ｃ１３，Ｃ２４，Ｃ３４ キャパシタ、ＤＭ 方向性マーク、Ｅ１，Ｅ２ 端部、ＧＮＤ 接地端子、Ｌ１Ａ～Ｌ４Ａ，Ｌ１Ｂ～Ｌ４Ｂ，Ｌ３４Ｂ インダクタ、ＬＹ１～ＬＹ１２ 誘電体層、Ｎ１Ａ～Ｎ４Ａ，Ｎ１Ｂ～Ｎ４Ｂ 接続ノード、Ｐ１，Ｐ４～Ｐ６，Ｐ９～Ｐ１１，Ｐ２０，Ｐ２７，ＰＧ１，ＰＧ２，ＰＧ１１，ＰＧ２１，ＰＧ２２ 平板電極、Ｐ２，Ｐ３，Ｐ７，Ｐ８，Ｐ１２～Ｐ１９，Ｐ２１～Ｐ２６，Ｐ２８ キャパシタ電極、ＰＣ，ＰＣ１～ＰＣ４，ＰＣ１１，ＰＣ２１～ＰＣ２３ 共通電極、ＰＤ１～ＰＤ４ 配線電極、ＰＴ１～ＰＴ７，ＰＴ１１～ＰＴ１６，ＰＴ１３４ 配線パターン、ＲＣ１～ＲＣ４ 共振器、Ｔ１ 入力端子、Ｔ２ 出力端子、Ｖ０，Ｖ１Ａ～Ｖ４Ａ，Ｖ１Ｂ～Ｖ４Ｂ，Ｖ５，Ｖ１０Ａ～Ｖ１２Ａ，Ｖ１０Ｂ，Ｖ１１Ｂ，Ｖ２０Ａ～Ｖ２３Ａ，Ｖ２０Ｂ～Ｖ２２Ｂ，Ｖ３０Ａ～Ｖ３４Ａ，Ｖ３０Ｂ～Ｖ３４Ｂ，Ｖ４０Ａ～Ｖ４３Ａ，Ｖ４０Ｂ～Ｖ４３Ｂ，Ｖ５０，Ｖ５１Ａ～Ｖ５４Ａ，Ｖ５１Ｂ～Ｖ５４Ｂ，Ｖ５３４Ｂ，Ｖ５５，Ｖ６０，Ｖ６１Ａ～Ｖ６４Ａ，Ｖ６１Ｂ，Ｖ６２Ｂ，Ｖ６３４Ｂ，Ｖ６５，ＶＧ１～ＶＧ５ ビア。

Claims (12)

1. 入力端子と、
   出力端子と、
   本体と、
   前記本体に設けられた共通電極と、
   接地端子と、
   各々が前記共通電極および前記接地端子に接続された、第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器とを備え、
   前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器および前記第３ＬＣ並列共振器の各々は、
   キャパシタと、
   一方端が前記共通電極に接続され、他方端が前記キャパシタを介して前記接地端子に接続された第１ビアと、
   一方端が前記共通電極に接続され、他方端が前記キャパシタを介さずに前記接地端子に接続された第２ビアとを含み、
   前記共通電極における、隣接する２つのＬＣ並列共振器の第１ビアが接続されている部分の間に第２ビアが接続されている、フィルタ装置。
2. 前記共通電極は、帯状であって、第１端部および第２端部を含み、
   前記第１ＬＣ並列共振器の第１ビアは、前記第１端部に接続されるとともに、前記入力端子に電気的に接続されており、
   前記第２ＬＣ並列共振器の第１ビアは、前記第２端部に接続されるとともに、前記出力端子に電気的に接続されており、
   前記第３ＬＣ並列共振器は、前記第１ＬＣ並列共振器と前記第２ＬＣ並列共振器との間に配置される、請求項１に記載のフィルタ装置。
3. 入力端子と、
   出力端子と、
   本体と、
   前記本体に設けられた共通電極と、
   接地端子と、
   各々が前記共通電極および前記接地端子に接続された、第１ＬＣ並列共振器、第２ＬＣ並列共振器、第３ＬＣ並列共振器および第４ＬＣ並列共振器とを備え、
   前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器、前記第３ＬＣ並列共振器および前記第４ＬＣ並列共振器の各々は、
   キャパシタと、
   一方端が前記共通電極に接続され、他方端が前記キャパシタを介して前記接地端子に接続された第１ビアと、
   一方端が前記共通電極に接続され、他方端が前記キャパシタを介さずに前記接地端子に接続された第２ビアとを含み、
   前記共通電極における、隣接する２つのＬＣ並列共振器の第１ビアが接続されている部分の間に第２ビアが接続されており、
   前記共通電極は、帯状であって、第１端部および第２端部を含み、
   前記第１ＬＣ並列共振器の第１ビアは、前記第１端部に接続されるとともに、前記入力端子に電気的に接続されており、
   前記第２ＬＣ並列共振器の第１ビアは、前記第２端部に接続されるとともに、前記出力端子に電気的に接続されており、
   前記第３ＬＣ並列共振器は、前記第１ＬＣ並列共振器と前記第２ＬＣ並列共振器との間に配置されており、
   前記第４ＬＣ並列共振器は、前記第２ＬＣ並列共振器と前記第３ＬＣ並列共振器との間に配置されている、フィルタ装置。
4. 前記共通電極はメアンダ形状を有しており、
   前記共通電極に沿って前記第１端部から前記第２端部に向かって、前記第１ＬＣ並列共振器の第１ビア、前記第１ＬＣ並列共振器の第２ビア、前記第３ＬＣ並列共振器の第１ビア、前記第３ＬＣ並列共振器の第２ビア、前記第４ＬＣ並列共振器の第２ビア、前記第４ＬＣ並列共振器の第１ビア、前記第２ＬＣ並列共振器の第２ビア、および前記第２ＬＣ並列共振器の第１ビアが、この順に前記共通電極と接続されており、
   前記第１ＬＣ並列共振器の第２ビアが接続されている部分と前記第３ＬＣ並列共振器の第１ビアが接続されている部分との間の前記共通電極の幅、および、前記第２ＬＣ並列共振器の第２ビアが接続されている部分と前記第４ＬＣ並列共振器の第１ビアが接続されている部分との間の前記共通電極の幅の少なくとも一方は、前記共通電極の他の部分の幅よりも広い、請求項３に記載のフィルタ装置。
5. 前記共通電極はメアンダ形状を有しており、
   前記共通電極に沿って前記第１端部から前記第２端部に向かって、前記第１ＬＣ並列共振器の第１ビア、前記第１ＬＣ並列共振器の第２ビア、前記第３ＬＣ並列共振器の第１ビア、前記第３ＬＣ並列共振器の第２ビア、前記第４ＬＣ並列共振器の第２ビア、前記第４ＬＣ並列共振器の第１ビア、前記第２ＬＣ並列共振器の第２ビア、および前記第２ＬＣ並列共振器の第１ビアが、この順に前記共通電極と接続されており、
   前記第３ＬＣ並列共振器の第２ビアが接続されている部分と前記第４ＬＣ並列共振器の第２ビアが接続されている部分との間の前記共通電極の幅は、前記共通電極の他の部分の幅よりも広い、請求項３に記載のフィルタ装置。
6. 前記共通電極は、前記第１ＬＣ並列共振器が接続されている部分と前記第３ＬＣ並列共振器が接続されている部分との間である第１部分を含み、
   前記第１部分は、前記第１ＬＣ並列共振器の第１ビアが接続されている部分と前記第１ＬＣ並列共振器の第２ビアが接続されている部分との間、ならびに、前記第３ＬＣ並列共振器の第１ビアが接続されている部分と前記第３ＬＣ並列共振器の第２ビアが接続されている部分との間に接続されている、請求項３に記載のフィルタ装置。
7. 前記共通電極は、前記第２ＬＣ並列共振器が接続されている部分と前記第４ＬＣ並列共振器が接続されている部分との間である第２部分を含み、
   前記第２部分は、前記第２ＬＣ並列共振器の第１ビアが接続されている部分と前記第２ＬＣ並列共振器の第２ビアが接続されている部分との間、ならびに、前記第４ＬＣ並列共振器の第１ビアが接続されている部分と前記第４ＬＣ並列共振器の第２ビアが接続されている部分との間に接続されている、請求項３または６に記載のフィルタ装置。
8. 前記第１ＬＣ並列共振器と前記第３ＬＣ並列共振器との間に接続された第１キャパシタと、
   前記第２ＬＣ並列共振器と前記第４ＬＣ並列共振器との間に接続された第２キャパシタと、
   前記第１ＬＣ並列共振器と前記第２ＬＣ並列共振器との間に接続された第３キャパシタとをさらに備える、請求項３～７のいずれか１項に記載のフィルタ装置。
9. 前記共通電極に沿って前記第１端部から前記第２端部に向かって、前記第１ＬＣ並列共振器の第１ビア、前記第１ＬＣ並列共振器の第２ビア、前記第３ＬＣ並列共振器の第１ビア、前記第４ＬＣ並列共振器の第１ビア、前記第２ＬＣ並列共振器の第２ビア、および前記第２ＬＣ並列共振器の第１ビアが、この順に前記共通電極と接続されており、
   前記共通電極は、前記共通電極における前記第３ＬＣ並列共振器の第１ビアと前記第４ＬＣ並列共振器の第１ビアとの間の部分から突出した突出部を含み、
   前記第３ＬＣ並列共振器の第２ビアおよび前記第４ＬＣ並列共振器の第２ビアは共通化されて前記突出部に接続されている、請求項３に記載のフィルタ装置。
10. 前記共通電極よりも前記本体の上面側に配置され、前記接地端子に接続されたシールド部材をさらに備え、
    前記シールド部材は、前記本体の上面側から平面視した場合に、前記共通電極と重なっている、請求項１～９のいずれか１項に記載のフィルタ装置。
11. 前記フィルタ装置は、特定の周波数帯域の信号を通過させるバンドパスフィルタである、請求項１～１０のいずれか１項に記載のフィルタ装置。
12. 請求項１～１１のいずれか１項に記載のフィルタ装置を備えた、高周波フロントエンド回路。

Images