[go: up one dir, main page]

JP7441838B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7441838B2
JP7441838B2 JP2021528032A JP2021528032A JP7441838B2 JP 7441838 B2 JP7441838 B2 JP 7441838B2 JP 2021528032 A JP2021528032 A JP 2021528032A JP 2021528032 A JP2021528032 A JP 2021528032A JP 7441838 B2 JP7441838 B2 JP 7441838B2
Authority
JP
Japan
Prior art keywords
layer
transistor
oxide
insulator
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021528032A
Other languages
English (en)
Other versions
JPWO2020261029A1 (ja
Inventor
舜平 山崎
英明 宍戸
紘慈 楠
貴浩 福留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020261029A1 publication Critical patent/JPWO2020261029A1/ja
Priority to JP2024022578A priority Critical patent/JP7564976B2/ja
Application granted granted Critical
Publication of JP7441838B2 publication Critical patent/JP7441838B2/ja
Priority to JP2024168198A priority patent/JP2025020108A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明の一態様は、表示装置に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、通信装置および電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、通信装置および電子機器なども、半導体装置と呼ばれる場合がある。
スマートフォン、スマートウオッチ（登録商標）、タブレット端末、眼鏡型ディスプレイ、またはゴーグル型ディスプレイ（ヘッドマウントディスプレイ）などに代表される持ち運びが容易、且つ身体に装着して使用するウエアラブルな電子機器が用いられる機会が増えている。
ウエアラブルな電子機器は、当該電子機器の筐体の小型化、当該電子機器の軽量化、さらに精細度の高い表示性能が求められている。例えば、ゴーグル型ディスプレイは、多くの情報を表示することで臨場感を向上させることができるため精細度の高い表示装置が求められている。また、当該電子機器が小型、且つ軽量であれば、装着時の体への負担および疲労を軽減することができる。
情報端末以外の電子機器（例えば、車載用電子機器、家庭用電気機械器具、住宅、建物、またはウエアラブル機器など）をインターネットに接続するＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）などの情報技術の発展により、電子機器が扱うデータ量は増大する傾向にある。また、情報端末などの電子機器に通信速度の向上が求められている。
ＩｏＴを実現するには、新たにインターネットに接続される電子機器が増えるため、一度に接続できる電子機器を増やすことが求められる。また、一度に多くの電子機器がインターネットに接続されるため、通信のタイムラグ（遅延と言い換えてもよい）が発生する。したがって、ＩｏＴを含む様々な情報技術に対応するため、４Ｇよりも速い通信速度、多くの同時接続、短い遅延時間などを実現する第５世代移動通信システム（５Ｇ）と呼ばれる新たな通信規格が検討されている。５Ｇでは、例えば３．７ＧＨｚ帯、４．５ＧＨｚ帯、および２８ＧＨｚ帯の通信周波数が使用される。
特許文献１では、画素がゲートドライバ回路の一部を含むことでゲートドライバの配置領域を削減することができる表示装置が開示されている。
国際公開第２０１４－０６９５２９号
ウエアラブルな電子機器は、目的に応じて様々な形状の表示装置が用いられる。したがって、当該電子機器は、向かい合う辺に囲まれた形状に限定されず、例えば、円形、楕円形、三角形など向かい合う辺に囲まれた形状以外の表示装置にも対応しなければならない課題がある。また、当該電子機器を長時間装着する場合、当該電子機器が大きく、重いと体への負担が大きく疲労度が増大する課題がある。なお、当該電子機器の部品点数が多い場合、消費電力が増大し、電子機器の筐体が大きくなる課題がある。
また、ＩｏＴを含む５Ｇを用いたネットワークに接続される電子機器は、可搬性が優れ、且つ小型であることが求められている。なお、５Ｇを用いて通信する場合、異なる周波数帯域を用いて送受信するためのアンテナを設けなければならないという課題がある。
本発明の一態様は、新規の構成の表示装置などを提供することを課題の一つとする。または、自由な形状の表示領域を有する表示装置などを提供することを課題の一つとする。または、小型化に適した構成の表示装置などを提供することを課題の一つにする。または、生産性が良好な表示装置などを提供することを課題の一つとする。
または、本発明の一態様は、新規の構成の電子機器などを提供することを課題の一つとする。または、向かい合う辺に囲まれた形状に限定されない表示領域を有する表示装置を有する電子機器などを提供することを課題の一つとする。または、小型化に適した構成の表示装置を有する電子機器などを提供することを課題の一つにする。または、生産性が良好な表示装置を有する電子機器などを提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の層と、第２の層と、を有する表示装置である。第１の層は、ソースドライバと、センサの第１の要素と、を有する。また、第２の層は、ゲートドライバと、複数の画素と、センサの第２の要素と、を有する。また、画素は、発光素子を有する。なお、センサは、ソースドライバと重なる領域に形成される。第１の層には、開口部および第１の端子を有する。開口部には、センサの第１の要素が設けられる。第１の端子は、ソースドライバと電気的に接続される。第２の層の第１の面には画素が設けられ、第１の面の反対側の第２の面には、第２の端子が設けられる。第２の端子は画素と電気的に接続される。第１の端子は、第２の端子と電気的に接続され、ソースドライバの出力信号は、第１の端子を介して複数の画素が接続される配線に供給することができる。したがって、複数の画素が設けられる表示領域の外周部にソースドライバおよびゲートドライバを設けなくてもよい表示装置である。なお、センサは、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）である。
本発明の異なる一態様は、第１の層と、第２の層と、を有する表示装置である。第１の層は、ソースドライバを有する。第２の層は、ゲートドライバと、複数の画素と、アンテナと、を有する。ゲートドライバおよび複数の画素のいずれか一方または双方は、アンテナと重なる領域に形成される。第１の層は、第１の端子と、第３の端子とを有する。第１の端子は、ソースドライバと電気的に接続される。第２の層の第１の面には画素が設けられ、第１の面の反対側の第２の面には、第２の端子が設けられる。第２の端子は画素と電気的に接続される。第１の端子は、第２の端子と電気的に接続される。第３の端子は、アンテナの端部と電気的に接続される。ソースドライバの出力信号は、第１の端子を介して複数の画素が接続される配線に供給することができる。
上記各構成において、第２の層は、第１の層よりも面積が大きく、かつ、第２の層は、第１の層と重なる領域を有することが好ましい。
上記画素として、第１の画素と、第２の画素と、を有する。第１の画素と、第２の画素は、それぞれ発光素子を有する。第２の画素は、さらに、ゲートドライバの要素を有することが好ましい。なお、発光素子は、有機物を有することが好ましい。もしくは、ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）、またはマイクロＬＥＤであることが好ましい。
上記各構成において、第１の端子は、導電性を有するバンプを介して第２の端子と電気的に接続されることが好ましい。
上記とは異なる本発明の一態様は、第１の層と、第２の層と、を有する表示装置である。第１の層は、第１のトランジスタと、センサの第１の要素と、を有する。また、第２の層は、第２のトランジスタと、発光素子と、センサの第２の要素と、を有する。なお、センサは、第１のトランジスタと重なる領域に形成される。第１の層には、開口部および第１の端子が設けられる。開口部には、センサの第１の要素が設けられる。第１の端子は、第１のトランジスタと電気的に接続される。第２の層の第１の面には発光素子が設けられ、第１の面の反対側の第２の面には、第２のトランジスタの第２の端子が設けられる。第１の端子は、第２の端子と電気的に接続される。
上記構成において、第２のトランジスタの半導体層が金属酸化物を有することが好ましい。
当該第２のトランジスタは、バックゲートを有することが好ましい。
本発明の一態様は、新規の構成の表示装置などを提供することができる。または、向かい合う辺に囲まれた形状に限定されない表示領域を有する表示装置などを提供することができる。または、小型化に適した構成の表示装置などを提供することができる。または、生産性が良好な表示装置などを提供することができる。
または、本発明の一態様は、新規の構成の電子機器などを提供することができる。または、向かい合う辺に囲まれた形状に限定されない表示領域を有する表示装置を有する電子機器などを提供することができる。または、小型化に適した構成の表示装置を有する電子機器などを提供することができる。または、生産性が良好な表示装置を有する電子機器などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１は、電子機器を説明する図である。
図２Ａ乃至図２Ｄは、表示装置を説明する図である。
図３は、表示装置を説明する回路図である。
図４Ａおよび図４Ｂは、表示装置を説明する図である。
図５Ａおよび図５Ｂは、表示装置を説明する図である。
図６Ａおよび図６Ｂは、センサを説明する図である。
図７は、ゲートドライバを説明するブロック図である。
図８Ａは、ゲートドライバを説明するブロック図である。図８Ｂは、ゲートドライバを説明する回路図である。
図９Ａ乃至図９Ｄは、画素を説明する回路図である。
図１０Ａおよび図１０Ｂは、表示装置を説明する図である。
図１１は、アンテナを説明する図である。
図１２は、無線送受信機の構成例を説明する図である。
図１３は、無線送受信機の構成例を説明する図である。
図１４Ａおよび図１４Ｂは、トランジスタの構成例を示す図である。
図１５Ａ乃至図１５Ｃは、トランジスタの構成例を示す図である。
図１６Ａ乃至図１６Ｃは、トランジスタの構成例を示す図である。
図１７ＡはＩＧＺＯの結晶構造の分類を説明する図である。図１７ＢはＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図１７ＣはＣＡＡＣ－ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図１８Ａ乃至図１８Ｄは、電子機器の一例を示す図である。
図１９Ａ乃至図１９Ｄは、電子機器の一例を示す図である。
図２０Ａ乃至図２０Ｆは、電子機器の一例を示す図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その説明の繰り返しは省略する。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。
また、上面図（「平面図」ともいう）や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、「抵抗」の抵抗値を、配線の長さによって決める場合がある。または、抵抗値は、配線で用いる導電層とは異なる抵抗率を有する導電層と接続することにより決める場合がある。または、半導体層に不純物をドーピングすることで抵抗値を決める場合がある。
また、本明細書等において、電気回路における「端子」とは、電流の入力または出力、電圧の入力または出力、もしくは、信号の受信または送信が行なわれる部位を言う。よって、配線または電極の一部が端子として機能する場合がある。
なお、本明細書等において「上」、「上方」、「下」、または「下方」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。また、「導電層Ｃの上方の導電層Ｄ」の表現であれば、導電層Ｃの上に導電層Ｄが直接接して形成されている必要はなく、導電層Ｃと導電層Ｄとの間に他の構成要素を含むものを除外しない。また、「上方」、または「下方」には、斜め方向に配置されている場合も除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。また、「直接接続」には、異なる導電層によって形成される配線がコンタクトを介して接続し一つの配線として機能する場合が含まれる。
また、本明細書などにおいて、「平行」とは、例えば、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直」および「直交」とは、例えば、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧と電位は互いに言い換えることが可能な場合が多い。本明細書などでは、特段の明示が無いかぎり、電圧と電位を言い換えることができるものとする。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能である。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能である。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることができる場合がある。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態（「導通状態」ともいう。）をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態（「非導通状態」ともいう。）をいう。
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
また、本明細書等において、高電源電圧ＶＤＤ（以下、単に「ＶＤＤ」、「Ｈ電圧」、または「Ｈ」ともいう）とは、低電源電圧ＶＳＳ（以下、単に「ＶＳＳ」、「Ｌ電圧」、または「Ｌ」ともいう）よりも高い電圧の電源電圧を示す。また、ＶＳＳとは、ＶＤＤよりも低い電圧の電源電圧を示す。また、接地電圧（以下、単に「ＧＮＤ」、または「ＧＮＤ電圧」ともいう）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電圧の場合には、ＶＳＳは接地電圧より低い電圧であり、ＶＳＳが接地電圧の場合には、ＶＤＤは接地電圧より高い電圧である。
また、本明細書等において、ゲートとは、ゲート電極およびゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ソースとは、ソース領域、ソース電極、およびソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ドレインとは、ドレイン領域、ドレイン電極、およびドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、図面などにおいて、配線および電極などの電圧をわかりやすくするため、配線および電極などに隣接してＨ電圧を示す“Ｈ”、またはＬ電圧を示す“Ｌ”を付記する場合がある。また、電圧変化が生じた配線および電極などには、“Ｈ”または“Ｌ”を囲み文字で付記する場合がある。また、トランジスタがオフ状態である場合、当該トランジスタに重ねて“×”記号を付記する場合がある。
（実施の形態１）
本発明の一態様に係る表示装置について、図面を用いて説明する。図１は、電子機器１００が有する表示装置１０の構成を説明する図である。
なお、本明細書などで例示する表示装置の構成は一例であり、全ての構成要素を含む必要はない。表示装置は、本明細書などに示す構成要素のうち必要な構成要素を有していればよい。また本明細書などに示す構成要素以外の構成要素を有していてもよい。
電子機器１００は、一例として、表示装置１０、基板１００Ａ、ＦＰＣ１００Ｂ、および制御装置１００Ｃを有する。表示装置１０は、一例としてバンプ１０１Ａを介してＦＰＣ１００Ｂと電気的に接続される。また、ＦＰＣ１００Ｂは、バンプ１０１Ｂを介して制御装置１００Ｃと電気的に接続される。よって、表示装置１０は、ＦＰＣ１００Ｂを介して制御装置１００Ｃと電気的に接続される。
本発明の一態様では、表示装置１０が層Ｌ１と、層Ｌ２と、を有する。層Ｌ１は、ソースドライバと、センサＳｅｎの一部と、を有し、層Ｌ２は、ゲートドライバと、複数の画素と、センサＳｅｎの残りの一部と、を有する。複数の画素として、第１の画素と、第２の画素と、を有する。第１の画素および第２の画素は、発光素子を有する。第２の画素は、さらに、ゲートドライバの機能の一部を有する。なお、第２の画素は、複数の第２の画素が集まることで、ゲートドライバの機能を実現する。言い換えると、ゲートドライバは、複数の第２の画素によって構成される。なお、第２の画素については、図３で詳細に説明する。また、層Ｌ１の上面には、センサＳｅｎの一部が形成される開口部と、ソースドライバと接続される第１の端子が設けられ、層Ｌ２が有する画素が配置される面の裏面には、第２の端子が設けられる。
第１の端子は、第２の端子と貼り合わされることで電気的に接続され、かつ、センサＳｅｎが形成される。なお、第１の端子は、導電性を有するバンプ（以降、バンプ）を介して第２の端子と電気的に接続されてもよい。第１の端子と、第２の端子とを、バンプを介して直接接合することを、ＩｎＦＯ（Ｉｎｔｅｇｒａｔｅｄ Ｆａｎ－Ｏｕｔ ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｉｎｇ）技術と呼ぶ場合がある。もしくは、第１の端子と、第２の端子とを直接接合する直接接合方法を用いることができる。当該直接接合方法を用いる場合、第１の端子と第２の端子が銅（Ｃｕ）を含む導電膜であることが好ましい。または、第１の端子と第２の端子のいずれか一がタングステン（Ｗ）を含む導電膜であってもよい。
層Ｌ１が有するソースドライバの出力信号は、第１の端子および第２の端子を介して複数の画素が接続されている配線に与えられる。つまり、ソースドライバは、複数の画素が設けられる表示領域の下に設けられる。したがって、表示領域の外周部にソースドライバまたはゲートドライバを設けなくてもよい。電子機器の表示装置は、額縁の領域を小さくすることができるため、表示領域を広く確保することができる。また、ソースドライバまたはゲートドライバが表示領域の外周部にない場合、表示領域が、向かい合う辺に囲まれた形状、直線および曲線を組み合わせたシンメトリーな形状、直線および曲線を組み合わせたシンメトリーでない形状、円形、楕円形、または三角形など向かい合う辺を有さない辺に囲まれた形状（以降、自由な形状）の表示領域に対してもゲートドライバまたはソースドライバを配置するための領域を設けなくてもよい。特に、ソースドライバまたはゲートドライバに信号を与えるＦＰＣの配置を考慮しなくてよくなるため、自由な形状の表示領域を有する表示装置または電子機器を提供できるようになる。
なお、基板１００Ａは、層Ｌ２よりも面積が大きく、層Ｌ２は、層Ｌ１よりも面積が大きいことが好ましい。ただし、基板１００Ａは、層Ｌ２と同じ大きさの面積でもよい。また、層Ｌ２は、層Ｌ１と同じ大きさの面積でもよい。なお、基板１００Ａは、層Ｌ２と重なる位置に配置されることが好ましい。また、層Ｌ２は、層Ｌ１と重なる位置に配置されることが好ましい。なお、表示装置１０の表示領域１１０は、層Ｌ２と同じ大きさの領域であることが好ましく、もしくは、層Ｌ２よりも小さい領域であることが好ましい。
第１の画素または第２の画素が有する発光素子は、有機物を有することが好ましい。有機物を有する発光素子は、有機発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）と呼ぶことができる。もしくは、発光素子は、無機物を有していてもよい。例えば、無機物を有する表示素子として、ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）またはマイクロＬＥＤなどがある。
なお、第１の端子が、第２の端子と電気的に接続されることで、第１の端子と重ならない位置にセンサＳｅｎを形成することができる。一例として、センサＳｅｎは、第１の端子と同じ元素を含む導電層によってセンサＳｅｎの一部が形成され、第２の端子と同じ元素を含む導電層によってセンサＳｅｎの残りの一部が形成されることが好ましい。なお、センサＳｅｎは、ＭＥＭＳであることが好ましい。異なる例として、センサＳｅｎは、第１の端子または第２の端子に含まれる元素と、異なる元素を含む導電膜を用いて構成することができる。
一例として、表示装置１０が有するセンサＳｅｎが加速度センサであることが好ましい。ただし、センサＳｅｎは、加速度センサに限定されない。例えば、センサＳｅｎは、構造を変更することで圧力センサ、ジャイロスコープ、またはボロメータ型赤外線センサなどの機能を有することができる。
基板１００Ａは、表示装置の保護機能を有する。例えば、基板１００Ａには、ガラス、石英、又はプラスチックなどを用いることができる。なお、基板１００Ａは、可撓性基板を用いてもよい。可撓性基板とは、曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォンからなるプラスチック基板等が挙げられる。また、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル等からなるフィルム、又は無機蒸着フィルムなどを用いることもできる。
図２Ａ乃至図２Ｄは、表示装置１０を説明する図である。図２Ａ乃至図２Ｄでは、説明を簡便にするため基板１００Ａを図示せず且つ説明を省略する。また層Ｌ１と層Ｌ２の大きさについても考慮しないものとする。表示装置１０は、画素Ｐｉｘ１、画素Ｐｉｘ２（ゲートドライバＧＤの機能を有する）、ゲートドライバＧＤ、ソースドライバＳＤ、センサＳｅｎ１およびセンサＳｅｎ２によって形成されるセンサＳｅｎ、ならびにアンテナＡＮＴのいずれか一もしくは複数を有する。なお、画素Ｐｉｘ２を有する表示装置１０の場合、画素Ｐｉｘ２がゲートドライバとして機能する。画素Ｐｉｘ２を有さない表示装置１０の場合、ゲートドライバＧＤは独立して存在することが好ましい。
なお、層Ｌ１は、第１のトランジスタを有し、層Ｌ２は、第２のトランジスタを有する。第１のトランジスタが有する第１の半導体層は、第２のトランジスタが有する第２の半導体層とは異なる元素を含むことが好ましい。例えば、第１の半導体層は、シリコン（Ｓｉ）を有し、第２の半導体層は、酸素を含み、さらに、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、または錫（Ｓｎ）のいずれか一もしくは複数を有する。
したがって、第２の半導体層は、酸化物半導体を有すると言い換えることができる。なお、トランジスタのチャネルが形成される第２の半導体層に金属酸化物の一種である酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）を含むトランジスタを「ＯＳトランジスタ」または「ＯＳ－ＦＥＴ」と呼ぶ。なお、ＯＳトランジスタは、温度変化による電気的特性の変動が小さいことが知られている。また、ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示すことができる。したがって、ＯＳトランジスタは、記憶装置に適用することが好ましい。なお、ＯＳトランジスタについては、実施の形態３または実施の形態４で詳細に説明する。
また、ＯＳトランジスタは高温環境下でもオフ電流がほとんど増加しない。具体的には室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。半導体装置を構成するトランジスタにＯＳトランジスタを用いることで、高温環境下においても動作が安定し、信頼性の良好な半導体装置が実現できる。
また、ＯＳトランジスタは、半導体装置の配線を形成するＢＥＯＬ（Ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ）工程中にスパッタリング法を用いて形成できる。したがって、異なるトランジスタ特性のトランジスタを用いて一つの表示装置１０を形成することができる。言い換えれば、ＯＳトランジスタを用いることで、ＳＯＣ（Ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）を容易に形成することができる。
図２Ａは、一例として、図１で説明した表示装置１０の構成を説明する図である。層Ｌ１は、ソースドライバＳＤと、センサＳｅｎ１を有する。層Ｌ２は、画素Ｐｉｘ１、画素Ｐｉｘ２、およびセンサＳｅｎ２を有する。センサＳｅｎ２は、センサＳｅｎ１と重なる位置に配置されることで、センサＳｅｎを形成する。なお、画素Ｐｉｘ１または画素Ｐｉｘ２が有する発光素子は、ＯＬＥＤ、ＬＥＤ、またはマイクロＬＥＤであることが好ましい。
ここで、高精細な表示を行うことができる表示領域を有する表示装置１０について説明する。例えば、当該表示装置１０は、ヘッドマウントディスプレイなどに適用することが好ましい。
層Ｌ２に形成される画素Ｐｉｘの精細度は、トランジスタの作成工程における製造装置の加工分解能によって決定される。例えば、シリコン基板上に形成できるトランジスタのゲート長は、ガラス基板上に形成できるトランジスタの最も小さなゲート長よりも１桁以上小さくすることができる。したがって、精細度の高い表示領域は、シリコン基板上に形成することが好ましい。
一例として、画素Ｐｉｘ１、およびゲートドライバＧＤの機能を有する画素Ｐｉｘ２を有する層Ｌ２は、シリコン基板上にそれぞれの画素を形成し、その後、シリコン基板を剥離して形成する。剥離したシリコン基板は、再度、層Ｌ２を形成する場合の基板として使用することができる。したがって、層Ｌ２を形成するための基板を再利用することで材料コストを低減することができる。
次に、層Ｌ１は、シリコン基板上に形成されることが好ましい。層Ｌ１は、少なくともソースドライバＳＤを有する。ソースドライバＳＤは、デジタル信号をアナログ信号に変換する機能を有するため高速に動作することが求められる。また、ソースドライバＳＤが接続する表示領域内に設けられる配線には、複数の画素が接続される。言い換えると、当該配線は、寄生容量が加えられた大きな容量負荷を有する。したがって、ソースドライバＳＤは、当該容量負荷を充放電するための高い電流供給能力が求められる。
また、層Ｌ１が有するソースドライバＳＤは、層Ｌ２が有する複数の画素によって構成される表示領域よりも小さな面積で機能を実現することができる。例えば、自由な形状の表示領域を有する層Ｌ２と同じ大きさ且つ同じ形状の層Ｌ１をチップとして加工すると、１枚のシリコン基板における取り数が少なくなってしまい材料コストが高くなる課題がある。層Ｌ１が有するソースドライバＳＤの面積は、層Ｌ２が有する表示領域の面積よりも少ない場合が多い。したがって、層Ｌ１は、層Ｌ２とは独立して形成し貼り合わせることで材料コストを低減することができる。
また、層Ｌ１は、ソースドライバＳＤの上方にセンサＳｅｎ１を設けることができる。さらに、層Ｌ２が有するセンサＳｅｎ２は、センサＳｅｎ１と重なる位置に配置される。層Ｌ１と層Ｌ２を貼り合わせることで、センサＳｅｎは、センサＳｅｎ１とセンサＳｅｎ２とによって形成される。センサＳｅｎは、ＭＥＭＳであることが好ましい。
センサＳｅｎについては、図６Ａおよび図６Ｂで詳細に説明するが、一例として、センサＳｅｎ１が、第１乃至第３の電極を有する場合について説明する。センサＳｅｎ１は、第１の電極と第３の電極との間に形成される容量の変化を検出し、第２の電極と第３の電極との間に形成される容量の変化を検出する。なお、第３の電極の一部は、層Ｌ２に形成されることが好ましい。センサＳｅｎ２が、層Ｌ２に形成されることで、センサＳｅｎは、横方向の動作または加速度だけでなく、縦方向の動作、加速度、または押圧などの圧力を検出することができる。
図２Ｂは、図２Ａで説明した表示装置１０とは異なる構成の表示装置１０Ａを説明する図である。表示装置１０Ａは、ゲートドライバＧＤおよびソースドライバＳＤが層Ｌ１に形成されている点が表示装置１０と異なっている。したがって、層Ｌ２は、複数の画素Ｐｉｘ１を有し、層Ｌ２の画素Ｐｉｘ１が配置される反対の面に、センサＳｅｎ２が設けられる。第１の端子と、第２の端子を電気的に接続することで、第１の端子と重ならない位置にセンサＳｅｎが形成される。
図２Ｃは、図２Ｂで説明した表示装置１０Ａとは異なる構成の表示装置１０Ｂを説明する図である。表示装置１０Ｂは、層Ｌ１が層Ｌ１Ａおよび層Ｌ１Ｂを有している点が表示装置１０Ａと異なっている。層Ｌ１Ａには、ソースドライバＳＤが形成され、層Ｌ１Ｂには、ゲートドライバＧＤとセンサＳｅｎ１が形成されている点が異なっている。なお、層Ｌ１Ａは、第１のトランジスタを有し、層Ｌ１Ｂは、第２のトランジスタを有する。したがって、層Ｌ１Ｂは、層Ｌ２と貼りあわされるため、第１のトランジスタと第２のトランジスタが積層構造になる。
図２Ｄは、図２Ｂで説明した表示装置１０Ａとは異なる構成の表示装置１０Ｃを説明する図である。表示装置１０Ｃは、アンテナＡＮＴを有する点が表示装置１０Ａと異なっている。また、表示装置１０Ｃは、層Ｌ２が層Ｌ２Ａおよび層Ｌ２Ｂを有している点が表示装置１０Ａと異なっている。層Ｌ２Ａには、アンテナＡＮＴが形成され、層Ｌ２Ｂには、画素Ｐｉｘ１が形成される。層Ｌ２Ｂは、第２のトランジスタを有する。なお、層Ｌ２Ａには、複数のアンテナＡＮＴが形成されることが好ましい。それぞれのアンテナＡＮＴは、層Ｌ１の第３の端子に電気的に接続される、なお、第３の端子は、第１の端子と同じ元素を含むことが好ましい。
図３は、表示装置１０の層Ｌ２について詳しく説明する回路図である。表示装置１０は、複数の画素４０、複数の画素４０Ａ、複数の画素４０Ｂ、複数の配線４５、複数の配線４６、配線４８、および複数の配線４９を有する。なお、画素４０は、表示装置１０で説明した画素Ｐｉｘ１に相当し、画素Ｐｉｘ２は、ゲートドライバＧＤの機能を分散して含むことが好ましい。したがって、画素４０Ａおよび画素４０Ｂは、表示装置１０で説明した画素Ｐｉｘ２に相当する。なお、ゲートドライバＧＤについては、図７、図８Ａおよび図８Ｂで詳細に説明する。
例えば、それぞれの配線４９には、複数の画素４０、画素４０Ａ、および画素４０Ｂが電気的に接続されている。画素４０Ａは、ゲートドライバＧＤの一部の機能を有する回路４０Ｄ１を有し、画素４０Ｂは、ゲートドライバＧＤの残りの機能である回路４０Ｄ２を有する。よって、配線４９に接続する回路４０Ｄ１および回路４０Ｄ２によってゲートドライバＧＤの一段分の回路が構成される。図３では、ゲートドライバＧＤの一段分の機能が２つの画素に分散して配置した例を示しているが、ゲートドライバＧＤの機能を含む画素の数は限定されない。例えば、ゲートドライバＧＤの一段分の機能は、３つ以上の画素に分散して配置することができる。
まず、回路４０Ｄ１および回路４０Ｄ２によって構成されるゲートドライバについて説明する。回路４０Ｄ１は、入力端子ＬＩＮ、入力端子ＣＫ１、および出力端子ＮＤＯを有し、回路４０Ｄ２は、入力端子ＣＫ２、入力端子ＮＤＩ、出力端子ＦＯ、および出力端子ＳＲＯＵＴを有する。
一例として、配線４８は、少なくとも入力端子ＬＩＮ、入力端子ＣＫ１、または入力端子ＣＫ２のいずれかと電気的に接続される。出力端子ＮＤＯは、入力端子ＮＤＩと電気的に接続される。出力端子ＦＯは、配線４９（ｎ－１）と電気的に接続される。配線４９（ｎ－１）は、画素４０、画素４０Ａ、および画素４０Ｂと電気的に接続される。出力端子ＳＲＯＵＴは、配線４９（ｎ）に電気的に接続される画素４０Ａが有する回路４０Ｄ１の入力端子ＬＩＮと電気的に接続される。なお、ｎは正の整数である。
入力端子ＬＩＮ、入力端子ＣＫ１、入力端子ＣＫ２には、配線４８から、回路４０Ｄ１および回路４０Ｄ２を駆動するための信号が与えられる。出力端子ＮＤＯに与えられる信号は、回路４０Ｄ１の出力信号である。当該出力信号は、回路４０Ｄ２の入力端子ＮＤＩに与えられる。出力端子ＦＯに与えられる出力信号は、表示装置における走査信号に相当する。出力端子ＳＲＯＵＴには、配線４９（ｎ）に電気的に接続される画素４０Ａが有する回路４０Ｄ１を駆動するためのキャリー信号が与えられる。
続いて、画素４０、画素４０Ａ、および画素４０Ｂについて説明する。画素４０、画素４０Ａ、および画素４０Ｂは、発光素子を有し、発光素子の射出する光の強度を制御することができる。なお、画素４０については、図９Ａ乃至図９Ｄにて詳細に説明する。
ここでは、一例として、画素４０（ｍ、ｎ）について説明する。画素４０（ｍ、ｎ）は、配線４５（ｍ）、配線４６（ｍ）、および配線４９（ｎ）と電気的に接続される。配線４５（ｍ）には、層Ｌ１が有するソースドライバＳＤから第１の端子および第２の端子を介して画像データが与えられる。配線４６（ｍ）には、層Ｌ１が有するソースドライバＳＤから第１の端子および第２の端子を介してリセット信号が与えられる。なお、画素４０（ｍ、ｎ）は、画素４０（ｍ、ｎ）が有する第２のトランジスタの閾値変動量、または発光素子の輝度の劣化量などの画素の電気特性の変化をモニタするためのモニタ信号を配線４６（ｍ）に出力することができる。なお、ｍは正の整数である。
ソースドライバＳＤの出力端子は、表示領域内のいずれかの位置で配線４５および配線４６と電気的に接続される。表示領域内とは、配線４５に電気的に接続される画素４０が延在する方向を意味する。表示領域外とは、配線４５に電気的に接続される画素４０がない方向を意味する。
なお、ソースドライバＳＤは、複数の配線４５と直交する方向に沿って配置されることが好ましい。したがって、ソースドライバが、第１の端子および第２の端子を介して配線４５または配線４６と電気的に接続される場合、最短距離で接続することができる。
また、配線４８の一部は、表示領域外を引き回して配線されてもよい。理由として、表示領域の端部に位置する回路４０Ｄ１および回路４０Ｄ２には、配線４８を介して回路４０Ｄ１および回路４０Ｄ２を駆動するための制御信号を与える必要がある。なお、当該制御信号は、層Ｌ１が有するタイミングコントローラから与えられる。なお、タイミングコントローラについては、図４Ａで詳細に説明する。
図４Ａおよび図４Ｂは、表示装置１０を説明する図である。図４Ａは、表示装置１０の斜視図を用いて説明する図であり、図４Ｂは、表示装置１０の断面模式図を用いて説明する図である。なお、層Ｌ２の説明は、図３の説明を参酌することができる。したがって、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その説明の繰り返しは省略する。
図４Ａは、層Ｌ１がソースドライバＳＤとして機能するソースドライバ２０Ａ、ソースドライバ２０Ｂ、およびタイミングコントローラ３０を有する。ソースドライバ２０Ａは、画像データを出力する機能を有する。ソースドライバ２０Ｂは、リセット信号を出力する機能を有し、さらに、ソースドライバ２０Ｂは、画素４０の電気特性の変化をモニタするモニタ機能を有している。
一例として、ソースドライバ２０Ａの出力端子２０Ａ１は、第１の端子および第２の端子を介して表示領域内の配線４５（ｍ）と電気的に接続される。ソースドライバ２０Ｂの出力端子２０Ｂ１は、第１の端子および第２の端子を介して表示領域内の配線４６（ｍ）と電気的に接続される。
タイミングコントローラは、出力端子３０ａが第１の端子および第２の端子を介して層Ｌ２が有する配線４８と電気的に接続される。配線４８の一部は、表示領域の外周部に配置され、一部は表示領域内の複数の回路４０Ｄ１および複数の回路４０Ｄ２と電気的に接続される。
図４Ｂは、表示装置１０の断面模式図の一部を示している。一例として、層Ｌ１は、ソースドライバ２０Ａ、ソースドライバ２０Ｂを有し、層Ｌ２は、画素４０を有している。なお、図４Ｂでは、画素４０Ａおよび画素４０Ｂの図示は省略している。図４Ｂで示す画素４０は、一例として、発光素子４１、トランジスタ４２、トランジスタ４３、トランジスタ４４を図示している。なお、発光素子４１は、基板１００Ａの方向に光を射出する。なお、画素４０の画素回路については、図９Ａ乃至図９Ｄで詳細に説明する。
なお、層Ｌ１が有するソースドライバ２０Ａは、プラグ５７ｂおよび電極６１ｂを介して配線４５と電気的に接続される。また、ソースドライバ２０Ｂは、プラグ５７ａおよび電極６１ａを介して配線４６と電気的に接続されることを示す。なお、プラグ５７ａおよびプラグ５７ｂは、第１の端子に相当し、電極６１ａおよび電極６１ｂは、第２の端子に相当する。
図５Ａおよび図５Ｂは、図４Ａおよび図４Ｂとは異なる表示装置１０を説明する図である。図５Ａは、表示装置１０の斜視図を用いて説明する図であり、図５Ｂは、表示装置１０の断面模式図を用いて説明する図である。なお、層Ｌ２の説明は、図４Ａおよび図４Ｂの説明を参酌することができる。したがって、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その説明の繰り返しは省略する。
図５Ａは、表示装置１０がセンサ２０Ｃを有する点が図４Ａおよび図４Ｂで説明した表示装置１０と異なっている。図５Ａでは、層Ｌ１がセンサ２０Ｃ１を有することを図示している。センサ２０Ｃ１は、ソースドライバ２０Ａとソースドライバ２０Ｂとに挟まれる位置に配置されている。ただし、センサ２０Ｃ１が配置される位置は限定されない。
図５Ｂは、表示装置１０の断面模式図の一部を示している。層Ｌ１には、センサ２０Ｃの構造物の一部であるセンサ２０Ｃ１が設けられ、さらに、層Ｌ２には、センサ２０Ｃ１の上方にセンサ２０Ｃ２が設けられる。センサ２０Ｃは、センサ２０Ｃ１の上方にセンサ２０Ｃ２が配置されることで機能するＭＥＭＳである。センサ２０Ｃについては、図６Ａおよび図６Ｂで詳細に説明する。
さらに、図５Ｂは、層Ｌ１と層Ｌ２とを貼り合わせるためのバンプ５９（バンプ５９ａおよびバンプ５９ｂ）を有する。バンプ５９を用いて層Ｌ１と層Ｌ２を貼り合わせるため、層Ｌ１と層Ｌ２の間にはバンプ５９の高さ分だけセンサ２０Ｃ１とセンサ２０Ｃ２との間に空間が形成される。当該空間は、センサ２０Ｃ１とセンサ２０Ｃ２の間に容量成分を形成する。したがって、当該容量成分は、表示装置の表示方向と同じ方向から受ける加速度または圧力を検出するのに好適である。
図６Ａ及び図６Ｂは、図５Ｂで説明したセンサ２０Ｃを詳細に説明する図である。センサ２０Ｃは、電極５１ａ乃至電極５１ｃおよび電極６１ｃによって構成される。
また、センサ２０Ｃの周辺には、一例として、層Ｌ１が有するソースドライバ２０Ａまたはソースドライバ２０Ｂを層Ｌ２が有する配線４５および配線４６と電気的に接続するためのバンプ５９ａまたはバンプ５９ｂが配置されている。なおバンプ５９は、層Ｌ１と層Ｌ２とを電気的に接続するために複数用いることが好ましい。
図６Ａには、一点鎖線Ｘ１－Ｘ２に沿ったセンサ２０Ｃの断面模式図を示す。なお、断面模式図では、センサ２０Ｃを中心に図示しているため、層Ｌ１が有するソースドライバ２０Ａ、ソースドライバ２０Ｂ、層Ｌ２が有する画素４０などは紙面のスペース上図示していない。したがって、プラグ５５ａ乃至プラグ５５ｅの下方にはソースドライバ２０Ａ、ソースドライバ２０Ｂが電気的に接続され、さらに、プラグ６３ａ乃至プラグ６３ｃの上方には画素４０が電気的に接続されるとして説明を続ける。
まず、層Ｌ１について説明する。絶縁層７２には、複数の導電性のプラグ５５ａ乃至５５ｄが形成されている。絶縁層７４は、絶縁層７２上に形成される。絶縁層７４は、開口部を有し、当該開口部の内部にセンサ２０Ｃ１を有する。なお、センサ２０Ｃ１を形成するための開口部を形成するときに、プラグ５７ａ、プラグ５７ｂを形成するための開口部を形成する。続いて、導電膜を成膜することで、プラグ５７ａ、プラグ５７ｂと、当該開口部を導電膜で埋め込むことができる。
続いてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械研磨）法を用いて、絶縁層７４を露出するまで当該導電膜を研磨し平坦化する。開口部に形成された導電膜をドライエッチング法により加工し、電極５１ａ乃至電極５１ｃを形成する。プラグ５７ａおよびプラグ５７ｂ上には、バンプ５９ａおよびバンプ５９ｂが形成される。なおプラグ５５ｃ乃至プラグ５５ｅは、層Ｌ１に形成されるタイミングコントローラなどと電気的に接続される。タイミングコントローラが含む検出回路によって、センサ２０Ｃ１が有する容量（第１の容量および第２の容量）の容量値の変化を検出する。
電極５１ａ乃至電極５１ｃを形成することで、センサ２０Ｃ１には、空間５８が形成される。第１の容量は、電極５１ａおよび電極５１ｃに挟まれた空間５８によって生成される容量である。第２の容量は、電極５１ｂおよび電極５１ｃに挟まれた空間５８によって生成される容量である。第３の容量は、バンプ５９ａおよびバンプ５９ｂの高さによって形成された電極６１ｃと、電極５１ａ乃至電極５１ｃに挟まれた空間によって生成される容量である。第３の容量は、表示装置が有する発光素子の光の射出方向と同じ方向もしくは逆方向から受ける加速度を検出するのに好適である。なお、電極５１ａはプラグ５５ｃと電気的に接続される。電極５１ｂはプラグ５５ｄと電気的に接続される。電極５１ｃはプラグ５５ｅと電気的に接続される。電極６１ｃはプラグ６３ｃと電気的に接続される。
次に層Ｌ２について説明する。層Ｌ２は画素が配置される面の裏面に電極６１ａ、電極６１ｂ、および電極６１ｃが露出した状態である。なお、電極６１ａ、電極６１ｂ、および電極６１ｃは、絶縁膜７６に埋め込むことで形成される。絶縁膜７６上には絶縁膜７８が形成される。絶縁膜７８には、プラグ６３ａおよびプラグ６３ｂが形成される。なお、プラグ６３ａは電極６１ａと電気的に接続される。また、プラグ６３ｂは電極６１ｂと電気的に接続される。
なお、バンプ５９ａおよびバンプ５９ｂは層Ｌ１上に層Ｌ２を電気的に接続するための機能を有する。言い換えると、バンプ５９ａは、プラグ５７ａと電極６１ａを電気的に接続し、層Ｌ１が有するソースドライバＳＤなどの出力信号を層Ｌ２が有する画素に対して与えることができる。また、バンプ５９ｂは、プラグ５７ｂと電極６１ｂを電気的に接続し、層Ｌ１が有するソースドライバＳＤなどの出力信号を層Ｌ２が有する画素に対して与えることができる。
図６Ｂは、図６Ａとは異なるセンサ２０の断面を説明する図である。図６Ｂは、電極６１ｃがバンプ５９ｃを介して電極５１ｃと電気的に接続されている。なお、電極６１ｃは、複数のバンプ５９ｃを介して電極５１ｃと電気的に接続されることが好ましい。電極６１ｃが、電極５１ｃと電気的に接続されることで、発光素子の光の射出方向と同じ方向もしくは逆方向から受ける加速度による電極６１ｃの歪みが電極５１ｃに伝達され、電極５１ｃの歪みによる変化が、第１乃至第３の容量の容量値変化として検出される。したがって、表示装置１０は、複数の加速度センサを設けなくても、表示装置１０が受ける全方角からの加速度を検出することができる。
＜ゲートドライバＧＤの構成例＞
図７は、画素４０Ａおよび画素４０Ｂに分散して配置される回路４０Ｄ１および回路４０Ｄ２だけを抽出し説明するブロック図である。ゲートドライバＧＤは、ｎチャネル型トランジスタによって構成される複数の回路４０Ｄを有する。なお、回路４０Ｄは、図３で説明した回路４０Ｄ１および回路４０Ｄ２を有する。回路４０Ｄについては、図８Ａおよび図８Ｂで詳細に説明する。
ゲートドライバＧＤには、配線４８ａを介して信号ＳＰ、配線４８ｂ乃至配線４８ｅを介して信号ＣＬＫ［１］乃至ＣＬＫ［４］、配線４８ｆを介して信号ＰＷＣ、および配線４８ｇを介して信号ＲＥＳが与えられる。信号ＳＰはスタートパルス信号である。信号ＲＥＳはリセット信号であり、信号ＲＥＳを例えば高電位とすることで回路４０Ｄの出力を全て低電位とすることができる。信号ＰＷＣはパルス幅制御信号である。パルス幅制御信号は、回路４０Ｄが配線４９に出力する信号のパルス幅を制御する機能を有する。信号ＣＬＫ［１］、信号ＣＬＫ［２］、信号ＣＬＫ［３］、及び信号ＣＬＫ［４］はクロック信号であり、回路４０Ｄには、信号ＣＬＫ［１］乃至信号ＣＬＫ［４］のうち、例えば２つの信号を与える。
例えば、図７に示す構成は、回路４０Ｄが他の配線と電気的に接続することとにより、ソースドライバＳＤにも適用することができる。
図８Ａは、回路４０Ｄについて説明する図である。回路４０Ｄは、回路４０Ｄ１および回路４０Ｄ２を有する。回路４０Ｄは、入力端子ＬＩＮ、入力端子ＣＫ１、入力端子ＣＫ２、入力端子ＰＷＣ、入力端子ＲＥＳ、出力端子ＦＯ、および出力端子ＳＲＯＵＴを有する。
回路４０Ｄ１には、入力端子ＬＩＮを介して信号ＳＰまたは前段の回路４０Ｄ２が有する出力端子ＳＲＯＵＴを介してキャリー信号が与えられる。また、回路４０Ｄ１には、入力端子ＣＫ１を介してクロック信号が与えられる。また、回路４０Ｄ１には、入力端子ＲＥＳを介してリセット信号が与えられる。回路４０Ｄ１は、出力端子ＮＤＯを有し、出力端子ＮＤＯには、回路４０Ｄ１が生成する中間信号を出力する。
回路４０Ｄ２は、入力端子ＮＤＩを有し、入力端子ＮＤＩには、回路４０Ｄ１が生成する中間信号が与えられる。回路４０Ｄ２には、入力端子ＣＫ２を介してクロック信号が与えられる。また、回路４０Ｄ２には、入力端子ＰＷＣを介してパルス幅制御信号が与えられる。回路４０Ｄ２は、出力端子ＳＲＯＵＴを介して次段の回路４０Ｄ１が有する入力端子ＬＩＮに対してキャリー信号を与える。また回路４０Ｄ２は、出力端子ＦＯを介して配線４９に対し走査信号を与える。
図８Ｂは、回路４０Ｄを詳細に説明する回路図である。回路４０Ｄは、トランジスタ８１乃至トランジスタ９１と、容量９４乃至容量９６と、を有する。
トランジスタ８１のソース又はドレインの一方は、トランジスタ８２のソース又はドレインの一方、トランジスタ８６のソース又はドレインの一方、及びトランジスタ８９のソース又はドレインの一方と電気的に接続されている。トランジスタ８２のゲートは、トランジスタ８３のソース又はドレインの一方、トランジスタ８４のソース又はドレインの一方、トランジスタ８５のソース又はドレインの一方、トランジスタ８８のゲート、トランジスタ９１のゲート、及び容量９４の一方の電極と電気的に接続されている。トランジスタ８６のソース又はドレインの他方は、トランジスタ８７のゲート、及び容量９５の一方の電極と電気的に接続されている。トランジスタ８９のソース又はドレインの他方は、トランジスタ９０のゲート、及び容量９６の一方の電極と電気的に接続されている。トランジスタ９０のソース又はドレインの一方は、トランジスタ９１のソース又はドレインの一方、及び容量９６の他方、および出力端子ＦＯを介して配線４９と電気的に接続されている。
トランジスタ８１のゲート、及びトランジスタ８５のゲートには、信号ＬＩＮが入力される。トランジスタ８３のゲートには、信号ＣＬＫ［３］が入力される。トランジスタ８４のゲートには、信号ＲＥＳが入力される。トランジスタ８７のソース又はドレインの一方には、信号ＣＬＫ［１］が入力される。トランジスタ９０のソース又はドレインの他方には、信号ＰＷＣが入力される。トランジスタ８７のソース又はドレインの他方、トランジスタ８８のソース又はドレインの一方、及び容量９５の他方の電極からは、信号ＳＲＯＵＴが出力される。
トランジスタ８１のソース又はドレインの他方、トランジスタ８３のソース又はドレインの他方、トランジスタ８４のソース又はドレインの他方、トランジスタ８６のゲート、およびトランジスタ８９のゲートには、電位ＶＤＤが供給される。トランジスタ８２のソース又はドレインの他方、トランジスタ８５のソース又はドレインの他方、トランジスタ８８のソース又はドレインの他方、トランジスタ９１のソース又はドレインの他方、および容量９４の他方の電極には、電位ＶＳＳが供給される。
回路４０Ｄ１は、トランジスタ８１乃至トランジスタ８５、および容量９４を有する。回路４０Ｄ２は、トランジスタ８６乃至トランジスタ９１、容量９５、および容量９６を有する。トランジスタ８１のソース又はドレインの一方と、トランジスタ８６のソース又はドレインの一方とが電気的に接続される配線を、説明のためにノードＮＤ２と呼ぶ。また、トランジスタ８２のゲートと、トランジスタ８８のゲートとが電気的に接続される配線を、説明のためにノードＮＤ３と呼ぶ。
入力端子ＮＤＩは、ノードＮＤ２とノードＮＤ３を介して出力端子ＮＤＯと電気的に接続される。なお、図８Ｂでは、入力端子ＣＫ１に信号ＣＬＫ［３］が与えられ、入力端子ＣＫ２に信号ＣＬＫ［１］が与えられる例を示している。
＜画素Ｐｉｘの構成例＞
図９Ａ乃至図９Ｄは、画素４０を詳細に説明する回路図である。
図９Ａの画素４０は、発光素子４１、トランジスタ４２乃至トランジスタ４４、容量Ｃ１を有する。発光素子４１の電極の一方は、トランジスタ４３のソース又はドレインの一方、トランジスタ４４のソース又はドレインの一方、および容量Ｃ１の電極の一方と電気的に接続される。トランジスタ４３のゲートは、容量Ｃ１の電極の他方、トランジスタ４２のソース又はドレインの一方と電気的に接続される。トランジスタ４２のソース又はドレインの他方は、配線４５と電気的に接続される。トランジスタ４２のゲートは、配線４９ａと電気的に接続される。トランジスタ４３のソース又はドレインの他方は、配線Ａｎｏと電気的に接続される。トランジスタ４４のゲートは、配線４９ｂと電気的に接続される。トランジスタ４４のソース又はドレインの他方は、配線４６と電気的に接続される。発光素子４１の電極の他方は、配線Ｃａｔｈと電気的に接続される。
トランジスタ４２乃至トランジスタ４４は、ＯＳトランジスタであることが好ましい。ただし、トランジスタ４２乃至トランジスタ４４は、ＯＳトランジスタに限定されない。例えば、半導体層には、シリコンを用いることができる。一例として非晶質シリコン、多結晶シリコン、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ）、または単結晶シリコンを用いることができる。
図９Ｂは、画素４０が有するトランジスタが図９Ａと異なっている。一例として、トランジスタ４２乃至トランジスタ４４がそれぞれバックゲートを有する。バックゲートは、ゲートとバックゲートで第２の半導体層のチャネル形成領域を挟むように配置される。バックゲートはゲートと同様に機能させることができる。また、バックゲートの電圧を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲートの電圧は、ゲートと同電圧としてもよく、ＧＮＤもしくは任意の電圧としてもよい。
また、一般に、ゲートとバックゲートは導電層で形成されるため、トランジスタの外部で生じる電場が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気に対する静電遮蔽機能）を有する。すなわち、静電気などの外部の電場の影響による、トランジスタの電気特性の変動を防ぐことができる。
図９Ｃは、図９Ａと異なる画素４０を説明する図である。図９Ｃは、さらにトランジスタ４２ａ、容量Ｃ２を有する点が図９Ａの画素４０と異なっている。なお、以下に説明する発明の構成において、図９Ａと同一部分または同様な機能を有する部分には同一の符号を共通して用い、その説明の繰り返しは省略する。
トランジスタ４２ａのゲートは、配線４９ｂと電気的に接続される。トランジスタ４２ａのソース又はドレインの一方は、配線４５ｂと電気的に接続される。トランジスタ４２ａのソース又はドレインの他方は、容量Ｃ２の電極の一方と電気的に接続される。容量Ｃ２の電極の他方は、トランジスタ４３のゲートと電気的に接続される。
トランジスタ４３のゲートに与えられる電圧は、容量Ｃ１に与えられる電圧と、容量Ｃ２に与えられる電圧の容量結合によって決定される。したがって、ソースドライバの出力電圧の最大電圧よりも大きな電圧値を画像データとして画素に与えることができる。
図９Ｃで説明した画素４０は、容量Ｃ１に与える第１の画像データと、容量Ｃ２に与える第２の画像データとを、容量結合によって演算させ第３の画像データを生成することができる。これは、オフ電流が小さいという特徴を有するＯＳトランジスタを選択スイッチとして用いることで達成することができる。画素４０で示すように、画素が演算機能を有することをＰｉｘｅｌ ＡＩ技術と呼ぶことができる。
図９Ｄは、液晶素子を有する画素４０を説明する図である。図９Ｄは、トランジスタ４２、容量Ｃ１、および液晶素子ＬＣを有する。トランジスタ４２のゲートは、配線４９ａと電気的に接続される。トランジスタ４２のソース又はドレインの一方は、配線４５と電気的に接続される。トランジスタ４２のソース又はドレインの他方は、容量Ｃ１の電極の一方、液晶素子ＬＣの電極の一方と電気的に接続される。容量Ｃ１の電極の他方は、配線４７と電気的に接続される。液晶素子ＬＣの電極の他方は、配線Ｃｏｍと電気的に接続される。なお、容量Ｃ１の電極の他方は、配線Ｃｏｍと電気的に接続されてもよい。
また、図９Ｄの画素４０には、Ｐｉｘｅｌ ＡＩ技術を適用することができる。例えば、図９Ｄの画素４０にトランジスタ４２ａおよび容量Ｃ２を設けることで、Ｐｉｘｅｌ ＡＩ技術を適用することができる。
例えば、ヘッドマウントディスプレイのように、ウエアラブルな電子機器に搭載される表示装置の場合、小型、軽量、または高精細な画像を表示できる表示装置が求められる。また、ヘッドマウントディスプレイを装着した状態で頭の位置もしくは方向を変化させると、表示情報も追従して変化する必要がある。したがって、表示装置１０に加速度センサを設けることで、異なる位置に配置された加速度センサによって検出される情報によって更新される表示データよりも表示内容の追従性が向上する。
したがって、自由な形状の表示領域を有するＬ２層の下に、ソースドライバなどを含む層Ｌ１を貼り合わせることで、自由な形状の表示装置などを提供することができる。または、表示装置１０が、加速度センサを含むことで新規の構成の表示装置などを提供することができる。または、表示装置が、ＭＥＭＳを構成要素として含むため生産性が良好な表示装置などを提供することができる。上述したように、表示装置１０は、画素、ゲートドライバ、ソースドライバ、およびＭＥＭＳを構成要素として含むため、電子機器に使用する部品数を削減することができる。また、容量結合を利用した画素は、ソースドライバの最大出力電圧よりも大きな電圧を画像データとして画素に与えることができる。したがって、表示装置１０を有する電子機器は、消費電力を低減することができる。
本実施の形態に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本発明の一態様に係る表示装置について、図面を用いて説明する。図１０Ａおよび図１０Ｂは、実施の形態１とは異なる表示装置１０の構成を説明する図である。なお、以下に説明する発明の構成において、実施の形態１と同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その説明の繰り返しは省略する。
図１０Ａで説明する表示装置１０は、層Ｌ１が、さらに、複数の送受信装置を有し、層Ｌ２Ａが、複数のアンテナ領域を有する点が図５Ａと異なっている。なお、層Ｌ２Ａのアンテナ領域は、画素が配置される面の裏面に電極６１ａおよび電極６１ｂが露出した状態が好ましい。また、アンテナ領域には、複数のアンテナが設けられる。
一例として、アンテナ領域は、複数のアンテナ領域ＡＮＴ１と、複数のアンテナ領域ＡＮＴ２を有する。アンテナ領域ＡＮＴ１が送受信する周波数帯域は、アンテナ領域ＡＮＴ２が送受信する周波数帯域と同じ、もしくは異なっている。
例えばアンテナ領域ＡＮＴ１が有するアンテナと送受信装置２０Ｄ１は、重なる位置に配置されることが好ましい。アンテナ領域ＡＮＴ１が有するアンテナと送受信装置２０Ｄ１は、最短の距離で送受信装置２０Ｄ１が有するアンプ回路と電気的に接続されることが好ましい。また、アンテナ領域ＡＮＴ２が有するアンテナと送受信装置２０Ｄ２は、最短の距離で送受信装置２０Ｄ２が有するアンプ回路と電気的に接続されることが好ましい。
例えば、アンテナとアンプ回路とを接続する配線の長さは、他のアンテナと当該アンテナと電気的に接続するアンプ回路とを接続する配線の長さと同じ長さであることが好ましい。それぞれのアンテナとアンプ回路とを電気的に接続する配線の長さを同じにすることで、配線の長さによって変化する送受信信号のばらつきを抑制する。
異なる例として、それぞれのアンテナとアンプ回路とを電気的に接続する配線の長さを意図的に異なる長さにすることで、受信する周波数帯域を広くすることができる。配線の長さが異なることで配線が有するインピーダンス成分が異なるため、当該配線をフィルタの一部として機能させることができる。
図１０Ｂは、表示装置１０の断面模式図の一部を示している。層Ｌ１には、送受信装置２０Ｄが設けられ、さらに、層Ｌ２Ａには、アンテナとして機能する電極６１ｄが設けられる点が図５Ｂと異なっている。電極６１ｄについては、図１１で詳細に説明する。
さらに、層Ｌ１と層Ｌ２Ａとの間には、両者を貼り合わせるためのバンプ５９（バンプ５９ａ、５９ｂ、５９ｃ）を有する。電極６１ｄは、バンプ５９ｃを介してプラグ５７ｃと電気的に接続される。プラグ５７ｃは送受信装置２０Ｄと電気的に接続される。なお、バンプ５９を用いて層Ｌ１と層Ｌ２Ａを貼り合わせることで、層Ｌ１と層Ｌ２の間には、バンプ５９による高さ分だけ空間が形成される。当該空間は、電極６１ｄに接する絶縁膜の接する面積を減少させる効果を有する。アンテナとして機能する電極６１ｄに接する絶縁膜は、アンテナを介した送受信のときに比誘電体として機能する。言い換えれば、電極６１ｄに接する比誘電体が多く存在することで容量性のインピーダンスが比例して付加される。したがって、電極６１ｄを設計する場合、対象とする周波数と、当該絶縁膜の比誘電率を考慮に入れて設計することが好ましい。
図１０Ｂでは、層Ｌ１がバンプ５９を介して層Ｌ２Ａおよび層Ｌ２Ｂと電気的に接続する例を示したが、異なる例としてバンプ５９を介さずに層Ｌ１が層Ｌ２Ａおよび層Ｌ２Ｂと直接接合することができる。一例として層Ｌ１が有するプラグ５７ａおよび層Ｌ２Ａおよび層Ｌ２Ｂが有する電極６１ａが、銅（Ｃｕ）を含む導電膜であることが好ましい。またはプラグ５７ａおよび電極６１ａのいずれか一がタングステン（Ｗ）であってもよい。
図１１は、図１０Ｂで説明したアンテナを詳細に説明する図である。図１１の上側は、アンテナ領域ＡＮＴ１およびアンテナ領域ＡＮＴ２を中心に図示した上面図である。ここでは、アンテナ領域ＡＮＴ２内に設けられる複数のアンテナとして機能する電極６１ｄについて説明する。
例えば、５Ｇを用いて通信する場合、３．７ＧＨｚ、４．５ＧＨｚ、または２８ＧＨｚなど複数の周波数帯域を用いて通信を行うことができる。一例としてアンテナ領域ＡＮＴ２が有するアンテナとして機能する電極６１ｄが、２８ＧＨｚを用いた通信を行う場合について説明をする。
なお、アンテナ領域ＡＮＴ２が有する電極６１ｄがパッチアンテナ（マイクロストリップアンテナまたはマイクロストリップパッチアンテナ）で構成される場合について説明する。パッチアンテナとは、複数の正方形に加工された導電膜をアレイ状に並べて配置することで構成される。それぞれの電極６１ｄ間の距離ｄは、送受信する周波数帯域によって決定される。例えば、周波数帯域が２８ＧＨｚの場合、距離ｄ１は、約５ｍｍとなる。これは以下の数式１によって求めることができる。
距離ｄ［ｍ］＝（光の速度［ｍ／ｓ］／周波数帯域［ｓ－１］）／２ （１）
アンテナとして機能する電極６１ｄの１辺の長さは、アンテナに接触している絶縁膜の比誘電率が影響を与える。例えば、電極６１ｄの１辺の長さは以下の数式２で求めることができる。
１辺の長さ［ｍ］＝距離ｄ［ｍ］／√比誘電率 （２）
例えば、代表的な絶縁膜である二酸化シリコン膜の比誘電率を３．９とした場合、電極６１ｄの１辺の長さは、約２．５ｍｍとなる。ただし、距離ｄおよび１辺の長さは、送受信する周波数帯域、アンテナと接触する比誘電率により適宜変更することが好ましい。例えば、アンテナ領域ＡＮＴ１は、複数のアンテナとして機能する電極６１ｅを有する。図１１で示すように電極６１ｅ間の距離ｄ２は、距離ｄ１よりも大きい。言い換えれば、アンテナ領域ＡＮＴ１が有する電極６１ｅが送受信する周波数帯域は、少なくとも２８ＧＨｚよりも小さいことを意味する。
つまり、異なる周波数帯域の送受信を行うアンテナ領域が隣り合う位置もしくは交互に配置されることで異なる周波数帯域の送受信を行うことができる。５Ｇを用いた通信では、電子機器の置かれた状況により使用する周波数帯域を切り替えて使用する場合がある。例えば、異なる周波数帯域の送受信を行うアンテナ領域が交互に配置されることで対象とする周波数帯域に対応したアンテナ領域だけが送受信信号を行い、対象でない周波数帯域のアンテナ領域は、非動作となるためＳＮ比が改善する。
図１１の下側は、上面図の一点鎖線Ｘ１－Ｘ２に沿った電極６１ｄの断面模式図を説明する図である。なお、当該断面模式図では、電極６１ｄを中心に図示しているため、層Ｌ１が有するソースドライバ２０Ａ、ソースドライバ２０Ｂ、送受信装置２０Ｄ、層Ｌ２が有する画素４０などは紙面のスペース上図示していない。したがって、プラグ５５ａ乃至プラグ５５ｃの下方にはソースドライバ２０Ａ、ソースドライバ２０Ｂ、および送受信装置２０Ｄが電気的に接続され、さらに、プラグ６３ａおよびプラグ６３ｂの上方には画素４０が電気的に接続される。図１１の下側で示すように電極６１ｄは、順にバンプ５９ｃ、プラグ５７ｃ、プラグ５５ｃを介して送受信装置２０Ｄに最短距離で電気的に接続されることが好ましい。
図１２は、送受信装置２０Ｄの一例として無線送受信機９００の構成例を説明する図である。無線送受信機９００は、低ノイズアンプ９０１（ＬＮＡ：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、バンドパスフィルタ９０２（ＢＰＦ：Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）、混合器９０３（ＭＩＸ：Ｍｉｘｅｒ）、バンドパスフィルタ９０４、復調器９０５（ＤＥＭ：Ｄｅｍｏｄｕｌａｔｏｒ）、パワーアンプ９１１（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）、バンドパスフィルタ９１２、混合器９１３、バンドパスフィルタ９１４、変調器９１５（ＭＯＤ：Ｍｏｄｕｌａｔｏｒ）、共用器９２１（ＤＵＰ：Ｄｕｐｌｅｘｅｒ）、局部発振器９２２（ＬＯ：ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ）、およびアンテナ９３１を有する。なお、アンテナ９３１は、図１１の電極６１ｄまたは電極６１ｅに相当する。
＜受信＞
他の半導体装置または基地局などから送信された信号９４１は、アンテナ９３１および共用器９２１を介して、受信信号として低ノイズアンプ９０１に入力される。共用器９２１は、無線信号の送信と受信を１つのアンテナで実現する機能を有する。
低ノイズアンプ９０１は、微弱な受信信号を無線送受信機９００で処理可能な強度の信号に増幅する機能を有する。低ノイズアンプ９０１で増幅された信号９４１は、バンドパスフィルタ９０２を介して混合器９０３に供給される。
バンドパスフィルタ９０２は、信号９４１に含まれる周波数成分の中から、必要な周波数帯域外の周波数成分を減衰させて、必要な周波数帯域を通過させる機能を有する。
混合器９０３は、バンドパスフィルタ９０２を通過した信号９４１と、局部発振器９２２で生成された信号９４３を、スーパーヘテロダイン方式で混合する機能を有する。混合器９０３は、信号９４１と信号９４３を混合し、両者の差の周波数成分と和の周波数成分を持つ信号をバンドパスフィルタ９０４に供給する。
バンドパスフィルタ９０４は、２つの周波数成分のうち、一方の周波数を通過させる機能を有する。例えば、差の周波数成分を通過させる。また、バンドパスフィルタ９０４は、混合器９０３で生じたノイズ成分を除去する機能も有する。バンドパスフィルタ９０４を通過した信号は、復調器９０５に供給される。復調器９０５は、供給された信号を制御信号やデータ信号などに変換し、出力する機能を有する。復調器９０５から出力された信号は、様々な処理装置（演算装置、記憶装置など）に供給される。
＜送信＞
変調器９１５は、制御信号やデータ信号などを無線送受信機９００から他の半導体装置または基地局などに送信するための基本信号を生成する機能を有する。基本信号は、バンドパスフィルタ９１４を介して混合器９１３に供給される。
バンドパスフィルタ９１４は、変調器９１５で基本信号を生成する際に生じるノイズ成分を除去する機能を有する。
混合器９１３は、バンドパスフィルタ９１４を通過した基本信号と、局部発振器９２２で生成された信号９４４を、スーパーヘテロダイン方式で混合する機能を有する。混合器９１３は、基本信号と信号９４４を混合し、両者の差の周波数成分と和の周波数成分を持つ信号をバンドパスフィルタ９１２に供給する。
バンドパスフィルタ９１２は、２つの周波数成分のうち、一方の周波数を通過させる機能を有する。例えば、和の周波数成分を通過させる。また、バンドパスフィルタ９１２は、混合器９１３で生じたノイズ成分を除去する機能も有する。バンドパスフィルタ９１２を通過した信号は、パワーアンプ９１１に供給される。
パワーアンプ９１１は、供給された信号を増幅して信号９４２を生成する機能を有する。信号９４２は、共用器９２１を介してアンテナ９３１から外部に放射される。
上述した無線送受信機９００の変形例である無線送受信機９００Ａについて、図１３を用いて説明する。説明の繰り返しを減らすため、主に無線送受信機９００Ａの無線送受信機９００と異なる点について説明する。
無線送受信機９００Ａは、５Ｇの通信規格に対応するため、複数のアンテナ９３１を有する。また、複数の共用器９２１、複数の低ノイズアンプ９０１、および複数のパワーアンプ９１１を有する。また、無線送受信機９００Ａは、デコーダ回路９０６（ＤＥＣ）とデコーダ回路９１６を有する。
図１３では、アンテナ９３１、共用器９２１、低ノイズアンプ９０１、およびパワーアンプ９１１をそれぞれ５つ有する場合を示している。図１３では、１つ目のアンテナ９３１をアンテナ９３１［１］と示し、５つ目のアンテナ９３１をアンテナ９３１［５］と示している。共用器９２１、低ノイズアンプ９０１、およびパワーアンプ９１１も、アンテナ９３１と同様に表記する。なお、アンテナ９３１、共用器９２１、低ノイズアンプ９０１、およびパワーアンプ９１１の数は、それぞれ５つに限定されるものではない。
アンテナ９３１［１］は、共用器９２１［１］と電気的に接続される。共用器９２１［１］は、低ノイズアンプ９０１［１］およびパワーアンプ９１１［１］と電気的に接続される。アンテナ９３１［５］は、共用器９２１［５］と電気的に接続される。共用器９２１［５］は、低ノイズアンプ９０１［５］およびパワーアンプ９１１［５］と電気的に接続される。２乃至４番目のアンテナ９３１も、アンテナ９３１［１］と同様に２乃至４番目の共用器９２１と電気的に接続される。また、２乃至４番目の共用器９２１も、共用器９２１［１］と同様に２乃至４番目の低ノイズアンプ９０１および２乃至４番目のパワーアンプ９１１と電気的に接続される。
デコーダ回路９０６は、複数の低ノイズアンプ９０１と電気的に接続される。図１３では、５つの低ノイズアンプ９０１がデコーダ回路９０６と接続している。また、デコーダ回路９１６は、複数のパワーアンプ９１１と電気的に接続される。図１３では、５つのパワーアンプ９１１がデコーダ回路９１６と接続している。
デコーダ回路９０６は、低ノイズアンプ９０１［１］乃至低ノイズアンプ９０１［５］のいずれか１つまたは複数を選択する機能を有する。また、デコーダ回路９０６は、低ノイズアンプ９０１［１］乃至低ノイズアンプ９０１［５］を順次選択する機能を有する。同様に、デコーダ回路９１６は、パワーアンプ９１１［１］乃至パワーアンプ９１１［５］のいずれか１つまたは複数を選択する機能を有する。また、デコーダ回路９１６は、パワーアンプ９１１［１］乃至パワーアンプ９１１［５］を順次選択する機能を有する。
例えば、ヘッドマウントディスプレイのように、ウエアラブルな電子機器に搭載される表示装置の場合、小型、軽量、高速通信機能、または高精細な画像を表示できる表示装置が求められる。また、ヘッドマウントディスプレイが使用される環境や場所が移った場合でも安定した高速通信を提供する必要がある。ウエアラブルな電子機器に搭載される表示装置の場合、当該表示装置が高精細な画像を表示するための画像データ量が増大する課題がある。
したがって、自由な形状の表示領域を有するＬ２層の下に、ソースドライバなどを含む層Ｌ１を貼り合わせることで、自由な形状の表示装置などを提供することができる。または、表示装置１０が、複数の周波数帯域に応じたアンテナを有する新規の構成の表示装置などを提供することができる。または、表示装置１０が、アンテナを有するため生産性が良好な表示装置などを提供することができる。上述したように、表示装置が、画素、ゲートドライバ、ソースドライバ、およびアンテナを構成要素として含むため、電子機器に使用する部品数を削減することができる。
本実施の形態に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した表示装置に適用可能なトランジスタの構成について説明する。図１４Ａおよび図１４Ｂは、表示装置が有するトランジスタ５００の構成例を示す図である。図１４Ａはトランジスタ５００のチャネル長方向の断面模式図であり、図１４Ｂはトランジスタ５００のチャネル幅方向の断面模式図である。
なお、トランジスタ５００は一例であり、その構成に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路（ｎチャネル型トランジスタのみ、などと同極性のトランジスタを意味する）とする場合、画素、ゲートドライバ、ソースドライバ、メモリなどに適用することができる。
図１４Ａおよび図１４Ｂに示すように、トランジスタ５００は、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６および導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａおよび導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面および側面に配置された絶縁体５４５と、絶縁体５４５の形成面に配置された導電体５６０と、を有する。
また、図１４Ａおよび図１４Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図１４Ａおよび図１４Ｂに示すように、導電体５６０は、絶縁体５４５の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１４Ａおよび図１４Ｂに示すように、絶縁体５８０、導電体５６０、および絶縁体５４５の上に絶縁体５７４が配置されることが好ましい。
なお、本明細書などにおいて、酸化物５３０ａ、および酸化物５３０ｂをまとめて酸化物５３０という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、および酸化物５３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、または３層以上の積層構成を設ける構成にしてもよい。
また、トランジスタ５００では、導電体５６０を２層の積層構成として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構成であってもよいし、３層以上の積層構成であってもよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電圧を、導電体５６０に印加する電圧と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電圧を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電圧を印加したほうが、印加しない場合よりも、導電体５６０に印加する電圧が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電圧を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
本明細書等において、一対のゲート電極（第１のゲート電極、および第２のゲート電極）の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構成を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構成とよぶ。また、本明細書等において、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構成は、ソース電極およびドレイン電極として機能する導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面および周辺が、チャネル形成領域と同じく導電型がｉ型であるといった特徴を有する。また、導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面および周辺は、絶縁体５４４と接しているため、チャネル形成領域と同様にｉ型となりうる。なお、本明細書等において、ｉ型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構成は、Ｆｉｎ型構成およびプレーナ型構成とは異なる。Ｓ－ｃｈａｎｎｅｌ構成を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
また、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａおよび導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、または３層以上の積層構成として設ける構成にしてもよい。また、絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、本実施の形態では導電体５０３を導電体５０３ａと導電体５０３ｂの積層で図示したが、導電体５０３は単層構成であってもよい。
絶縁体５２０、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。当該酸素は、加熱により膜中から放出されやすい。本明細書などでは、加熱により放出される酸素を「過剰酸素」と呼ぶ場合がある。つまり、絶縁体５２４には、過剰酸素を含む領域（「過剰酸素領域」ともいう。）が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）を低減し、トランジスタ５００の信頼性を向上させることができる。なお、酸化物５３０中の酸素欠損に水素が入った場合、当該欠陥（以下、ＶＯＨと呼ぶ場合がある。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（「脱水」または「脱水素化処理」ともいう。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（「加酸素化処理」ともいう。）が重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２ａおよび導電体５４２ｂにゲッタリングされる場合がある。
また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「Ｖｏ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電圧の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構成の絶縁体５２０を得ることができる。
なお、図１４Ａおよび図１４Ｂのトランジスタ５００では、３層の積層構成からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、および絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、または４層以上の積層構成を有していてもよい。その場合、同じ材料からなる積層構成に限定されず、異なる材料からなる積層構成でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いる。なお、酸化物半導体は、ＩｎまたはＺｎの少なくとも一方が含まれることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。
酸化物半導体として機能する金属酸化物の形成は、スパッタリング法で行なってもよいし、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で行なってもよい。なお、酸化物半導体として機能する金属酸化物については、他の実施の形態で詳細に説明する。
また、酸化物５３０においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構成物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構成を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
また、酸化物５３０ａの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａおよび酸化物５３０ｂの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａおよび酸化物５３０ｂの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２ａ、および導電体５４２ｂが設けられる。導電体５４２ａ、および導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があるため好ましい。
また、図１４Ａでは、導電体５４２ａ、および導電体５４２ｂを単層構成として示したが、２層以上の積層構成としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構成、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構成、チタン膜上に銅膜を積層する二層構成、タングステン膜上に銅膜を積層する二層構成としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構成、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構成等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、図１４Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、および領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア密度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
絶縁体５４４は、導電体５４２ａ、および導電体５４２ｂを覆うように設けられ、導電体５４２ａ、および導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタンまたは、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコンまたは窒化シリコンなども用いることができる。
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、およびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、および導電体５４２ｂが耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５４４を有することで、絶縁体５８０に含まれる水、および水素などの不純物が絶縁体５４５を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５４５は、第１のゲート絶縁膜として機能する。絶縁体５４５は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
過剰酸素を含む絶縁体を絶縁体５４５として設けることにより、絶縁体５４５から、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５４５中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５４５の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５４５が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５４５と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５４５から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５４５から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
なお、絶縁体５４５は、第２のゲート絶縁膜と同様に、積層構成としてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構成とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電圧の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構成とすることができる。
第１のゲート電極として機能する導電体５６０は、図１４Ａおよび図１４Ｂでは２層構成として示しているが、単層構成でもよいし、３層以上の積層構成であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５４５に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構成としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構成としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、および導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコン、および酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を設けることで、絶縁体５８０中の酸素を酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５４５の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５４５、および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａ、および導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ５００をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５２２または絶縁体５１４に達する開口を形成し、絶縁体５２２または絶縁体５１４に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２または絶縁体５１４と同様の材料を用いればよい。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
本発明の一態様の半導体装置に用いることができる基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板（例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板など）、半導体基板（例えば、単結晶半導体基板、多結晶半導体基板、または化合物半導体基板など）、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノシリケートガラス、またはアルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。他にも、結晶化ガラスなどを用いることができる。
または、基板として、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどを用いることができる。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド樹脂、エポキシ樹脂、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタ、抵抗、および／または容量などを形成してもよい。または、基板と、トランジスタ、抵抗、および／または容量などの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタ、抵抗、および／または容量などは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構成の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成、水素を含むシリコン膜等を用いることができる。
つまり、ある基板上に半導体装置を形成し、その後、別の基板に半導体装置を転置してもよい。半導体装置が転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、可撓性を有する半導体装置の製造、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
可撓性を有する基板上に半導体装置を設けることで、重量の増加を抑え、且つ破損しにくい半導体装置を提供することができる。
＜トランジスタの変形例１＞
図１５Ａ、図１５Ｂ、および図１５Ｃに示すトランジスタ５００Ａは、図１４Ａ、図１４Ｂに示す構成のトランジスタ５００の変形例である。図１５Ａはトランジスタ５００Ａの上面図である。図１５Ｂは、図１５Ａに一点鎖線で示すＬ１－Ｌ２部位の断面模式図である。図１５Ｃは、図１５Ａに一点鎖線で示すＷ１－Ｗ２部位の断面模式図である。なお、図１５Ａの上面図では、図の明瞭化のために一部の要素の記載を省略している。なお、図１５Ａ、図１５Ｂ、および図１５Ｃに示す構成は、本発明の一態様の半導体装置が有する他のトランジスタにも適用することができる。
図１５Ａ、図１５Ｂ、および図１５Ｃに示す構成のトランジスタ５００Ａは、絶縁体５５２、絶縁体５１３および絶縁体４０４を有する点が、図１４Ａ、図１４Ｂに示す構成のトランジスタ５００と異なる。また、導電体５４０ａの側面に接して絶縁体５５２が設けられ、導電体５４０ｂの側面に接して絶縁体５５２が設けられる点が、図１４Ａ、図１４Ｂに示す構成のトランジスタ５００と異なる。さらに、絶縁体５２０を有さない点が、図１４Ａ、図１４Ｂに示す構成のトランジスタ５００と異なる。
図１５Ａ、図１５Ｂ、および図１５Ｃに示す構成のトランジスタ５００Ａは、絶縁体５１２上に絶縁体５１３が設けられる。また、絶縁体５７４上、および絶縁体５１３上に絶縁体４０４が設けられる。
図１５Ａ、図１５Ｂ、および図１５Ｃに示す構成のトランジスタ５００Ａでは、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、および絶縁体５７４がパターニングされており、絶縁体４０４がこれらを覆う構成になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体５１３の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体５１３によって外部から隔離される。
絶縁体５１３および絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一）または水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体５１３および絶縁体４０４として、水素バリア性が高い材料である、窒化シリコンまたは窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ５００Ａの特性低下を抑制できる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。
絶縁体５５２は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、および絶縁体５４４に接して設けられる。絶縁体５５２は、水素または水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５２として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、または窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５２として用いると好適である。絶縁体５５２として水素バリア性が高い材料を用いることにより、水または水素等の不純物が、絶縁体５８０等から導電体５４０ａおよび導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａおよび導電体５４０ｂに吸収されることを抑制することができる。以上により、本発明の一態様の半導体装置の信頼性を高めることができる。
＜トランジスタの変形例２＞
図１６Ａ、図１６Ｂおよび図１６Ｃを用いて、トランジスタ５００Ｂの構成例を説明する。図１６Ａはトランジスタ５００Ｂの上面図である。図１６Ｂは、図１６Ａに一点鎖線で示すＬ１－Ｌ２部位の断面模式図である。図１６Ｃは、図１６Ａに一点鎖線で示すＷ１－Ｗ２部位の断面模式図である。なお、図１６Ａの上面図では、図の明瞭化のために一部の要素の記載を省略している。
トランジスタ５００Ｂはトランジスタ５００の変形例であり、トランジスタ５００に置き換え可能なトランジスタである。よって、説明の繰り返しを防ぐため、主にトランジスタ５００Ｂのトランジスタ５００と異なる点について説明する。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体５６０の上面および側面と絶縁体５４５の側面を覆うように、絶縁体５４４を設けることが好ましい。なお、絶縁体５４４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５４４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５４４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５００Ｂへ拡散することを抑制することができる。
トランジスタ５００Ｂは、導電体５４２ａの一部と導電体５４２ｂの一部に導電体５６０が重なるため、トランジスタ５００よりも寄生容量が大きくなりやすい。よって、トランジスタ５００に比べて動作周波数が低くなる傾向がある。しかしながら、絶縁体５８０などに開口を設けて導電体５６０や絶縁体５４５などを埋めこむ工程が不要であるため、トランジスタ５００と比較して生産性が高い。
本実施の形態に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、金属酸化物の一種である酸化物半導体について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図１７Ａを用いて説明を行う。図１７Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図１７Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、およびＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ａｎｄ ｐｏｌｙ ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、ｐｏｌｙ ｃｒｙｓｔａｌ、およびｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、およびｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
なお、図１７Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ－ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）測定で得られるＸＲＤスペクトルを図１７Ｂに示す（縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）を任意単位（ａ．ｕ．）で表している）。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。以降、図１７Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図１７Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図１７Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の厚さは、５００ｎｍである。
図１７Ｂに示すように、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図１７Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ－ＩＧＺＯ膜の回折パターンを、図１７Ｃに示す。図１７Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図１７Ｃに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図１７Ｃに示すように、ＣＡＡＣ－ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図１７Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、およびｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、およびａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
また、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、およびＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ－ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ－ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ－３以下、好ましくは１×１０１５ｃｍ－３以下、さらに好ましくは１×１０１３ｃｍ－３以下、より好ましくは１×１０１１ｃｍ－３以下、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の自由な形状の表示領域を有する表示装置を適用可能なヘッドマウントディスプレイについて説明する。
本発明の一態様の表示装置を、ヘッドマウントディスプレイの表示部に適用することができる。したがって、表示品位の高いヘッドマウントディスプレイを実現できる。または、極めて高精細なヘッドマウントディスプレイを実現できる。または、信頼性の高いヘッドマウントディスプレイを実現できる。
また、ヘッドマウントディスプレイが有する表示装置は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。
また、ヘッドマウントディスプレイは、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。なおセンサは、ＭＥＭＳであることが好ましい。
ヘッドマウントディスプレイは、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、５Ｇによる通信を含む無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
さらに、複数の表示部を有するヘッドマウントディスプレイにおいては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有するヘッドマウントディスプレイにおいては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部またはヘッドマウントディスプレイに内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様のヘッドマウントディスプレイが有する機能はこれらに限定されず、様々な機能を有することができる。
本発明の一態様の表示装置は、極めて高精細な画像を表示することができる。そのため、ヘッドマウントディスプレイは、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）機器やＡＲ（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）などに好適に用いることができる。
図１８Ａには、ヘッドマウントディスプレイ８６０の外観を示している。
ヘッドマウントディスプレイ８６０は、装着部８６１、レンズ８６２、本体８６３、表示部８６４、ケーブル８６５等を有している。また装着部８６１には、バッテリ８６６が内蔵されている。
ケーブル８６５は、バッテリ８６６から本体８６３に電力を供給する。本体８６３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８６４に表示させることができる。また、本体８６３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
また、装着部８６１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８６３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８６１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８６４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８６４に表示する映像をその動きに合わせて変化させてもよい。
表示部８６４に、本発明の一態様の表示装置を適用することができる。
図１８Ｂ、図１８Ｃには、ヘッドマウントディスプレイ８７０の外観を示している。
ヘッドマウントディスプレイ８７０は、筐体８７１、２つの表示部８７２、操作ボタン８７３、及びバンド状の固定具８７４を有する。
ヘッドマウントディスプレイ８７０は、上記ヘッドマウントディスプレイ８６０が有する機能に加え、２つの表示部を備える。
２つの表示部８７２を有することで、使用者は片方の目につき１つの表示部を見ることができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の映像を表示することができる。また、表示部８７２は使用者の目を概略中心とした円弧状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となるため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度や色度が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感のある映像を表示することができる。
操作ボタン８７３は、電源ボタンなどの機能を有する。また操作ボタン８７３の他にボタンを有していてもよい。
また、図１８Ｄに示すように、表示部８７２と使用者の目の位置との間に、レンズ８７５を有していてもよい。レンズ８７５により、使用者は表示部８７２を拡大してみることができるため、より臨場感が高まる。このとき、図１８Ｄに示すように、視度調節のためにレンズの位置を変化させるダイヤル８７６を有していてもよい。
表示部８７２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図１８Ｄのようにレンズ８７５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
なお図１８Ｂ乃至図１８Ｄの表示部８７２は、向かい合う二つの辺に囲まれた形状に限定されない。筐体の大きさ、構造により、表示部８７２の形状は、様々な形状を選択することができる。例えば、楕円形の形状を有することもできる。例えば、図１８Ａで示したようなレンズ８６２の形状に合わせた表示装置を備えてもよい。
図１９Ａ、図１９Ｂには、１枚の表示部８７２を有する場合の例を示している。このような構成とすることで、部品点数を削減することができる。
表示部８７２は、左右２つの領域にそれぞれ右目用の画像と、左目用の画像の２つの画像を並べて表示することができる。これにより、両眼視差を用いた立体映像を表示することができる。
また、表示部８７２の全域に亘って、両方の目で視認可能な一つの画像を表示してもよい。これにより、視野の両端に亘ってパノラマ映像を表示することが可能となるため、現実感が高まる。
また、上述したレンズ８７５を設けてもよい。表示部８７２には、２つの画像を並べて表示させてもよいし、表示部８７２に一つの画像を表示させ、レンズ８７５を介して両目で同じ画像を見ることのできる構成としてもよい。
また、表示部８７２は湾曲していなくてもよく、表示面が平面であってもよい。例えば、図１９Ｃ、図１９Ｄには、曲面を有さない１枚の表示部８７２を有する場合の例を示している。
本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では上述した自由な形状の表示領域を有する表示装置の応用例について説明する。
〔電子機器〕
次に、本発明の一態様に係る自由な形状の表示領域を有する表示装置を備えた電子機器の例について説明を行う。
本発明の一態様に係る自由な形状の表示領域を有する表示装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯可能な電子機器（「携帯電子機器」ともいう。）、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソーなどの工具、煙感知器、透析装置などの医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置などの産業機器の制御部が備える表示装置が挙げられる。
また、自由な形状の表示領域を有する表示装置は、ヘッドマウントディスプレイ、スマートウオッチ、バイタル情報測定用機器、ヘルメット、衣服、デジタルサイネージ用ディスプレイなどのウエアラブルな電子機器に組み込むことができる。
また、自由な形状の表示領域を有する表示装置は、家屋もしくはビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
また、蓄電装置からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
また、上述した、電子機器が有する表示装置は、アンテナを有することが好ましい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。したがって、本発明の一態様に係る表示装置は、これらの電子機器に内蔵される通信装置などに用いることができる。
また、上述した、電子機器が有する表示装置は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）などを有していてもよい。なお、センサは、ＭＥＭＳであることが好ましい。
電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、５Ｇによる通信を含む無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
図２０Ａ乃至図２０Ｆに、電子機器の一例を示す。以下、説明する電子機器が有する表示装置、または表示部は本発明の一態様の表示装置を適用することができる。
図２０Ａに、腕時計型の携帯電子機器の一例を示す。携帯電子機器６１００は、筐体６１０１、表示部６１０２、バンド６１０３、操作ボタン６１０５などを備える。また、携帯電子機器６１００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を携帯電子機器６１００に用いることで、携帯電子機器６１００を、ＩｏＴ機器として機能させることができる。
図２０Ｂは、携帯電話機の一例を示している。携帯電話機６２００は、筐体６２０１に組み込まれた表示部６２０２の他、操作ボタン６２０３、スピーカ６２０４、マイクロフォン６２０５などを備えている。
また、携帯電話機６２００は、表示部６２０２と重なる領域に指紋センサ６２０９を備える。指紋センサ６２０９は有機光センサであってもよい。指紋は個人によって異なるため、指紋センサ６２０９で指紋パターンを取得して、個人認証を行うことができる。指紋センサ６２０９で指紋パターンを取得するための光源として、表示部６２０２から発せられた光を用いることができる。
また、携帯電話機６２００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を携帯電話機６２００に用いることで、携帯電話機６２００を、ＩｏＴ機器として機能させることができる。
図２０Ｃは、掃除ロボットの一例を示している。掃除ロボット６３００は、筐体６３０１上面に配置された表示部６３０２、側面に配置された複数のカメラ６３０３、ブラシ６３０４、操作ボタン６３０５、各種センサなどを有する。図示されていないが、掃除ロボット６３００には、タイヤ、吸い込み口等が備えられている。掃除ロボット６３００は自走し、ゴミ６３１０を検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
例えば、掃除ロボット６３００は、カメラ６３０３が撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシ６３０４に絡まりそうな物体を検知した場合は、ブラシ６３０４の回転を止めることができる。掃除ロボット６３００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を掃除ロボット６３００に用いることで、掃除ロボット６３００を、ＩｏＴ機器として機能させることができる。
図２０Ｄは、ロボットの一例を示している。図２０Ｄに示すロボット６４００は、演算装置６４０９、照度センサ６４０１、マイクロフォン６４０２、上部カメラ６４０３、スピーカ６４０４、表示部６４０５、下部カメラ６４０６および障害物センサ６４０７、移動機構６４０８を備える。
マイクロフォン６４０２は、使用者の話し声および環境音等を検知する機能を有する。また、スピーカ６４０４は、音声を発する機能を有する。ロボット６４００は、マイクロフォン６４０２およびスピーカ６４０４を用いて、使用者とコミュニケーションをとることが可能である。
表示部６４０５は、種々の情報の表示を行う機能を有する。ロボット６４００は、使用者の望みの情報を表示部６４０５に表示することが可能である。表示部６４０５は、タッチパネルを搭載していてもよい。また、表示部６４０５は取り外しのできる電子機器であっても良く、ロボット６４００の定位置に設置することで、充電およびデータの受け渡しを可能とする。
上部カメラ６４０３および下部カメラ６４０６は、ロボット６４００の周囲を撮像する機能を有する。また、障害物センサ６４０７は、移動機構６４０８を用いてロボット６４００が前進する際の進行方向における障害物の有無を察知することができる。ロボット６４００は、上部カメラ６４０３、下部カメラ６４０６および障害物センサ６４０７を用いて、周囲の環境を認識し、安全に移動することが可能である。本発明の一態様の発光装置は表示部６４０５に用いることができる。
ロボット６４００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品をロボット６４００に用いることで、ロボット６４００を、ＩｏＴ機器として機能させることができる。
図２０Ｅは、飛行体の一例を示している。図２０Ｅに示す飛行体６５００は、プロペラ６５０１、カメラ６５０２、およびバッテリ６５０３などを有し、自律して飛行する機能を有する。
例えば、カメラ６５０２で撮影した画像データは、電子部品６５０４に記憶される。電子部品６５０４は、画像データを解析し、移動する際の障害物の有無などを察知することができる。また、電子部品６５０４によってバッテリ６５０３の蓄電容量の変化から、バッテリ残量を推定することができる。飛行体６５００は、その内部に本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を飛行体６５００に用いることで、飛行体６５００を、ＩｏＴ機器として機能させることができる。
図２０Ｆは、自動車の一例を示している。自動車７１６０は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。自動車７１６０は、その内部に本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を自動車７１６０に用いることで、自動車７１６０を、ＩｏＴ機器として機能させることができる。
本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
：ＡＮＴ１：アンテナ領域、ＡＮＴ２：アンテナ領域、Ｃ１：容量、Ｃ２：容量、ＣＫ１：入力端子、ＣＫ２：入力端子、ｄ１：距離、ｄ２：距離、Ｌ１：層、Ｌ１Ａ：層、Ｌ１Ｂ：層、Ｌ２：層、Ｌ２Ａ：層、Ｌ２Ｂ：層、ＮＤ２：ノード、ＮＤ３：ノード、Ｐｉｘ１：画素、Ｐｉｘ２：画素、Ｓｅｎ１：センサ、Ｓｅｎ２：センサ、１０：表示装置、１０Ａ：表示装置、１０Ｂ：表示装置、１０Ｃ：表示装置、２０：センサ、２０Ａ：ソースドライバ、２０Ａ１：出力端子、２０Ｂ：ソースドライバ、２０Ｂ１：出力端子、２０Ｃ：センサ、２０Ｃ１：センサ、２０Ｃ２：センサ、２０Ｄ：送受信装置、２０Ｄ１：送受信装置、２０Ｄ２：送受信装置、３０：タイミングコントローラ、３０ａ：出力端子、４０：画素、４０Ａ：画素、４０Ｂ：画素、４０Ｄ：回路、４０Ｄ１：回路、４０Ｄ２：回路、４１：発光素子、４２：トランジスタ、４２ａ：トランジスタ、４３：トランジスタ、４４：トランジスタ、４５：配線、４５ｂ：配線、４６：配線、４８：配線、４８ａ：配線、４８ｇ：配線、４９：配線、４９ａ：配線、４９ｂ：配線、５１ａ：電極、５１ｂ：電極、５１ｃ：電極、５５ａ：プラグ、５５ｂ：プラグ、５５ｃ：プラグ、５５ｄ：プラグ、５５ｅ：プラグ、５７ａ：プラグ、５７ｂ：プラグ、５７ｃ：プラグ、５８：空間、５９：バンプ、５９ａ：バンプ、５９ｂ：バンプ、５９ｃ：バンプ、６１ａ：電極、６１ｂ：電極、６１ｃ：電極、６１ｄ：電極、６１ｅ：電極、６３ａ：プラグ、６３ｂ：プラグ、６３ｃ：プラグ、７２：絶縁層、７４：絶縁層、７６：絶縁膜、７８：絶縁膜、８１：トランジスタ、８２：トランジスタ、８３：トランジスタ、８４：トランジスタ、８５：トランジスタ、８６：トランジスタ、８７：トランジスタ、８８：トランジスタ、８９：トランジスタ、９０：トランジスタ、９１：トランジスタ、９４：容量、９５：容量、９６：容量、１００：電子機器、１００Ａ：基板、１００Ｂ：ＦＰＣ、１００Ｃ：制御装置、１０１Ａ：バンプ、１０１Ｂ：バンプ、１１０：表示領域、４０４：絶縁体、５００：トランジスタ、５００Ａ：トランジスタ、５００Ｂ：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１２：絶縁体、５１３：絶縁体、５１４：絶縁体、５１６：絶縁体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５５０：トランジスタ、５５２：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、８６０：ヘッドマウントディスプレイ、８６１：装着部、８６２：レンズ、８６３：本体、８６４：表示部、８６５：ケーブル、８６６：バッテリ、８７０：ヘッドマウントディスプレイ、８７１：筐体、８７２：表示部、８７３：操作ボタン、８７４：固定具、８７５：レンズ、８７６：ダイヤル、９００：無線送受信機、９００Ａ：無線送受信機、９０１：低ノイズアンプ、９０２：バンドパスフィルタ、９０３：混合器、９０４：バンドパスフィルタ、９０５：復調器、９０６：デコーダ回路、９１１：パワーアンプ、９１２：バンドパスフィルタ、９１３：混合器、９１４：バンドパスフィルタ、９１５：変調器、９１６：デコーダ回路、９２１：共用器、９２２：局部発振器、９３１：アンテナ、９４１：信号、９４２：信号、９４３：信号、９４４：信号、６１００：携帯電子機器、６１０１：筐体、６１０２：表示部、６１０３：バンド、６１０５：操作ボタン、６２００：携帯電話機、６２０１：筐体、６２０２：表示部、６２０３：操作ボタン、６２０４：スピーカ、６２０５：マイクロフォン、６２０９：指紋センサ、６３００：掃除ロボット、６３０１：筐体、６３０２：表示部、６３０３：カメラ、６３０４：ブラシ、６３０５：操作ボタン、６３１０：ゴミ、６４００：ロボット、６４０１：照度センサ、６４０２：マイクロフォン、６４０３：上部カメラ、６４０４：スピーカ、６４０５：表示部、６４０６：下部カメラ、６４０７：障害物センサ、６４０８：移動機構、６４０９：演算装置、６５００：飛行体、６５０１：プロペラ、６５０２：カメラ、６５０３：バッテリ、６５０４：電子部品、７１６０：自動車

Claims (10)

  1. 第１の層と、第２の層と、を有する表示装置であって、
    前記第１の層は、ソースドライバと、センサの第１の要素と、を有し、
    前記第２の層は、ゲートドライバと、複数の画素と、前記センサの第２の要素と、を有し、
    前記第１の層には、開口部および第１の端子が設けられ、
    前記開口部には、前記センサの前記第１の要素が設けられ、
    前記第１の端子は、前記ソースドライバと電気的に接続され、
    前記第２の層の第１の面には前記画素が設けられ、
    前記第１の面の反対側の第２の面には、第２の端子が設けられ、
    前記第２の端子は前記画素と電気的に接続され、
    前記第１の端子は、前記第２の端子と電気的に接続される表示装置。
  2. 請求項１において、
    前記センサは、ＭＥＭＳとして機能する表示装置。
  3. 請求項１または２において、
    前記第２の層は、前記第１の層よりも面積が大きく、かつ、前記第２の層は、前記第１の層と重なる領域を有する表示装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記画素として、第１の画素と、第２の画素と、を有し、
    前記第１の画素および前記第２の画素は、それぞれ発光素子を有し、
    前記第２の画素は、さらに、前記ゲートドライバの要素を有する表示装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第１の端子および前記第２の端子は、複数の前記画素が接続される配線と重なる位置に設けられる表示装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第１の端子は、バンプを介して前記第２の端子と電気的に接続される表示装置。
  7. 請求項４において、
    前記発光素子は、有機物を有する表示装置。
  8. 第１の層と、第２の層と、を有する表示装置であって、
    前記第１の層は、第１のトランジスタと、センサの第１の要素と、を有し、
    前記第２の層は、第２のトランジスタと、発光素子と、前記センサの第２の要素と、を有し、
    前記センサは、前記第１のトランジスタと重なる領域に形成され、
    前記第１の層には、開口部および第１の端子が設けられ、
    前記開口部には、前記センサの第１の要素が設けられ、
    前記第１の端子は、前記第１のトランジスタと電気的に接続され、
    前記第２の層の第１の面には前記発光素子が設けられ、
    前記第１の面の反対側の第２の面には、前記第２のトランジスタの第２の端子が設けられ、
    前記第１の端子は、前記第２の端子と電気的に接続される表示装置。
  9. 請求項８において、
    前記第２のトランジスタは、半導体層に金属酸化物を有する表示装置。
  10. 請求項９において、
    前記半導体層に金属酸化物を有する前記第２のトランジスタは、バックゲートを有する表示装置。
JP2021528032A 2019-06-28 2020-06-12 表示装置 Active JP7441838B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024022578A JP7564976B2 (ja) 2019-06-28 2024-02-19 表示装置
JP2024168198A JP2025020108A (ja) 2019-06-28 2024-09-27 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019121753 2019-06-28
JP2019121753 2019-06-28
PCT/IB2020/055511 WO2020261029A1 (ja) 2019-06-28 2020-06-12 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024022578A Division JP7564976B2 (ja) 2019-06-28 2024-02-19 表示装置

Publications (2)

Publication Number Publication Date
JPWO2020261029A1 JPWO2020261029A1 (ja) 2020-12-30
JP7441838B2 true JP7441838B2 (ja) 2024-03-01

Family

ID=74061334

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021528032A Active JP7441838B2 (ja) 2019-06-28 2020-06-12 表示装置
JP2024022578A Active JP7564976B2 (ja) 2019-06-28 2024-02-19 表示装置
JP2024168198A Pending JP2025020108A (ja) 2019-06-28 2024-09-27 表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2024022578A Active JP7564976B2 (ja) 2019-06-28 2024-02-19 表示装置
JP2024168198A Pending JP2025020108A (ja) 2019-06-28 2024-09-27 表示装置

Country Status (5)

Country Link
US (1) US20220246596A1 (ja)
JP (3) JP7441838B2 (ja)
KR (1) KR20220027968A (ja)
CN (1) CN114008791A (ja)
WO (1) WO2020261029A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017917A (ja) 2003-06-27 2005-01-20 Casio Comput Co Ltd Ｅｌ表示装置
JP2008164855A (ja) 2006-12-27 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013229584A (ja) 2012-03-28 2013-11-07 Semiconductor Energy Lab Co Ltd 駆動回路、駆動回路を備える信号処理装置、信号処理装置の作製方法および表示装置
WO2014069529A1 (ja) 2012-10-30 2014-05-08 シャープ株式会社 アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
US20170358265A1 (en) 2016-06-13 2017-12-14 Shanghai Jadic Optoelectronics Technology Co., Ltd. Display driver backplane, display device and fabrication method
JP2018063339A (ja) 2016-10-12 2018-04-19 シャープ株式会社 表示装置及び表示装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450186B2 (ja) * 1998-06-04 2003-09-22 三菱電機株式会社 表示装置
JP5100670B2 (ja) * 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
DE112011100842T5 (de) * 2010-03-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
US20120327060A1 (en) * 2010-03-10 2012-12-27 Sharp Kabushiki Kaisha Display device
WO2014142183A1 (ja) * 2013-03-15 2014-09-18 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び表示パネル
JPWO2015166857A1 (ja) * 2014-04-28 2017-04-20 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
US9455158B2 (en) * 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9798132B2 (en) * 2014-06-17 2017-10-24 Infineon Technologies Ag Membrane structures for microelectromechanical pixel and display devices and systems, and methods for forming membrane structures and related devices
KR102374479B1 (ko) * 2015-08-13 2022-03-16 삼성전자주식회사 디스플레이와 센서를 포함한 전자 장치
KR20250057934A (ko) * 2015-12-28 2025-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 포함하는 표시 장치
US10923023B1 (en) * 2016-01-26 2021-02-16 Apple Inc. Stacked hybrid micro LED pixel architecture
TWI709791B (zh) * 2016-07-07 2020-11-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11217635B2 (en) 2017-04-28 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Imaging display device and electronic device
CN107579171B (zh) * 2017-08-31 2019-07-30 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法、显示装置
US11355665B2 (en) * 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
JP7381508B2 (ja) * 2019-02-15 2023-11-15 株式会社半導体エネルギー研究所 表示装置
EP3951881A4 (en) * 2019-03-26 2022-10-26 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD OF MANUFACTURE THEREOF, AND DISPLAY DEVICE
US12348600B2 (en) * 2022-08-05 2025-07-01 Samsung Display Co., Ltd. System and method for dynamic entropy coding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017917A (ja) 2003-06-27 2005-01-20 Casio Comput Co Ltd Ｅｌ表示装置
JP2008164855A (ja) 2006-12-27 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013229584A (ja) 2012-03-28 2013-11-07 Semiconductor Energy Lab Co Ltd 駆動回路、駆動回路を備える信号処理装置、信号処理装置の作製方法および表示装置
WO2014069529A1 (ja) 2012-10-30 2014-05-08 シャープ株式会社 アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
US20170358265A1 (en) 2016-06-13 2017-12-14 Shanghai Jadic Optoelectronics Technology Co., Ltd. Display driver backplane, display device and fabrication method
JP2018063339A (ja) 2016-10-12 2018-04-19 シャープ株式会社 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
JP7564976B2 (ja) 2024-10-09
JP2024050940A (ja) 2024-04-10
JPWO2020261029A1 (ja) 2020-12-30
US20220246596A1 (en) 2022-08-04
JP2025020108A (ja) 2025-02-12
KR20220027968A (ko) 2022-03-08
WO2020261029A1 (ja) 2020-12-30
CN114008791A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US20230335605A1 (en) Semiconductor device
JP7693712B2 (ja) 表示システム、及び電子機器
JP7645320B2 (ja) 電池パック
JP7764409B2 (ja) 表示装置、及び電子機器
US20240172521A1 (en) Semiconductor Device And Electronic Apparatus
JP7769155B2 (ja) 半導体装置
JP2025069215A (ja) 表示装置
TW202232797A (zh) 半導體裝置
JP7585200B2 (ja) 周波数電圧変換回路、または発振器
JP7767392B2 (ja) 表示装置、及び電子機器
KR20240045234A (ko) 반도체 장치
JP7441838B2 (ja) 表示装置
WO2020245728A1 (ja) 通信装置および電子機器
WO2020240331A1 (ja) 半導体装置、および当該半導体装置を備えた無線通信装置
US12400605B2 (en) Semiconductor device, display apparatus, and electronic device
WO2020217130A1 (ja) 半導体装置および電子機器
JP7646558B2 (ja) 半導体装置
JP7536759B2 (ja) 半導体装置
CN116913926A (zh) 半导体装置
WO2020245692A1 (ja) 半導体装置
US20240373709A1 (en) Semiconductor device
TW202232455A (zh) 顯示裝置、電子裝置
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
WO2022167883A1 (ja) 表示装置の作製方法
WO2020254914A1 (ja) 酸化物半導体を用いる記憶回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240219

R150 Certificate of patent or registration of utility model

Ref document number: 7441838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150