[go: up one dir, main page]

TW202232455A - 顯示裝置、電子裝置 - Google Patents

顯示裝置、電子裝置 Download PDF

Info

Publication number
TW202232455A
TW202232455A TW111104701A TW111104701A TW202232455A TW 202232455 A TW202232455 A TW 202232455A TW 111104701 A TW111104701 A TW 111104701A TW 111104701 A TW111104701 A TW 111104701A TW 202232455 A TW202232455 A TW 202232455A
Authority
TW
Taiwan
Prior art keywords
group
insulator
pixel circuits
conductive film
light
Prior art date
Application number
TW111104701A
Other languages
English (en)
Inventor
山崎舜平
木村肇
池田𨺓之
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202232455A publication Critical patent/TW202232455A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H10W90/00—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明的一個實施方式提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。提供包括第一一組像素、第二一組像素、第一導電膜及第二導電膜的顯示裝置，其中第一一組像素包括第一一組發光器件及第一一組像素電路，第一一組像素電路包括第一一群像素電路，第一一群像素電路包括第一像素電路。第二一組像素包括第二一組發光器件及第二一組像素電路，第二一組發光器件與第二一組像素電路電連接，第二一組像素電路包括第二一群像素電路，第二一群像素電路包括第二像素電路。第一導電膜與第一一群像素電路及第二一群像素電路電連接。第二導電膜與第一像素電路及第二像素電路電連接。

Description

顯示裝置、電子裝置
本發明的一個實施方式係關於一種顯示裝置、電子裝置或半導體裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的例子可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、這些裝置的驅動方法或者這些裝置的製造方法。
已知相對於電流密度微型發光二極體的色度變化較小的顯示器(專利文獻1)。明確而言，多個像素各自包括顯示元件及微控制器。微控制器包括第一電晶體、三角波生成電路、比較器、開關及定電流電路。第一電晶體具有在關閉狀態時保持對應於寫入到像素的資料的電位的功能。三角波生成電路具有生成三角波的信號的功能。比較器具有生成對應於所保持的電位、三角波的信號的輸出信號的功能。開關具有根據輸出信號控制是否使流過定電流電路的電流流過顯示元件的功能。
[專利文獻1] 國際專利申請公開第WO2019/130138號小冊子
本發明的一個實施方式的目的之一是提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。此外，本發明的一個實施方式的目的之一是提供一種方便性、實用性或可靠性優異的新穎的電子裝置。此外，本發明的一個實施方式的目的之一是提供一種新穎的顯示裝置、新穎的電子裝置或新穎的半導體裝置。
注意，這些目的的記載不妨礙其他目的的存在。注意，本發明的一個實施方式並不需要實現所有上述目的。除上述目的外的目的從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中衍生。
(1)本發明的一個實施方式是一種包括第一一組像素、第二一組像素、第三一組像素、第一導電膜及第二導電膜的顯示裝置。
第一一組像素包括第一一組發光器件、第一焊盤、第二焊盤、導電材料及第一一組像素電路。
第一一組發光器件與第一焊盤電連接，第一焊盤與第二焊盤重疊。導電材料被夾在第一焊盤與第二焊盤之間，上述導電材料使上述第一焊盤及上述第二焊盤電連接。第二焊盤與第一一組像素電路電連接。
第一一組像素電路包括第一一群像素電路，第一一群像素電路包括第一像素電路。
第二一組像素包括第二一組發光器件及第二一組像素電路，第二一組發光器件與第二一組像素電路電連接，第二一組像素電路包括第二一群像素電路，第二一群像素電路包括第二像素電路。
第三一組像素包括第三一組發光器件及第三一組像素電路，第三一組發光器件與第三一組像素電路電連接。
第一導電膜與第一一群像素電路及第二一群像素電路電連接。
第二導電膜與第一像素電路及第二像素電路電連接。
由此，例如可以使用第一導電膜在第一期間將信號供應到第一一組像素電路中的一個或多個像素電路。另外，可以在同一第一期間將信號供應到第二一組像素電路中的一個或多個像素電路。此外，例如可以使用第一導電膜在第一期間將信號供應到多個像素電路。
此外，例如可以使用第二導電膜在第二期間將信號供應到第一一組像素電路中的第一像素電路。另外，可以在同一第二期間將信號供應到第二一組像素電路中的第二像素電路。此外，在第二期間第一像素電路可以向第一一組像素的第二焊盤供應電力，第二像素電路可以向第二一組像素的第二焊盤供應電力。
可以使第二焊盤的面積接近第一一組像素電路的佔有面積。可以使第一焊盤的面積接近第一一組像素電路的佔有面積。第二焊盤與第一焊盤容易電連接。第一一組像素電路與第一一組發光器件容易電連接。第一一組像素電路與第一一組發光器件容易鍵合。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
(2)另外，本發明的一個實施方式是一種包括第一一組像素、第二一組像素、第三一組像素、第一導電膜及第三導電膜的顯示裝置。
第一一組像素包括第一一組發光器件、第一焊盤、第二焊盤、導電材料及第一一組像素電路。
第一一組發光器件與第一焊盤電連接，第一焊盤與第二焊盤重疊。導電材料被夾在第一焊盤與第二焊盤之間，上述導電材料使上述第一焊盤及上述第二焊盤電連接。第二焊盤與第一一組像素電路電連接。
第一一組像素電路包括第一一群像素電路，第一一群像素電路包括第一像素電路。
第二一組像素包括第二一組發光器件及第二一組像素電路，第二一組發光器件與第二一組像素電路電連接，第二一組像素電路包括第二一群像素電路，第二一群像素電路包括第二像素電路。
第三一組像素包括第三一組發光器件及第三一組像素電路，第三一組發光器件與第三一組像素電路電連接，第三一組像素電路包括第三一群像素電路，第三一群像素電路包括第三像素電路。
第一導電膜與第一一群像素電路及上述第二一群像素電路電連接。
第三導電膜與第一像素電路及第三像素電路電連接。
由此，例如可以在第一期間將信號供應到第一一組像素電路及第三一組像素電路中的一個或多個像素電路。另外，例如可以在與第一期間不同的期間將信號供應到第三一組像素電路中的一個或多個像素電路。
此外，例如可以在第二期間將信號供應到第一一組像素電路中的第一像素電路。另外，可以在同一第二期間將信號供應到第三一組像素電路中的第三像素電路。此外，在第二期間第一像素電路可以向第一一組像素的第二焊盤供應電力，第三像素電路可以向第三一組像素的第二焊盤供應電力。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
(3)另外，本發明的一個實施方式是一種包括第一一組像素、第二一組像素、第三一組像素、第一導電膜、第四導電膜及第五導電膜的顯示裝置。
第一一組像素包括第一一組發光器件、第一焊盤、第二焊盤、導電材料及第一一組像素電路。
第一一組發光器件與第一焊盤電連接，第一焊盤與第二焊盤重疊。導電材料被夾在第一焊盤與第二焊盤之間，上述導電材料使上述第一焊盤及上述第二焊盤電連接。第二焊盤與第一一組像素電路電連接。
第一一組像素電路包括第一一群像素電路，第一一群像素電路包括第一像素電路。
第二一組像素包括第二一組發光器件及第二一組像素電路，第二一組發光器件與第二一組像素電路電連接，第二一組像素電路包括第二一群像素電路，第二一群像素電路包括第二像素電路。
第三一組像素包括第三一組發光器件及第三一組像素電路，第三一組發光器件與第三一組像素電路電連接，第三一組像素電路包括第三一群像素電路，第三一群像素電路包括第三像素電路。
第一導電膜與第一一群像素電路及第二一群像素電路電連接。
第四導電膜與第一像素電路及第二像素電路電連接。
第五導電膜與第一像素電路及第三像素電路電連接。
由此，例如可以使用第一導電膜在第一期間將信號供應到第一一組像素電路中的一個或多個像素電路。另外，可以在同一第一期間將信號供應到第二一組像素電路中的一個或多個像素電路。此外，例如可以使用第一導電膜在第一期間將信號供應到多個像素電路。
例如可以使用第四導電膜及第五導電膜在第二期間將信號供應到第一一組像素電路中的第一像素電路。
此外，可以使用相交的兩個導電膜諸如第四導電膜及第五導電膜從第一一組像素電路中選擇一個來供應信號。可以減少用來供應信號的導電膜。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
(4)另外，本發明的一個實施方式是一種包括第六導電膜的上述顯示裝置。
第一一組發光器件包括第一發光器件，第二一組發光器件包括第二發光器件。第六導電膜與第一發光器件及第二發光器件電連接。
由此，例如可以使用第六導電膜在選擇第一一組發光器件中的第一發光器件時選擇第二一組發光器件中的第二發光器件。另外，可以在第一一組像素的第一焊盤向第一發光器件供應電力時第一一組像素的第一焊盤向第二發光器件供應電力。
另外，可以使第一焊盤的面積接近第一一組發光器件的佔有面積。第二焊盤與第一焊盤容易電連接。第一一組像素電路與第一一組發光器件容易電連接。第一一組像素電路與第一一組發光器件容易鍵合。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
(5)另外，本發明的一個實施方式是一種包括第七導電膜的上述顯示裝置。
第一一組發光器件包括第一發光器件，第三一組發光器件包括第三發光器件。第七導電膜與第一發光器件及第三發光器件電連接。
(6)另外，本發明的一個實施方式是一種第一發光器件為發光二極體的上述顯示裝置。
由此，例如可以使用第七導電膜在選擇第一一組發光器件中的第一發光器件時選擇第三一組發光器件中的第三發光器件。另外，可以在第一一組像素的第一焊盤向第一發光器件供應電力時第三一組像素的焊盤向第三發光器件供應電力。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
(7)另外，本發明的一個實施方式是一種包括第八導電膜及第九導電膜的上述顯示裝置。
第一像素電路包括第一開關、第二開關、電晶體、電容器及節點。
第一開關包括與第八導電膜電連接的第一端子及與節點電連接的第二端子，並且具有根據第一導電膜的電位控制導通狀態或非導通狀態的功能。
電晶體包括與節點電連接的閘極電極及與第九導電膜電連接的第一電極。
電容器包括與節點電連接的導電膜及與第九導電膜電連接的導電膜。
第二開關包括與電晶體的第二電極電連接的第一端子及與第二焊盤電連接的第二端子，並且具有根據第二選擇信號控制導通狀態或非導通狀態的功能。
(8)另外，本發明的一個實施方式是一種包括第一驅動電路的上述顯示裝置。
第一驅動電路將第一選擇信號供應到第一導電膜，第一驅動電路將第二選擇信號供應到第二導電膜。
第一驅動電路控制第六導電膜的電位。
(9)另外，本發明的一個實施方式是一種包括第一功能層及第二功能層的上述顯示裝置。
第一功能層包括第一一組像素電路及第二焊盤。
第二功能層與第一功能層重疊，第二功能層包括第一一組發光器件及第一焊盤。
由此，可以使用第二焊盤、第一焊盤及導電材料使第一一組像素電路與第一一組發光器件電連接。另外，例如可以使用一個焊盤連接多個像素電路及多個發光器件。明確而言，可以使用一個焊盤連接三個像素電路及三個發光器件。可以減少連接部分並抑制發生連接不良。相對於第一一組發光器件的所佔面積，可以減少其中用於連接的面積。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
(10)另外，本發明的一個實施方式是一種包括第三功能層的上述顯示裝置。
第三功能層在與第二功能層之間具有夾著第一功能層的區域，第三功能層包括第二驅動電路。
第二驅動電路具有供應影像信號的功能。
由此，可以在不增大顯示裝置的外形的同時生成顯示於顯示裝置的影像信號。另外，可以將第二驅動電路和配置於其正上面的第一一組像素電路電連接。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
(11)另外，本發明的一個實施方式是一種包括運算部及上述顯示裝置的電子裝置。
運算部生成影像資訊，顯示裝置顯示影像資訊。
(12)另外，本發明的一個實施方式是一種包括上述顯示裝置及運算部的電子裝置。
第三功能層包括運算部，運算部生成影像資訊。另外，顯示裝置顯示影像資訊。
在本說明書的圖式中，根據其功能對組件進行分類而示出為彼此獨立的方塊的方塊圖，但是，實際上的組件難以根據其功能完全劃分，而一個組件會涉及多個功能。
在本說明書中，電晶體所具有的源極和汲極的名稱根據電晶體的極性及施加到各端子的電位的高低互相調換。一般而言，在n通道型電晶體中，將被施加低電位的端子稱為源極，而將被施加高電位的端子稱為汲極。另外，在p通道型電晶體中，將被施加低電位的端子稱為汲極，而將被施加高電位的端子稱為源極。在本說明書中，儘管為方便起見在一些情況下假定源極和汲極是固定的來描述電晶體的連接關係，但是實際上，源極和汲極的名稱根據上述電位關係而相互調換。
在本說明書中，電晶體的源極是指用作活性層的半導體膜的一部分的源極區或與上述半導體膜連接的源極電極。與此同樣，電晶體的汲極是指上述半導體膜的一部分的汲極區或與上述半導體膜連接的汲極電極。另外，閘極是指閘極電極。
在本說明書中，電晶體串聯連接的狀態是指例如第一電晶體的源極和汲極中只有一個只與第二電晶體的源極和汲極中的一個連接的狀態。另外，電晶體並聯連接的狀態是指第一電晶體的源極和汲極中的一個與第二電晶體的源極和汲極中的一個連接且第一電晶體的源極和汲極中的另一個與第二電晶體的源極和汲極中的另一個連接的狀態。
在本說明書中，連接是指電連接，相當於能夠供應或傳送電流、電壓或電位的狀態。因此，連接狀態不一定必須是指直接連接的狀態，而在其範疇內還包括能夠供應或傳送電流、電壓或電位的藉由佈線、電阻器、二極體及電晶體等電路元件間接地連接的狀態。
即使在本說明書中電路圖上獨立的組件彼此連接時，實際上也有一個導電膜兼具有多個組件的功能的情況，例如佈線的一部分用作電極的情況等。本說明書中的連接的範疇內包括這種一個導電膜兼具有多個組件的功能的情況。
另外，在本說明書中，電晶體的第一電極和第二電極中的其中一個是源極電極，而另一個是汲極電極。
根據本發明的一個實施方式，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。另外，可以提供一種方便性、實用性或可靠性優異的新穎的電子裝置。此外，可以藉由一種新穎的顯示裝置、新穎的電子裝置或新穎的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，說明書、圖式以及申請專利範圍等的記載中顯然存在上述效果以外的效果，可以從說明書、圖式以及申請專利範圍等的記載中衍生上述效果以外的效果。
本發明的一個實施方式的顯示裝置包括第一一組像素、第二一組像素、第一導電膜及第二導電膜。第一一組像素包括第一一組發光器件、第一焊盤、第二焊盤、導電材料及第一一組像素電路。第一一組發光器件與第一焊盤電連接，第一焊盤與第二焊盤重疊。導電材料被夾在第一焊盤與第二焊盤之間，上述導電材料使上述第一焊盤及上述第二焊盤電連接。第二焊盤與第一一組像素電路電連接。第一一組像素電路包括第一一群像素電路，第一一群像素電路包括第一像素電路。第二一組像素包括第二一組發光器件及第二一組像素電路，第二一組發光器件與第二一組像素電路電連接，第二一組像素電路包括第二一群像素電路，第二一群像素電路包括第二像素電路。第一導電膜與第一一群像素電路及第二一群像素電路電連接。第二導電膜與第一像素電路及第二像素電路電連接。
由此，例如可以使用第一導電膜在第一期間將信號供應到第一一組像素電路中的一個或多個像素電路。另外，可以在同一第一期間將信號供應到第二一組像素電路中的一個或多個像素電路。此外，例如可以使用第一導電膜在第一期間將信號供應到多個像素電路。
此外，例如可以使用第二導電膜在第二期間將信號供應到第一一組像素電路中的第一像素電路。另外，可以在同一第二期間將信號供應到第二一組像素電路中的第二像素電路。此外，在第二期間第一像素電路可以向第一一組像素的第二焊盤供應電力，第二像素電路可以向第二一組像素的第二焊盤供應電力。
可以使第二焊盤的面積接近第一一組像素電路的佔有面積。可以使第一焊盤的面積接近第一一組像素電路的佔有面積。第二焊盤與第一焊盤容易電連接。第一一組像素電路與第一一組發光器件容易電連接。第一一組像素電路與第一一組發光器件容易鍵合。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。注意，在下面說明的發明結構中，在不同的圖式中共同使用相同的符號來顯示相同的部分或具有相同功能的部分，而省略反復說明。
實施方式1 在本實施方式中，參照圖1A至圖9B對本發明的一個實施方式的顯示裝置的結構進行說明。
圖1A是說明本發明的一個實施方式的顯示裝置的結構的俯視圖，圖1B是沿著圖1A所示的本發明的一個實施方式的顯示裝置的截斷線X1-X2的剖面圖。
圖2是說明圖1A所示的一組像素703(i，j)的結構的方塊圖。
圖3是說明圖2所示的一組像素703(i，j)的結構的方塊圖。
圖4是說明圖2所示的一組像素703(i，j)的結構的電路圖。
圖5是說明圖2所示的一組像素703(i，j)的工作的時序圖。
圖6是說明與圖4不同的一組像素703(i，j)的結構的電路圖。
圖7是說明本發明的一個實施方式的顯示裝置的結構的俯視圖。
圖8A是說明圖7所示的一組像素703(i，j)的結構的方塊圖，圖8B是說明與圖8A所示的一組像素703(i，j)結構不同的方塊圖。
圖9A是說明圖8所示的一組像素703(i，j)的結構的方塊圖，圖9B是說明與圖9A所示的一組像素703(i，j)結構不同的方塊圖。
注意，在本說明書中，有時將取1以上的整數的值的變數用於符號。例如，有時將包含取1以上的整數的值的變數p的(p)用於指定最大為p個組件中的任一個的符號的一部分。另外，例如，有時將包含取1以上的整數的值的變數m及變數n的(m，n)用於指定最大為m×n個組件中的任一個的符號的一部分。
＜顯示裝置的結構例子1＞ 本發明的一個實施方式的顯示裝置700包括一組像素703(i，j)、功能層520(1)及功能層520(2)(參照圖1A及圖1B)。例如，藉由在分別形成功能層520(1)及功能層520(2)後將兩者貼合，可以形成本發明的一個實施方式的顯示裝置。
＜＜一組像素703(i，j)的結構例子＞＞ 一組像素703(i，j)包括一組發光器件550(i，j)、一組像素電路530(i，j)、焊盤541(i，j)、焊盤542(i，j)及導電材料543(i，j)(參照圖1B及圖3)。例如，一組發光器件550(i，j)包括發光器件550(i，j)(p，1)至發光器件550(i，j)(p，t)(參照圖2及圖3)。明確而言，作為一組發光器件，可以使用發射紅色光的發光器件、發射綠色光的發光器件及發射藍色光的發光器件。另外，一組像素電路530(i，j)包括像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)(參照圖2及圖3)。注意，t不侷限於3的1以上的整數。另外，例如可以將金屬或複合材料用作導電材料543。明確而言，可以將鎳粒子或由金包覆的鎳粒子用作導電材料543。另外，可以將對樹脂進行金屬電鍍的複合材料用作導電材料543。另外，可以將由絕緣材料包覆的金屬或進行過金屬電鍍的樹脂的複合材料用作導電材料543。
＜＜功能層520(1)的結構例子＞＞ 功能層520(1)包括一組像素電路530(i，j)及焊盤541(i，j)。焊盤541(i，j)與一組像素電路530(i，j)電連接。
＜＜功能層520(2)的結構例子＞＞ 功能層520(2)與功能層520(1)重疊，功能層520(2)包括一組發光器件550(i，j)及焊盤542(i，j)。焊盤542(i，j)與一組發光器件550(i，j)電連接。例如，功能層520(2)以矩陣狀包括多個發光器件。注意，可以將發射紅色光的發光器件、發射綠色光的發光器件及發射藍色光的發光器件用於功能層520(2)。另外，例如也可以以矩陣狀配置多個發射藍色光的發光器件，在其正上面配置將藍色光轉換為其他顏色的光的顏色轉換層。另外，作為發光器件，也可以使用LED、OLED等。
＜＜導電材料543(i，j)的結構例子＞＞ 導電材料543(i，j)被夾在焊盤541(i，j)與焊盤542(i，j)之間並電連接焊盤541(i，j)及焊盤542(i，j)。換言之，導電材料543(i，j)藉由焊盤541(i，j)及焊盤542(i，j)電連接一組像素電路530(i，j)及一組發光器件550(i，j)。
由此，可以使用焊盤541(i，j)、焊盤542(i，j)及導電材料543(i，j)，將一組像素電路530(i，j)與一組發光器件550(i，j)電連接。例如，可以使用q個以下的焊盤，將q個像素電路與q個發光器件連接。注意，q為1以上的整數。明確而言，可以使用一對焊盤，將三個像素電路與三個發光器件連接。另外，可以減少連接部分並抑制發生連接不良。另外，相對於一組發光器件550(i，j)所佔的面積，可以縮小用於連接的面積。也就是說，在這種本發明的一個實施方式中，藉由使用一對焊盤將有源驅動的多個像素電路與多個發光器件連接，可以以像無源驅動那樣的方式驅動多個發光器件。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
＜顯示裝置的結構例子2＞ 本發明的一個實施方式的顯示裝置包括導電膜COM1及導電膜COM2(i)(p，q)(參照圖3)。注意，導電膜COM1及導電膜COM2(i)(p，q)都被用作佈線。
一組像素電路530(i，j)包括像素電路530(i，j)(p，q)及530(i，j)(p，2)，一組發光器件550(i，j)包括發光器件550(i，j)(p，q)及550(i，j)(p，2)。另外，一組像素703(i，j)包括像素702(i，j)(p，q)(參照圖2)。例如，一組像素電路530(i，j)包括t個像素電路。注意，t為1以上的整數，p為1以上且t以下的整數。
＜＜像素702(i，j)(p，q)的結構例子＞＞ 像素702(i，j)(p，q)包括像素電路530(i，j)(p，q)及發光器件550(i，j)(p，q)。
像素電路530(i，j)(p，q)與導電膜COM1電連接，在規定期間內，像素電路530(i，j)(p，q)與發光器件550(i，j)(p，q)的一個電極電連接。例如，在一組像素703(i，j)包括像素702(i，j)(p，1)至像素702(i，j)(p，t)的情況下，可以將對一組像素703(i，j)進行顯示的期間t等分的期間設為規定期間。
發光器件550(i，j)(p，q)的另一個電極與導電膜COM2(i)(p，q)電連接，在上述規定期間內，導電膜COM2(i)(p，q)與導電膜COM1之間被供應規定電壓。例如，可以將以最大亮度驅動發光器件550(i，j)(p，q)的電壓用作該規定電壓。注意，像素電路530(i，j)(p，q)控制從該規定電壓向發光器件550(i，j)(p，q)分配的電壓。另外，在不包括該規定期間的期間內，將不使發光器件550(i，j)(p，q)發光的電壓供應到導電膜COM2(i)(p，q)。
由此，例如可以選擇發光器件550(i，j)(p，q)，使用像素電路530(i，j)(p，q)驅動該發光器件。另外，在規定期間內，可以選擇像素電路530(i，j)(p，q)驅動發光器件550(i，j)(p，q)。另外，可以分成多個期間而驅動一組像素703(i，j)。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
＜顯示裝置的結構例子3＞ 本發明的一個實施方式的顯示裝置包括導電膜S1(j)q、導電膜G1(i)p及導電膜G2(i)(p，q)(參照圖4)。導電膜S1(j)q、導電膜S1(j)q-1、導電膜G1(i)p及導電膜G2(i)(p，q)都被用作佈線。
＜＜像素電路530(i，j)(p，q)的結構例子＞＞ 像素電路530(i，j)(p，q)包括開關SW2(p，q)、開關SW11、電晶體M11及電容器C11及節點N11。
開關SW11包括與導電膜S1(j)q電連接的第一端子及與節點N11電連接的第二端子，並且具有根據導電膜G1(i)p的電位控制導通狀態或非導通狀態的功能。
電晶體M11包括與節點N11電連接的閘極電極及與導電膜COM1電連接的第一電極。
電容器C11包括與節點N11電連接的導電膜及與導電膜COM1電連接的導電膜。
開關SW2(p，q)包括與電晶體M11的第二電極電連接的第一端子及與焊盤541(i，j)電連接的第二端子，並且具有根據導電膜G2(i)(p，q)的電位控制導通狀態或非導通狀態的功能。
另外，一組像素電路530(i，j)包括像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)，並且藉由開關SW2(p，1)至開關SW2(p，t)中的任一個與焊盤541(i，j)電連接。開關SW2(p，1)至開關SW2(p，t)具有選擇像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)中的任一個而使與焊盤541(i，j)之間為導通狀態的功能。注意，開關SW2(p，1)至開關SW2(p，t)包括開關SW2(p，q+1)。
注意，圖式示出的電路為可用作像素電路530(i，j)(p，q)的電路的一個例子，不侷限於該結構。例如，可以將圖6所示的電路用作像素電路530(i，j)(p，q)的一部分。明確而言，可以將開關SW12、開關SW13及電容器C12用於像素電路530(i，j)(p，q)。另外，顯示裝置包括與像素電路530(i，j)(p，q)電連接的導電膜G12(i)p及導電膜G13(i)p。開關SW12包括與節點N11電連接的第一端子及與電晶體M11的第一電極電連接的第二端子，並且具有根據導電膜G12(i)p的電位控制導通狀態或非導通狀態的功能。開關SW13包括與節點N11電連接的第一端子及與導電膜COM1電連接的第二端子，並且具有根據導電膜G13(i)p的電位控制導通狀態或非導通狀態的功能。電容器C12包括與開關SW11的第二端子連接的導電膜及與節點N11電連接的導電膜。
＜顯示裝置的結構例子4＞ 本發明的一個實施方式的顯示裝置包括驅動電路GD(參照圖1B)。
＜＜驅動電路GD的結構例子＞＞ 驅動電路GD將第一選擇信號供應到導電膜G1(i)p。與導電膜G1(i)p電連接的像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)可以根據第一選擇信號從導電膜S1(j)1至導電膜S1(j)t中的任一個取得例如影像信號(參照圖3)。
驅動電路GD將第二選擇信號供應到導電膜G2(i)(p，q)。與導電膜G2(i)(p，q)電連接的像素電路530(i，j)(p，q)根據第二選擇信號與焊盤541(i，j)成為導通狀態。注意，驅動電路GD以規定順序從導電膜G2(i)(p，1)至導電膜G2(i)(p，t)中選擇一個，在規定期間內供應第二選擇信號。
驅動電路GD控制導電膜COM2(i)(p，q)的電位。在將第二選擇信號供應到導電膜G2(i)(p，q)的期間內，控制導電膜COM2(i)(p，q)的電位，以對與導電膜COM1之間供應規定電壓。例如，控制導電膜COM2(i)(p，q)的電位，以提供以最大亮度驅動發光器件550(i，j)(p，q)的電壓。注意，驅動電路GD以規定順序從導電膜COM2(i)(p，1)至導電膜COM2(i)(p，t)選擇一個，以在規定期間內供應該規定電壓的方式控制電位。另外，在不包括該規定期間的期間內，導電膜COM2(i)(p，1)至導電膜COM2(i)(p，t)的電位被控制為不使發光器件發光的電位。
＜顯示裝置的結構例子5＞ 本發明的一個實施方式的顯示裝置包括焊盤541(i)(p，q)、焊盤542(i)(p，q)及導電材料543(i)(p，q)(參照圖1B)。
焊盤541(i)(p，q)例如與驅動電路GD電連接，焊盤542(i)(p，q)例如與導電膜COM2(i)(p，q)電連接。另外，導電材料543(i)(p，q)被夾在焊盤541(i)(p，q)與焊盤542(i)(p，q)之間，並電連接焊盤541(i)(p，q)及焊盤542(i)(p，q)。
由此，可以使用驅動電路GD控制導電膜COM2(i)(p，q)的電位。
＜＜顯示裝置的驅動方法例1＞＞ 對本發明的一個實施方式的顯示裝置的驅動方法進行說明。明確而言，利用一組像素703(i，j)中的像素702(i，j)(p，q-1)、像素702(i，j)(p，q)及像素702(i，j)(p，q+1)的工作對顯示裝置的驅動方法進行說明(參照圖4及圖5)。
[第一步驟] 在時間t10至時間t11的期間內，將第一選擇信號供應到導電膜G1(i)p(參照圖5)。
一組像素電路530(i，j)中的像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)根據第一選擇信號獲取影像信號。
例如，像素電路530(i，j)(p，q)從導電膜S1(j)q獲取影像信號。
[第二步驟] 在時間t11至時間t18的期間內，以規定順序從導電膜G2(i)(p，1)至導電膜G2(i)(p，t)選擇一個並供應第二選擇信號。另外，以規定順序從導電膜COM2(i)(p，1)至導電膜COM2(i)(p，t)選擇一個並供應規定電位。注意，導電膜G2(i)(p，1)至導電膜G2(i)(p，t)包括導電膜G2(i)(p+1，1)。
一組像素電路530(i，j)中的像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)根據已取得的影像信號及第二選擇信號控制焊盤541(i，j)的電位。
[第二步驟中的像素702(i，j)(p，q-1)的工作] 例如，在時間t14至時間t15的期間內，像素電路530(i，j)(p，q-1)被從導電膜G2(i)(p，q-1)供應第二選擇信號，根據已取得的影像信號控制焊盤541(i，j)的電位。
另外，在時間t14至時間t15的期間內，導電膜COM2(i)(p，q-1)被供應規定電位。
由此，在時間t14至時間t15的期間內，發光器件550(i，j)(p，q-1)根據焊盤541(i，j)與導電膜COM2(i)(p，q-1)的電位差而以規定亮度進行顯示。
[第二步驟中的像素702(i，j)(p，q)的工作] 例如，在時間t15至時間t16的期間內，像素電路530(i，j)(p，q)被從導電膜G2(i)(p，q)供應選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。另外，在時間t15至時間t16的期間內，導電膜COM2(i)(p，q)被供應規定電位。由此，在時間t15至時間t16的期間內，發光器件550(i，j)(p，q)根據焊盤541(i，j)與導電膜COM2(i)(p，q)的電位差而以規定亮度進行顯示。
[第二步驟中的像素702(i，j)(p，q+1)的工作] 例如，在時間t16至時間t17的期間內，像素電路530(i，j)p+1被從導電膜G2(i)(p，q+1)供應選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。另外，在時間t16至時間t17的期間內，導電膜COM2(i)(p，q+1)被供應規定電位。由此，在時間t16至時間t17的期間內，發光器件550(i，j)(p，q+1)根據焊盤541(i，j)與導電膜COM2(i)(p，q+1)的電位差而以規定亮度進行顯示。
[第三步驟] 在時間t18至時間t20的期間內，導電膜G2(i)(p，1)至導電膜G2(i)(p，t)被供應使開關SW2(p，1)至開關SW2(p，t)成為非導通狀態的電位。另外，導電膜COM2(i)(p，1)至導電膜COM2(i)(p，t)被供應使發光器件550(i，j)(p，1)至發光器件550(i，j)(p，t)成為非發光狀態的電位。
注意，圖式中的期間FR1相當於一個圖框期間。由此，本發明的一個實施方式的顯示裝置可以實現佔空驅動。
＜＜顯示裝置的驅動方法例2＞＞ 另外，本發明的一個實施方式的顯示裝置可以以與驅動方法例1不同的方法驅動。驅動方法例2與驅動方法例1的不同之處在於：在時間t30至時間t40的一個圖框期間，將顯示分成多次進行。在此，僅對不同之處進行詳細的說明，而關於具有相同結構的部分，援用上述說明。
[第一步驟] 在時間t30至時間t31的期間內，將第一選擇信號供應到導電膜G1(i)p(參照圖5)。
一組像素電路530(i，j)中的像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)根據第一選擇信號獲取影像信號。
[第二步驟] 在時間t31至時間t35的期間內，以規定順序從導電膜G2(i)(p，1)至導電膜G2(i)(p，t)選擇一個並供應第二選擇信號。另外，以規定順序從導電膜COM2(i)(p，1)至導電膜COM2(i)(p，t)選擇一個並供應規定電位。
一組像素電路530(i，j)中的像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)根據已取得的影像信號及第二選擇信號控制焊盤541(i，j)的電位。
[第三步驟] 在時間t36至時間t40的期間內，以規定順序從導電膜G2(i)(p，1)至導電膜G2(i)(p，t)選擇一個並供應第二選擇信號。另外，以規定順序從導電膜COM2(i)(p，1)至導電膜COM2(i)(p，t)選擇一個並供應規定電位。
一組像素電路530(i，j)中的像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)根據已取得的影像信號及第二選擇信號控制焊盤541(i，j)的電位。
注意，圖式中的期間FR2相當於一個圖框期間。由此，可以在一個圖框期間在本發明的一個實施方式的顯示裝置的各像素進行兩次顯示。另外，例如，可以抑制色亂現象的發生。
＜顯示裝置的結構例子5＞ 另外，本發明的一個實施方式的顯示裝置包括功能層520(3)(參照圖1B)。
功能層520(3)在與功能層520(2)之間包括夾著功能層520(1)的區域。換言之，功能層520(3)、功能層520(1)及功能層520(2)層疊。
功能層520(3)包括驅動電路SD，驅動電路SD將影像信號供應到導電膜S1(j)q。另外，功能層520(3)包括端子519B。
由此，可以在不增大顯示裝置的外形的同時生成顯示於顯示裝置的影像信號。另外，可以將驅動電路SD和配置於其正上面的一組像素電路530(i，j)電連接。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
＜顯示裝置的結構例子6＞ 本發明的一個實施方式的顯示裝置包括區域231(參照圖7)。區域231包括一群一組像素703(i，1)至一組像素703(i，n)以及另一群一組像素703(1，j)至一組像素703(m，j)。換言之，區域231包括一群一組像素電路530(i，1)至一組像素電路530(i，n)以及另一群一組像素電路530(1，j)至一組像素電路530(m，j)。注意，m為1以上的整數，i為1以上且m以下的整數。n為1以上的整數，j為1以上且n以下的整數。
一群一組像素電路530(i，1)至一組像素電路530(i，n)被配置在行方向(圖式中以箭頭R1所示的方向)上，一群一組像素電路530(i，1)至一組像素電路530(i，n)包括一組像素電路530(i，j)，一群一組像素電路530(i，1)至一組像素電路530(i，n)與導電膜G1(i)p電連接。
另一群一組像素電路530(1，j)至一組像素電路530(m，j)被配置在與行方向交叉的列方向(圖式中以箭頭C1所示的方向)上，另一群一組像素電路530(1，j)至一組像素電路530(m，j)包括一組像素電路530(i，j)。此外，另一群一組像素電路530(1，j)至一組像素電路530(m，j)與導電膜S1(j)q電連接。
＜顯示裝置的結構例子7＞ 本發明的一個實施方式的顯示裝置的一組發光器件550(i，j)包括發光器件550(i，j)(p，1)至發光器件550(i，j)(p，t)(參照圖8A)。注意，發光器件550(i，j)(p，1)至發光器件550(i，j)(p，t)被配置在行方向上。
＜顯示裝置的結構例子8＞ 本發明的一個實施方式的顯示裝置的一組發光器件550(i，j)包括發光器件550(i，j)(p，1)至發光器件550(i，j)(p，t)，發光器件550(i，j)(p，1)至發光器件550(i，j)(p，t)也可以被配置在列方向上(參照圖8B)。
＜顯示裝置的結構例子9＞ 本發明的一個實施方式的顯示裝置的一組發光器件550(i，j)包括發光器件550(i，j)(p，1)至發光器件550(i，j)(p，t)，發光器件550(i，j)(p，1)至發光器件550(i，j)(p，t)也可以被配置為行列狀(參照圖9A及圖9B)。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式2 在本實施方式中，參照圖10A至圖29對本發明的一個實施方式的顯示裝置的結構進行說明。
圖10A是說明本發明的一個實施方式的顯示裝置的結構的立體圖，圖10B是說明圖10A所示的本發明的一個實施方式的顯示裝置的一部分的俯視圖。
圖11A是說明本發明的一個實施方式的顯示裝置的結構的立體圖，圖11B是說明圖11A所示的本發明的一個實施方式的顯示裝置的一部分的俯視圖。
圖12A是說明本發明的一個實施方式的顯示裝置的結構的立體圖，圖12B是說明圖12A所示的本發明的一個實施方式的顯示裝置的一部分的俯視圖。
圖13A是說明本發明的一個實施方式的顯示裝置的結構的俯視圖，圖13B是說明與圖13A所示的結構不同的本發明的一個實施方式的顯示裝置的結構的俯視圖。
圖14A是說明適用於本發明的一個實施方式的顯示裝置的像素電路的電路圖，圖14B是說明圖14A所示的像素電路的工作的時序圖。
圖15是說明適用於本發明的一個實施方式的顯示裝置的一組像素的結構的立體圖。
圖16是說明與圖15所示的結構不同的一組像素的結構的立體圖。
圖17A是說明適用於本發明的一個實施方式的顯示裝置的像素電路的電路圖，圖17B是說明圖17A所示的像素電路的工作的時序圖。
圖18是說明適用於本發明的一個實施方式的顯示裝置的一組像素的結構的立體圖。
圖19是說明與圖18所示的結構不同的一組像素的結構的立體圖。
圖20A是說明適用於本發明的一個實施方式的顯示裝置的像素電路的電路圖，圖20B是說明圖20A所示的像素電路的工作的時序圖。
圖21是說明適用於本發明的一個實施方式的顯示裝置的一組像素的結構的立體圖。
圖22是說明與圖21所示的結構不同的一組像素的結構的立體圖。
圖23A是說明適用於本發明的一個實施方式的顯示裝置的像素電路的電路圖，圖23B是說明圖23A所示的像素電路的工作的時序圖。
圖24是說明適用於本發明的一個實施方式的顯示裝置的一組像素的結構的立體圖。
圖25是說明與圖24所示的結構不同的一組像素的結構的立體圖。
圖26A是說明適用於本發明的一個實施方式的顯示裝置的像素電路的電路圖，圖26B是說明圖26A所示的像素電路的工作的時序圖。
圖27是說明適用於本發明的一個實施方式的顯示裝置的一組像素的結構的立體圖。
圖28是說明與圖27所示的結構不同的一組像素的結構的立體圖。
圖29是說明與圖27及圖28所示的結構不同的一組像素的結構的立體圖。
＜顯示裝置的結構例子1＞ 本實施方式所說明的顯示裝置包括一組像素703(i，j)、一組像素703(i，j+1)、一組像素703(i+1，j)、導電膜G1(i)p及導電膜G2(i)(p，q)(參照圖10A)。
＜＜一組像素703(i，j)的結構例子1＞＞ 一組像素703(i，j)包括一組發光器件550(i，j)、焊盤542(i，j)、焊盤541(i，j)、導電材料543(i，j)及一組像素電路530(i，j)。
一組發光器件550(i，j)與焊盤542(i，j)電連接。焊盤542(i，j)與焊盤541(i，j)重疊，焊盤541(i，j)與一組像素電路530(i，j)電連接。
導電材料543(i，j)被夾在焊盤542(i，j)與焊盤541(i，j)之間，導電材料543(i，j)將焊盤542(i，j)及焊盤541(i，j)電連接。
＜＜一組像素電路530(i，j)的結構例子1＞＞ 一組像素電路530(i，j)包括一群像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)，一群像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)包括像素電路530(i，j)(p，q)(參照圖10B)。
一組像素電路530(i，j)包括一群像素電路530(i，j)(1，q)至像素電路530(i，j)(s，q)，一群像素電路530(i，j)(1，q)至像素電路530(i，j)(s，q)包括像素電路530(i，j)(p，q)。注意，s為1以上的整數。另外，一組像素電路530(i，j)包括像素電路530(i，j)(1，1)至像素電路530(i，j)(s，t)。
＜＜一組像素703(i，j+1)的結構例子1＞＞ 一組像素703(i，j+1)包括一群發光器件550(i，j+1)及一組像素電路530(i，j+1)，一群發光器件550(i，j+1)與一組像素電路530(i，j+1)電連接(參照圖10A)。
＜＜一組像素電路530(i，j+1)的結構例子1＞＞ 一組像素電路530(i，j+1)包括一組像素電路530(i，j+1)(p，1)至像素電路530(i，j+1)(p，t)，一組像素電路530(i，j+1)(p，1)至像素電路530(i，j+1)(p，t)包括像素電路530(i，j+1)(p，q)(參照圖10B)。另外，一組像素電路530(i，j+1)包括像素電路530(i，j+1)(1，1)至像素電路530(i，j+1)(s，t)。
＜＜一組像素703(i+1，j)的結構例子1＞＞ 一組像素703(i+1，j)包括一組發光器件550(i+1，j)及一組像素電路530(i+1，j)，一組發光器件550(i+1，j)與一組像素電路530(i+1，j)電連接(參照圖10A)。
＜＜一組像素電路530(i+1，j)的結構例子1＞＞ 一組像素電路530(i+1，j)包括一群像素電路530(i+1，j)(1，q)至像素電路530(i+1，j)(s，q)，一群像素電路530(i+1，j)(1，q)至像素電路530(i+1，j)(s，q)包括像素電路530(i+1，j)(p，q)(參照圖10B)。另外，一組像素電路530(i+1，j)包括像素電路530(i+1，j)(1，1)至像素電路530(i+1，j)(s，t)。
＜＜導電膜G1(i)p的結構例子1＞＞ 導電膜G1(i)p與一群像素電路530(i，j)(p，1)至像素電路530(i，j)(p，t)以及一群像素電路530(i，j+1)(p，1)至像素電路530(i，j+1)(p，t)電連接。
＜＜導電膜G2(i)(p，q)的結構例子1＞＞ 導電膜G2(i)(p，q)與像素電路530(i，j)(p，q)及像素電路530(i，j+1)(p，q)電連接。
由此，例如可以使用導電膜G1(i)p在第一期間將信號供應到一組像素電路530(i，j)中的一個或多個像素電路。另外，可以在同一第一期間將信號供應到另一個一組像素電路530(i，j+1)中的一個或多個像素電路。此外，例如可以使用導電膜G1(i)p在第一期間將信號供應到多個像素電路。
另外，例如可以使用導電膜G2(i)(p，q)在第二期間將信號供應到一組像素電路530(i，j)中的像素電路530(i，j)(p，q)。另外，可以在同一第二期間將信號供應到另一個一組像素電路530(i，j+1)中的像素電路530(i，j+1)(p，q)。在第二期間中，像素電路530(i，j)(p，q)可以對焊盤541(i，j)供應電力，像素電路530(i，j+1)(p，q)可以對焊盤541(i，j+1)供應電力。
此外，可以使焊盤541(i，j)的面積接近一組像素電路530(i，j)所佔有的面積。另外，可以使焊盤542(i，j)的面積接近一組像素電路530(i，j)所佔有的面積。焊盤541(i，j)與焊盤542(i，j)的電連接變得容易。一組像素電路530(i，j)與一組發光器件550(i，j)的電連接變得容易。一組像素電路530(i，j)與一組發光器件550(i，j)的接合變得容易。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
＜＜一組像素電路530(i，j)的結構例子2＞＞ 本實施方式所說明的一組像素電路530(i，j)例如包括像素電路530(i，j)(p，q)及像素電路530(i，j)(p+1，q)(參照圖15及圖16)。
＜＜像素電路530(i，j)的結構例子1＞＞ 像素電路530(i，j)(p，q)包括開關SW11、開關SW2(p，q)、電晶體M11、電容器C11及節點N11(參照圖14A及圖17A)。
開關SW11包括與導電膜S1(j)q電連接的第一端子及與節點N11電連接的第二端子，並且具有根據導電膜G1(i)p的電位控制導通狀態或非導通狀態的功能。
電晶體M11包括與節點N11電連接的閘極電極及與導電膜COM1電連接的第一電極。
電容器C11包括與節點N11電連接的導電膜及與導電膜COM1電連接的導電膜。
開關SW2(p，q)包括與電晶體M11的第二電極電連接的第一端子及與焊盤541(i，j)電連接的第二端子，並且具有根據導電膜G2(i)(p，q)的電位控制導通狀態或非導通狀態的功能。
＜＜顯示裝置的驅動方法例1＞＞ 對本發明的一個實施方式的顯示裝置的驅動方法進行說明。明確而言，利用一組像素703(i，j)中的像素電路530(i，j)(p，q)及像素電路530(i，j)(p+1，q)的工作對顯示裝置的驅動方法進行說明(參照圖14B及圖15)。注意，圖式中的期間FR1相當於一個圖框期間。
[第一步驟] 在時間t9至時間t10的期間內，將第一選擇信號供應到導電膜G1(i)p。在時間t10至時間t11的期間內，將第一選擇信號供應到導電膜G1(i)p+1。
像素電路530(i，j)(p，q)根據第一選擇信號從導電膜S1(j)q獲取影像信號。像素電路530(i，j)(p+1，q)根據第一選擇信號從導電膜S1(j)q+1選擇影像信號。
[第二步驟] 在時間t11至時間t12的期間內，將第二選擇信號供應到導電膜G2(i)(p，q)。另外，將規定電位供應到導電膜COM2(i)(p，q)。
像素電路530(i，j)(p，q)根據已獲取的影像信號及第二選擇信號控制焊盤541(i，j)的電位。
[第三步驟] 在時間t12至時間t13的期間內，將第二選擇信號供應到導電膜G2(i)(p+1，q)。另外，將規定電位供應到導電膜COM2(i)(p+1，q)。
像素電路530(i，j)(p+1，q)根據已獲取的影像信號及第二選擇信號控制焊盤541(i，j)的電位。
＜＜一組像素電路530(i，j)的結構例子3＞＞ 本實施方式所說明的一組像素電路530(i，j)例如包括像素電路530(i，j)(p，q)、像素電路530(i，j)(p，q+1)、像素電路530(i，j)(p，q+2)及像素電路530(i，j)(p，q+3)(參照圖18及圖19)。注意，顯示裝置包括導電膜S1(j)q+2及導電膜S1(j)q+3。另外，一組發光器件550(i，j)包括發光器件550(i，j)(p，q+2)及發光器件550(i，j)(p，q+3)。另外，顯示裝置包括導電膜COM2(j)(p，q+1)、導電膜COM2(j)(p，q+2)及導電膜COM2(j)(p，q+3)(參照圖19)。
＜＜顯示裝置的驅動方法例2＞＞ 對本發明的一個實施方式的顯示裝置的驅動方法進行說明。明確而言，利用一組像素703(i，j)中的像素電路530(i，j)(p，q)至像素電路530(i，j)(p，q+3)的工作對顯示裝置的驅動方法進行說明(參照圖17B及圖18)。注意，圖式中的期間FR1相當於一個圖框期間。
[第一步驟] 在時間t10至時間t11的期間內，將第一選擇信號供應到導電膜G1(i)p。
像素電路530(i，j)(p，q)根據第一選擇信號從導電膜S1(j)q獲取影像信號。另外，像素電路530(i，j)(p，q+1)根據第一選擇信號從導電膜S1(j)q+1獲取影像信號。
[第二步驟] 在時間t11至時間t15的期間內，以規定順序從導電膜G2(i)(p，q)至導電膜G2(i)(p，q+3)選擇一個並供應第二選擇信號。另外，以規定順序從導電膜COM2(i)(p，q)至導電膜COM2(i)(p，q+3)選擇一個並供應規定電位。注意，導電膜G2(i)(p，q)至導電膜G2(i)(p，q+3)包括導電膜G2(i)(p，q+2)，導電膜COM2(i)(p，q)至導電膜COM2(i)(p，q+3)包括導電膜COM2(i)(p，q+2)。
[第二步驟中的像素702(i，j)(p，q)的工作] 例如，在時間t11至時間t12的期間內，像素電路530(i，j)(p，q)被從導電膜G2(i)(p，q)供應第二選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t11至時間t12的期間內，導電膜COM2(i)(p，q)被供應規定電位。
由此，在時間t11至時間t12的期間內，發光器件550(i，j)(p，q)根據焊盤541(i，j)與導電膜COM2(i)(p，q)的電位差而以規定亮度進行顯示。
[第二步驟中的像素702(i，j)(p，q+1)的工作] 例如，在時間t12至時間t13的期間內，像素電路530(i，j)(p，q+1)被從導電膜G2(i)(p，q+1)供應第二選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t12至時間t13的期間內，導電膜COM2(i)(p，q+1)被供應規定電位。
由此，在時間t12至時間t13的期間內，發光器件550(i，j)(p，q+1)根據焊盤541(i，j)與導電膜COM2(i)(p，q+1)的電位差而以規定亮度進行顯示。
＜顯示裝置的結構例子2＞ 此外，顯示裝置的結構例子2與顯示裝置的結構例子1的不同之處在於：本實施方式所說明的顯示裝置包括導電膜G2(j)(p，q)代替導電膜G2(i)(p，q)(參照圖11B)。在此，僅對不同之處進行詳細的說明，而關於能夠使用與上述結構相同的結構的部分，援用上述說明。
＜＜導電膜G2(j)(p，q)的結構例子1＞＞ 導電膜G2(j)(p，q)與像素電路530(i，j)(p，q)及像素電路530(i+1，j)(p，q)電連接。
由此，例如可以使用導電膜G1(i)p在第一期間將信號供應到一組像素電路530(i，j)及一組像素電路530(i，j+1)中的一個或多個像素電路。另外，例如可以使用導電膜G1(i+1)p在與第一期間不同的期間將信號供應到一組像素電路530(i+1，j)中的一個或多個像素電路。
另外，例如可以使用導電膜G2(j)(p，q)在第二期間將信號供應到一組像素電路530(i，j)中的像素電路530(i，j)(p，q)。另外，可以在同一第二期間將信號供應到另一個一組像素電路530(i+1，j)中的像素電路530(i+1，j)(p，q)。另外，在第二期間中，像素電路530(i，j)(p，q)可以對焊盤541(i，j)供應電力，像素電路530(i+1，j)(p，q)可以對焊盤541(i+1，j)供應電力。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
＜＜一組像素電路530(i，j)的結構例子4＞＞ 本實施方式所說明的一組像素電路530(i，j)例如包括像素電路530(i，j)(p，q)、像素電路530(i，j)(p，q+1)、像素電路530(i，j)(p，q+2)及像素電路530(i，j)(p，q+3)(參照圖21及圖22)。
＜＜像素電路530(i，j)的結構例子2＞＞ 像素電路530(i，j)的結構例子2與像素電路530(i，j)的結構例子1的不同之處在於：開關SW2(p，q)具有代替導電膜G2(i)(p，q)而根據導電膜G2(j)(p，q)的電位控制導通狀態或非導通狀態的功能(參照圖20A及圖23A)。在此，僅對不同之處進行詳細的說明，而關於能夠使用與上述結構相同的結構的部分，援用上述說明。
＜＜顯示裝置的驅動方法例3＞＞ 對本發明的一個實施方式的顯示裝置的驅動方法進行說明。明確而言，利用一組像素703(i，j)中的像素電路530(i，j)(p，q)至像素電路530(i，j)(p，q+3)的工作對顯示裝置的驅動方法進行說明(參照圖20B及圖21)。注意，圖式中的期間FR1相當於一個圖框期間。
[第一步驟] 在時間t10至時間t11的期間內，將第一選擇信號供應到導電膜G1(i)p。
像素電路530(i，j)(p，q)根據第一選擇信號從導電膜S1(j)q獲取影像信號。另外，像素電路530(i，j)(p，q+1)根據第一選擇信號從導電膜S1(j)q+1獲取影像信號。
[第二步驟] 在時間t11至時間t15的期間內，以規定順序從導電膜G2(j)(p，q)至導電膜G2(j)(p，q+3)選擇一個並供應第二選擇信號。另外，以規定順序從導電膜COM2(i)(p，q)至導電膜COM2(i)(p，q+3)選擇一個並供應規定電位。
[第二步驟中的像素702(i，j)(p，q)的工作] 例如，在時間t11至時間t12的期間內，像素電路530(i，j)(p，q)被從導電膜G2(j)(p，q)供應第二選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t11至時間t12的期間內，導電膜COM2(i)(p，q)被供應規定電位。
由此，在時間t11至時間t12的期間內，發光器件550(i，j)(p，q)根據焊盤541(i，j)與導電膜COM2(i)(p，q)的電位差而以規定亮度進行顯示。
[第二步驟中的像素702(i，j)(p，q+1)的工作] 例如，在時間t12至時間t13的期間內，像素電路530(i，j)(p，q+1)被從導電膜G2(j)(p，q+1)供應第二選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t12至時間t13的期間內，導電膜COM2(i)(p，q+1)被供應規定電位。
由此，在時間t12至時間t13的期間內，發光器件550(i，j)(p，q+1)根據焊盤541(i，j)與導電膜COM2(i)(p，q+1)的電位差而以規定亮度進行顯示。
＜＜一組像素電路530(i，j)的結構例子5＞＞ 本實施方式所說明的一組像素電路530(i，j)例如包括像素電路530(i，j)(p，q)至像素電路530(i，j)(p，q+3)以及像素電路530(i，j)(p+1，q)至像素電路530(i，j)(p+1，q+3)(參照圖24及圖25)。
＜＜顯示裝置的驅動方法例4＞＞ 對本發明的一個實施方式的顯示裝置的驅動方法進行說明。明確而言，利用一組像素703(i，j)中的像素電路530(i，j)(p，q)至像素電路530(i，j)(p+1，q+3)的工作對顯示裝置的驅動方法進行說明(參照圖23B及圖24)。注意，圖式中的期間FR1相當於一個圖框期間。
[第一步驟] 在時間t9至時間t10的期間內，將第一選擇信號供應到導電膜G1(i)p。在時間t10至時間t11的期間內，將第一選擇信號供應到導電膜G1(i)p+1。
像素電路530(i，j)(p，q)根據第一選擇信號從導電膜S1(j)q獲取影像信號。另外，像素電路530(i，j)(p，q+1)根據第一選擇信號從導電膜S1(j)q+1獲取影像信號。
[第二步驟] 在時間t11至時間t19的期間內，以規定順序從導電膜G2(j)(p，q)至導電膜G2(j)(p+1，q+3)選擇一個並供應第二選擇信號。另外，以規定順序從導電膜COM2(i)(p，q)至導電膜COM2(i)(p，q+3)選擇一個並供應規定電位。
[第二步驟中的像素702(i，j)(p，q)的工作] 例如，在時間t11至時間t12的期間內，像素電路530(i，j)(p，q)被從導電膜G2(j)(p，q)供應第二選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t11至時間t12的期間內，導電膜COM2(i)(p，q)被供應規定電位。
由此，在時間t11至時間t12的期間內，發光器件550(i，j)(p，q)根據焊盤541(i，j)與導電膜COM2(i)(p，q)的電位差而以規定亮度進行顯示。
[第二步驟中的像素702(i，j)(p，q+1)的工作] 例如，在時間t12至時間t13的期間內，像素電路530(i，j)(p，q+1)被從導電膜G2(j)(p，q+1)供應第二選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t12至時間t13的期間內，導電膜COM2(i)(p，q+1)被供應規定電位。
由此，在時間t12至時間t13的期間內，發光器件550(i，j)(p，q+1)根據焊盤541(i，j)與導電膜COM2(i)(p，q+1)的電位差而以規定亮度進行顯示。
[第二步驟中的像素702(i，j)(p+1，q)的工作] 例如，在時間t15至時間t16的期間內，像素電路530(i，j)(p+1，q)被從導電膜G2(j)(p+1，q)供應第二選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t15至時間t16的期間內，導電膜COM2(i)(p+1，q)被供應規定電位。
由此，在時間t15至時間t16的期間內，發光器件550(i，j)(p+1，q)根據焊盤541(i，j)與導電膜COM2(i)(p+1，q)的電位差而以規定亮度進行顯示。
＜顯示裝置的結構例子3＞ 此外，顯示裝置的結構例子3與顯示裝置的結構例子1的不同之處在於：本實施方式所說明的顯示裝置包括導電膜G3(i)p及導電膜G3(j)q代替導電膜G2(i)(p，q)(參照圖12B)。在此，僅對不同之處進行詳細的說明，而關於能夠使用與上述結構相同的結構的部分，援用上述說明。
＜＜導電膜G3(i)p的結構例子1＞＞ 導電膜G3(i)p與像素電路530(i，j)(p，q)及像素電路530(i，j+1)(p，q)電連接。
＜＜導電膜G3(j)q的結構例子1＞＞ 導電膜G3(j)q與像素電路530(i，j)(p，q)及像素電路530(i+1，j)(p，q)電連接。
由此，例如可以使用導電膜G1(i)p在第一期間將信號供應到一組像素電路530(i，j)中的一個或多個像素電路。另外，可以在同一第一期間將信號供應到另一個一組像素電路530(i，j+1)中的一個或多個像素電路。此外，例如可以使用導電膜G1(i)p在第一期間將信號供應到多個像素電路。
另外，例如可以使用導電膜G3(i)p及導電膜G3(j)q在第二期間將信號供應到一組像素電路530(i，j)中的像素電路530(i，j)(p，q)。另外，例如可以使用導電膜G3(i)p及導電膜G3(j+1)q在第二期間將信號供應到一組像素電路530(i，j+1)中的像素電路530(i，j+1)(p，q)。此外，例如可以使用導電膜G3(i+1)p及導電膜G3(j)q在第二期間將信號供應到一組像素電路530(i+1，j)中的像素電路530(i+1，j)(p，q)。
此外，由於使用相互交叉的兩個導電膜(例如，導電膜G3(i)p及導電膜G3(j)q)從一組像素電路530(i，j)選擇一個來供應信號，所以可以減少導電膜的數量。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
＜＜一組像素電路530(i，j)的結構例子6＞＞ 本實施方式所說明的一組像素電路530(i，j)例如包括像素電路530(i，j)(p，q)至像素電路530(i，j)(p，q+3)以及像素電路530(i，j)(p+1，q)至像素電路530(i，j)(p+1，q+3)(參照圖27、圖28及圖29)。
＜＜像素電路530(i，j)的結構例子3＞＞ 像素電路530(i，j)的結構例子3與像素電路530(i，j)的結構例子1的不同之處在於：包括開關SW3p及開關SW3q代替開關SW2(p，q)(參照圖26A)。在此，僅對不同之處進行詳細的說明，而關於能夠使用與上述結構相同的結構的部分，援用上述說明。
開關SW3p包括與電晶體M11的第二電極電連接的第一端子，並且具有根據導電膜G3(i)p的電位控制導通狀態或非導通狀態的功能。
開關SW3q包括與開關SW3p的第二端子電連接的第一端子及與焊盤541(i，j)電連接的第二端子，並且具有根據導電膜G3(j)q的電位控制導通狀態或非導通狀態的功能。
＜＜顯示裝置的驅動方法例5＞＞ 對本發明的一個實施方式的顯示裝置的驅動方法進行說明。明確而言，利用一組像素703(i，j)中的像素電路530(i，j)(p，q)至像素電路530(i，j)(p+1，q+3)的工作對顯示裝置的驅動方法進行說明(參照圖26B及圖27)。注意，圖式中的期間FR1相當於一個圖框期間。
[第一步驟] 在時間t9至時間t10的期間內，將第一選擇信號供應到導電膜G1(i)p。在時間t10至時間t11的期間內，將第一選擇信號供應到導電膜G1(i)p+1。
像素電路530(i，j)(p，q)根據第一選擇信號從導電膜S1(j)q獲取影像信號。像素電路530(i，j)(p，q+1)根據第一選擇信號從導電膜S1(j)q+1選擇影像信號。
[第二步驟] 在時間t11至時間t15的期間內，在對導電膜G3(i)p供應第三選擇信號的同時以規定順序從導電膜G3(j)q至導電膜G3(j)q+3選擇一個並供應第四選擇信號。另外，以規定順序從導電膜COM2(i)(p，q)至導電膜COM2(i)(p，q+3)選擇一個並供應規定電位。
[第二步驟中的像素702(i，j)(p，q)的工作] 例如，在時間t11至時間t15的期間內，像素電路530(i，j)(p，q)被從導電膜G3(i)p供應第三選擇信號。另外，在時間t11至時間t12的期間內，被從導電膜G3(j)q供應第四選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t11至時間t12的期間內，導電膜COM2(i)(p，q)被供應規定電位。
由此，在時間t11至時間t12的期間內，發光器件550(i，j)(p，q)根據焊盤541(i，j)與導電膜COM2(i)(p，q)的電位差而以規定亮度進行顯示。
[第二步驟中的像素702(i，j)(p，q+1)的工作] 例如，在時間t11至時間t15的期間內，像素電路530(i，j)(p，q+1)被從導電膜G3(i)p供應第三選擇信號。另外，在時間t12至時間t13的期間內，被從導電膜G3(j)q+1供應第四選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t12至時間t13的期間內，導電膜COM2(i)(p，q+1)被供應規定電位。
由此，在時間t12至時間t13的期間內，發光器件550(i，j)(p，q+1)根據焊盤541(i，j)與導電膜COM2(i)(p，q+1)的電位差而以規定亮度進行顯示。
[第二步驟中的像素702(i，j)(p+1，q)的工作] 例如，在時間t15至時間t19的期間內，像素電路530(i，j)(p+1，q)被從導電膜G3(i)p+1供應第三選擇信號。另外，在時間t15至時間t16的期間內，被從導電膜G3(j)q供應第四選擇信號，根據已獲取的影像信號控制焊盤541(i，j)的電位。
另外，在時間t15至時間t16的期間內，導電膜COM2(i)(p+1，q)被供應規定電位。
由此，在時間t15至時間t16的期間內，發光器件550(i，j)(p+1，q)根據焊盤541(i，j)與導電膜COM2(i)(p+1，q)的電位差而以規定亮度進行顯示。
＜顯示裝置的結構例子4＞ 本發明的一個實施方式的顯示裝置包括導電膜COM2(i)(p，q)(參照圖13A)。另外，還包括導電膜COM2(i+1)(p，q)及導電膜COM2(j+1)(p，q)。
＜＜一組發光器件550(i，j)的結構例子1＞＞ 一組發光器件550(i，j)包括發光器件550(i，j)(p，q)。另外，一組發光器件550(i，j)包括發光器件550(i，j)(1，1)至發光器件550(i，j)(s，t)。
注意，本實施方式的顯示裝置或發光器件具有使用發光二極體顯示影像的功能。由於發光二極體是自發光器件，因此在作為顯示器件使用發光二極體時，顯示裝置不需要背光，並也可以不設置偏光板。由此，可以減少顯示裝置的功耗，並可以實現顯示裝置的薄型化及輕量化。另外，作為顯示器件使用發光二極體的顯示裝置可以提高亮度(例如，5000cd/m 2以上，較佳為10000cd/m 2以上)，並且對比度高且視角寬，所以可以得到高顯示品質。另外，藉由將無機材料用於發光材料，可以延長顯示裝置的使用壽命且提高可靠性。
在本實施方式中，特別說明作為發光二極體使用微型LED的情況的例子。在本實施方式中，說明具有雙異質接面的微型LED。注意，對發光二極體沒有特別的限制，例如，可以採用具有量子阱結的微型LED、使用奈米柱的LED等。
發光二極體的發射光的區域的面積較佳為1mm 2以下，更佳為10000μm 2以下，進一步較佳為3000μm 2以下，進一步較佳為700μm 2以下。另外，該區域的面積較佳為1μm 2以上，更佳為10μm 2以上，進一步較佳為100μm 2以上。注意，在本說明書等中，有時將發射光的區域的面積為10000μm 2以下的發光二極體記為微型LED或者微型發光二極體。
本實施方式的顯示裝置較佳為包括在金屬氧化物層具有通道形成區域的電晶體。使用金屬氧化物的電晶體可以降低功耗。為此，藉由組合微型LED可以實現功耗極低的顯示裝置。
本實施方式的顯示裝置較佳為在半導體基板(例如矽基板)具有通道形成區域的電晶體。由此，可以實現電路的高速工作。
較佳的是，本實施方式的顯示裝置層疊有在半導體基板具有通道形成區域的電晶體及在金屬氧化物層具有通道形成區域的電晶體。由此，可以實現電路的高速工作且可以使功耗極低。
＜＜一組發光器件550(i，j+1)的結構例子1＞＞ 一組發光器件550(i，j+1)包括發光器件550(i，j+1)(p，q)。一組發光器件550(i，j+1)包括發光器件550(i，j+1)(1，1)至發光器件550(i，j+1)(s，t)。
＜＜一組發光器件550(i+1，j)的結構例子1＞＞ 一組發光器件550(i+1，j)包括發光器件550(i+1，j)(p，q)。一組發光器件550(i+1，j)包括發光器件550(i+1，j)(1，1)至發光器件550(i+1，j)(s，t)。
＜＜導電膜COM2(i)(p，q)的結構例子1＞＞ 導電膜COM2(i)(p，q)與發光器件550(i，j)(p，q)及發光器件550(i，j+1)(p，q)電連接。
由此，例如使用導電膜COM2(i)(p，q)，可以在選擇一組發光器件550(i，j)中的發光器件550(i，j)(p，q)時選擇一組發光器件550(i，j+1)中的發光器件550(i，j+1)(p，q)。另外，在焊盤542(i，j)向發光器件550(i，j)(p，q)供應電力時，焊盤542(i，j+1)可以向發光器件550(i，j+1)(p，q)供應電力。
此外，可以使焊盤542(i，j)的面積接近一組發光器件550(i，j)所佔有的面積。焊盤541(i，j)與焊盤542(i，j)的電連接變得容易。一組像素電路530(i，j)與一組發光器件550(i，j)的電連接變得容易。一組像素電路530(i，j)與一組發光器件550(i，j)的接合變得容易。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
＜＜一組發光器件550(i，j)的結構例子2＞＞ 本實施方式所說明的一組發光器件550(i，j)例如具有包括發光器件550(i，j)(p，q)多個發光器件(參照圖15、圖18、圖21、圖24及圖27)。
＜顯示裝置的結構例子5＞ 此外，顯示裝置的結構例子5與顯示裝置的結構例子4的不同之處在於：本實施方式所說明的顯示裝置包括導電膜COM2(j)(p，q)代替導電膜COM2(i)(p，q)(參照圖13B)。在此，僅對不同之處進行詳細的說明，而關於能夠使用與上述結構相同的結構的部分，援用上述說明。
＜＜導電膜COM2(j)(p，q)的結構例子1＞＞ 導電膜COM2(j)(p，q)與發光器件550(i，j)(p，q)及發光器件550(i+1，j)(p，q)電連接。
由此，例如使用導電膜COM2(j)(p，q)，可以在選擇一組發光器件550(i，j)中的發光器件550(i，j)(p，q)時選擇一組發光器件550(i+1，j)中的發光器件550(i+1，j)(p，q)。另外，在焊盤542(i，j)向發光器件550(i，j)(p，q)供應電力時，焊盤542(i+1，j)可以向發光器件550(i+1，j)(p，q)供應電力。其結果是，可以提供一種方便性、實用性或可靠性優異的新穎的顯示裝置。
＜＜一組發光器件550(i，j)的結構例子3＞＞ 本實施方式所說明的一組發光器件550(i，j)例如包括具有包括發光器件550(i，j)(p，q)及發光器件550(i，j)(p+1，q)的多個發光器件(參照圖16、圖19、圖22、圖25及圖29)。注意，發光器件550(i，j)(p+1，q)與導電膜COM2(j)(p+1，q)電連接。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式3 在本實施方式，參照圖30至圖35B對本發明的一個實施方式的顯示裝置及顯示系統進行說明。
圖30是說明本發明的一個實施方式的顯示裝置的結構的方塊圖。
圖31是說明圖30所示的顯示部的結構的方塊圖。
圖32是說明本發明的一個實施方式的顯示裝置的結構的方塊圖。
圖33A及圖33B是說明圖32所示的像素的結構的方塊圖。
圖34是說明本發明的一個實施方式的顯示裝置的結構的方塊圖。
圖35A是校正方法的流程圖，圖35B是說明校正方法的示意圖。
＜顯示裝置的結構例子1＞ 然後，圖30示出用來說明顯示裝置10中的各結構的方塊圖。顯示裝置包括驅動電路40、功能電路50及顯示部60。
＜＜驅動電路40的結構例子1＞＞ 作為一個例子，驅動電路40包括閘極驅動器41及源極驅動器42。閘極驅動器41具有驅動用來向像素電路62R、62G、62B輸出信號的多個閘極線GL的功能。源極驅動器42具有驅動用來向像素電路62R、62G、62B輸出信號的多個源極線SL的功能。另外，驅動電路40將用來由像素電路62R、62G、62B進行顯示的電壓藉由多個佈線供應到像素電路62R、62G、62B。
＜＜功能電路50的結構例子1＞＞ 功能電路50包括CPU51，可以將CPU51用於資料的運算處理。另外，CPU51包括CPU核心53。CPU核心53包括用來暫時保持運算處理所使用的資料的正反器80。正反器80包括多個掃描正反器81，各掃描正反器81與設置在顯示部60中的備份電路82電連接。在正反器80與備份電路82之間進行掃描正反器的資料(備份資料)的輸入及輸出。
＜＜顯示部60＞＞ 參照圖30及圖31說明顯示部60內的備份電路82及子像素的像素電路62R、62G、62B的配置的結構例子。
圖31示出在顯示部60中多個像素61被配置為矩陣狀的結構。像素61除了像素電路62R、62G、62B之外還包括備份電路82。如上所述，備份電路82及像素電路62R、62G、62B都可以由OS電晶體構成，因此可以配置在相同像素內。
顯示部60包括設置有像素電路62R、62G、62B、備份電路82的多個像素61。如圖31所說明，備份電路82不一定需要配置在作為反復單位的像素61內。可以根據顯示部60的形狀、像素電路62R、62G、62B的形狀等自由地配置。
＜顯示裝置的結構例子2＞ 圖32是示意性地示出作為本發明的一個實施方式的顯示裝置的顯示裝置10的結構例子的方塊圖。顯示裝置10包括層20及層30，層30例如可以層疊設置在層20的上方。在層20與層30之間可以設置層間絕緣體或用來電連接不同層間的導電體。
＜＜層20＞＞ 在層20中設置的電晶體例如可以為在通道形成區域中包含矽的電晶體(也稱為Si電晶體)，例如可以為在通道形成區域中包含單晶矽的電晶體。尤其是，當作為在層20中設置的電晶體使用在通道形成區域中包含單晶矽的電晶體時，可以增大該電晶體的通態電流。由此，可以高速地驅動層20所包括的電路，所以是較佳的。另外，因為Si電晶體可以藉由通道長度為3nm至10nm的微型加工來形成，所以可以實現設置有CPU、GPU等加速器、應用處理器等的顯示裝置10。
層20中設置有驅動電路40及功能電路50。層20的Si電晶體可以增大該電晶體的通態電流。因此可以使各電路高速驅動。
＜＜驅動電路40的結構例子2＞＞ 驅動電路40包括用來驅動像素電路62R、62G、62B的閘極線驅動電路、源極線驅動電路等。作為一個例子，驅動電路40包括用來驅動顯示部60的像素61的閘極線驅動電路及源極線驅動電路。藉由將驅動電路40配置在與設置有顯示部的層30不同的層20中，可以增大層30中的顯示部的佔有面積。另外，驅動電路40也可以包括被用作介面的LVDS(Low Voltage Differential Signaling：低壓差動信號)電路或D/A(Digital to Analog：類比數位)轉換電路等，該介面用來從顯示裝置10的外部接收影像資料等資料。層20的Si電晶體可以增大該電晶體的通態電流。此外，也可以根據各電路的工作速度而使Si電晶體的通道長度或通道寬度等不同。
＜＜層30＞＞ 作為設置在層30的電晶體，可以使用底閘極型電晶體或頂閘極型電晶體等。例如，可以將包含第14族元素的半導體用於半導體膜。明確而言，可以將包含矽的半導體用於半導體膜。例如，可以使用氫化非晶矽、多晶矽或單晶矽。另外，可以將金屬氧化物用於半導體膜。例如，可以使用OS電晶體。尤其是，作為OS電晶體較佳為使用在通道形成區域中包括包含銦、元素M(元素M是鋁、鎵、釔或錫)、鋅中的至少一個的氧化物的電晶體。這種OS電晶體具有關態電流極低的特性。因此，尤其是，當作為設置在顯示部所包括的像素電路中的電晶體使用OS電晶體時，可以長期保持寫入到像素電路的類比資料，所以是較佳的。
層30中設置有包括多個像素61的顯示部60。像素61中設置有控制紅色、綠色、藍色的發光的像素電路62R、62G、62B。像素電路62R、62G、62B被用作像素61的子像素。因為像素電路62R、62G、62B包括OS電晶體，所以可以長期保持寫入到像素電路的類比資料。另外，層30所包括的像素61中各自設置有備份電路82。注意，有時將備份電路稱為記憶體電路或記憶體電路。此外，在正反器80與備份電路之間進行掃描正反器的資料(備份資料BD)的輸入及輸出。
＜＜像素電路的結構例子1＞＞ 圖33A及圖33B示出可用作像素電路62R、62G、62B的像素電路62的結構例子及與像素電路62連接的發光元件70。圖33A是示出各元件的連接的圖，圖33B是示意性地示出驅動電路40、像素電路62及發光元件70的上下關係的圖。
在本說明書等中，有時可以將“元件”換稱為“器件”。例如，可以將顯示元件、發光元件及液晶元件例如換稱為顯示器件、發光器件及液晶器件。
圖33A及圖33B所示的作為一個例子的像素電路62包括開關SW11、開關SW2p、開關SW12、開關SWm、電晶體M11及電容器C11。開關SW11、開關SW2p、開關SW12、開關SWm及電晶體M11可以由OS電晶體構成。開關SW11、開關SW2p、開關SW12、開關SWm及電晶體M11的各電晶體較佳為包括背閘極電極，此時可以具有向背閘極電極供應與閘極電極相同的信號的結構或向背閘極電極供應與閘極電極不同的信號的結構。
開關SW11包括與源極線SL電連接的第一端子及與節點N11電連接的第二端子，並且具有根據閘極線GL11的電位控制導通狀態或非導通狀態的功能。
電晶體M11包括與節點N11電連接的閘極電極及與導電膜COM1電連接的第一電極。導電膜COM1是用來向發光元件70供應電流的佈線以及用來將流過像素電路62的電流輸出到驅動電路40或功能電路50的佈線。
電容器C11包括與節點N11電連接的導電膜及與導電膜COM1電連接的導電膜。
開關SW2p具有根據與電晶體M11的第二電極電連接的第一端子、與第一焊盤541(i，j)電連接的第二端子以及閘極線GL2p的電位控制導通狀態或非導通狀態的功能。
發光元件70包括與第一焊盤541(i，j)電連接的一個電極以及與導電膜COM2(i)(p，q)電連接的另一個電極。導電膜COM2(i)(p，q)是提供用來對發光元件70供應電流的電位的佈線。
由此，可以根據供應到電晶體M11的閘極電極的影像信號控制發光元件70所發射的光的強度。
另外，開關SW12包括與佈線V0電連接的第一端子及與電晶體M11的第一電極電連接的第二端子，並且具有根據閘極線GL12的電位控制導通狀態或非導通狀態的功能。佈線V0是用來供應參考電位的電位及用來將流過像素電路62的電流輸出到驅動電路40或功能電路50的佈線。
開關SWm包括與佈線V1電連接的第一端子及與第一焊盤541(i，j)電連接的第二端子，並且具有根據控制信號控制導通狀態或非導通狀態的功能。佈線V1為用來供應參考電位的佈線。
由此，可以藉由開關SWm及開關SW12從佈線V0輸出可用來設定像素參數的電流值。更明確而言，佈線V0可以被用作將流過電晶體M11的電流輸出到外部的監控線。輸出到佈線V0的電流由源極隨耦電路等轉換為電壓並輸出到外部。或者，可以由A/D轉換器等轉換為數位信號並輸出到驅動電路40等。
＜＜像素電路的結構例子2＞＞ 在圖33B所例示的結構中，可以縮短電連接像素電路62與驅動電路40的佈線，由此可以減小該佈線的佈線電阻。因此，由於可以高速進行資料的寫入，所以可以高速驅動顯示裝置10。由此，即便顯示裝置10所包括的像素61很多也可以確保充分的圖框期間，由此可以提高顯示裝置10的像素密度。此外，藉由提高顯示裝置10的像素密度，可以提高顯示裝置10所顯示的影像的解析度。例如，可以將顯示裝置10的像素密度設定為1000ppi以上、5000ppi以上或7000ppi以上。因此，顯示裝置10例如可以為AR或VR用顯示裝置，可以適當地用於HMD等顯示部與使用者的距離較近的電子裝置。
在圖33B中，閘極線GL11、閘極線GL12、閘極線GL2p、導電膜COM1、佈線V0、佈線V1及源極線SL從像素電路62下方的驅動電路40藉由佈線被供應信號，但是本發明的一個實施方式不侷限於此。例如，也可以將供應驅動電路40的信號及電壓的佈線引繞到顯示部60的外周部，而與在層30中配置為矩陣狀的各像素電路62電連接。此時，將驅動電路40所包括的閘極驅動器41設置在層30中的結構是很有效的。就是說，閘極驅動器41的電晶體為OS電晶體的結構是很有效的。將驅動電路40所包括的源極驅動器42的功能的一部分設置在層30中的結構是很有效的。例如，在層30中設置將源極驅動器42所輸出的信號分配於各源極線的解多工器的結構是很有效的。解多工器的電晶體為OS電晶體的結構是很有效的。
＜＜備份電路82＞＞ 例如，包括OS電晶體的記憶體適於備份電路82。由於OS電晶體具有關態電流極小的特點，由OS電晶體構成的備份電路具有如下優點：可以根據要進行備份的資料來抑制電壓下降；在資料的保持中幾乎不消耗電力等。包括OS電晶體的備份電路82可以設置在配置有多個像素61的顯示部60中。圖32示出各像素61中設置有備份電路82的狀態。
由OS電晶體構成的備份電路82可以與包括Si電晶體的層20層疊地設置。既可以與像素61內的子像素同樣地將備份電路82配置為矩陣狀，又可以對多個像素設置一個備份電路82。就是說，備份電路82可以配置在層30內而不被像素61的配置限制。因此，備份電路82可以以提高顯示部/電路佈局的彈性且不使電路面積增加的方式配置，從而可以增大運算處理所需要的備份電路82的記憶容量。
＜顯示裝置的結構例子3＞ 圖34示出上面說明的顯示裝置10所包括的各組件的變形例子。
圖34所示的顯示裝置10A的方塊圖相當於對圖30的顯示裝置10中的功能電路50追加加速器52的結構。
加速器52被用作人工神經網路NN的積和運算處理的專用運算電路。在利用加速器52的運算中，可以進行校正上述顯示不良的處理或藉由對顯示資料進行上轉換等來校正影像的輪廓的處理等。另外，藉由採用在利用加速器52進行運算處理時對CPU51進行電源閘控的結構，可以實現低功耗化。
＜顯示系統的結構例子＞ 此外，本發明的一個實施方式的顯示裝置可以層疊有像素電路和功能電路，因此可以使用設在像素電路的下部的功能電路檢測不良像素。藉由使用該不良像素的資訊，可以校正因不良像素引起的顯示缺陷並進行正常的顯示。
以下示出的校正方法的一部分也可以由設在顯示裝置的外部的電路執行。另外，校正方法的一部分也可以由顯示裝置10的驅動電路40執行。
以下示出更具體的校正方法的例子。圖35A為以下說明的校正方法的流程圖。
首先，在步驟S1開始校正工作。
接著，在步驟S2，讀出像素的電流。例如，可以以將電流輸出到與像素電連接的監控線的方式驅動各像素。
接著，在步驟S3，將讀出的電流轉換為電壓。此時，在後面的處理使用數位信號的情況下，可以在步驟S3轉換為數位資料。例如，藉由使用類比-數位轉換電路(ADC)，可以將類比資料轉換為數位資料。
接著，在步驟S4，根據所獲取的資料獲取各像素的像素參數。作為像素參數，例如可以舉出驅動電晶體的臨界電壓或場效移動率、發光元件的臨界電壓、規定電壓中的電流值等。
接著，在步驟S5，根據像素參數判斷各像素是否為異常。例如，在像素參數值超過(或低於)規定臨界值時，將該像素判斷為異常像素。
作為異常像素，可以舉出相對於輸入的資料電位而言亮度明顯偏低的暗點缺陷或亮度明顯偏高的亮點缺陷等。
在步驟S5，可以識別並獲取異常像素的位址及缺陷的種類。
接著，在步驟S6，進行校正處理。
使用圖35B說明校正處理的一個例子。圖35B示意性地示出3×3個像素。在此，將中央的像素設為暗點缺陷的像素61D。在圖35B中，示意性地示出像素61D關燈而其附近的像素61N以規定亮度點亮的狀態。
暗點缺陷是指即使做出提高輸入到像素的資料電位的校正，像素的亮度也不會達到正常亮度的缺陷。於是，如圖35B所示，對暗點缺陷的像素61D附近的像素61N進行提高亮度的校正。由此，即使發生了暗點缺陷，也可以顯示正常的影像。
注意，在缺陷為亮點缺陷的情況下，藉由降低附近像素的亮度，可以使亮點缺陷變得不明顯。
特別是，在具有高清晰度(例如1000ppi以上)的顯示裝置的情況下，由於很難將每一個像素分開並查看，所以使用這種在附近的像素補充異常像素的校正方法是特別有效的。
另一方面，較佳為對暗點缺陷、亮點缺陷等異常像素以不輸入資料電位的方式進行校正。
如此，可以對各像素設定校正參數。藉由將校正參數用於輸入的影像資料，可以生成用來在顯示裝置10上顯示最佳影像的校正影像資料。
另外，不僅是異常像素及其附近的像素，由於在沒有被判斷為異常像素的像素中也存在像素參數的偏差，所以在顯示影像時，有時會觀察到起因於該偏差的不均勻。在此，可以對沒有被判斷為異常像素的像素設定校正參數，以消除(均衡化)像素參數的偏差。例如，可以根據一部分像素或所有像素的像素參數的中央值或平均值等設定基準值，對於規定像素的像素參數，將用來消除與基準值的差分的校正值設定為該像素的校正參數。
另外，作為異常像素附近的像素的校正資料，較佳為設定考慮了補充異常像素的校正量和消除像素參數的偏差的校正量兩者的校正資料。
接著，在步驟S7，結束校正工作。
後面可以根據藉由上述校正工作獲取的校正資料和被輸入的影像資料進行影像的顯示。
注意，作為校正工作之一，也可以使用神經網路。當在上述顯示校正系統中基於人工神經網路進行運算時，反復進行積和運算。在使用加速器52的運算中，可以因上述顯示不良而進行校正。另外，藉由採用在利用加速器52進行運算處理時對CPU51進行電源閘控的結構，可以實現低功耗化。作為該神經網路，例如可以根據藉由機器學習得到的推測結果決定校正參數。例如，可以藉由基於人工神經網路諸如深度神經網路(DNN)、卷積神經網路(CNN)、遞迴神經網路(RNN)、自編碼器、深度波茲曼機(DBM)、深度置信網路(DBN)等執行運算來進行估計。在使用神經網路決定校正參數時，即使不使用用來進行校正的詳細演算法，也可以進行高精度的校正，從而使異常像素不明顯。
以上是校正方法的說明。
另外，在上述CPU51中，由顯示校正系統進行的用來校正流過像素的電流的運算可以將運算過程中的資料作為備份資料持續保持。由此，在基於人工神經網路的運算等運算量龐大的運算處理的方面上是特別有效的。另外，藉由將CPU51用作應用處理器，藉由組合使圖框頻率為可變的驅動等，除了減少顯示不良之外還可以實現低功耗化。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式4 在本實施方式中，參照圖36至圖41對本發明的一個實施方式的顯示裝置10的剖面結構例子進行說明。
圖36是說明本發明的一個實施方式的顯示裝置的結構的剖面圖。
圖37是說明與圖36所示的結構不同的本發明的一個實施方式的顯示裝置的結構的剖面圖。
圖38是說明與圖36所示的結構不同的本發明的一個實施方式的顯示裝置的結構的剖面圖。
圖39是說明與圖38所示的結構不同的本發明的一個實施方式的顯示裝置的結構的剖面圖。
圖40是說明與圖36至圖39所示的結構不同的本發明的一個實施方式的顯示裝置的結構的剖面圖。
圖41是說明與圖36至圖40所示的結構不同的本發明的一個實施方式的顯示裝置的結構的剖面圖。
＜顯示裝置的結構例子1＞ 圖36是示出顯示裝置10的結構例子的剖面圖。顯示裝置10包括絕緣體421及基板705，絕緣體421與基板705由密封劑712貼合。作為像素電路較佳為使用OS電晶體。另外，驅動電路的至少一部分也可以使用OS電晶體構成。另外，功能電路的至少一部分也可以使用OS電晶體構成。另外，也可以外裝驅動電路的至少一部分。此外，也可以外裝功能電路的至少一部分。
＜＜絕緣體421、絕緣體214、絕緣體216＞＞ 作為絕緣體421，可以使用玻璃基板、藍寶石基板等各種絕緣體基板。絕緣體421上設有絕緣體214，絕緣體214上設有絕緣體216。
＜＜絕緣體222、絕緣體224、絕緣體254、絕緣體280、絕緣體274、絕緣體281＞＞ 絕緣體216上設有絕緣體222、絕緣體224、絕緣體254、絕緣體280、絕緣體274及絕緣體281。
絕緣體421、絕緣體214、絕緣體280、絕緣體274及絕緣體281被用作層間膜，並且也可以被用作分別覆蓋其下方的凹凸形狀的平坦化膜。
＜＜絕緣體361＞＞ 絕緣體281上設有絕緣體361。絕緣體361中嵌入導電體317及導電體337。這裡，可以使導電體337的頂面的高度與絕緣體361的頂面的高度大致相同。
＜＜絕緣體363＞＞ 導電體337及絕緣體361上設置有絕緣體363。絕緣體363中嵌入導電體347、導電體353、導電體355及導電體357。在此，可以使導電體353、導電體355及導電體357的頂面的高度與絕緣體363的頂面的高度大致相同。
絕緣體363中嵌入導電體341、導電體343及導電體351。在此，可以使導電體351的頂面的高度與絕緣體363的頂面的高度大致相同。
絕緣體361及絕緣體363也可以被用作層間膜，並且被用作分別覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體363的頂面的平坦性，可以藉由利用化學機械拋光(CMP：Chemical Mechanical Polishing)法等的平坦化處理使其平面平坦化。
＜＜接續電極760＞＞ 在導電體353、導電體355、導電體357及絕緣體363上設置有連接電極760。此外，以與連接電極760電連接的方式設置有各向異性導電體780，並以與各向異性導電體780電連接的方式設置有FPC(Flexible Printed Circuit：撓性電路板)716。藉由使用FPC716，可以從顯示裝置10的外部向顯示裝置10供應各種信號等。
在圖36中，作為具有電連接連接電極760和導電體347的功能的導電體示出導電體353、導電體355及導電體357的三個導電體，本發明的一個實施方式不侷限於此。具有電連接連接電極760和導電體347的功能的導電體的個數可以為一個、兩個、四個以上。藉由設置具有電連接連接電極760和導電體347的功能的多個導電體，可以降低接觸電阻。
＜＜電晶體750＞＞ 絕緣體214上設有電晶體750。電晶體750可以是設在實施方式3所示的層30的電晶體。例如，可以是設在像素電路62的電晶體。作為電晶體750，可以適當地使用OS電晶體。OS電晶體具有關態電流極小的特點。由此，可以長時間保持影像資料等，從而可以降低更新工作的頻率。由此，可以降低顯示裝置10的功耗。
另外，電晶體750可以是設在備份電路82的電晶體。作為電晶體750，可以適當地使用OS電晶體。OS電晶體具有關態電流極小的特點。因此，即使在停止電源電壓的共用的期間，也可以持續保持正反器中的資料。因此，可以實現CPU的常關閉工作(間歇地停止電源電壓的工作)。由此，可以降低顯示裝置10的功耗。
在絕緣體254、絕緣體280、絕緣體274及絕緣體281中嵌入導電體301a及導電體301b。導電體301a與電晶體750的源極和汲極中的一個電連接，導電體301b與電晶體750的源極和汲極中的另一個電連接。在此，可以使導電體301a及導電體301b的頂面的高度與絕緣體281的頂面的高度大致相同。
在絕緣體361中嵌入導電體311、導電體313、導電體331、電容器790、導電體333及導電體335。導電體311及導電體313與電晶體750電連接用作佈線。導電體333及導電體335與電容器790電連接。在此，可以使導電體331、導電體333及導電體335的頂面的高度與絕緣體361的頂面的高度大致相同。
＜＜電容器790＞＞ 如圖36所示，電容器790包括下部電極321及上部電極325。另外，下部電極321與上部電極325之間設置有絕緣體323。也就是說，電容器790具有一對電極間夾有用作介電體的絕緣體323的疊層型結構。此外，雖然圖36示出絕緣體281上設置有電容器790的例子，但是也可以在與絕緣體281不同的絕緣體上設置電容器790。
圖36示出導電體301a、導電體301b及導電體305形成在同一層中的例子。此外，還示出導電體311、導電體313、導電體317及下部電極321形成在同一層中的例子。此外，還示出導電體331、導電體333、導電體335及導電體337形成在同一層中的例子。此外，還示出導電體341、導電體343及導電體347形成在同一層中的例子。此外，還示出導電體351、導電體353、導電體355及導電體357形成在同一層中的例子。藉由在同一層中形成多個導電體，可以簡化顯示裝置10的製程，由此可以減少顯示裝置10的製造成本。此外，它們也可以分別形成在不同的層中並含有不同種類的材料。
＜＜發光元件70＞＞ 圖36所示的顯示裝置10包括發光元件70。發光元件70包括導電體772、發光層786及導電體788。發光層786包含無機化合物或有機化合物。
例如，可以將化合物半導體用於發光層786。明確而言，可以以在P型包覆層和N型包覆層之間夾著發光層786的方式進行使用。由此，可以在發光層786中使載子再結合。作為其結果，可以獲得隨著載子的再結合而產生的發光。
例如，可以將層疊為發射藍色光的疊層材料、層疊為發射綠色光的疊層材料或者層疊為發射紅色光的疊層材料等用於發光層786。明確而言，可以將鎵･磷化合物、鎵･砷化合物、鎵･鋁･砷化合物、鋁･鎵･銦･磷化合物、銦･氮化鎵化合物等用於發光層786。
另外，可以將量子點等用於發光層786。明確而言，可以將膠狀量子點材料、合金型量子點材料、核殼(Core Shell)型量子點材料、核型量子點材料等用於發光層786。
另外，可以將螢光性有機化合物或磷光性有機化合物等用於發光層786。例如，可以將低分子化合物用於發光層786。另外，可以將高分子化合物用於發光層786。
例如，可以將小型LED用於發光元件70。明確而言，可以將如下小型LED用於發光元件70：其發射光的區域的面積為1mm 2以下，較佳為50000μm 2以下，更佳為30000μm 2以下，進一步較佳為10000μm 2以下，並且為200μm 2以上。
此外，可以將微型LED用於發光元件70。明確而言，可以將如下微型LED用於發光元件70：其發射光的區域的面積小於200μm 2，較佳為60μm 2以下，更佳為15μm 2以下，進一步較佳為5μm 2以下，並且為3μm 2以上。
可以將對可見光具有透光性的材料用於導電體772及導電體788。作為透光性材料，例如，可以使用含有銦、鋅、錫等的氧化物材料。注意，發光元件70可以採用向導電體772一側發射光的底部發射結構、向導電體788一側發射光的頂部發射結構或者向導電體772及導電體788這兩側發射光的雙面發射結構。
另外，可以將對可見光具有反射性的材料用於導電體772或導電體788。作為反射性材料，例如，可以使用含有鋁、銀等材料。
發光元件70可以具有光學微腔諧振器(微腔)結構。由此，即使不設置彩色層也可以提取規定的顏色的光(例如RGB)，由此顯示裝置10能夠進行彩色顯示。藉由採用不設置彩色層的結構，可以抑制由彩色層吸收光。由此，顯示裝置10能夠顯示高亮度影像，並且可以降低顯示裝置10的功耗。
＜＜焊盤542、導電材料543、焊盤541及導電膜COM2p＞＞ 發光元件70藉由導電體772、焊盤542、導電材料543、焊盤541、導電體351、導電體341、導電體331、導電體313及導電體301b與電晶體750的源極和汲極中的另一個電連接。換言之，導電體772、焊盤542、導電材料543、焊盤541、導電體351、導電體341、導電體331、導電體313及導電體301b具有將發光元件70電連接到像素電路的功能。
焊盤542以與導電體772接觸的方式形成。
導電材料543例如分散在絕緣體734中。由此，被用作各向異性黏合劑或各向異性薄膜。
另外，不限於此，也可以使用表面活性化接合法直接接合焊盤542及焊盤541，例如可以使用金屬-金屬接合法，明確而言，銅-銅接合法。
導電膜COM2p以與導電體772接觸的方式形成。另外，例如，提供以最大亮度驅動發光元件70的電壓。
＜＜顏色轉換層CC＞＞ 顏色轉換層CC以與發光元件70重疊的方式設置。另外，顏色轉換層CC具有將從發光元件70射出的光的顏色轉換成其他顏色的功能。
例如，可以在顏色轉換層CC中使用將從發光元件發射的藍色光轉換為綠色光的材料。另外，將藍色光轉換為紅色光的材料也可以用於顏色轉換層CC。
另外，例如，可以在顏色轉換層CC中使用將從發光元件發射的紫外線轉換為藍色光的材料。另外，將紫外線轉換為綠色光的材料也可以用於顏色轉換層CC。另外，將紫外線轉換為紅色光的材料也可以用於顏色轉換層CC。
由此，可以使用相同的材料在相同的製程中形成多個發光元件，以與各個發光元件重疊的方式使用不同的材料分別製造顏色轉換層CC，從而可以顯示互不相同的顏色。
此外，可以設置彩色層。以具有與發光元件70重疊的區域的方式設置彩色層。藉由設置彩色層，可以提高從發光元件70提取的光的色純度。因此，顯示裝置10能夠顯示高品質影像。例如，可以使顯示裝置10的所有發光元件70發射白光。
注意，雖然圖36中沒有進行圖示，顯示裝置10可以設置偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。
＜＜絕緣體730＞＞ 圖36所示的顯示裝置10在絕緣體363上設置絕緣體730。在此，絕緣體730可以覆蓋焊盤541的一部分。
＜＜絕緣體734＞＞ 絕緣體734被夾在焊盤541與焊盤542之間，並具有黏合焊盤541和焊盤542的功能。另外，導電材料543分散在絕緣體734中。由此，絕緣體734被用作各向異性黏合劑。
＜＜遮光層738＞＞ 遮光層738具有遮蔽從相鄰的區域發射的光的功能。另外，具有降低到達電晶體750等的外光的強度的功能。
＜＜密封層732＞＞ 密封層732覆蓋發光元件70。密封層732具有抑制損害發光元件70的可靠性的雜質從發光元件70的外部擴散到發光元件70的內部的功能。
＜＜結構體778＞＞ 結構體778設置絕緣體730與基板705之間，並且具有調整絕緣體730與基板705之間的間隙的功能。
＜顯示裝置的結構例子2＞ 圖37是示出顯示裝置10的結構例子的剖面圖。顯示裝置10包括基板701B及基板705，基板701B和基板705由密封劑712貼合。圖37所示的顯示裝置10與圖36所示的顯示裝置10的不同之處在於：電晶體750形成在單晶半導體基板上。
＜＜基板701B＞＞ 作為基板701B，可以使用單晶矽基板等單晶半導體基板。此外，作為基板701B，也可以使用單晶半導體基板以外的半導體基板。
基板701B上設有電晶體750。電晶體750可以是設在實施方式3所示的層30的電晶體。例如，可以是設在像素電路62的電晶體。
＜＜電晶體750＞＞ 電晶體750可以與後述的電晶體441採用相同的結構。
＜顯示裝置的結構例子3＞ 圖38是示出顯示裝置10的結構例子的剖面圖。顯示裝置10包括基板701及基板705，基板701和基板705由密封劑712貼合。圖38所示的顯示裝置10與圖36所示的顯示裝置10的不同之處在於：包括電晶體601。
＜＜基板701＞＞ 作為基板701，可以使用單晶矽基板等單晶半導體基板。此外，也可以使用單晶半導體基板以外的半導體基板作為基板701。
基板701上設有電晶體441及電晶體601。電晶體441及電晶體601可以是設在實施方式3所示的層20的電晶體。例如，可以用於層20中的驅動電路40的電晶體或者功能電路50的電晶體。
＜＜電晶體441＞＞ 電晶體441由用作閘極電極的導電體443、用作閘極絕緣體的絕緣體445及基板701的一部分構成，並包括含有通道形成區的半導體區域447、用作源極區和汲極區中的一個的低電阻區域449a及用作源極區和汲極區中的另一個的低電阻區域449b。電晶體441可以為p通道型或n通道型。
電晶體441因元件分離層403與其他的電晶體電分離。圖38示出電晶體441及電晶體601隔著元件分離層403電分離的情況。元件分離層403可以利用LOCOS(Local Oxidation of Silicon：矽局部氧化)法或STI(Shallow Trench Isolation：淺溝槽隔離)法等形成。
在此，在圖38所示的電晶體441中，半導體區域447具有凸形狀。此外，半導體區域447的側面及頂面隔著絕緣體445被導電體443覆蓋。注意，圖38未示出導電體443覆蓋半導體區域447的側面的樣子。此外，導電體443可以使用調整功函數的材料。
像電晶體441那樣，半導體區域具有凸形狀的電晶體因利用半導體基板的凸部而可以被稱為鰭型電晶體。此外，也可以以與凸部的頂面接觸的方式具有被用作用來形成凸部的遮罩的絕緣體。此外，雖然在圖38中示出對基板701的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸形狀的半導體。
此外，圖38所示的電晶體441的結構只是一個例子而不侷限於該結構，可以根據電路結構或電路工作方法等採用合適的結構。例如，電晶體441可以為平面型電晶體。
＜＜電晶體601＞＞ 電晶體601可以採用與電晶體441相同的結構。
＜＜絕緣體405、絕緣體407、絕緣體409及絕緣體411＞＞ 在基板701上除了設置有元件分離層403、電晶體441及電晶體601以外還設置有絕緣體405、絕緣體407、絕緣體409及絕緣體411。絕緣體405、絕緣體407、絕緣體409及絕緣體411中嵌入導電體451。這裡，可以使導電體451的頂面的高度與絕緣體411的頂面的高度大致相同。
絕緣體405、絕緣體407、絕緣體409及絕緣體411被用作層間膜，也可以被用作分別覆蓋其下方的凹凸形狀的平坦化膜。
＜＜絕緣體421、絕緣體214、絕緣體216＞＞ 導電體451上及絕緣體411上設置有絕緣體421及絕緣體214。絕緣體421及絕緣體214中嵌入導電體453。這裡，可以使導電體453的頂面的高度與絕緣體214的頂面的高度大致相同。
導電體453及絕緣體214上設置有絕緣體216。絕緣體216中埋設有導電體455。這裡，可以使導電體455的頂面的高度與絕緣體216的頂面的高度大致相同。
＜＜絕緣體222、絕緣體224、絕緣體254、絕緣體280、絕緣體274、絕緣體281＞＞ 導電體455上及絕緣體216上設有絕緣體222、絕緣體224、絕緣體254、絕緣體280、絕緣體274及絕緣體281。
在絕緣體222、絕緣體224、絕緣體254、絕緣體280、絕緣體274及絕緣體281中嵌入導電體305。這裡，可以使導電體305的頂面的高度與絕緣體281的頂面的高度大致相同。
絕緣體421、絕緣體214、絕緣體280、絕緣體274及絕緣體281被用作層間膜，並且也可以被用作分別覆蓋其下方的凹凸形狀的平坦化膜。
＜＜絕緣體361＞＞ 導電體305及絕緣體281上設有絕緣體361。
＜＜電晶體441＞＞ 如圖38所示，電晶體441的被用作源極區和汲極區中的另一個的低電阻區域449b藉由導電體451、導電體453、導電體455、導電體305、導電體317、導電體337、導電體347、導電體353、導電體355、導電體357、連接電極760及各向異性導電體780電連接於FPC716。
＜顯示裝置的結構例子4＞ 圖39是示出顯示裝置10的結構例子的剖面圖。顯示裝置10包括基板701B及基板705，基板701B和基板705由密封劑712貼合。圖39所示的顯示裝置10與圖38所示的顯示裝置10的不同之處在於：電晶體750與電晶體441具有相同結構以及基板701B和基板701由黏合層459貼合。
＜＜黏合層459＞＞ 絕緣體216上設有黏合層459。在黏合層459中嵌入凸塊458。黏合層459黏合絕緣體216及基板701B。另外，凸塊458的下面與導電體455接觸，凸塊458的頂面與導電體305接觸，並使導電體455和導電體305電連接。
＜＜絕緣體405B、絕緣體280、絕緣體274、絕緣體281＞＞ 基板701B上除了設有元件分離層403B及電晶體750以外，還設有絕緣體405B、絕緣體280、絕緣體274及絕緣體281。在絕緣體405B、絕緣體280、絕緣體274及絕緣體281中嵌入導電體305。這裡，可以使導電體305的頂面的高度與絕緣體281的頂面的高度大致相同。
絕緣體405B、絕緣體280、絕緣體274及絕緣體281也可以被用作層間膜，並且被用作分別覆蓋其下方的凹凸形狀的平坦化膜。
＜顯示裝置的結構例子5＞ 圖40所示的顯示裝置10與圖38所示的顯示裝置10的不同之處在於：包括OS電晶體的電晶體602及電晶體603代替電晶體441及電晶體601。另外，作為電晶體750，可以使用OS電晶體。也就是說，圖40所示的顯示裝置10層疊地設有OS電晶體。注意，在圖40中，示出電晶體602及電晶體603設置在基板701上的例子。作為基板701，如上所述，可以使用單晶矽基板等單晶半導體基板或其他半導體基板。另外，作為基板701，也可以使用玻璃基板、藍寶石基板等各種絕緣體基板。
＜＜絕緣體613、絕緣體614＞＞ 在基板701上設置有絕緣體613及絕緣體614，並在絕緣體614上設置有電晶體602及電晶體603。此外，電晶體等也可以設置在基板701與絕緣體613之間。例如，也可以在基板701與絕緣體613之間設置與圖38所示的電晶體441及電晶體601具有相同結構的電晶體。
＜＜電晶體602、電晶體603＞＞ 電晶體602及電晶體603可以是設在實施方式3所示的層20的電晶體。
電晶體602及電晶體603可以為其結構與電晶體750相同的電晶體。此外，電晶體602及電晶體603也可以為其結構與電晶體750不同的OS電晶體。
＜＜絕緣體616、絕緣體622、絕緣體624、絕緣體654、絕緣體680、絕緣體674、絕緣體681＞＞ 絕緣體614上除了使用電晶體602及電晶體603以外，還設有絕緣體616、絕緣體622、絕緣體624、絕緣體654、絕緣體680、絕緣體674及絕緣體681。在絕緣體654、絕緣體680、絕緣體674及絕緣體681中嵌入導電體461。在此，可以使導電體461的頂面的高度與絕緣體681的頂面的高度大致相同。
＜＜絕緣體501＞＞ 導電體461及絕緣體681上設置有絕緣體501。絕緣體501中嵌入導電體463。在此，可以使導電體463的頂面的高度與絕緣體501的頂面的高度大致相同。
導電體463上及絕緣體501上設有絕緣體421及絕緣體214。在絕緣體421及絕緣體214中嵌入導電體453。這裡，可以使導電體453的頂面的高度與絕緣體214的頂面的高度大致相同。
如圖40所示，電晶體602的源極和汲極中的一個藉由導電體461、導電體463、導電體453、導電體455、導電體305、導電體317、導電體337、導電體347、導電體353、導電體355、導電體357、連接電極760及各向異性導電體780電連接於FPC716。
在絕緣體222、絕緣體224、絕緣體254、絕緣體280、絕緣體274及絕緣體281中嵌入導電體305。這裡，可以使導電體305的頂面的高度與絕緣體281的頂面的高度大致相同。
絕緣體613、絕緣體614、絕緣體680、絕緣體674、絕緣體681及絕緣體501也可以被用作層間膜，並且也可以被用作分別覆蓋其下方的凹凸形狀的平坦化膜。
藉由採用圖40所示的顯示裝置10的結構，可以在實現顯示裝置10的窄邊框化及小型化的同時作為顯示裝置10中的所有電晶體使用OS電晶體。由此，例如可以使用同一裝置製造設在實施方式3所示的層20的電晶體和設在層30的電晶體。由此，可以降低顯示裝置10的製造成本，並可以提供廉價的顯示裝置10。
＜顯示裝置的結構例子6＞ 圖41是示出顯示裝置10的結構例子的剖面圖。其與圖38所示的顯示裝置10的主要不同之處：在包括電晶體750的層和包括電晶體601及電晶體441的層之間具有包括電晶體800的層。
在圖41的結構中，實施方式3所示的層20可以由包括電晶體601及電晶體441的層、包括電晶體800的層構成。電晶體750可以是設在實施方式3所示的層30的電晶體。
＜＜絕緣體821、絕緣體814＞＞ 導電體451及絕緣體411上設有絕緣體821及絕緣體814。在絕緣體821及絕緣體814中嵌入導電體853。在此，可以使導電體853的頂面的高度與絕緣體814的頂面的高度大致相同。
＜＜絕緣體816＞＞ 導電體853及絕緣體814上設置有絕緣體816。在絕緣體816中嵌入導電體855。在此，可以使導電體855的頂面的高度與絕緣體816的頂面的高度大致相同。
＜＜絕緣體822、絕緣體824、絕緣體854、絕緣體880、絕緣體874、絕緣體881＞＞ 導電體855及絕緣體816上設有絕緣體822、絕緣體824、絕緣體854、絕緣體880、絕緣體874及絕緣體881。在絕緣體822、絕緣體824、絕緣體854、絕緣體880、絕緣體874及絕緣體881中嵌入導電體805。在此，可以使導電體805的頂面的高度與絕緣體881的頂面的高度大致相同。
導電體817及絕緣體881上設置有絕緣體421及絕緣體214。
如圖41所示，被用作電晶體441的源極區和汲極區中的另一個的低電阻區域449b藉由導電體451、導電體853、導電體855、導電體805、導電體817、導電體453、導電體455、導電體305、導電體317、導電體337、導電體347、導電體353、導電體355、導電體357、連接電極760及各向異性導電體780電連接於FPC716。
＜＜電晶體800＞＞ 絕緣體814上設置有電晶體800。電晶體800可以是設在實施方式3所示的層20的電晶體。電晶體800較佳為OS電晶體。例如，電晶體800可以是設在備份電路82的電晶體。
在絕緣體854、絕緣體880、絕緣體874及絕緣體881中嵌入導電體801a及導電體801b。導電體801a與電晶體800的源極和汲極中的一個電連接，導電體801b與電晶體800的源極和汲極中的另一個電連接。在此，可以使導電體801a及導電體801b的頂面的高度與絕緣體881的頂面的高度大致相同。
＜＜電晶體750＞＞ 電晶體750可以是設在實施方式3所示的層30的電晶體。例如，電晶體750可以是設在像素電路62的電晶體。電晶體750較佳為OS電晶體。
絕緣體405、絕緣體407、絕緣體409、絕緣體411、絕緣體821、絕緣體814、絕緣體880、絕緣體874、絕緣體881、絕緣體421、絕緣體214、絕緣體280、絕緣體274、絕緣體281、絕緣體361及絕緣體363也可以被用作層間膜，並且也可以被用作分別覆蓋其下方的凹凸形狀的平坦化膜。
在圖41中，示出在同一層形成導電體801a、導電體801b及導電體805的例子。此外，示出在同一層形成導電體811、導電體813及導電體817的例子。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5 在本實施方式中，說明可以用於本發明的一個實施方式的顯示裝置的電晶體。
＜電晶體的結構例子＞ 圖42A、圖42B及圖42C是可以用於本發明的一個實施方式的顯示裝置的電晶體200A及電晶體200A周邊的俯視圖及剖面圖。可以將電晶體200A應用於本發明的一個實施方式的顯示裝置。
圖42A是電晶體200A的俯視圖。此外，圖42B及圖42C是電晶體200A的剖面圖。在此，圖42B是沿著圖42A中的點劃線A1-A2的剖面圖，該剖面圖相當於電晶體200A的通道長度方向上的剖面圖。圖42C是沿著圖42A中的點劃線A3-A4的剖面圖，該剖面圖相當於電晶體200A的通道寬度方向上的剖面圖。注意，為了容易理解，在圖42A的俯視圖中省略部分組件。
如圖42A至圖42C所示，電晶體200A包括：配置在基板(未圖示)上的金屬氧化物230a；配置在金屬氧化物230a上的金屬氧化物230b；配置在金屬氧化物230b上的相互分離的導電體242a及導電體242b；配置在導電體242a及導電體242b上的以與導電體242a與導電體242b之間重疊的方式形成開口的絕緣體280；配置在開口中的導電體260；配置在金屬氧化物230b、導電體242a、導電體242b以及絕緣體280與導電體260之間的絕緣體250；以及配置在金屬氧化物230b、導電體242a、導電體242b以及絕緣體280與絕緣體250之間的金屬氧化物230c。在此，如圖42B和圖42C所示，導電體260的頂面較佳為與絕緣體250、絕緣體254、金屬氧化物230c以及絕緣體280的頂面大致一致。以下，金屬氧化物230a、金屬氧化物230b以及金屬氧化物230c有時被總稱為氧化物230。此外，導電體242a及導電體242b有時被總稱為導電體242。
在圖42A至圖42C所示的電晶體200A中，導電體242a及導電體242b的位於導電體260一側的側面大致垂直於底面。此外，圖42A至圖42C所示的電晶體200A不侷限於此，也可以採用導電體242a及導電體242b的側面和底面所形成的角度為10°以上且80°以下，較佳為30°以上且60°以下的結構。此外，也可以採用導電體242a和導電體242b的相對的側面具有多個面的結構。
此外，如圖42A至圖42C所示，較佳為在絕緣體224、金屬氧化物230a、金屬氧化物230b、導電體242a、導電體242b及金屬氧化物230c與絕緣體280之間配置有絕緣體254。在此，如圖42B、圖42C所示，絕緣體254較佳為與金屬氧化物230c的側面、導電體242a的頂面及側面、導電體242b的頂面及側面、金屬氧化物230a及金屬氧化物230b的側面以及絕緣體224的頂面接觸。
注意，在電晶體200A中，形成通道的區域(以下也稱為通道形成區域)及其附近層疊有金屬氧化物230a、金屬氧化物230b及金屬氧化物230c的三層，但是本發明不侷限於此。例如，可以是金屬氧化物230b與金屬氧化物230c的兩層結構或者四層以上的疊層結構。此外，在電晶體200A中，導電體260具有兩層結構，但是本發明不侷限於此。例如，導電體260也可以具有單層結構或三層以上的疊層結構。此外，金屬氧化物230a、金屬氧化物230b以及金屬氧化物230c也可以各自具有兩層以上的疊層結構。
例如，在金屬氧化物230c具有由第一金屬氧化物和第一金屬氧化物上的第二金屬氧化物構成的疊層結構的情況下，較佳的是，第一金屬氧化物具有與金屬氧化物230b同樣的組成，而第二金屬氧化物具有與金屬氧化物230a同樣的組成。
在此，導電體260被用作電晶體的閘極電極，導電體242a及導電體242b各被用作源極電極或汲極電極。如上所述，導電體260以嵌入絕緣體280的開口及被夾在導電體242a與導電體242b之間的區域中的方式形成。在此，導電體260、導電體242a及導電體242b的配置相對於絕緣體280的開口自對準地被選擇。也就是說，在電晶體200A中，閘極電極可以自對準地配置在源極電極與汲極電極之間。由此，可以以不設置用於對準的餘地的方式形成導電體260，所以可以實現電晶體200A的佔有面積的縮小。由此，可以實現顯示裝置的高清晰化。此外，可以實現窄邊框的顯示裝置。
此外，如圖42A至圖42C所示，導電體260較佳為包括配置在絕緣體250的內側的導電體260a及以嵌入導電體260a的內側的方式配置的導電體260b。
此外，電晶體200A較佳為包括配置在基板(未圖示)上的絕緣體214、配置在絕緣體214上的絕緣體216、以嵌入絕緣體216的方式配置的導電體205、配置在絕緣體216及導電體205上的絕緣體222以及配置在絕緣體222上的絕緣體224。較佳為在絕緣體224上配置有金屬氧化物230a。
較佳為在電晶體200A上配置有被用作層間膜的絕緣體274及絕緣體281。在此，絕緣體274較佳為與導電體260、絕緣體250、絕緣體254、金屬氧化物230c以及絕緣體280的頂面接觸。
此外，絕緣體222、絕緣體254以及絕緣體274較佳為具有抑制氫(例如，氫原子、氫分子等)中的至少一個的擴散的功能。例如，絕緣體222、絕緣體254以及絕緣體274的氫透過性較佳為低於絕緣體224、絕緣體250以及絕緣體280。此外，絕緣體222及絕緣體254較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能。例如，絕緣體222及絕緣體254的氧透過性較佳為低於絕緣體224、絕緣體250以及絕緣體280。
在此，絕緣體224、金屬氧化物230以及絕緣體250與絕緣體280及絕緣體281由絕緣體254以及絕緣體274相隔。由此，可以抑制包含在絕緣體280及絕緣體281中的氫等雜質或過剩的氧混入絕緣體224、金屬氧化物230及絕緣體250中。
此外，半導體裝置較佳為包括與電晶體200A電連接且被用作插頭的導電體240(導電體240a及導電體240b)。此外，還包括與被用作插頭的導電體240的側面接觸的絕緣體241(絕緣體241a及絕緣體241b)。也就是說，絕緣體241以與絕緣體254、絕緣體280、絕緣體274以及絕緣體281的開口的內壁接觸的方式形成。此外，可以以與絕緣體241的側面接觸的方式設置有導電體240的第一導電體且在其內側設置有導電體240的第二導電體。在此，導電體240的頂面的高度與絕緣體281的頂面的高度可以大致相同。此外，示出在電晶體200A中，層疊有導電體240的第一導電體及導電體240的第二導電體的結構，但是本發明不侷限於此。例如，導電體240也可以具有單層結構或者三層以上的疊層結構。在結構體具有疊層結構的情況下，有時按形成順序賦予序數以進行區別。
此外，較佳為在電晶體200A中將被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)用於包含通道形成區域的金屬氧化物230(金屬氧化物230a、金屬氧化物230b及金屬氧化物230c)。例如，作為成為金屬氧化物230的通道形成區域的金屬氧化物，較佳為使用其能帶間隙為2eV以上，較佳為2.5eV以上的金屬氧化物。
作為上述金屬氧化物，較佳為至少包含銦(In)或鋅(Zn)。尤其是，較佳為包含銦(In)及鋅(Zn)。此外，除此之外，較佳為還包含元素M。元素M可以為鋁(Al)、鎵(Ga)、釔(Y)、錫(Sn)、硼(B)、鈦(Ti)、鐵(Fe)、鎳(Ni)、鍺(Ge)、鋯(Zr)、鉬(Mo)、鑭(La)、鈰(Ce)、釹(Nd)、鉿(Hf)、鉭(Ta)、鎢(W)、鎂(Mg)、鈷(Co)中的一種以上。尤其是，元素M較佳為鋁(Al)、鎵(Ga)、釔(Y)和錫(Sn)中的一種以上。另外，元素M更佳為包含Ga和Sn中的任一者或兩者。
此外，如圖42B所示，金屬氧化物230b中的不與導電體242重疊的區域的厚度有時比其與導電體242重疊的區域的厚度薄。該厚度薄的區域在形成導電體242a及導電體242b時去除金屬氧化物230b的頂面的一部分而形成。當在金屬氧化物230b的頂面上沉積成為導電體242的導電膜時，有時在與該導電膜的介面附近形成低電阻區域。如此，藉由去除金屬氧化物230b的頂面上的位於導電體242a與導電體242b之間的低電阻區域，可以抑制通道形成在該區域中。
藉由本發明的一個實施方式，可以提供一種包括尺寸小的電晶體並其清晰度高的顯示裝置。此外，可以提供一種包括通態電流大的電晶體並其亮度高的顯示裝置。此外，可以提供一種包括工作速度快的電晶體並其工作速度快的顯示裝置。此外，可以提供一種包括電特性穩定的電晶體並其可靠性高的顯示裝置。此外，可以提供一種包括關態電流小的電晶體並其功耗低的顯示裝置。
說明可以用於本發明的一個實施方式的顯示裝置的電晶體200A的詳細結構。
導電體205以包括與金屬氧化物230及導電體260重疊的區域的方式配置。此外，導電體205較佳為以嵌入絕緣體216中的方式設置。
導電體205包括導電體205a、導電體205b及導電體205c。導電體205a與設置在絕緣體216中的開口的底面及側壁接觸。導電體205b以埋入於形成在導電體205a的凹部的方式設置。在此，導電體205b的頂面低於導電體205a的頂面及絕緣體216的頂面。導電體205c與導電體205b的頂面及導電體205a的側面接觸。在此，導電體205c的頂面的高度與導電體205a的頂面的高度及絕緣體216的頂面的高度大致一致。換言之，導電體205b由導電體205a及導電體205c包圍。
作為導電體205a及導電體205c較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N 2O、NO、NO 2等)、銅原子等雜質的擴散的功能的導電材料。或者，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
藉由作為導電體205a及導電體205c使用具有抑制氫的擴散的功能的導電材料，可以抑制含在導電體205b中的氫等雜質藉由絕緣體224等擴散到金屬氧化物230。此外，藉由作為導電體205a及導電體205c使用具有抑制氧的擴散的功能的導電材料，可以抑制導電體205b被氧化而導電率下降。作為具有抑制氧擴散的功能的導電材料，例如可以使用鈦、氮化鈦、鉭、氮化鉭、釕、氧化釕等。由此，導電體205a可以採用上述導電材料的單層或疊層。例如，作為導電體205a使用氮化鈦即可。
此外，導電體205b較佳為使用以鎢、銅或鋁為主要成分的導電材料。例如，導電體205b可以使用鎢。
在此，導電體260有時被用作第一閘極(也稱為頂閘極)電極。此外，導電體205有時被用作第二閘極(也稱為底閘極)電極。在此情況下，藉由獨立地改變供應到導電體205的電位而不使其與供應到導電體260的電位聯動，可以控制電晶體200A的V th。尤其是，藉由對導電體205供應負電位，可以使電晶體200A的V th大於0V且可以減小關態電流。因此，與不對導電體205供應負電位時相比，在對導電體205供應負電位的情況下，可以減小對導電體260供應的電位為0V時的汲極電流。
導電體205較佳為比金屬氧化物230中的通道形成區域大。尤其是，如圖42C所示，導電體205較佳為延伸到與通道寬度方向上的金屬氧化物230交叉的端部的外側的區域。就是說，較佳為在金屬氧化物230的通道寬度方向的側面的外側，導電體205和導電體260隔著絕緣體重疊。
藉由具有上述結構，可以由被用作第一閘極電極的導電體260的電場和被用作第二閘極電極的導電體205的電場電圍繞金屬氧化物230的通道形成區域。
此外，如圖42C所示，將導電體205延伸來用作佈線。但是，本發明不侷限於此，也可以在導電體205下設置被用作佈線的導電體。
絕緣體214較佳為被用作抑制水或氫等雜質從基板一側進入電晶體200A的阻擋絕緣膜。因此，作為絕緣體214較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N 2O、NO、NO 2等)、銅原子等雜質的擴散的功能(不容易使上述雜質透過)的絕緣材料。或者，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)的絕緣材料。
例如，較佳的是，作為絕緣體214使用氧化鋁或氮化矽等。由此，可以抑制水或氫等雜質從與絕緣體214相比更靠近基板一側擴散到電晶體200A一側。或者，可以抑制包含在絕緣體224等中的氧擴散到與絕緣體214相比更靠近基板一側。
被用作層間膜的絕緣體216、絕緣體280及絕緣體281的介電常數較佳為比絕緣體214低。藉由將介電常數低的材料作為層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體216、絕緣體280及絕緣體281，適當地使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽等。
絕緣體222及絕緣體224被用作閘極絕緣體。
在此，在與金屬氧化物230接觸的絕緣體224中，較佳為藉由加熱使氧脫離。在本說明書中，有時將藉由加熱脫離的氧稱為過量氧。例如，作為絕緣體224適當地使用氧化矽或氧氮化矽等，即可。藉由以與金屬氧化物230接觸的方式設置包含氧的絕緣體，可以減少金屬氧化物230中的氧空位，從而可以提高電晶體200A的可靠性。
明確而言，作為絕緣體224，較佳為使用藉由加熱使一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化物是指在TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析中換算為氧原子的氧的脫離量為1.0×10 18atoms/cm 3以上，較佳為1.0×10 19atoms/cm 3以上，進一步較佳為2.0×10 19atoms/cm 3以上，或者3.0×10 20atoms/cm 3以上的氧化物膜。此外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且400℃以下的範圍內。
此外，如圖42C所示，有時在絕緣體224中不與絕緣體254重疊並不與金屬氧化物230b重疊的區域的厚度比其他區域的厚度薄。在絕緣體224中，不與絕緣體254重疊並不與金屬氧化物230b重疊的區域較佳為具有足夠使上述氧擴散的厚度。
與絕緣體214等同樣，絕緣體222較佳為被用作抑制水或氫等雜質從基板一側混入電晶體200A的阻擋絕緣膜。例如，絕緣體222的氫透過性較佳為比絕緣體224低。藉由由絕緣體222、絕緣體254以及絕緣體274圍繞絕緣體224、金屬氧化物230以及絕緣體250等，可以抑制水或氫等雜質從外部進入電晶體200A。
再者，絕緣體222較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)。例如，絕緣體222的氧透過性較佳為比絕緣體224低。藉由使絕緣體222具有抑制氧或雜質的擴散的功能，可以減少金屬氧化物230所含的氧擴散到基板一側，所以是較佳的。此外，可以抑制導電體205與絕緣體224或金屬氧化物230所含的氧起反應。
絕緣體222較佳為使用包含作為絕緣材料的鋁和鉿中的一者或兩者的氧化物的絕緣體。作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。當使用這種材料形成絕緣體222時，絕緣體222被用作抑制氧從金屬氧化物230釋放或者氫等雜質從電晶體200A的周圍部進入金屬氧化物230的層。
或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對上述絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
作為絕緣體222，例如也可以以單層或疊層使用包含氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO 3)或(Ba,Sr)TiO 3(BST)等所謂的high-k材料的絕緣體。當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時降低電晶體工作時的閘極電位。
此外，絕緣體222及絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於由相同材料構成的疊層結構，也可以是由不同材料構成的疊層結構。例如，也可以在絕緣體222下設置與絕緣體224同樣的絕緣體。
金屬氧化物230包括金屬氧化物230a、金屬氧化物230a上的金屬氧化物230b及金屬氧化物230b上的金屬氧化物230c。當在金屬氧化物230b下設置有金屬氧化物230a時，可以抑制雜質從形成在金屬氧化物230a下方的結構物擴散到金屬氧化物230b。當在金屬氧化物230b上設置有金屬氧化物230c時，可以抑制雜質從形成在金屬氧化物230c的上方的結構物擴散到金屬氧化物230b。
此外，金屬氧化物230較佳為具有各金屬原子的原子個數比互不相同的氧化物層的疊層結構。例如，在金屬氧化物230至少包含銦(In)及元素M的情況下，金屬氧化物230a的構成元素中的元素M與其他元素的原子個數比較佳為大於金屬氧化物230b的構成元素中的元素M與其他元素的原子個數比。此外，金屬氧化物230a中的元素M與In的原子個數比較佳為大於金屬氧化物230b中的元素M與In的原子個數比。在此，金屬氧化物230c可以使用可用於金屬氧化物230a或金屬氧化物230b的金屬氧化物。
較佳的是，使金屬氧化物230a及金屬氧化物230c的導帶底的能量高於金屬氧化物230b的導帶底的能量。換言之，金屬氧化物230a及金屬氧化物230c的電子親和力較佳為小於金屬氧化物230b的電子親和力。在此情況下，金屬氧化物230c較佳為使用可以用於金屬氧化物230a的金屬氧化物。明確而言，金屬氧化物230c的構成元素中的元素M與其他元素的原子個數比較佳為大於金屬氧化物230b的構成元素中的元素M與其他元素的原子個數比。此外，金屬氧化物230c中的元素M與In的原子個數比較佳為大於金屬氧化物230b中的元素M與In的原子個數比。
在此，在金屬氧化物230a、金屬氧化物230b及金屬氧化物230c的接合部中，導帶底的能階平緩地變化。換言之，也可以將上述情況表達為金屬氧化物230a、金屬氧化物230b及金屬氧化物230c的接合部的導帶底的能階連續地變化或者連續地接合。為此，較佳為降低形成在金屬氧化物230a與金屬氧化物230b的介面以及金屬氧化物230b與金屬氧化物230c的介面的混合層的缺陷態密度。
明確而言，藉由使金屬氧化物230a與金屬氧化物230b以及金屬氧化物230b與金屬氧化物230c除了氧之外還包含共同元素(為主要成分)，可以形成缺陷態密度低的混合層。例如，在金屬氧化物230b為In-Ga-Zn氧化物的情況下，作為金屬氧化物230a及金屬氧化物230c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化鎵等。此外，金屬氧化物230c可以具有疊層結構。例如，可以使用In-Ga-Zn氧化物和該In-Ga-Zn氧化物上的Ga-Zn氧化物的疊層結構，或者，可以使用In-Ga-Zn氧化物和該In-Ga-Zn氧化物上的氧化鎵的疊層結構。換言之，作為金屬氧化物230c，也可以使用In-Ga-Zn氧化物和不包含In的氧化物的疊層結構。
明確而言，作為金屬氧化物230a使用In:Ga: Zn=1:3:4[原子個數比]或1:1:0.5[原子個數比]的金屬氧化物，即可。此外，作為金屬氧化物230b使用In:Ga:Zn= 4:2:3[原子個數比]或3:1:2[原子個數比]的金屬氧化物，即可。此外，作為金屬氧化物230c使用In:Ga:Zn=1:3:4[原子個數比]、In:Ga:Zn=4:2:3[原子個數比]、Ga:Zn=2:1[原子個數比]或Ga:Zn=2:5[原子個數比]的金屬氧化物，即可。此外，作為金屬氧化物230c具有疊層結構的情況下的具體例子，可以舉出In:Ga:Zn=4:2:3[原子個數比]和Ga:Zn= 2:1[原子個數比]的疊層結構、In:Ga:Zn=4:2:3[原子個數比]和Ga:Zn=2:5[原子個數比]的疊層結構、In:Ga:Zn =4:2:3[原子個數比]和氧化鎵的疊層結構等。
此時，載子的主要路徑為金屬氧化物230b。藉由使金屬氧化物230a及金屬氧化物230c具有上述結構，可以降低金屬氧化物230a與金屬氧化物230b的介面及金屬氧化物230b與金屬氧化物230c的介面的缺陷態密度。因此，介面散射對載子傳導的影響減少，從而電晶體200A可以得到大通態電流及高頻率特性。此外，在金屬氧化物230c具有疊層結構時，被期待降低上述金屬氧化物230b和金屬氧化物230c的介面的缺陷態密度的效果及抑制金屬氧化物230c所含的構成元素擴散到絕緣體250一側的效果。更明確而言，在金屬氧化物230c具有疊層結構時，因為使不包含In的氧化物位於疊層結構的上方，所以可以抑制會擴散到絕緣體250一側的In。由於絕緣體250被用作閘極絕緣體，因此在In擴散在其中的情況下導致電晶體的特性不良。由此，藉由使金屬氧化物230c具有疊層結構，可以提供可靠性高的顯示裝置。
在金屬氧化物230b上設置被用作源極電極及汲極電極的導電體242(導電體242a及導電體242b)。作為導電體242，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。此外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。
藉由以與金屬氧化物230接觸的方式形成上述導電體242，金屬氧化物230中的導電體242附近的氧濃度有時降低。此外，在金屬氧化物230中的導電體242附近有時形成包括包含在導電體242中的金屬及金屬氧化物230的成分的金屬化合物層。在此情況下，金屬氧化物230的導電體242附近的區域中的載子密度增加，該區域的電阻降低。
在此，導電體242a與導電體242b之間的區域以與絕緣體280的開口重疊的方式形成。因此，可以在導電體242a與導電體242b之間自對準地配置導電體260。
絕緣體250被用作閘極絕緣體。絕緣體250較佳為與金屬氧化物230c的頂面接觸地配置。絕緣體250可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。
與絕緣體224同樣，較佳為降低絕緣體250中的水或氫等雜質的濃度。絕緣體250的厚度較佳為1nm以上且20nm以下。
此外，也可以在絕緣體250與導電體260之間設置金屬氧化物。該金屬氧化物較佳為抑制氧從絕緣體250擴散到導電體260。由此，可以抑制因絕緣體250中的氧所導致的導電體260的氧化。
此外，該金屬氧化物有時被用作閘極絕緣體的一部分。因此，在將氧化矽或氧氮化矽等用於絕緣體250的情況下，作為該金屬氧化物較佳為使用作為相對介電常數高的high-k材料的金屬氧化物。藉由使閘極絕緣體具有絕緣體250與該金屬氧化物的疊層結構，可以形成具有熱穩定性且相對介電常數高的疊層結構。因此，可以在保持閘極絕緣體的物理厚度的同時降低在電晶體工作時施加的閘極電位。此外，可以減少被用作閘極絕緣體的絕緣體的等效氧化物厚度(EOT：Equivalent oxide thickness)。
明確而言，可以使用包含選自鉿、鋁、鎵、釔、鋯、鎢、鈦、鉭、鎳、鍺和鎂等中的一種或兩種以上的金屬氧化物。特別是，較佳為使用作為包含鋁及鉿中的一者或兩者的氧化物的絕緣體的氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。
雖然在圖42A至圖42C中，導電體260具有兩層結構，但是也可以具有單層結構或三層以上的疊層結構。
作為導電體260a較佳為使用上述具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N 2O、NO、NO 2等)、銅原子等雜質的擴散的功能的導電體。此外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
此外，當導電體260a具有抑制氧的擴散的功能時，可以抑制絕緣體250所包含的氧使導電體260b氧化而導致導電率的下降。作為具有抑制氧的擴散的功能的導電材料，例如，較佳為使用鉭、氮化鉭、釕或氧化釕等。
作為導電體260b較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，由於導電體260還被用作佈線，所以較佳為使用導電性高的導電體。例如，可以使用以鎢、銅或鋁為主要成分的導電材料。此外，導電體260b可以具有疊層結構，例如可以具有鈦或氮化鈦與上述導電材料的疊層結構。
此外，如圖42A和圖42C所示，在金屬氧化物230b的不與導電體242重疊的區域，亦即，金屬氧化物230的通道形成區域中，金屬氧化物230的側面被導電體260覆蓋。由此，可以容易將被用作第一閘極電極的導電體260的電場影響到金屬氧化物230的側面。由此，可以提高電晶體200A的通態電流及頻率特性。
絕緣體254與絕緣體214等同樣地較佳為被用作抑制水或氫等雜質從絕緣體280一側混入電晶體200A的阻擋絕緣膜。例如，絕緣體254的氫透過性較佳為比絕緣體224低。再者，如圖42B、圖42C所示，絕緣體254較佳為與金屬氧化物230c的側面、導電體242a的頂面及側面、導電體242b的頂面及側面、金屬氧化物230a及金屬氧化物230b的側面以及絕緣體224的頂面接觸。藉由採用這種結構，可以抑制絕緣體280所包含的氫從導電體242a、導電體242b、金屬氧化物230a、金屬氧化物230b及絕緣體224的頂面或側面進入金屬氧化物230。
再者，絕緣體254還具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)。例如，絕緣體254的氧透過性較佳為比絕緣體280或絕緣體224低。
絕緣體254較佳為藉由濺射法沉積。藉由在包含氧的氛圍下使用濺射法沉積絕緣體254，可以對絕緣體224的與絕緣體254接觸的區域附近添加氧。由此，可以將氧從該區域藉由絕緣體224供應到金屬氧化物230中。在此，藉由使絕緣體254具有抑制氧擴散到上方的功能，可以防止氧從金屬氧化物230擴散到絕緣體280。此外，藉由使絕緣體222具有抑制氧擴散到下方的功能，可以防止氧從金屬氧化物230擴散到基板一側。如此，對金屬氧化物230中的通道形成區域供應氧。由此，可以減少金屬氧化物230的氧空位並抑制電晶體的常開啟化。
作為絕緣體254，例如可以沉積包含鋁及鉿中的一者或兩者的氧化物的絕緣體。注意，作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。
藉由由對氫具有阻擋性的絕緣體254覆蓋絕緣體224、絕緣體250以及金屬氧化物230，絕緣體280由絕緣體254與絕緣體224、金屬氧化物230以及絕緣體250分開。由此，可以抑制從電晶體200A的外部進入氫等雜質，從而可以對電晶體200A賦予良好的電特性及可靠性。
絕緣體280較佳為隔著絕緣體254設置在絕緣體224、金屬氧化物230及導電體242上。例如，作為絕緣體280，較佳為包括氧化矽、氧氮化矽、氮氧化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽等。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。特別是，因為氧化矽、氧氮化矽、具有空孔的氧化矽等的材料容易形成包含藉由加熱脫離的氧的區域，所以是較佳的。
此外，較佳為絕緣體280中的水或氫等雜質的濃度得到降低。此外，絕緣體280的頂面也可以被平坦化。
絕緣體274較佳為與絕緣體214等同樣地被用作抑制水或氫等雜質從上方混入到絕緣體280的阻擋絕緣膜。作為絕緣體274，例如可以使用能夠用於絕緣體214、絕緣體254等的絕緣體。
較佳為在絕緣體274上設置被用作層間膜的絕緣體281。與絕緣體224等同樣，較佳為絕緣體281中的水或氫等雜質的濃度得到降低。
此外，在形成於絕緣體281、絕緣體274、絕緣體280及絕緣體254中的開口中配置導電體240a及導電體240b。導電體240a及導電體240b以中間夾著導電體260的方式設置。此外，導電體240a及導電體240b的頂面的高度與絕緣體281的頂面可以位於同一平面上。
此外，以與絕緣體281、絕緣體274、絕緣體280以及絕緣體254的開口的內壁接觸的方式設置有絕緣體241a，以與其側面接觸的方式形成有導電體240a的第一導電體。導電體242a位於該開口的底部的至少一部分，導電體240a與導電體242a接觸。同樣，以與絕緣體281、絕緣體274、絕緣體280以及絕緣體254的開口的內壁接觸的方式設置有絕緣體241b，以與其側面接觸的方式形成有導電體240b的第一導電體。導電體242b位於該開口的底部的至少一部分，導電體240b與導電體242b接觸。
導電體240a及導電體240b較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，導電體240a及導電體240b也可以具有疊層結構。
當作為導電體240採用疊層結構時，作為與金屬氧化物230a、金屬氧化物230b、導電體242、絕緣體254、絕緣體280、絕緣體274及絕緣體281接觸的導電體較佳為使用上述具有抑制水或氫等雜質的擴散的功能的導電體。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕或氧化釕等。可以以單層或疊層使用具有抑制水或氫等雜質的擴散的功能的導電材料。藉由使用該導電材料，可以防止添加到絕緣體280的氧被導電體240a及導電體240b吸收。此外，可以防止水或氫等雜質從絕緣體281的上方的層藉由導電體240a及導電體240b進入金屬氧化物230。
作為絕緣體241a及絕緣體241b，例如使用能夠用於絕緣體254等的絕緣體，即可。因為絕緣體241a及絕緣體241b與絕緣體254及接觸地設置，所以可以抑制從絕緣體280等水或氫等雜質經過導電體240a及導電體240b混入金屬氧化物230。此外，可以防止絕緣體280所包含的氧被導電體240a及導電體240b吸收。
雖然未圖示，但是可以以與導電體240a的頂面及導電體240b的頂面接觸的方式配置被用作佈線的導電體。被用作佈線的導電體較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，該導電體可以具有疊層結構，例如，可以具有鈦、氮化鈦與上述導電材料的疊層結構。此外，該導電體也可以以嵌入絕緣體的開口中的方式形成。
＜電晶體的構成材料＞ 以下，說明可用於電晶體的構成材料。
[基板] 作為形成電晶體200A的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。此外，作為半導體基板，例如可以舉出由矽或鍺等構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻器、切換元件、發光元件、記憶元件等。
[絕緣體] 作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。
例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
作為相對介電常數較高的絕緣體，可以舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。
作為相對介電常數較低的絕緣體，可以舉出氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。
藉由由具有抑制氫等雜質及氧的透過的功能的絕緣體(絕緣體214、絕緣體222、絕緣體254及絕緣體274等)圍繞使用氧化物半導體的電晶體，可以使電晶體的電特性穩定。作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以以單層或疊層使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體。明確而言，作為具有抑制氫等雜質及氧的透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物、氮化鋁、氮化鋁鈦、氮化鈦、氮氧化矽或氮化矽等金屬氮化物。
被用作閘極絕緣體的絕緣體較佳為具有包含藉由加熱脫離的氧的區域的絕緣體。例如，藉由採用具有包含藉由加熱脫離的氧的區域的氧化矽或者氧氮化矽接觸於金屬氧化物230的結構，可以填補金屬氧化物230所包含的氧空位。
[導電體] 作為導電體，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。此外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
此外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將金屬氧化物用於電晶體的通道形成區域的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
尤其是，作為被用作閘極電極的導電體，較佳為使用含有包含在形成通道的金屬氧化物中的金屬元素及氧的導電材料。此外，也可以使用含有上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。此外，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。此外，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等進入的氫。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6 在本實施方式中，說明可用於上述實施方式中說明的OS電晶體的金屬氧化物(以下稱為氧化物半導體)。
＜結晶結構的分類＞ 首先，對氧化物半導體中的結晶結構的分類參照圖43A進行說明。圖43A是說明氧化物半導體，典型為IGZO(包含In、Ga及Zn的金屬氧化物)的結晶結構的分類的圖。
如圖43A所示那樣，氧化物半導體大致分為“Amorphous(無定形)”、“Crystalline(結晶性)”、“Crystal (結晶)”。此外，在“Amorphous”中包含completely amorphous。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)。此外，在“Crystalline”的分類中不包含single crystal(單晶)、poly crystal(多晶)及completely amorphous。此外，“Crystal”的分類中包含single crystal及poly crystal。
此外，圖43A所示的外框線被加粗的部分中的結構是介於“Amorphous(無定形)”與“Crystal(結晶)”之間的中間狀態，是屬於新穎的邊界區域(New crystalline phase)的結構。就是說，該結構與“Crystal(結晶)”或在能量性上不穩定的“Amorphous(無定形)”可以說是完全不同的結構。
此外，可以使用X射線繞射(XRD：X-Ray Diffraction)光譜對膜或基板的結晶結構進行評價。在此，圖43B示出被分類為“Crystalline”的CAAC-IGZO膜的藉由GIXD(Grazing-Incidence XRD)測量而得到的XRD譜。此外，將GIXD法也稱為薄膜法或Seemann-Bohlin法。下面，將圖43B所示的藉由GIXD測量而得到的XRD譜簡單地記為XRD譜。此外，圖43B所示的CAAC-IGZO膜的組成是In:Ga:Zn=4:2:3[原子個數比]附近。此外，圖43B所示的CAAC-IGZO膜的厚度為500nm。
如圖43B所示，在CAAC-IGZO膜的XRD譜中檢測出表示明確的結晶性的峰。明確而言，在CAAC-IGZO膜的XRD譜中，2θ=31°附近檢測出表示c軸配向的峰。此外，如圖43B所示那樣，2θ=31°附近的峰在以檢測出峰強度的角度為軸時左右非對稱。
此外，可以使用奈米束電子繞射法(NBED：Nano Beam Electron Diffraction)觀察的繞射圖案(也稱為奈米束電子繞射圖案)對膜或基板的結晶結構進行評價。圖43C示出CAAC-IGZO膜的繞射圖案。圖43C是將電子束向平行於基板的方向入射的NBED觀察的繞射圖案。此外，圖43C所示的CAAC-IGZO膜的組成是In:Ga:Zn=4:2:3[原子個數比]附近。此外，在奈米束電子繞射法中，進行束徑為1nm的電子繞射法。
如圖43C所示那樣，在CAAC-IGZO膜的繞射圖案中觀察到表示c軸配向的多個斑點。
[氧化物半導體的結構] 此外，在注目於氧化物半導體的結晶結構的情況下，有時氧化物半導體的分類與圖43A不同。例如，氧化物半導體可以分類為單晶氧化物半導體和除此之外的非單晶氧化物半導體。作為非單晶氧化物半導體，例如可以舉出上述CAAC-OS及nc-OS。此外，在非單晶氧化物半導體中包含多晶氧化物半導體、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
在此，對上述CAAC-OS、nc-OS及a-like OS的詳細內容進行說明。
[CAAC-OS] CAAC-OS是包括多個結晶區域的氧化物半導體，該多個結晶區域的c軸配向於特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法線方向、或者CAAC-OS膜的表面的法線方向。此外，結晶區域是具有原子排列的週期性的區域。注意，在將原子排列看作晶格排列時結晶區域也是晶格排列一致的區域。再者，CAAC-OS具有在a-b面方向上多個結晶區域連接的區域，有時該區域具有畸變。此外，畸變是指在多個結晶區域連接的區域中，晶格排列一致的區域和其他晶格排列一致的區域之間的晶格排列的方向變化的部分。換言之，CAAC-OS是指c軸配向並在a-b面方向上沒有明顯的配向的氧化物半導體。
此外，上述多個結晶區域的每一個由一個或多個微小結晶(最大徑小於10nm的結晶)構成。在結晶區域由一個微小結晶構成的情況下，該結晶區域的最大徑小於10nm。此外，結晶區域由多個微小結晶構成的情況下，有時該結晶區域的尺寸為幾十nm左右。
此外，在In-M-Zn氧化物(元素M為選自鋁、鎵、釔、錫及鈦等中的一種或多種)中，CAAC-OS有包括含有層疊有銦(In)及氧的層(以下、In層)、含有元素M、鋅(Zn)及氧的層(以下、(M，Zn)層)的層狀結晶結構(也稱為層狀結構)的趨勢。此外，銦和元素M可以彼此置換。因此，有時(M，Zn)層包含銦。此外，有時In層包含元素M。注意，有時In層包含Zn。該層狀結構例如在高解析度TEM影像中被觀察作為晶格像。
例如，當對CAAC-OS膜使用XRD裝置進行結構分析時，在使用θ/2θ掃描的Out-of-plane XRD測量中，在2θ=31°或其附近檢測出表示c軸配向的峰。注意，表示c軸配向的峰的位置(2θ值)有時根據構成CAAC-OS的金屬元素的種類、組成等變動。
此外，例如，在CAAC-OS膜的電子繞射圖案中觀察到多個亮點(斑點)。此外，在以透過樣本的入射電子束的斑點(也稱為直接斑點)為對稱中心時，某一個斑點和其他斑點被觀察在點對稱的位置。
在從上述特定的方向觀察結晶區域的情況下，雖然該結晶區域中的晶格排列基本上是六方晶格，但是單位晶格並不侷限於正六角形，有是非正六角形的情況。此外，在上述畸變中，有時具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸變附近觀察不到明確的晶界(grain boundary)。也就是說，晶格排列的畸變抑制晶界的形成。這可能是由於CAAC-OS因為a-b面方向上的氧原子的排列的低密度或因金屬原子被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。
此外，確認到明確的晶界的結晶結構被稱為所謂的多晶(polycrystal)。晶界成為再結合中心而載子被俘獲，因而有可能導致電晶體的通態電流的降低、場效移動率的降低等。因此，確認不到明確的晶界的CAAC-OS是對電晶體的半導體層提供具有優異的結晶結構的結晶性氧化物之一。注意，為了構成CAAC-OS，較佳為包含Zn的結構。例如，與In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能夠進一步地抑制晶界的發生，所以是較佳的。
CAAC-OS是結晶性高且確認不到明確的晶界的氧化物半導體。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧空位等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。此外，CAAC-OS對製程中的高溫度(所謂熱積存；thermal budget)也很穩定。由此，藉由在OS電晶體中使用CAAC-OS，可以擴大製程的彈性。
[nc-OS] 在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。換言之，nc-OS具有微小的結晶。此外，例如，該微小的結晶的尺寸為1nm以上且10nm以下，尤其為1nm以上且3nm以下，將該微小的結晶稱為奈米晶。此外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，在對nc-OS膜使用XRD裝置進行結構分析時，在使用θ/2θ掃描的Out-of-plane XRD測量中，不檢測出表示結晶性的峰。此外，在對nc-OS膜進行使用其束徑比奈米晶大(例如，50nm以上)的電子束的電子繞射(也稱為選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於或小於奈米晶的尺寸(例如1nm以上且30nm以下)的電子束的電子繞射(也稱為奈米束電子繞射)的情況下，有時得到在以直接斑點為中心的環狀區域內觀察到多個斑點的電子繞射圖案。
[a-like OS] a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。此外，a-like OS的膜中的氫濃度比nc-OS及CAAC-OS的膜中的氫濃度高。
[氧化物半導體的結構] 接著，所說明上述的CAC-OS的詳細內容。此外，說明CAC-OS與材料構成有關。
[CAC-OS] CAC-OS例如是指包含在金屬氧化物中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且3nm以下或近似的尺寸。注意，在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分開為第一區域與第二區域而成為馬賽克狀且該第一區域分佈於膜中的結構(下面也稱為雲狀)。就是說，CAC-OS是指具有該第一區域和該第二區域混合的結構的複合金屬氧化物。
在此，將相對於構成In-Ga-Zn氧化物的CAC-OS的金屬元素的In、Ga及Zn的原子個數比的每一個記為[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一區域是其[In]大於CAC-OS膜的組成中的[In]的區域。此外，第二區域是其[Ga]大於CAC-OS膜的組成中的[Ga]的區域。此外，例如，第一區域是其[In]大於第二區域中的[In]且其[Ga]小於第二區域中的[Ga]的區域。此外，第二區域是其[Ga]大於第一區域中的[Ga]且其[In]小於第一區域中的[In]的區域。
明確而言，上述第一區域是以銦氧化物或銦鋅氧化物等為主要成分的區域。此外，上述第二區域是以鎵氧化物或鎵鋅氧化物等為主要成分的區域。換言之，可以將上述第一區域稱為以In為主要成分的區域。此外，可以將上述第二區域稱為以Ga為主要成分的區域。
注意，有時觀察不到上述第一區域和上述第二區域的明確的邊界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)影像，可確認到具有以In為主要成分的區域(第一區域)及以Ga為主要成分的區域(第二區域)不均勻地分佈而混合的結構。
在將CAC-OS用於電晶體的情況下，藉由起因於第一區域的導電性和起因於第二區域的絕緣性的互補作用，可以使CAC-OS具有開關功能(控制開啟/關閉的功能)。換言之，在CAC-OS的材料的一部分中具有導電性的功能且在另一部分中具有絕緣性的功能，在材料的整體中具有半導體的功能。藉由使導電性的功能和絕緣性的功能分離，可以最大限度地提高各功能。因此，藉由將CAC-OS用於電晶體，可以實現高通態電流(I on)、高場效移動率(μ)及良好的切換工作。
氧化物半導體具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、CAC-OS、nc-OS、CAAC-OS中的兩種以上。
＜具有氧化物半導體的電晶體＞ 在此，說明將上述氧化物半導體用於電晶體的情況。
藉由將上述氧化物半導體用於電晶體，可以實現場效移動率高的電晶體。此外，可以實現可靠性高的電晶體。
較佳為將載子濃度低的氧化物半導體用於電晶體。例如，氧化物半導體中的載子濃度可以為1× 10 17cm -3以下，較佳為1×10 15cm -3以下，更佳為1×10 13cm -3以下，進一步較佳為1×10 11cm -3以下，更進一步較佳為低於1×10 10cm -3，且1×10 -9cm -3以上。在以降低氧化物半導體膜的載子濃度為目的的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。此外，有時將載子濃度低的氧化物半導體稱為“高純度本質”或“實質上高純度本質”的氧化物半導體。
因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。
此外，被氧化物半導體的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成通道形成區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
＜雜質＞ 在此，說明氧化物半導體中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷能階。因此，將氧化物半導體中或氧化物半導體的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×10 18atoms/cm 3以下，較佳為2×10 17atoms/cm 3以下。
此外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。因此，使藉由SIMS測得的氧化物半導體中的鹼金屬或鹼土金屬的濃度為1×10 18atoms/cm 3以下，較佳為2×10 16atoms/cm 3以下。
當氧化物半導體包含氮時，容易產生作為載子的電子，使載子濃度增高，而n型化。其結果是，在將包含氮的氧化物半導體用於半導體的電晶體容易具有常開啟特性。或者，在氧化物半導體包含氮時，有時形成陷阱能階。其結果，有時電晶體的電特性不穩定。因此，將利用SIMS測得的氧化物半導體中的氮濃度設定為低於5×10 19atoms/cm 3，較佳為5×10 18atoms/cm 3以下，更佳為1×10 18atoms/cm 3以下，進一步較佳為5×10 17atoms/cm 3以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。此外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能地減少氧化物半導體中的氫。明確而言，在氧化物半導體中，將利用SIMS測得的氫濃度設定為低於1×10 20atoms/cm 3，較佳為低於1×10 19atoms/cm 3，更佳為低於5×10 18atoms/cm 3，進一步較佳為低於1×10 18atoms/cm 3。
藉由將雜質被充分降低的氧化物半導體用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式7 在本實施方式中，對具備本發明的一個實施方式的顯示裝置及顯示系統的電子裝置進行說明。
圖44A是頭戴顯示器8200的外觀圖。
頭戴顯示器8200包括安裝部8201、透鏡8202、主體8203、顯示部8204以及電纜8205等。此外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將對應於所接收的影像資料等的影像顯示到顯示部8204上。此外，藉由利用設置在主體8203中的相機捕捉使用者的眼球或眼瞼的動作，並根據該資訊算出使用者的視線的座標，可以利用使用者的視線作為輸入方法。
此外，也可以對安裝部8201的被使用者接觸的位置設置多個電極。主體8203也可以具有藉由檢測出根據使用者的眼球的動作而流過電極的電流，識別使用者的視線的功能。此外，主體8203可以具有藉由檢測出流過該電極的電流來監控使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能。此外，主體8203也可以檢測出使用者的頭部的動作等，並與使用者的頭部的動作等同步地使顯示在顯示部8204上的影像變化。
可以將本發明的一個實施方式的顯示裝置用於顯示部8204。由此，可以降低頭戴顯示器8200的功耗，所以可以長期間連續使用頭戴顯示器8200。另外，藉由降低頭戴顯示器8200的功耗，可以實現電池8206的小型化及輕量化，因此可以實現頭戴顯示器8200的小型化及輕量化。由此，可以減小頭戴顯示器8200的使用者的負擔，使該使用者不容易感到疲勞。
圖44B、圖44C及圖44D是頭戴顯示器8300的外觀圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀固定工具8304以及一對透鏡8305。另外，電池8306內置於外殼8301，可以從電池8306向顯示部8302等供應電力。
使用者可以藉由透鏡8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302。藉由彎曲配置顯示部8302，使用者可以感受高真實感。注意，在本實施方式中，例示出設置一個顯示部8302的結構，但是不侷限於此，例如也可以採用設置兩個顯示部8302的結構。此時，在將每個顯示部配置在使用者的每個眼睛一側時，可以進行利用視差的三維顯示等。
另外，可以將本發明的一個實施方式的顯示裝置用於顯示部8302。由此，可以降低頭戴顯示器8300的功耗，所以可以長期間連續使用頭戴顯示器8300。另外，藉由降低頭戴顯示器8300的功耗，可以實現電池8306的小型化及輕量化，因此可以實現頭戴顯示器8300的小型化及輕量化。由此，可以減小頭戴顯示器8300的使用者的負擔，使該使用者不容易感到疲勞。
接著，圖45A及圖45B示出與圖44A至圖44D所示的電子裝置不同的電子裝置的例子。
圖45A及圖45B所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、電池9009等。
圖45A及圖45B所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；藉由利用無線通訊功能來連接到各種電腦網路的功能；藉由利用無線通訊功能，進行各種資料的發送或接收的功能；讀出儲存在存儲介質中的程式或資料來將其顯示在顯示部上的功能；等。注意，圖45A及圖45B所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種功能。此外，雖然在圖45A及圖45B中未圖示，但是電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置相機等而使其具有如下功能：拍攝靜態影像的功能；拍攝動態影像的功能；將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖45A及圖45B所示的電子裝置。
圖45A是示出可攜式資訊終端9101的立體圖。可攜式資訊終端9101例如具有電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將其用作智慧手機。此外，可攜式資訊終端9101可以將文字或影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(還稱為操作圖示或簡稱為圖示)顯示在顯示部9001的一個面上。此外，可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。此外，作為資訊9051的一個例子，可以舉出提示收到來自電子郵件、SNS(Social Networking Services：社交網路服務)或電話等的資訊的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者姓名；日期；時間；電池餘量；以及天線接收信號強度的顯示等。或者，可以在顯示有資訊9051的位置上顯示操作按鈕9050等代替資訊9051。
可以將本發明的一個實施方式的顯示裝置適用於可攜式資訊終端9101。由此，可以降低可攜式資訊終端9101的功耗，所以可以長期間連續使用可攜式資訊終端9101。另外，藉由降低可攜式資訊終端9101的功耗，可以實現電池9009的小型化及輕量化，所以可以實現可攜式資訊終端9101的小型化及輕量化。因此可以提高可攜式資訊終端9101的可攜性。
圖45B是示出手錶型可攜式資訊終端9200的立體圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通訊、電腦遊戲等各種應用程式。此外，顯示部9001的顯示面彎曲，能夠在彎曲的顯示面上進行顯示。在圖45B中，示出在顯示部9001顯示時間9251、操作按鈕9252(操作圖示或簡稱為圖示)及內容9253的例子。內容9253例如可以是動態影像。
此外，可攜式資訊終端9200可以進行被通訊標準化的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通訊，可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。此外，也可以藉由連接端子9006進行充電。此外，充電工作也可以利用無線供電進行，而不藉由連接端子9006。
可以將本發明的一個實施方式的顯示裝置適用於可攜式資訊終端9200。由此，可以降低可攜式資訊終端9200的功耗，所以可以長期間連續使用可攜式資訊終端9200。另外，藉由降低可攜式資訊終端9200的功耗，可以實現電池9009的小型化及輕量化，所以可以實現可攜式資訊終端9200的小型化及輕量化。因此可以提高可攜式資訊終端9200的可攜性。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
＜關於本說明書等的記載的注釋＞ 下面，對上述實施方式及實施方式中的各結構的說明附加注釋。
各實施方式所示的結構可以與其他實施方式所示的結構適當地組合而構成本發明的一個實施方式。另外，當在一個實施方式中示出多個結構實例時，可以適當地組合這些結構實例。
另外，可以將某一實施方式中說明的內容(或其一部分)應用/組合/替換成該實施方式中說明的其他內容(或其一部分)及/或另一個或多個其他實施方式中說明的內容(或其一部分)。
在實施方式中說明的內容是指在各實施方式中利用各種[圖式簡單說明]的內容或利用說明書所記載的文章說明的內容。
另外，藉由將某一實施方式中示出的圖式(或其一部分)與該圖式的其他部分、該實施方式中示出的其他圖式(或其一部分)及/或另一個或多個其他實施方式中示出的圖式(或其一部分)組合，可以構成更多圖。
在本說明書等中，根據功能對組件進行分類並在方塊圖中以彼此獨立的方塊表示。然而，在實際的電路等中難以根據功能對組件進行分類，有時一個電路涉及到多個功能或者多個電路涉及到一個功能。因此，方塊圖中的方塊的分割不侷限於說明書中說明的組件，而可以根據情況適當地不同。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不侷限於圖式中的尺寸。圖式是為了明確起見而示出任意的大小的，而不侷限於圖式所示的形狀或數值等。例如，可以包括因雜波或定時偏差等所引起的信號、電壓或電流的不均勻等。
在本說明書等中，在說明電晶體的連接關係時，使用“源極和汲極中的一個”(第一電極或第一端子)、“源極和汲極中的另一個”(第二電極或第二端子)的表述。這是因為電晶體的源極和汲極根據電晶體的結構或工作條件等而互換的緣故。注意，根據情況可以將電晶體的源極和汲極適當地換稱為源極(汲極)端子或源極(汲極)電極等。
另外，在本說明書等中，“電極”或“佈線”不限定組件的功能。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”、“佈線”還包括多個“電極”、多個“佈線”被形成為一體的情況等。
另外，在本說明書等中，可以適當地調換電壓和電位。電壓是指與參考電位之間的電位差，例如在參考電位為地電壓(接地電壓)時，可以將電壓換稱為電位。接地電位不一定意味著0V。注意，電位是相對的，對佈線等供應的電位有時根據參考電位而變化。
在本說明書等中，根據情況或狀態，可以互相調換“膜”和“層”等詞句。例如，有時可以將“導電層”調換為“導電膜”。此外，有時可以將“絕緣膜”調換為“絕緣層”。
在本說明書等中，開關是指具有藉由變為導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過的功能的元件。或者，開關是指具有選擇並切換電流路徑的功能的元件。
在本說明書等中，例如，通道長度是指在電晶體的俯視圖中，半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極重疊的區域或者形成通道的區域中的源極和汲極之間的距離。
在本說明書等中，例如，通道寬度是指半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域、或者形成通道的區域中的源極和汲極相對的部分的長度。
在本說明書等中，“A與B連接”除了包括A與B直接連接的情況以外，還包括A與B電連接的情況。在此，“使A與B電連接”的描述是指當在A與B之間存在具有某種電作用的物件時，能夠進行A和B的電信號的授受的情況。
CC:顏色轉換層 C11:電容器 C12:電容器 COM1:導電膜 COM2:導電膜 COM2p:導電膜 FR1:期間 FR2:期間 G1:導電膜 G2:導電膜 G3:導電膜 G12:導電膜 G13:導電膜 GD:驅動電路 GL:閘極線 GL2p:閘極線 GL11:閘極線 GL12:閘極線 M11:電晶體 N11:節點 SD:驅動電路 SWm:開關 SW11:開關 SW12:開關 SW13:開關 SW2:開關 SW2p:開關 SW3p:開關 SW3q:開關 S1:導電膜 V0:佈線 V1:佈線 10:顯示裝置 10A:顯示裝置 20:層 30:層 40:驅動電路 41:閘極驅動器 42:源極驅動器 50:功能電路 51:CPU 52:加速器 53:CPU核心 60:顯示部 61:像素 61D:像素 61N:像素 62:像素電路 62B:像素電路 62G:像素電路 62R:像素電路 70:發光元件 80:正反器 81:掃描正反器 82:備份電路 200A:電晶體 205:導電體 205a:導電體 205b:導電體 205c:導電體 214:絕緣體 216:絕緣體 222:絕緣體 224:絕緣體 230:金屬氧化物 230a:金屬氧化物 230b:金屬氧化物 230c:金屬氧化物 231:區域 240:導電體 240a:導電體 240b:導電體 241:絕緣體 241a:絕緣體 241b:絕緣體 242:導電體 242a:導電體 242b:導電體 250:絕緣體 254:絕緣體 260:導電體 260a:導電體 260b:導電體 274:絕緣體 280:絕緣體 281:絕緣體 301a:導電體 301b:導電體 305:導電體 311:導電體 313:導電體 317:導電體 321:下部電極 323:絕緣體 325:上部電極 331:導電體 333:導電體 335:導電體 337:導電體 341:導電體 343:導電體 347:導電體 351:導電體 353:導電體 355:導電體 357:導電體 361:絕緣體 363:絕緣體 403:元件分離層 403B:元件分離層 405:絕緣體 405B:絕緣體 407:絕緣體 409:絕緣體 411:絕緣體 421:絕緣體 441:電晶體 443:導電體 445:絕緣體 447:半導體區域 449a:低電阻區域 449b:低電阻區域 451:導電體 453:導電體 455:導電體 459:黏合層 461:導電體 463:導電體 501:絕緣體 520:功能層 530:像素電路 541:焊盤 542:焊盤 543:導電材料 550:發光器件 601:電晶體 602:電晶體 603:電晶體 613:絕緣體 614:絕緣體 616:絕緣體 622:絕緣體 624:絕緣體 654:絕緣體 674:絕緣體 680:絕緣體 681:絕緣體 700:顯示裝置 701:基板 701B:基板 702:像素 703:像素 705:基板 712:密封劑 716:FPC 730:絕緣體 732:密封層 734:絕緣體 738:遮光層 750:電晶體 760:連接電極 772:導電體 778:結構體 780:各向異性導電體 786:發光層 788:導電體 790:電容器 800:電晶體 801a:導電體 801b:導電體 805:導電體 811:導電體 813:導電體 814:絕緣體 816:絕緣體 817:導電體 821:絕緣體 822:絕緣體 824:絕緣體 853:導電體 854:絕緣體 855:導電體 874:絕緣體 880:絕緣體 881:絕緣體 8200:頭戴顯示器 8201:安裝部 8202:透鏡 8203:主體 8204:顯示部 8205:電纜 8206:電池 8300:頭戴顯示器 8301:外殼 8302:顯示部 8304:固定工具 8305:透鏡 8306:電池 9000:外殼 9001:顯示部 9003:揚聲器 9005:操作鍵 9006:連接端子 9007:感測器 9009:電池 9050:操作按鈕 9051:資訊 9101:可攜式資訊終端 9200:可攜式資訊終端 9251:時間 9252:操作按鈕 9253:內容
[圖1A]及[圖1B]是說明根據實施方式的顯示裝置的結構的圖。 [圖2]是說明根據實施方式的顯示裝置的結構的方塊圖。 [圖3]是說明根據實施方式的顯示裝置的結構的方塊圖。 [圖4]是說明根據實施方式的顯示裝置的結構的電路圖。 [圖5]是說明根據實施方式的顯示裝置的驅動方法的時序圖。 [圖6]是說明根據實施方式的顯示裝置的結構的電路圖。 [圖7]是說明根據實施方式的顯示裝置的結構的圖。 [圖8A]及[圖8B]是說明根據實施方式的顯示裝置的結構的方塊圖。 [圖9A]及[圖9B]是說明根據實施方式的顯示裝置的結構的方塊圖。 [圖10A]及[圖10B]是說明根據實施方式的顯示裝置的結構的圖。 [圖11A]及[圖11B]是說明根據實施方式的顯示裝置的結構的圖。 [圖12A]及[圖12B]是說明根據實施方式的顯示裝置的結構的圖。 [圖13A]及[圖13B]是說明根據實施方式的顯示裝置的結構的圖。 [圖14A]及[圖14B]是說明根據實施方式的顯示裝置的結構的圖。 [圖15]是說明根據實施方式的顯示裝置的結構的圖。 [圖16]是說明根據實施方式的顯示裝置的結構的圖。 [圖17A]及[圖17B]是說明根據實施方式的顯示裝置的結構的圖。 [圖18]是說明根據實施方式的顯示裝置的結構的圖。 [圖19]是說明根據實施方式的顯示裝置的結構的圖。 [圖20A]及[圖20B]是說明根據實施方式的顯示裝置的結構的圖。 [圖21]是說明根據實施方式的顯示裝置的結構的圖。 [圖22]是說明根據實施方式的顯示裝置的結構的圖。 [圖23A]及[圖23B]是說明根據實施方式的顯示裝置的結構的圖。 [圖24]是說明根據實施方式的顯示裝置的結構的圖。 [圖25]是說明根據實施方式的顯示裝置的結構的圖。 [圖26A]及[圖26B]是說明根據實施方式的顯示裝置的結構的圖。 [圖27]是說明根據實施方式的顯示裝置的結構的圖。 [圖28]是說明根據實施方式的顯示裝置的結構的圖。 [圖29]是說明根據實施方式的顯示裝置的結構的圖。 [圖30]是說明根據實施方式的顯示裝置的結構的圖。 [圖31]是說明根據實施方式的顯示裝置的結構的圖。 [圖32]是說明根據實施方式的顯示裝置的結構的圖。 [圖33A]及[圖33B]是說明根據實施方式的顯示裝置的結構的圖。 [圖34]是說明根據實施方式的顯示裝置的結構的圖。 [圖35A]及[圖35B]是說明根據實施方式的顯示裝置的結構的圖。 [圖36]是說明根據實施方式的顯示裝置的結構的圖。 [圖37]是說明根據實施方式的顯示裝置的結構的圖。 [圖38]是說明根據實施方式的顯示裝置的結構的圖。 [圖39]是說明根據實施方式的顯示裝置的結構的圖。 [圖40]是說明根據實施方式的顯示裝置的結構的圖。 [圖41]是說明根據實施方式的顯示裝置的結構的圖。 [圖42A]至[圖42C]是說明根據實施方式的電晶體的結構的圖。 [圖43A]至[圖43C]是說明根據實施方式的金屬氧化物的圖。 [圖44A]至[圖44D]是說明根據實施方式的電子裝置的圖。 [圖45A]及[圖45B]是說明根據實施方式的電子裝置的圖。
530:像素電路
541:焊盤
542:焊盤
543:導電材料
550:發光器件
703:像素

Claims (12)

  1. 一種顯示裝置，包括： 第一一組像素； 第二一組像素； 第三一組像素； 第一導電膜；以及 第二導電膜， 其中，該第一一組像素包括第一一組發光器件、第一焊盤、第二焊盤、導電材料及第一一組像素電路， 該第一一組發光器件與該第一焊盤電連接， 該第一焊盤與該第二焊盤重疊， 該導電材料被夾在該第一焊盤與該第二焊盤之間， 該導電材料使該第一焊盤及該第二焊盤電連接， 該第二焊盤與該第一一組像素電路電連接， 該第一一組像素電路包括第一一群像素電路， 該第一一群像素電路包括第一像素電路， 該第二一組像素包括第二一組發光器件及第二一組像素電路， 該第二一組發光器件與該第二一組像素電路電連接， 該第二一組像素電路包括第二一群像素電路， 該第二一群像素電路包括第二像素電路， 該第三一組像素包括第三一組發光器件及第三一組像素電路， 該第三一組發光器件與該第三一組像素電路電連接， 該第一導電膜與該第一一群像素電路及該第二一群像素電路電連接， 並且，該第二導電膜與該第一像素電路及該第二像素電路電連接。
  2. 一種顯示裝置，包括： 第一一組像素； 第二一組像素； 第三一組像素； 第一導電膜；以及 第三導電膜， 其中，該第一一組像素包括第一一組發光器件、第一焊盤、第二焊盤、導電材料及第一一組像素電路， 該第一一組發光器件與該第一焊盤電連接， 該第一焊盤與該第二焊盤重疊， 該導電材料被夾在該第一焊盤與該第二焊盤之間， 該導電材料使該第一焊盤及該第二焊盤電連接， 該第二焊盤與該第一一組像素電路電連接， 該第一一組像素電路包括第一一群像素電路， 該第一一群像素電路包括第一像素電路， 該第二一組像素包括第二一組發光器件及第二一組像素電路， 該第二一組發光器件與該第二一組像素電路電連接， 該第二一組像素電路包括第二一群像素電路， 該第二一群像素電路包括第二像素電路， 該第三一組像素包括第三一組發光器件及第三一組像素電路， 該第三一組發光器件與該第三一組像素電路電連接， 該第三一組像素電路包括第三一群像素電路， 該第三一群像素電路包括第三像素電路， 該第一導電膜與該第一一群像素電路及該第二一群像素電路電連接， 並且，該第三導電膜與該第一像素電路及該第三像素電路電連接。
  3. 一種顯示裝置，包括： 第一一組像素； 第二一組像素； 第三一組像素； 第一導電膜； 第四導電膜；以及 第五導電膜， 其中，該第一一組像素包括第一一組發光器件、第一焊盤、第二焊盤、導電材料及第一一組像素電路， 該第一一組發光器件與該第一焊盤電連接， 該第一焊盤與該第二焊盤重疊， 該導電材料被夾在該第一焊盤與該第二焊盤之間， 該導電材料使該第一焊盤及該第二焊盤電連接， 該第二焊盤與該第一一組像素電路電連接， 該第一一組像素電路包括第一一群像素電路， 該第一一群像素電路包括第一像素電路， 該第二一組像素包括第二一組發光器件及第二一組像素電路， 該第二一組發光器件與該第二一組像素電路電連接， 該第二一組像素電路包括第二一群像素電路， 該第二一群像素電路包括第二像素電路， 該第三一組像素包括第三一組發光器件， 該第三一組發光器件與該第三一組像素電路電連接， 該第三一組像素電路包括第三一群像素電路， 該第三一群像素電路包括第三像素電路， 該第一導電膜與該第一一群像素電路及該第二一群像素電路電連接， 該第四導電膜與該第一像素電路及該第二像素電路電連接， 並且，該第五導電膜與該第一像素電路及該第三像素電路電連接。
  4. 如請求項1至3中任一項之顯示裝置，包括： 第六導電膜， 其中該第一一組發光器件包括第一發光器件， 該第二一組發光器件包括第二發光器件， 並且該第六導電膜與該第一發光器件及該第二發光器件電連接。
  5. 如請求項1至4中任一項之顯示裝置，包括： 第七導電膜， 其中該第一一組發光器件包括第一發光器件， 該第三一組發光器件包括第三發光器件， 並且該第七導電膜與該第一發光器件及該第三發光器件電連接。
  6. 如請求項4或5之顯示裝置， 其中該第一發光器件為發光二極體。
  7. 如請求項1至6中任一項之顯示裝置，包括： 第八導電膜；以及 第九導電膜， 其中該第一像素電路包括第一開關、第二開關、電晶體、電容器及節點， 該第一開關包括與該第八導電膜電連接的第一端子及與該節點電連接的第二端子，具有根據該第一導電膜的電位控制導通狀態或非導通狀態的功能， 該電晶體包括與該節點電連接的閘極電極及與該第九導電膜電連接的第一電極， 該電容器包括與該節點電連接的導電膜及與該第九導電膜電連接的導電膜， 並且該第二開關包括與該電晶體的第二電極電連接的第一端子及與該第二焊盤電連接的第二端子，具有根據(第二)選擇信號控制導通狀態或非導通狀態的功能。
  8. 如請求項4之顯示裝置，包括： 第一驅動電路， 其中該第一驅動電路將第一選擇信號供應到該第一導電膜， 該第一驅動電路供應第二選擇信號， 並且該第一驅動電路控制該第六導電膜的電位。
  9. 如請求項1至5中任一項之顯示裝置，包括： 第一功能層；以及 第二功能層， 其中該第一功能層包括該第一一組像素電路及該第二焊盤， 該第二功能層與該第一功能層重疊， 並且該第二功能層包括該第一一組發光器件及該第一焊盤。
  10. 如請求項9之顯示裝置，包括： 第三功能層， 其中該第三功能層在與該第二功能層之間具有夾著該第一功能層的區域， 該第三功能層包括第二驅動電路， 並且該第二驅動電路具有供應影像信號的功能。
  11. 一種電子裝置，包括： 運算部；以及 如請求項1至10中任一項之顯示裝置， 其中，該運算部生成影像資訊， 並且，該顯示裝置顯示該影像資訊。
  12. 一種電子裝置，包括： 如請求項10之顯示裝置；以及 運算部， 其中，該第三功能層包括該運算部， 該運算部生成影像資訊， 並且，該顯示裝置顯示該影像資訊。
TW111104701A 2021-02-12 2022-02-09 顯示裝置、電子裝置 TW202232455A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-020852 2021-02-12
JP2021020852 2021-02-12
JP2021059417 2021-03-31
JP2021-059417 2021-03-31

Publications (1)

Publication Number Publication Date
TW202232455A true TW202232455A (zh) 2022-08-16

Family

ID=82837508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104701A TW202232455A (zh) 2021-02-12 2022-02-09 顯示裝置、電子裝置

Country Status (5)

Country Link
US (1) US12437703B2 (zh)
JP (1) JP7761601B2 (zh)
KR (1) KR20230145080A (zh)
TW (1) TW202232455A (zh)
WO (1) WO2022172124A1 (zh)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4461710B2 (ja) * 2002-05-29 2010-05-12 セイコーエプソン株式会社 電気光学装置及び電子機器
US7183582B2 (en) 2002-05-29 2007-02-27 Seiko Epson Coporation Electro-optical device and method of manufacturing the same, element driving device and method of manufacturing the same, element substrate, and electronic apparatus
JP4951018B2 (ja) * 2009-03-30 2012-06-13 株式会社東芝 半導体装置の製造方法
JP5966412B2 (ja) 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
KR101730075B1 (ko) 2013-03-15 2017-04-25 애플 인크. 리던던시 스킴을 갖춘 발광 다이오드 디스플레이 및 통합 결함 검출 테스트를 갖는 발광 다이오드 디스플레이를 제작하는 방법
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US10483253B1 (en) 2015-09-24 2019-11-19 Apple Inc. Display with embedded pixel driver chips
US10665578B2 (en) 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
US11114423B2 (en) 2015-12-01 2021-09-07 Sharp Kabushiki Kaisha Image-forming element
US10445048B2 (en) * 2016-12-30 2019-10-15 Shaoher Pan Larger displays formed by multiple integrated LED array micro-displays
CN109920374B (zh) * 2017-12-13 2020-12-22 京东方科技集团股份有限公司 像素驱动电路及其控制方法、显示面板及电子设备
JP7048305B2 (ja) 2017-12-25 2022-04-05 株式会社ジャパンディスプレイ 表示装置
TWI798308B (zh) 2017-12-25 2023-04-11 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
JP7118130B2 (ja) * 2018-02-20 2022-08-15 ソニーセミコンダクタソリューションズ株式会社 表示装置
KR102405653B1 (ko) 2018-02-28 2022-06-03 애플 인크. 픽셀 구동 칩들이 매립된 디스플레이
US11922859B2 (en) * 2018-05-17 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
US11037980B2 (en) * 2018-08-10 2021-06-15 Sharp Kabushiki Kaisha Image display device
CN112639937B (zh) 2018-09-05 2023-06-23 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
KR20250024132A (ko) 2018-09-07 2025-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
WO2020065472A1 (ja) 2018-09-28 2020-04-02 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置の作製装置
CN113424658A (zh) * 2019-02-26 2021-09-21 京瓷株式会社 发光元件基板、显示装置以及显示装置的修复方法
US11424224B2 (en) * 2019-04-24 2022-08-23 Seoul Viosys Co., Ltd. LED display panel, LED display apparatus having the same and method of fabricating the same
US11710760B2 (en) 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
CN110690244B (zh) * 2019-10-15 2021-11-05 京东方科技集团股份有限公司 一种背板、显示面板以及微发光二极管的转移方法
WO2021167292A1 (en) * 2020-02-20 2021-08-26 Samsung Electronics Co., Ltd. Display apparatus and control method thereof

Also Published As

Publication number Publication date
JP7761601B2 (ja) 2025-10-28
US20240178360A1 (en) 2024-05-30
US12437703B2 (en) 2025-10-07
JPWO2022172124A1 (zh) 2022-08-18
WO2022172124A1 (ja) 2022-08-18
KR20230145080A (ko) 2023-10-17

Similar Documents

Publication Publication Date Title
JP2025016630A (ja) 表示装置、表示モジュールおよび電子機器
JP7642615B2 (ja) 表示装置、及び電子機器
WO2022118151A1 (ja) 表示システム、及び電子機器
US20240172521A1 (en) Semiconductor Device And Electronic Apparatus
CN114207512A (zh) 显示装置的工作方法
JP2025031798A (ja) 表示装置
US20240179946A1 (en) Semiconductor device
WO2022118141A1 (ja) 表示装置、および表示補正システム
JP7767392B2 (ja) 表示装置、及び電子機器
JP7778722B2 (ja) 表示システム
US20250157404A1 (en) Semiconductor device and method for driving semiconductor device
US12400605B2 (en) Semiconductor device, display apparatus, and electronic device
US20240196653A1 (en) Display device
JP7761601B2 (ja) 表示装置、電子機器
WO2022153146A1 (ja) 表示装置および電子機器
CN116802720A (zh) 电子设备
US12229461B2 (en) Method for operating display system using two display devices
US20240373709A1 (en) Semiconductor device
CN116783639A (zh) 显示装置、电子设备
CN116802717A (zh) 半导体装置
CN116569249A (zh) 显示系统的工作方法
TW202549631A (zh) 顯示裝置、顯示模組、電子裝置及顯示裝置之製造方法