[go: up one dir, main page]

JP7192241B2 - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP7192241B2
JP7192241B2 JP2018088148A JP2018088148A JP7192241B2 JP 7192241 B2 JP7192241 B2 JP 7192241B2 JP 2018088148 A JP2018088148 A JP 2018088148A JP 2018088148 A JP2018088148 A JP 2018088148A JP 7192241 B2 JP7192241 B2 JP 7192241B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor module
guide portion
module according
joined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018088148A
Other languages
English (en)
Other versions
JP2019195009A (ja
Inventor
祐平 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018088148A priority Critical patent/JP7192241B2/ja
Priority to US16/362,120 priority patent/US10937727B2/en
Priority to CN201910256955.6A priority patent/CN110429073A/zh
Publication of JP2019195009A publication Critical patent/JP2019195009A/ja
Application granted granted Critical
Publication of JP7192241B2 publication Critical patent/JP7192241B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W40/255
    • H10W99/00
    • H10W70/658
    • H10W70/093
    • H10W72/20
    • H10W72/30
    • H10W90/701
    • H10W72/073
    • H10W72/07336
    • H10W72/352
    • H10W72/387
    • H10W72/931
    • H10W90/734

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
半導体モジュールにおいては、半導体チップや接続端子等を金属箔上ではんだ付けする際、加熱等によって流動性が高められたはんだが周囲に過剰に濡れ拡がることによって、ワイヤーボンディング領域への干渉等の不具合が引き起こされる場合がある。はんだの濡れ拡がりを防止する技術として特許文献1には、銅被膜の上面で半導体チップをはんだ付けする領域の周囲にレーザー光を照射して、銅被膜の上面から盛り上がる段差を銅酸化膜によって形成する技術が開示されている。特許文献1の場合、形成された段差によって、はんだ付けの際に流動するはんだが堰き止められるとされている。
また特許文献2には、金属回路層の上面上で半導体チップと超音波金属接続領域との間に、内側に酸化銅やニッケル酸化物等が埋め込まれた線状の溝を設け、この溝の内側に金属酸化物を埋め込む技術が開示されている。特許文献2の場合、金属酸化物の表面によって、はんだの流動の防止が図られている。また特許文献2中では、酸化銅やニッケル酸化物の表面は微細な荒れ形状であるため、銅やニッケルの表面より、溶融したはんだの流動を防止できる旨が開示されている。
しかし本発明者による検討の結果、特許文献1及び特許文献2のように、酸化膜又は酸化物を用いた技術では、はんだの濡れ拡がりを必ずしも有効に防止できない場合があることが判明した。
特開平08-31848号公報 特開2013-247256号公報
本発明は上記した問題に着目し、従来の酸化膜等を用いた技術とは異なる新規な解決手段として為されたものであって、はんだの過剰な濡れ拡がりによって生じる不具合を回避した、高品質な半導体モジュールを提供することを目的とする。
上記課題を解決するために、本発明に係る半導体モジュールのある態様は、金属板と、金属板の上に設けられたはんだと、はんだの上に搭載された接合対象部品と、金属板の上面上で接合対象部品の周囲に線状に設けられ、周辺領域より表面粗さが大きい金属表面を有するガイド部と、を備えることを要旨とする。
また本発明に係る半導体モジュールの製造方法のある態様は、金属板の上面上のはんだ配置予定領域の周囲にレーザー光を照射して、周辺領域より表面粗さが大きい金属表面を有するガイド部を線状に形成する工程と、はんだ配置予定領域にはんだを配置する工程と、配置されたはんだの上にはんだとの接合対象部品を搭載する工程と、はんだとガイド部との界面における酸化膜の形成を阻害する工程と、接合対象部品側から外側に流動するはんだを、ガイド部の表面上で捕獲し、ガイド部の延びる方向に誘導する工程と、を含むことを要旨とする。
本発明によれば、はんだの過剰な濡れ拡がりによって生じる不具合を回避した、高品質な半導体モジュールを提供できる。
本発明の第1の実施の形態に係る半導体モジュールの構成の概略を、一部を切り欠いて模式的に説明する斜視図(鳥瞰図)である。 第1の実施の形態に係る半導体モジュールの構成の概略を模式的に説明する平面図である。 図2中のA-A線方向から見た断面図である。 第1の実施の形態に係る半導体モジュールの製造方法の概略を模式的に説明する工程平面図である(その1)。 第1の実施の形態に係る半導体モジュールの製造方法の概略を模式的に説明する工程断面図である(その2)。 第1の実施の形態に係る半導体モジュールの製造方法の概略を模式的に説明する工程平面図である(その3)。 図7(a)は、図5中のB部分の拡大図である。図7(b)は、図13中のE部分の拡大図である。 金属板の上面に対してレーザー光が照射された後、還元処理を施すことなく酸化膜が残存した上面の状態を示すSEM画像である。 図8中のレーザー光の照射領域の部分拡大画像である。 金属板の上面に対してレーザー光が照射された後、還元処理を施して酸化膜が除去された上面の状態を示すSEM画像である。 図10中のレーザー光の照射領域の部分拡大画像である。 第1の実施の形態に係る半導体モジュールの製造方法の概略を模式的に説明する工程平面図である(その4)。 図12中のD-D線方向から見た断面図である。 図14(a)→図14(b)→図14(c)→図14(d)の順に、第1の実施の形態に係る半導体モジュールの製造方法の概略を模式的に説明する工程平面図である(その5)。 第1比較例に係る半導体モジュールの構成の概略を模式的に説明する平面図である。 図15中のF-F線方向から見た断面図である。 第2比較例に係る半導体モジュールの構成の概略を模式的に説明する平面図である。 第2の実施の形態に係る半導体モジュールの構成の概略を模式的に説明する平面図である。 図19(a)は第2の実施の形態に係る半導体モジュールの製造方法において、酸化膜の形成を阻害する工程として、不活性雰囲気下でのレーザー光の照射によって酸化膜の形成を抑制する方法を模式的に説明する工程断面図である。図19(b)は第2の実施の形態に係る半導体モジュールの製造方法の概略を模式的に説明する工程平面図である。 第3比較例に係る半導体モジュールの構成の概略を模式的に説明する平面図である。 図21(a)は放射状に延びるガイド部を有する第1変形例に係る半導体モジュールの構成の概略を模式的に説明する平面図であり、図21(b)は網目状に延びるガイド部を有する第1変形例に係る半導体モジュールの構成の概略を模式的に説明する平面図である。 第2変形例に係る半導体モジュールの構成の概略を、一部を切り欠いて模式的に説明する斜視図である。 第3変形例に係る半導体モジュールの構成の概略を模式的に説明する平面図である。 酸化膜の形成を阻害する工程として、還元雰囲気下でのはんだ付けによって形成された酸化膜を除去する方法を模式的に説明する工程断面図である。
以下に本発明の第1及び第2の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を90度回転すれば「左右」と「上下」とは交換して読まれ、紙面を180度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。
―第1の実施の形態―
<半導体モジュールの構造>
第1の実施の形態に係る半導体モジュールは、図1に示すように、絶縁板1及び絶縁板1の上に接合して設けられた金属板2を有する積層基板(1,2)と、金属板2の上に設けられたはんだ3とを備える。はんだ3の上には半導体チップ4が搭載されている。
金属板2の上面上で半導体チップ4の周囲には、3本の線状の第1のガイド部2a1~2a3が、半導体チップ4の外縁に沿って互いにほぼ等間隔で平行に形成されている。第1のガイド部2a1~2a3全体は、固化したはんだ3の内側に収まるように配置されている。図1中の切り欠き部分によって示すように、金属板2の上面上で隣り合う第1のガイド部2a1~2a3間には、2個の中間部2b1,2b2が設けられている。
金属板2は、導電性に優れた材質により構成されている。このような材質として、例えば、銅、または、銅合金がある。また、金属板2は、銅、アルミニウム、または、少なくともこれらの一種を含む合金により構成された基材と、その表面に他の材質で作製された表面層を積層して構成することも可能である。表面層の材質として、例えば、ニッケル、金、錫、または、少なくともこれらの一種を含む合金がある。
金属板2は、金属箔であってもよいし、或いは、回路パターンに応じた形状からなるリードフレームであってよい。金属板2上には、半導体チップ4がはんだ3を介して接合されている。なお、このような金属板2上には、半導体チップ4の他に、適宜サーミスタやコンデンサ等の電子部品、接続端子等の配線部材がはんだ3を介して接合されていてもよい。また、このような金属板2上には、半導体チップ4の他に、適宜ボンディングワイヤーや端子ブロックが接合されていてもよい。
金属板2は、その下に絶縁板1が配置されていてもよい。絶縁板1は、絶縁性で熱伝導性に優れた材質により構成されている。このような材質として、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素等のセラミックスがある。尚、図示を省略するが、絶縁板1の下面側にも上面側の金属板2と同様に、金属板が設けられてもよい。このような下面側の金属板は、熱伝導性に優れた材質により構成されている。このような材質として、例えば、銅、または、銅合金がある。また、金属板は、銅、アルミニウム、または、少なくともこれらの一種を含む合金により構成された基材と、その表面に他の材質で作製された表面層を積層して構成することも可能である。表面層の材質として、例えば、ニッケル、金、錫、または、少なくともこれらの一種を含む合金がある。このような構成を有する積層基板として、例えば、DCB(Direct Copper Bonding)基板、AMB(Active Metal Blazed)基板を用いることができる。
半導体チップ4は、パワー半導体チップであり、本発明の「接合対象部品」に対応する。半導体チップ4は、例えば、シリコンまたは炭化シリコンから構成された絶縁ゲート型バイポーラトランジスタ(IGBT)、金属酸化膜電界効果トランジスタ(MOSFET)等のトランジスタ素子を含んでいる。また、半導体チップ4は、必要に応じて、ショットキーバリアダイオード(SBD)、フリーホイーリングダイオード(FWD)等のダイオード素子を含んでもよい。図示を省略するが、積層基板(1,2)上には半導体チップ4以外にも、半導体モジュールの構成素子として必要な、電流の入出力端子や信号端子等が、それぞれ所定の接合領域に電気的に接続されて設けられている。
はんだ3は、例えば、錫-銀-銅からなる合金、錫-亜鉛-ビスマスからなる合金、錫-銅からなる合金、錫-銀-インジウム-ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする鉛フリーはんだにより構成される。さらに、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。
半導体モジュールは、必要な端子等の端部が外側に突出して露出した状態で、少なくとも金属板2の上面および半導体チップ4の周囲が絶縁性を有する樹脂によって内側に密に封止されることによって構成される。このような樹脂の材質として、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂、シリコン樹脂、シリコンゲル等の熱硬化性樹脂がある。更に、フィラーとして酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等を含んでもよい。絶縁板1の下面側に金属板が設けられている場合、下面側の金属板の下面は、封止樹脂の下側で外部に露出することによって半導体モジュールの放熱用の下面として使用できる。
図2に、本実施例の半導体モジュールの構成の概略を模式的に説明する平面図を示す。図2は、半導体チップ4側からの上面視であり、はんだ3下の金属板2上の3本の第1のガイド部2a1~2a3が、破線で例示されている。3本の第1のガイド部2a1~2a3は、図2に示すように、平面パターンで矩形状の半導体チップ4の周囲に、それぞれ外縁が矩形状をなす額縁型であり、いずれもほぼ等幅である。線状の第1のガイド部2a1~2a3は開放端を有しておらず、第1のガイド部2a1~2a3のそれぞれの内側には閉鎖面が規定される。3本の第1のガイド部2a1~2a3のうち最も内側に位置する第1のガイド部2a3の矩形の内縁と、半導体チップ4の矩形の外縁とは、ほぼ同じ位置で重なっている。
図2中に例示されたガイド部2a1~2a3及び中間部2b1,2b2は、半導体チップ4の周囲で一定の幅wを有する領域内に収まるように配置されている。尚、図2中で、はんだ3はドット状のハッチングを付して例示されている。図2に示すように、ガイド部2a1~2a3は、半導体チップ4から外側に一定の幅wで貼り出すはんだ3のフィレットの内側に留まるように配置されている。幅wは、ガイド部2a1~2a3の延びる方向に直交する方向に測った、3本の第1のガイド部2a1~2a3のうち最も外側に位置する第1のガイド部2a1と半導体チップ4との距離で定義される。
はんだ3は、面方向においては、半導体チップ4の矩形の外縁から、3本の第1のガイド部2a1~2a3のうち最も外側に位置する第1のガイド部2a1の矩形の外縁まで延びている。はんだ3は厚み方向においては、半導体チップ4の下面から金属板2の上面までの間に積層されると共に、金属板2の上面上の中間部2b1,2b2の上にも亘って設けられている。
図3に、半導体チップ4、はんだ3、金属板2の関係をあらわす断面図を示す。図3に示すように、幅wがはんだ3の厚みtとほぼ同じ値に設定されることによって、金属板2の上面とはんだ3の傾斜側面とのなす角度θは45度、或いは45度に非常に近似する。例えば、幅w及び厚みtがいずれも約100μmの場合、いずれも等幅の3本の第1のガイド部2a1~2a3及び2本の中間部2b1,2b2を幅wの領域内に配置するためには、1本のガイド部の幅及び1本の中間部の幅を、それぞれ約20μmに設定すればよい。
尚、図3中では説明の便宜のため、第1のガイド部2a1~2a3は、やや浅く窪んだ溝状の形状で例示されているが、実際には、完全な溝形状に限定されるものではない。第1のガイド部2a1~2a3は、周辺領域に比べて突出していなければよく、周辺領域と合わせて全体を離間して見た場合には、平坦に見える状態であっても構わない。第1のガイド部2a1~2a3は、半導体チップ4下の領域、周囲の中間部2b1,2b2およびガイド部2a1~2a3の周囲を含む周辺領域よりも表面粗さがより高められ、荒い凹凸形状を有する金属板2の領域である。
第1の実施の形態に係る半導体モジュールでは、はんだ3と第1のガイド部2a1~2a3との接触界面には酸化膜が存在しない、或いは酸化膜は実質的に存在しないと見做せる程度の極めて小さな分布に留められた状態が実現されている。そしてはんだ3は、第1のガイド部2a1~2a3の上面に酸化膜を介さず直接接触した状態で、第1のガイド部2a1~2a3によって規定される閉鎖面の内側の領域内にのみ局在し、フィレット形状が設計された形状から外れることなく、整えられている。
<半導体モジュールの製造方法>
次に第1の実施の形態に係る半導体モジュールの製造方法について、図4~図14を参照して説明する。まず図4に示すように、絶縁板1の上に金属板2が設けられた積層基板(1,2)を用意する。金属板2の上面には、図4中の金属板2の上面の中央には、後の工程において半導体チップ4との接合用のはんだ3が配置される第1のはんだ配置予定領域2cが、破線の矩形状の領域で例示されている。
次に図5に示すように、3本の第1のガイド部2a1~2a3を、内側に閉鎖面が規定されるように、金属板2の上面の第1のはんだ配置予定領域2cの周囲に額縁型に設ける。図5は、はんだ3が配置される前であって、図6中のC-C線方向から見た場合の半導体モジュールの断面図に対応する。第1のガイド部2a1~2a3は、例えば、金属板2の上面に所定のエネルギー密度のエキシマレーザー等のレーザー光を直接照射、或いは所望の開口パターンが形成されたマスクを介してスキャン照射することによって実現できる。レーザー光は、エキシマレーザーに限らず、YAGレーザー、炭酸ガスレーザー等でもよい。図6に示すように、レーザー光の照射によって、額縁型の第1のガイド部2a1~2a3が描かれる。
レーザー光が酸素(O)を含む雰囲気下で照射された場合、図7(a)に示すように、金属板2の上面上の照射領域表面には、酸化膜5a1~5a3が形成される。図7(a)中においても、レーザー光の照射領域は、溝によって模式的に例示されているが、実際の表面形状はこれに限定されるものではない。酸化膜5a1~5a3が形成された第1のガイド部2a1~2a3は、周辺領域に比べて突出、平坦、窪みのいずれのパターンであっても構わない。酸化膜5a1~5a3が形成された第1のガイド部2a1~2a3は、周辺領域よりも表面粗さが高められ、荒い凹凸形状を有する金属板2の領域である。そして、第1の実施の形態に係る半導体モジュールの製造方法においては、酸化膜5a1~5a3の形成を阻害する処理として、一旦形成された酸化膜5a1~5a3を改めて除去する工程が実施される。
ここで、酸化膜5a1~5a3を除去する方法としては、還元処理がある。還元処理は、例えば、レーザー光の照射後、はんだ付け工程において、還元剤を含むフラックスを含有したはんだを用いて行われる。はんだ付け工程におけるリフロー処理等の加熱によって、フラックスをガイド部2a1~2a3の上面に接触させることで、ガイド部2a1~2a3表面の酸化膜5a1~5a3を除去する。このような還元剤を含むフラックスの材質として、例えば、アビエチン酸等のロジン還元剤、およびブチルカルビトール等の溶剤等がある。更に、アクリル系やポリエーテル系等のポリマー、トリグリセリドや脂肪酸エステル等のチキソ剤、アジピン酸やフマル酸等の活性剤等を適宜含んでもよい。図7(b)中においても、レーザー光の照射領域は、溝によって模式的に例示されているが、実際の表面形状はこれに限定されるものではない。酸化膜5a1~5a3が除去された第1のガイド部2a1~2a3は、周辺領域に比べて、平坦または窪んでいる。また、酸化膜5a1~5a3が除去された第1のガイド部2a1~2a3は、周辺領域よりも表面粗さが高められ、荒い凹凸形状を有する金属板2の領域である。
図8は、酸化膜5a1~5a3が成膜された金属板2の上面の状態を推測するために、レーザー光が照射された金属板2の上面に還元処理を施すことなく、成膜された酸化膜が上面に残存した状態の上面を撮影したSEM画像の例である。図8中の画像は倍率が500倍で金属板2の上面状態を示し、図9中の画像は倍率が2000倍で金属板2の上面でレーザー光が照射された領域の状態を示す。図8中には、移動しながら照射されたレーザー光の複数本の鱗状の軌跡が、左上側から右下側に向かって延びる状態が例示されている。第1のガイド部2a1~2a3に相当するレーザー光の照射領域は、その周辺領域であるレーザー光の非照射領域よりも表面粗さが高められ、荒い凹凸形状を有する金属板2の領域であることが分かる。
一方、図10は、酸化膜5a1~5a3が除去された金属板2の上面の状態を推測するために、レーザー光が照射された金属板2の上面に還元処理を施して、成膜された酸化膜が上面から除去された状態の上面を撮影したSEM画像の例である。図10中の画像は倍率が500倍で金属板2の上面状態を示し、図11中の画像は倍率が2000倍で金属板2の上面でレーザー光が照射された領域の状態を示す。図10中には、移動しながら照射されたレーザー光の複数本の鱗状の軌跡が、左上側から右下側に向かって延びる状態が、図8の場合と同様に例示されている。第1のガイド部2a1~2a3に相当するレーザー光の照射領域は、その周辺領域であるレーザー光の非照射領域よりも表面粗さが高められ、荒い凹凸形状を有する金属板2の領域であることが分かる。
更に、図9及び図11を比較すると、金属板2の上面から酸化膜が除去された場合、酸化膜が除去されない場合に比べて、上面の凹凸がより細かく形成されることが分かる。図9及び図11を参照して分かるように、第1のガイド部2a1~2a3の上面上で酸化膜5a1~5a3が除去されることにより、上面上の表面粗さの値は、レーザー光が照射されていない中間部2b1,2b2上の表面粗さより遥かに大きくなる。
次に図5及び図6に示すように、第1のガイド部2a1~2a3の矩形状の閉鎖面の内側で、第1のはんだ配置予定領域2cの上にはんだ3aを配置する。配置されるはんだ3aは、後の工程において流動可能な性質を有していればよく、例えばクリームはんだでもチップはんだでもよい。はんだを配置する際、上記したように、還元剤を含むフラックスを含有したはんだを用いれば、酸化膜5a1~5a3が除去される。
また、配置されるはんだ3aの体積は、流動する際、金属板2上の最も外側の第1のガイド部2a1の外側に張り出さないように、金属板2の上面及び半導体チップ4の下面間の空間内で占める、固化後のはんだ3の体積を考慮して設定される。
次に図12及び図13に示すように、配置されたはんだ3aの上に半導体チップ4を搭載する。
次に、はんだ付け工程として、リフロー処理等によって所定温度に加熱し、はんだ3aを溶融させる。はんだを溶融することで、はんだの流動性を高め、図14(a)に示すように、流動性が高められたはんだ3bを半導体チップ4の外側に流動させる。図14(a)中には、半導体チップ4の上辺側から、外側の上側に向かって張り出すように流動するはんだ3bが、内側に斜線のパターンを付して例示されている。
はんだ3bの流動時、第1のガイド部2a1~2a3の表面上の酸化膜5a1~5a3が除去され、表面粗さが高められていることによって、第1のガイド部2a1~2a3の表面上におけるはんだ3bの濡れ性は、中間部2b1,2b2上の濡れ性より、非常に大きく高められている。そのため、流動によって3本の第1のガイド部2a1~2a3のうち最も内側の第1のガイド部2aの上面上に移動したはんだ3bは、第1のガイド部2aの表面に堅固に捕獲(トラップ)され、第1のガイド部2aの上側で隣接する中間部2bの上面上に向かって溢れる流動は大きく抑制される。結果、はんだ3bは、半導体チップ4から中間部2b1,2b2に向かう方向(図14(a)中の下側から上側の方向)よりも、図14(a)中で第1のガイド部2a1~2a3の延びる左右方向に沿って、図14(a)中の中央から外側に流動するように誘導される。
一方、はんだ3bが最も内側の第1のガイド部2aの表面にすべて捕獲され切れない場合、捕獲され切れなかった部分のはんだ3bは、一旦、第1のガイド部2aの上側の中間部2bの上面上に移動する。更に、中間部2bの上面に捕獲され切れなかった部分のはんだ3bは、中間部2bの図14(a)中の上側で隣接する、3本の第1のガイド部2a1~2a3のうち中央の第1のガイド部2a2の上面上に移動する。中央の第1のガイド部2a2の上面上においても、最も内側の第1のガイド部2aの場合と同様に、はんだ3bは、第1のガイド部2a2の延びる左右方向に沿って、図14(a)中の中央から外側に流動するように誘導される。
中間部2bの上面上のはんだ3bは、最も内側の第1のガイド部2aの上面上のはんだ3b及び中央の第1のガイド部2a2の上面上のはんだ3bに接触して両側から挟まれる。そのため図14(b)に示すように、中間部2bの上面上のはんだ3bも、両側のそれぞれのはんだ3bの流動に牽引されることによって、左右方向へ流動するように誘導される。
また、中央の第1のガイド部2a2の上面に捕獲され切れなかった部分のはんだ3も、第1のガイド部2a2の上側の中間部2bの上面上に移動する。更に、中間部2bの上面に捕獲され切れなかった部分のはんだ3bは、中間部2bの図14(b)中の上側で隣接する、3本の第1のガイド部2a1~2a3のうち最も外側の第1のガイド部2aの上面上に移動する。中間部2bの上面上及び第1のガイド部2aの上面上におけるそれぞれのはんだ3bの流動状態については、中間部2bの上面上及び第1のガイド部2a2の上面上の場合と同様である。すなわち3本の第1のガイド部2a1~2a3の上面上、及び、2本の中間部2b1,2b2の上面上の全体において、はんだ3bの流動方向は一体的に誘導される。
次に図14(c)に示すように、流動するはんだ3bが第1のガイド部2a1~2a3の矩形の上辺の両端の角を曲がって左右の2辺に到達すると、はんだ3bの流動方向は上側から下側に変化する。すなわちはんだ3bの流動方向は、流動開始時点の半導体チップ4から上辺の中間部2b1,2b2に向かう方向(下側から上側の方向)と逆方向に転換される。そして図14(d)に示すように、流動するはんだ3bが第1のガイド部2a1~2a3の矩形の左右の2辺の下側の角をそれぞれ曲がって下辺に到達すると、はんだ3bの流動方向は外側から中央に転換される。
図14(a)~図14(d)に示したように、はんだ3bが半導体チップ4の周囲で周回状に流動する間、はんだ3bは第1のガイド部2a1~2a3の上面上、及び、中間部2b1,2b2の上面上の両方において一体的に誘導される。そのためはんだ3bは、第1のガイド部2a1~2a3の額縁の内側の閉鎖面内の領域全体に亘って拡がる。
はんだ3bの流動が終了した時点で、はんだ3bは、第1のガイド部2a1~2a3の内側の閉鎖面内にのみ留められ局在している。そしてはんだ3bが冷却され、固化することによって、金属板2及び半導体チップ4間の電気的な接続が完成する。
そして、半導体チップ4以外の回路素子についてはんだ付けやワイヤーボンディング等の所定の接続工程を実施した後、積層基板(1,2)をトランスファー成形等によって樹脂封止することによって、第1の実施の形態に係る半導体モジュールを得られる。得られた半導体モジュールの内部では、はんだ3の過剰な濡れ拡がりが抑制され、フィレット形状が所望のパターンに実現されている。
<第1比較例>
一方、図15に示すように、ガイド部が設けられていない第1比較例に係る半導体モジュールでは、はんだ3cの流動方向が制御されず、はんだ3cは主に一方向(図15中の左側)に向かって流れ、金属板2上の不必要な部分へ過剰に濡れ拡がる。そのため例えば、はんだ3cが半導体チップ4の近傍に配置されるワイヤーボンディング部に拡がった場合、ボンディングプロセス時に接合不良等の不具合が生じる懸念が生じる。また積層基板(1,2)を樹脂封止する際、はんだ3c及び封止樹脂間の密着性が低いため、はんだ3cが過剰に濡れ拡がると、はんだ3cと接触する部分の封止樹脂が剥離し易くなり、剥離に起因した半導体モジュールの短絡の懸念も生じる。
また第1比較例の場合、図16に示すように、半導体チップ4の下側のはんだ3cの膜厚が一様に確保できず、膜厚にムラが生じる。そのため、膜厚ムラに起因してはんだクラックが発生したり、半導体モジュールの熱抵抗が増大したりする。また膜厚ムラに起因して、半導体チップ4の設定範囲を超える位置ズレや回転等の変位が誘起される。
<第2比較例>
更に図17中に例示した第2比較例に係る半導体モジュールでは、半導体チップ4の周囲の金属板2の上面に複数の線が、全体として拡がり抑制領域2dをなして、半導体チップ4から大きく離間して半導体チップ4を取り囲むように設けられている。拡がり抑制領域2dは、平面パターンで矩形状の額縁型であり、拡がり抑制領域2dに含まれる複数の線は、レーザー光が照射された加工面である。加工面の線は、平面パターンで、半導体チップ4の外縁の矩形の縦辺及び横辺と同時に交差するように斜めに描かれている。しかし本発明の第1の実施の形態の場合のような、半導体チップ4の周囲で、内側に閉鎖面を規定する線状のガイド部は設けられていない。
また拡がり抑制領域2dに含まれる加工面の線上には、図7(a)に示したような酸化膜5a1~5a3がレーザー光照射の際に成膜されており、成膜された酸化膜5a1~5a3は除去されておらず残存している。そのため、半導体チップ4側から外側に流動して拡がり、拡がり抑制領域2dの加工面の線上に移動したはんだ3dの流動方向は、
拡がり抑制領域2dの内側に留まるように十分に誘導されない。そしてはんだ3dは拡がり抑制領域2dの外側まで更に張り出すことになる。すなわち第2比較例の場合、はんだ3dの過剰な濡れ拡がりが十分に抑制されず、固化後のはんだ3dのフィレット形状が制御されないため、金属板2の上面上での接合不良等の不具合や封止樹脂の剥離等を効果的に防止できない。
第1の実施の形態に係る半導体モジュールの製造方法では、固化後のはんだ3が第1のガイド部2a1~2a3の内側の閉鎖面内にのみ局在するように、はんだ3bの流動方向が第1のガイド部2a1~2a3によって意図的に制御される。そのため、閉鎖面の外側への不必要なはんだ3の流出が確実に防止されると共に、はんだ3bを半導体チップ4の周囲の所望の方向に廻り込むように誘導して、顧客が要望する設計仕様に応じた適切なはんだ3のフィレット形状を実現することが可能になる。よって過剰な濡れ拡がりによって生じる不具合が回避された、高品質な半導体モジュールを製造できる。また、はんだ3bの過剰な濡れ拡がりが抑制されるため、積層基板(1,2)の樹脂封止の際、封止樹脂の剥離に起因した半導体モジュールの短絡を防止することができる。
また第1の実施の形態に係る半導体モジュールの製造方法によれば、はんだ3bの流動開始から流動終了までの間、はんだ3bが閉鎖面内を周回するように流動方向が制御されるため、流動後のはんだ3bの膜厚の均一化がより促進される。よって膜厚ムラに起因するはんだクラックの発生を防止し、半導体モジュールの熱抵抗の増大を回避できる。また膜厚ムラに起因する半導体チップ4の不要な位置ズレや回転変位を抑制できる。
また第1の実施の形態に係る半導体モジュールの製造方法によれば、第1のガイド部2a1~2a3は1本だけでなく3本設けられ、3本の第1のガイド部2a1~2a3が連関してはんだ3bの流動方向の誘導を補完し合う。よって、はんだ3bの過剰な濡れ拡がりを一層確実に防止できる。
また第1の実施の形態に係る半導体モジュールの製造方法では、フラックス含有はんだを第1のガイド部2a1~2a3の上面に接触させつつ流動させるだけで、酸化膜5a1~5aの形成が阻害できる。換言すると、レーザー光照射時およびはんだ付け工程前に特段のプロセスを必要としないため、プロセス上の負担を抑制できる。
また第1の実施の形態に係る半導体モジュールの製造方法では、酸化膜5a1~5a3によってはんだ3bの濡れ拡がりを防止しようとする従来の手法とは反対に、第1のガイド部2a1~2a3の上面上から酸化膜5a1~5a3を積極的に排除する。ここで通常、レーザー光の照射によって酸化膜5a1~5a3を厚く形成するためには、比較的大きな出力のレーザー光が必要である。しかし第1の実施の形態によれば、こうした酸化膜5a1~5a3の形成が不必要であり、第1のガイド部2a1~2a3については表面粗さが高められるだけのレーザー光の出力で済む。よって、レーザー光の出力を低く抑えることが可能になるため、レーザープロセス上の負担を軽減できる。また、酸化膜5a1~5a3による従来の手法では、はんだ3aの濡れ拡がりを防止するだけである。しかし第1の実施の形態に係る半導体モジュールでは、はんだ3aを半導体チップ4の周囲で周回状に誘導することで、はんだ3aの濡れ拡がり防止だけでなく、はんだ3aの膜厚の均一化や適切なフィレット形状制御に寄与することができる。
また第1の実施の形態に係る半導体モジュールの製造方法によれば、第1のガイド部2a1~2a3は、半導体チップ4から最も外側に位置する第1のガイド部2a1がはんだ3の厚みtと同じ幅wで半導体チップ4から離間する。よって、金属板2の上面とはんだ3の傾斜側面とのなす角度θが45度に近付き、はんだ接合の状態をより良好に保つことが可能になる。
―第2の実施の形態―
第1の実施形態に係る半導体モジュールでは、線状の第1のガイド部2a1~2a3は、平面パターンで、内側に閉鎖面を規定するように、換言すると、線の両端が連結され開放端を有さないように構成されていた。しかし本発明の第2の実施の形態に係る半導体モジュールでは、線状の第2のガイド部は両端が連結されておらず、開放端を有し、内側に閉鎖面が規定されない点が第1の実施の形態の場合と異なる。また第2の実施の形態に係る半導体モジュールの製造方法においては、酸化膜5a1~5a3の形成を阻害する処理として、形成された酸化膜5a1~5a3を除去する工程の代わりに、レーザー光照射時に酸化膜5a1~5a3の形成を抑制する工程が実施される。
図18に示すように、第2の実施の形態に係る半導体モジュールは、絶縁板1及び絶縁板1の上面に接合して設けられた金属板2を有する積層基板(1,2)と、金属板2の上にはんだ3fa~3fcを介して搭載された接続端子6a~6cと、を備える。接続端子6a~6cは本発明の「接合対象部品」に対応する。
接続端子6a~6cは、半導体チップ4と電気的に接続され、半導体チップへの電流の入出力配線や信号配線を行う。図18の例では、接続端子6a~6cは、半導体チップ4と同一の金属板2上に接合され、半導体チップ4の裏面電極と電気的に接続されている。接続端子6a~6cは、導電性に優れた材質により構成されている。このような材質として、例えば、銅、または、銅合金がある。また、接続端子6a~6cの表面にめっき層を形成することも可能である。このようなめっき層の材質として、例えば、ニッケル、金、錫、または、少なくともこれらの一種を含む合金がある。接続端子6a~6cは、円柱状や角柱状のピン端子であってもよいし、或いはピン端子が内側に差し込まれる筒状のコンタクト部品であってもよい。更には板状のリードフレーム等であってもよい。また、ピン端子やコンタクト部品等は単純に直線状に延びる形状に限定されず、途中で任意に曲がっていてもよいし、リードフレーム等も全体が一様に平坦な板状に限定されず、部分的に任意に曲がっていたり凹凸を有していたりしてもよい。すなわち接続端子6a~6cは任意の形状であってよい。
図18は、半導体チップ4側からの上面視であり、金属板2の上面上で接続端子6a~6cの周囲及び第2のガイド部2eの領域上には、内側にドット状のパターンが付された、はんだの濡れ拡がり部3hが例示されている。はんだの濡れ拡がり部3h下の金属板2上の第2のガイド部2eが破線で例示されている。金属板2の上面上には、図18中の接続端子6a~6cの左側には、上下方向に線状に延びる第2のガイド部2eが、平面パターンで、ガイド部全体が固化したはんだ3fa~3fcおよびはんだの濡れ拡がり部3hの内側に収まるように配置されている。第2のガイド部2eは、溶融時のはんだ3fa~3fcを、第2のガイド部2eの線の延びる方向(図18中の上下方向)に流動するように誘導する。
第2のガイド部2eより半導体チップ4側へのはんだの濡れ拡がりは防止されている。第2の実施の形態に係る半導体モジュールの他の構成については、第1の実施形態に係る半導体モジュールにおける同名の部材とそれぞれと等価であるため重複説明を省略する。
第2のガイド部2eは、第1の実施の形態における第1のガイド部2a1~2a3と同様に、レーザー光の照射による加工面等によって実現できる。図19(a)に示すように、はんだ3fa~3fcが配置される前の段階で、O含有量が極めて少ない高純度の窒素(N)やアルゴン(Ar)雰囲気等の不活性ガス雰囲気下でレーザー光の照射を行った。レーザー光は、図19(b)に示すように、金属板2の上面上で直線状に並ぶ複数の第2のはんだ配置予定領域2f1~2f3の左側に、第2のはんだ配置予定領域2f1~2f3の並設方向と平行に照射される。本実施例では、不活性ガス雰囲気下でレーザー光が照射されるため、第2のガイド部2eは、酸化膜の形成が抑制されつつ、表面粗さは周囲の領域より高められている。また、第2のガイド部2eは、周辺領域に比べて、平坦または窪んでいる。酸化膜の形成が抑制される方法により、第1の実施の形態から、酸化膜5a1~5a3を除去する工程を省くことができる。
第2のガイド部2eは、その周辺領域よりも表面粗さが高められ、荒い凹凸形状を有する金属表面からなる。そのため、はんだ付け工程において、溶融時のはんだ3fa~3fcが半導体チップ4側へ向かう方向(図18中の左方向)に流動しようとする場合であっても、第2のガイド部2eによって、はんだ3fa~3fcは半導体チップ4側への流動方向と直交する方向に誘導される。そして第2のガイド部2eによってはんだ3fa~3fcは半導体チップ4側への移動が堰き止められ、半導体チップ4の下のはんだ3と繋がる状態が回避される。
一方、図20に示すように、第比較例に係る半導体モジュールでは、半導体チップ4と接続端子6a~6cとの間の境界位置に第2のガイド部2eが設けられていない。そのため接続端子6a~6cの下に位置する固化前のはんだ3fa~3fcの、半導体チップ4側への流動が阻害されず、はんだ3fa~3fcと半導体チップ4側のはんだ3とが繋がってしまう。図20中に例示されたはんだの濡れ拡がり部3iのように、接続端子6a~6c側のはんだ3fa~3fcと半導体チップ4側のはんだ3とが大きく繋がると、封止樹脂との密着力が低下してしまう。また、接続端子6a~6c側のはんだ3fa~3fcが、半導体チップ4側のはんだ3に流動することで、接続端子6a~6c側のはんだ3fa~3fc量が減少し、必要な接合力を保てなくことがある。
第2の実施の形態に係る半導体モジュールによれば、半導体チップ4と接続端子6a~6cとの間の境界位置に第2のガイド部2eが設けられることによって、半導体チップ側のはんだ3と接続端子6a~6c側のはんだ3fa~3fcとの繋がりを防止できる。第2の実施の形態に係る半導体モジュールの他の効果については、第1の実施形態に係る半導体モジュールの場合と同様である。
<第1変形例>
図21(a)に示すように、開放端を有する線状の第2のガイド部2g1~2g3は、金属板2の上面上の半導体チップ4の下の領域に配置されてもよい。第1変形例に係る半導体モジュールにおいては、金属板2の上面上で半導体チップ4の下の領域に、8本の直線状の第2のガイド部2g1~2g3が、平面パターンで、外側に向かって放射状に延びるように設けられている。
8本の第2のガイド部2g1~2g3は、互いに約45度ずつの等角度で間隔を空けて、それぞれが第1のはんだ配置予定領域2cの外縁と1箇所で交差して延びている。第1変形例における第2のガイド部2g1~2g3も、第1のガイド部2a1~2a3と同様に、レーザー光の照射による加工面等によって実現でき、周囲の領域より表面粗さが高められている。また、製造中に酸化膜が除去、または酸化膜の形成が阻害されることによって、酸化膜のない金属表面を有する。第1変形例に係る半導体モジュールの他の構成については、図1~図20を用いて説明した半導体モジュールにおける同名の部材とそれぞれと等価であるため重複説明を省略する。
第1変形例に係る半導体モジュールでは、第2のガイド部2g1~2g3が、等角度で間隔を空けて、中央から外側に放射状に延びるように配置されている。そのため、第1のはんだ配置予定領域2cに配置された半導体チップ接合用のはんだが外側に均一に拡がるように流動方向が誘導されるので、半導体チップの下のはんだの膜厚の均一化を促進できる。第1変形例に係る半導体モジュールの他の効果については、第1及び第2の実施の形態に係る半導体モジュールの場合と同様である。
また、図21(b)に示すように、開放端を有する線状の第2のガイド部2g4は、金属板2の上面上の半導体チップ4の下の領域に、間隔を空けて網目状に配置してもよい。この場合も線状の第2のガイド部2g1~2g3と同様の効果が得られる。
<第2変形例>
図22に示すように、開放端を有する線状の第2のガイド部2hは、金属板2の上面上で、直線状に並設された3本の接続端子6a~6cの下に、接続端子6a~6cの並設方向に沿って配置されてもよい。第2変形例に係る半導体モジュールでは、金属板2の上面上で、1本の直線状の第2のガイド部2hが、接続端子6a~6c接合用のはんだ3fa~3fcの下に延びるように設けられている。図22中の第2のガイド部2h及びはんだ3fa~3fcの周囲には、はんだの濡れ拡がり部3gが例示されている。
第2変形例における第2のガイド部2hも、第1のガイド部2a1~2a3と同様に、レーザー光の照射による加工面等によって実現でき、周囲の領域より表面粗さが高められている。また、第2変形例に係る半導体モジュールは製造中に酸化膜が除去、または酸化膜の形成が抑制されることによって、酸化膜のない金属表面を有する。第2変形例に係る半導体モジュールの他の構成については、図1~図21を用いて説明した半導体モジュールにおける同名の部材とそれぞれと等価であるため重複説明を省略する。
第2変形例に係る半導体モジュールでは、第2のガイド部2hが、接続端子6a~6cの直下に、複数本の接続端子6a~6cの並設方向に沿って設けられる。そのため接続端子6a~6c接合用のはんだ3fa~3fcが接続端子6a~6cの周囲に留まるように流動方向が誘導される。よって、接続端子6a~6cの下のはんだ3fa~3fcの過剰な濡れ拡がりが抑制され、半導体チップ4の下のはんだ3との繋がりを防止できる。また、複数の接続端子6a~6cにおいて、はんだ3fa~3fcの一部の接続端子6a~6cへの偏りを抑制することができる。更に、複数の接続端子6a~6cの下に位置する第2のガイド部2hの表面は、はんだ3fa~3fcによって部分的に覆われているように見えるが、実際には、表面が凹凸形状であるので複数の接続端子6a~6cの下で繋がっている。よって、はんだ3fa~3fcの流動方向の誘導性が更に高まる。第2変形例に係る半導体モジュールの他の効果については、第1及び第2の実施の形態に係る半導体モジュールの場合と同様である。
<第3変形例>
開放端を有する線状の第2のガイド部は、直線状に限定されず、曲線状やジグザグ状等の他の任意の形状が採用できる。例えば図23中には、金属板2の上面上で、半導体チップ4の周囲に設けられた、平面パターンで、クランクシャフト状の第2のガイド部2iが例示されている。尚、図23中の第2のガイド部2iは、説明の便宜のため、半導体チップ4との間の隙間が大きく誇張して描かれている。しかし実際には第1の実施の形態中で説明したように、第2のガイド部2iの外縁の位置は、はんだ3bの体積を考慮して決定された半導体チップ4からの離間距離に応じて設定され、第2のガイド部2iの全体が、固化したはんだの内側に収まるように配置される。
第2のガイド部2iは、はんだ3bの流動方向(図23中の上側から下側の方向)と直交する直交部2i1と、この直交部2i1と直交しはんだ3bの流動方向に平行な平行部2i2,2i3とをそれぞれ複数有する。直交部2i1と平行部2i2,2i3とが交互に配置されることによって、全体として線状の第2のガイド部2iが実現されている。直交部2i1は、第1の実施の形態における第1のガイド部2a1~2a3と同様に、はんだ3bの流動方向を約45度転換する。平行部2i2,2i3は、流動するはんだ3bが平行部2i2,2i3に到達した際、はんだ3bの流動の勢いに逆らわず、勢いを緩衝するように吸収する。
第3変形例における第2のガイド部2iも、第1のガイド部2a1~2a3と同様に、レーザー光の照射による加工面等によって実現でき、周囲の領域より表面粗さが高められている。また、製造中に酸化膜が除去、または酸化膜の形成が抑制されることによって、酸化膜のない金属表面を有する。第3変形例に係る半導体モジュールの他の構成については、図1~図22を用いて説明した半導体モジュールにおける同名の部材とそれぞれと等価であるため重複説明を省略する。
第3変形例に係る半導体モジュールによれば、第2のガイド部2iの平行部2i2,2i3によって流動するはんだ3bの勢いが緩衝されつつ、直交部2i1によってはんだ3bの流動方向が転換される。よって、はんだ3bの過剰な濡れ拡がりをより効率よく抑制できる。また第2のガイド部2iの本数が少なくても、濡れ拡がり抑制効果を高く維持できる。第3変形例に係る半導体モジュールの他の効果については、第1及び第2の実施の形態に係る半導体モジュールの場合と同様である。尚、クランクシャフト状の第2のガイド部2iの両端を連結して内側に閉鎖面を規定することによって、第1の実施の形態の場合のように、閉鎖面の内側にはんだ及び半導体チップ4を配置することもできる。
―その他の実施の形態―
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本開示から当業者には様々な代替の実施の形態、実施例及び運用技術が明らかになると考えられるべきである。
例えば、本発明の実施の形態において、内側に閉鎖面が規定される第1のガイド部2a1~2a3の外縁の形状は、矩形状に限定されず、所望のはんだ3のフィレット形状に合わせて適宜変更できる。また内側に閉鎖面を規定する第1のガイド部2a1~2a3は、半導体チップ4の周囲に限定されず、接続端子等他の接合対象部品の周囲に設けられてもよい。
また内側に閉鎖面を規定する第1のガイド部の本数は1本でも2本でも、或いは4本以上であってもよく、本数は任意に設定できる。1本以上の第1のガイド部が設けられる場合、すべての第1のガイド部が半導体チップ4の周囲で一定の幅wを有する領域内に収まるように配置されることによって、金属板2の上面及びはんだ3の傾斜側面間の角度θを45度に近づけることが可能である。
また第1の実施の形態では、はんだ付け工程において、レーザー光の照射領域上に成膜された酸化膜5a1~5a3に、はんだ用フラックスが接触することによって、酸化膜が除去された。しかし酸化膜を除去する方法としては、これに限定されない。例えば、レーザー光の照射後はんだ付け工程の前に、第1のガイド部2a1~2a3の上面上に、還元剤を含むはんだ用フラックスを塗布し、加熱することによって、酸化膜5a1~5a3を除去できる。
また、図24に示すように、例えば、はんだ付け工程の加熱溶融処理の際、積層基板(1,2)を水素(H)等の還元性ガスを含む還元炉中に装入し加熱することによって、酸化膜5a1~5a3が除去されてもよい。還元炉によれば、はんだ3の材料を選択する際、フラックス含有はんだに限定されず、選択肢を拡大できる点で有利である。
また第2の実施の形態では、不活性ガス雰囲気下でレーザー光が照射されることによって、酸化膜5a1~5a3の形成が抑制された。この方法を用いる際、はんだ付け工程も同様に不活性ガス雰囲気下で行うことが可能である。この方法によれば、はんだ3の材料を選択する際、フラックス含有はんだに限定されず、また、はんだ付け工程を還元雰囲気で行う必要もなく選択肢を拡大できる点で有利である。
本発明の実施の形態において、第1の実施の形態では、酸化雰囲気下でレーザー光を照射することで酸化膜が形成され、その後の還元工程により酸化膜を除去されることで、第1のガイド部2a1~2a3を形成する方法を示した。一方、第2の実施の形態では、不活性雰囲気下でレーザー光を照射して酸化膜の形成を抑制することで、第2のガイド部2eを形成する方法を示した。しかしながら、第1の実施の方法と第2の実施の方法を入れ替えることも可能である。
また半導体チップ4に含まれる半導体の種類は任意のものでよく、例えば、SiでもSiCでもよい。また本発明を用いたはんだ接合の方法は、半導体チップ4や接続端子のはんだ付けに限定されるものではなく、例えばサーミスタやコンデンサ等の各種の電子部品、リードフレーム等の各種の端子等の素子を含む、様々な接合対象部品のはんだ付けの際に適用できる。更に、セラミクス積層基板等からなる積層基板を本発明の接合対象部品とすれば、積層基板を放熱用のベース板へはんだ付けする時にも、本発明を用いたはんだ接合の方法は適用できる。
また図1~図24中に示した本発明の実施の形態及び各変形例に係る半導体モジュールに含まれる構成を部分的に組み合わせてもよい。以上のとおり本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
1 絶縁板
2 金属板
2a1~2a3 第1のガイド部
2b1 第1中間部
2b2 第2中間部
2c 第1のはんだ配置予定領域
2d 拡がり抑制領域
2g1~2g4 第2のガイド部
2h 第2のガイド部
2f1~2f3 第2のはんだ配置予定領域
2h,2i 第2のガイド部
2i1 直交部
2i2,2i3 平行部
3,3a,3b はんだ
3c,3d はんだ
3fa~3fc はんだ
3g,3h,3i 濡れ拡がり部
4 半導体チップ
5a1~5a3 酸化膜
6a~6c 接続端子
t はんだの厚み
w はんだの張り出し領域の幅
θ 金属板の上面及びはんだの傾斜側面間の角度

Claims (19)

  1. 金属板と、
    前記金属板の上に設けられたはんだと、
    前記はんだの上に搭載された接合対象部品と、
    前記金属板の上面上で前記接合対象部品の周囲に線状に設けられ、周辺領域より表面粗さが大きい金属表面を有するガイド部と、を備え、
    前記ガイド部の全体は、前記はんだの内側に収まるように配置されていることを特徴とする半導体モジュール。
  2. 前記はんだが、前記ガイド部の前記金属表面に酸化膜を介さず直接接触することを特徴とする請求項に記載の半導体モジュール。
  3. 前記ガイド部は、複数本であることを特徴とする請求項又はに記載の半導体モジュール。
  4. 平面パターンで、前記ガイド部の内側には閉鎖面が規定され、
    前記はんだは前記閉鎖面内にのみ局在することを特徴とする請求項1~のいずれか一項に記載の半導体モジュール。
  5. 前記接合対象部品は、半導体チップであることを特徴とする請求項1~のいずれか一項に記載の半導体モジュール。
  6. 前記接合対象部品から最も外側に位置する前記ガイド部は、固化した前記はんだの厚みと同じ幅で前記接合対象部品から離間していることを特徴とする請求項に記載の半導体モジュール。
  7. 前記ガイド部は、複数の前記接合対象部品の並設方向に沿って平行に延びることを特徴とする請求項のいずれか一項に記載の半導体モジュール。
  8. 前記接合対象部品は、接続端子であることを特徴とする請求項に記載の半導体モジュール。
  9. 前記ガイド部は、前記接続端子と半導体チップとの間に位置することを特徴とする請求項に記載の半導体モジュール。
  10. 前記ガイド部の線は、開放端を有することを特徴とする請求項のいずれか一項に記載の半導体モジュール。
  11. 前記ガイド部は、前記はんだの流動方向に直交する直交部と、前記流動方向に平行な平行部とを有することを特徴とする請求項に記載の半導体モジュール。
  12. 前記ガイド部は、前記接合対象部品の下に位置することを特徴とする請求項に記載の半導体モジュール。
  13. 複数本の前記ガイド部は、前記接合対象部品の下の前記金属板の上面上で放射状、または網目状に延びることを特徴とする請求項12に記載の半導体モジュール。
  14. 前記接合対象部品下の前記ガイド部は、複数の前記接合対象部品の下に位置し、複数の前記接合対象部品の下で繋がっていることを特徴とする請求項12に記載の半導体モジュール。
  15. 金属板の上面上のはんだ配置予定領域の周囲にレーザー光を照射して、周辺領域より表面粗さが大きい金属表面を有するガイド部を線状に形成する工程と、
    前記はんだ配置予定領域にはんだを配置する工程と、
    配置された前記はんだの上に前記はんだとの接合対象部品を搭載する工程と、
    前記はんだと前記ガイド部との界面における酸化膜の形成を阻害する工程と、
    前記接合対象部品側から外側に流動する前記はんだを、前記ガイド部の表面上で捕獲し、前記ガイド部の延びる方向に誘導する工程と、を含む
    ことを特徴とする半導体モジュールの製造方法。
  16. 前記レーザー光は、酸化雰囲気下で照射され、
    前記酸化膜の形成を阻害する工程として、還元剤を含んだフラックスを有する前記はんだを前記ガイド部に接触させた状態で流動させることによって、前記レーザー光の照射によって前記ガイド部の表面に形成された酸化膜を除去する処理を含むことを特徴とする請求項15に記載の半導体モジュールの製造方法。
  17. 前記レーザー光は、酸化雰囲気下で照射され、
    前記酸化膜の形成を阻害する工程として、前記はんだを加熱する前に、予め還元剤を含んだフラックスを前記ガイド部に塗布することによって、前記レーザー光の照射によって前記ガイド部の表面に形成された酸化膜を除去する処理を含むことを特徴とする請求項16に記載の半導体モジュールの製造方法。
  18. 前記レーザー光は、酸化雰囲気下で照射され、
    前記酸化膜の形成を阻害する工程として、前記はんだを還元雰囲気下又は不活性雰囲気下で加熱することによって、前記レーザー光の照射によって前記ガイド部の表面に形成された酸化膜を除去する処理を含むことを特徴とする請求項15に記載の半導体モジュールの製造方法。
  19. 前記酸化膜の形成を阻害する工程として、前記レーザー光を不活性雰囲気下で照射することによって、前記ガイド部の表面の酸化膜の形成を抑制する処理を含むことを特徴とする請求項15に記載の半導体モジュールの製造方法。
JP2018088148A 2018-05-01 2018-05-01 半導体モジュール及び半導体モジュールの製造方法 Active JP7192241B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018088148A JP7192241B2 (ja) 2018-05-01 2018-05-01 半導体モジュール及び半導体モジュールの製造方法
US16/362,120 US10937727B2 (en) 2018-05-01 2019-03-22 Semiconductor module and method for manufacturing semiconductor module
CN201910256955.6A CN110429073A (zh) 2018-05-01 2019-04-01 半导体模块以及半导体模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018088148A JP7192241B2 (ja) 2018-05-01 2018-05-01 半導体モジュール及び半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2019195009A JP2019195009A (ja) 2019-11-07
JP7192241B2 true JP7192241B2 (ja) 2022-12-20

Family

ID=68384002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018088148A Active JP7192241B2 (ja) 2018-05-01 2018-05-01 半導体モジュール及び半導体モジュールの製造方法

Country Status (3)

Country Link
US (1) US10937727B2 (ja)
JP (1) JP7192241B2 (ja)
CN (1) CN110429073A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019104334A1 (de) * 2019-02-20 2020-08-20 Infineon Technologies Ag Halbleiteranordnung und verfahren zum herstellen einer hableiteranordnung
CN114830305A (zh) * 2019-12-16 2022-07-29 日立安斯泰莫株式会社 半导体装置的制造方法及半导体装置
US20230042041A1 (en) * 2020-01-13 2023-02-09 Osram Opto Semiconductors Gmbh Housing, optoelectronic semiconductor component and production method
CN113241325A (zh) * 2020-01-23 2021-08-10 富士电机株式会社 电子装置以及电子装置的制造方法
JP7482815B2 (ja) * 2021-03-09 2024-05-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE102021107690A1 (de) * 2021-03-26 2022-09-29 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren
JP7735712B2 (ja) * 2021-08-05 2025-09-09 富士電機株式会社 半導体装置及びその製造方法
CN115351424A (zh) * 2022-02-15 2022-11-18 深圳市艾贝特电子科技有限公司 一种无助焊剂激光焊接方法
JP2023180440A (ja) * 2022-06-09 2023-12-21 オリンパス株式会社 操作ワイヤの接合方法、および医療用機器
CN120092244A (zh) * 2022-10-21 2025-06-03 Lg伊诺特有限公司 智能ic基板、包括该智能ic基板的智能ic模块和ic卡
TWI865969B (zh) * 2022-11-21 2024-12-11 中信金學校財團法人中信科技大學 含有氧化結構之銦鉍合金於散熱之用途
JP2024089412A (ja) * 2022-12-21 2024-07-03 株式会社デンソー 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218280A (ja) 2008-03-07 2009-09-24 Toshiba Corp 半導体装置
JP2014203947A (ja) 2013-04-04 2014-10-27 株式会社デンソー 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54147164U (ja) * 1978-04-03 1979-10-13
JPH0331848A (ja) 1989-06-29 1991-02-12 Sharp Corp 感光体塗布装置とその製造方法
JP4427154B2 (ja) * 2000-03-14 2010-03-03 株式会社東芝 セラミックス回路基板
JP2003273306A (ja) * 2002-03-15 2003-09-26 Omron Corp リードフレーム基板とその製造方法
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP2008311366A (ja) * 2007-06-13 2008-12-25 Denso Corp 樹脂封止型半導体装置
JP2012064855A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP2013093370A (ja) * 2011-10-24 2013-05-16 Hitachi High-Tech Instruments Co Ltd ダイボンダ装置、及びダイボンド方法
JP2013135153A (ja) * 2011-12-27 2013-07-08 Aisin Seiki Co Ltd 半導体装置
JP2013247256A (ja) 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法
JP5983700B2 (ja) * 2013-12-09 2016-09-06 株式会社デンソー 半導体装置およびその製造方法、複合成形体
JP6578900B2 (ja) * 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
JP6468085B2 (ja) * 2015-06-11 2019-02-13 株式会社デンソー 基板、および、その製造方法
WO2018074035A1 (ja) * 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218280A (ja) 2008-03-07 2009-09-24 Toshiba Corp 半導体装置
JP2014203947A (ja) 2013-04-04 2014-10-27 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN110429073A (zh) 2019-11-08
US10937727B2 (en) 2021-03-02
JP2019195009A (ja) 2019-11-07
US20190341345A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
JP7192241B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
CN107004662B (zh) 半导体装置及其制造方法
JP4438489B2 (ja) 半導体装置
JP4775327B2 (ja) 半導体装置の製造方法
CN108630652A (zh) 半导体装置、用于半导体装置的制造方法以及电极板
JP7215206B2 (ja) 半導体装置の製造方法
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP2016163024A (ja) パワーモジュール
CN109413886B (zh) 半导体装置的制造方法及焊接辅助工具
JP5579148B2 (ja) 電力用半導体装置
JP2019212808A (ja) 半導体装置の製造方法
JP5734493B2 (ja) 電力用半導体装置
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
US11552065B2 (en) Semiconductor device
JP5763467B2 (ja) 電子装置の製造方法及び電子装置
JP2004119944A (ja) 半導体モジュールおよび実装基板
US20230051389A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20160113123A1 (en) Method for Soldering a Circuit Carrier to a Carrier Plate
JP6619119B1 (ja) 半導体装置
JP7390826B2 (ja) 半導体装置および半導体装置の製造方法
CN116711073A (zh) 半导体装置以及半导体装置的制造方法
US20230064063A1 (en) Manufacturing method for semiconductor device and semiconductor device
JP7580364B2 (ja) 半導体装置および半導体装置の製造方法
JP2021118350A (ja) 電子装置及び電子装置の製造方法
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221121

R150 Certificate of patent or registration of utility model

Ref document number: 7192241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250