[go: up one dir, main page]

JP6809645B1 - 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置 - Google Patents

電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置 Download PDF

Info

Publication number
JP6809645B1
JP6809645B1 JP2020510638A JP2020510638A JP6809645B1 JP 6809645 B1 JP6809645 B1 JP 6809645B1 JP 2020510638 A JP2020510638 A JP 2020510638A JP 2020510638 A JP2020510638 A JP 2020510638A JP 6809645 B1 JP6809645 B1 JP 6809645B1
Authority
JP
Japan
Prior art keywords
wiring
electrode
drain electrode
source electrode
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020510638A
Other languages
English (en)
Other versions
JPWO2020170925A1 (ja
Inventor
翔太 河井
翔太 河井
清水　浩二
浩二 清水
村瀬　清一郎
清一郎 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Application granted granted Critical
Publication of JP6809645B1 publication Critical patent/JP6809645B1/ja
Publication of JPWO2020170925A1 publication Critical patent/JPWO2020170925A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H10K85/225—Carbon nanotubes comprising substituents
    • H10P74/203—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

簡便なプロセスを用いて低コストで製造可能で、検査時において配線とソース・ドレイン電極の区別が容易となる電界効果型トランジスタを提供することを課題とし、基板上にソース電極、ドレイン電極およびゲート電極と、前記ソース電極およびドレイン電極と接する半導体層と、前記ソース電極およびドレイン電極それぞれと電気的に接続された配線と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、を備えた電界効果型トランジスタであり、前記ソース電極と前記配線との接続部は連続相を形成し、かつ前記ドレイン電極と前記配線との接続部は連続相を形成し、前記連続相を構成する部分は少なくとも導電性成分と有機成分とを含み、前記配線における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値が、前記ソース電極およびドレイン電極における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値より高いことを本旨とする。

Description

本発明は、電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置に関する。
近年、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）技術を用いた無線通信システムが注目されている。ＲＦＩＤタグは、電界効果型トランジスタ（以下、ＦＥＴという）で構成された回路を有するＩＣチップと、リーダ／ライタとの無線通信するためのアンテナを有する。タグ内に設置されたアンテナが、リーダ／ライタから送信される搬送波を受信し、ＩＣチップ内の駆動回路が動作する。
ＲＦＩＤタグは、物流管理、商品管理、万引き防止などの様々な用途での利用が期待されており、交通カードなどのＩＣカード、商品タグなど一部で導入が始まっている。
今後、あらゆる商品でＲＦＩＤタグが使用されるためには、製造コストの低減が必要である。そのため、真空や高温を使用する製造プロセスから脱却し、塗布・印刷技術を用いてフレキシブル基板上に回路やアンテナを製造する方法が提案されている（例えば、特許文献１参照）。
ＲＦＩＤ内の回路を構成するＦＥＴにおいては、配線の形成不良は十分な導電性が得られている範囲内であれば許容されるが、ソース・ドレイン電極の形成不良は、動作速度の低下やＦＥＴ性能の劣化およびバラツキの原因となる。特に、フレキシブル基板では基板歪みの影響でソース・ドレイン電極の形成不良が発生しやすい。そこで、ソース・ドレイン電極のパターニングの際、ゲート電極を遮光マスクとして基板裏面側から露光することで、高精度な位置合わせを行う方法が提案されている。（例えば、特許文献２参照）。
国際公開第２０１７／０３００７０号 国際公開第２０１８／０５１８６０号
ソース・ドレイン電極や配線に形成不良が生じているかどうかは、それらを形成した後の検査工程において確認される。しかしながら、特許文献２に記載された方法では、以下のように、検査工程においてソース・ドレイン電極の形成不良と配線の形成不良を区別することができないといった問題があった。
特許文献２に記載のトランジスタの製造方法は、ゲート絶縁層上の導電膜に対し、ゲート電極を遮光マスクとして基板裏面側から露光し、さらに現像することによりソース・ドレイン電極を形成するものである。この方法は、マスクの位置合わせを必要とせずにソース・ドレイン電極を位置精度良く形成できる点で優れている。しかしながら、ソース・ドレイン電極だけでなく、それに接続される配線も一括して形成しようとすると、次のような方法が必要となる。予め導電膜を電極および配線を形成する領域全体をカバーするように設けた上で、配線形成部分を覆うマスクを別途用いて裏面露光を行う。この場合、マスクの位置合わせが必要となる。そればかりか、できあがった配線および電極はともに同じ条件で露光および現像されたものであるため、検査工程で観察される外観が互いに類似し、両者を区別できない。
本発明は、上記課題に着目し、画像検査において電極と配線とを良好に区別しやすいＦＥＴを提供することを目的とする。
上記課題を解決するため、本発明に係る電界効果型トランジスタは、
基板上に、
ソース電極、ドレイン電極およびゲート電極と、
前記ソース電極およびドレイン電極と接する半導体層と、
前記ソース電極およびドレイン電極のそれぞれと電気的に接続された配線と、
前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を備えた電界効果型トランジスタであり、
前記ソース電極およびドレイン電極と前記配線とが連続相であり、
前記連続相は少なくとも導電性成分と有機成分とを含み、
前記配線における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値が、前記ソース電極およびドレイン電極における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値より高い、
電界効果型トランジスタである。
本発明により、簡便なプロセスを用いて低コストで製造可能で、検査時において配線とソース・ドレイン電極の区別が容易となる電界効果型トランジスタを提供することができる。
本発明の実施の形態１に係る電界効果型トランジスタを示した模式断面図 本発明の実施の形態２に係る電界効果型トランジスタを示した模式断面図 本発明の実施の形態２に係る電界効果型トランジスタの製造方法を示す工程断面図 本発明の実施の形態２に係る電界効果型トランジスタの製造方法を示す工程断面図 本発明の実施の形態２に係る電界効果型トランジスタの製造方法の一部変形例を示す工程断面図 本発明の実施の形態に係る無線通信装置の一例を示す模式図 本発明の実施の形態に係る無線通信装置の一例を示す模式図 ゲート電極とソース・ドレイン電極との位置ずれ評価方法を説明する断面図
以下、本発明に係る電界効果型トランジスタ（ＦＥＴ）およびその製造方法の好適な実施形態を、図面を適宜参照し詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではなく、発明の目的を達成できて、かつ、発明の要旨を逸脱しない範囲内においての種々の変更は当然あり得る。
＜電界効果型トランジスタ＞
本発明の電界効果型トランジスタ（ＦＥＴ）は、基板上に、ソース電極、ドレイン電極およびゲート電極と、前記ソース電極およびドレイン電極と接する半導体層と、前記ソース電極およびドレイン電極のそれぞれと電気的に接続された配線と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、を備えた電界効果型トランジスタであり、前記ソース電極と前記配線との接続部が連続相を形成しており、かつドレイン電極と前記配線との接続部が連続相を形成しており、前記連続相を構成する部分は少なくとも導電性成分と有機成分とを含み、前記配線における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値が、前記ソース電極およびドレイン電極における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値より高い、電界効果型トランジスタである。
図１は本発明の実施の形態１に係るＦＥＴの構成を示す模式断面図である。この実施の形態１に係るＦＥＴ１０は、基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極に電気的に接続された配線７と、それらの電極の間に設けられる半導体層４とを有する。
図２は本発明の実施の形態２に係るＦＥＴの構成を示す模式断面図である。この実施の形態２に係るＦＥＴ２０は、基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極に電気的に接続された配線７と、それらの電極の間に設けられる半導体層４とを有する。なお、この実施の形態では、ソース電極５およびドレイン電極６は半導体層４を一部覆うように設けられる。
実施の形態１および実施の形態２に係る構成のいずれも、ゲート電極が半導体層の下側に配置され、半導体層の上面にソース電極およびドレイン電極が配置される、いわゆるボトムゲート・トップコンタクト構造である。
本発明のＦＥＴの実施形態はこれらに限定されるものではない。また、以下の説明は、特に断りのない限り実施形態によらず共通する。
（基板）
基板に用いられる材料は、特に制限はないが、少なくとも電極が配置される面が絶縁性であるものが好ましい。また、露光に用いられる光を５０％以上透過する材料からなることが好ましく、８０％以上透過する材料がさらに好ましい。
例えば、ガラス、サファイア、アルミナ焼結体、シリコンウエハ等、およびそれらの表面を酸化膜で被覆したもの等の無機材料；
ポリイミド（ＰＩ）樹脂、ポリエステル樹脂、ポリアミド樹脂、エポキシ樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルケトン樹脂、ポリサルフォン樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、シクロオレフィン樹脂などの樹脂；
を含む基材が好適に用いられるが、これらに限定されない。
これらの中でも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート、ＰＰＳ、ポリフェニレンサルフォン、シクロオレフィンポリマー、ポリアミドまたはＰＩの中から選択される少なくとも１種の樹脂を含むことが好ましく、低価格の観点からはＰＥＴフィルムが好ましい。
また、基板と、ゲート電極や配線との密着性の観点からは、ポリサルフォン樹脂基板、ＰＰＳ樹脂基板も好ましい。これは、下部電極や配線中の金属原子が、これらの樹脂に含まれる硫黄原子と強く相互作用するためと推定される。
また、基板の厚みは２００μｍ以下であることが好ましい。この範囲にあることで、基板裏面からの露光による導電膜の加工時において、露光光の基板中での散乱が抑制され、導電膜の加工精度がより向上する。
本発明では、基板上にプライマー層を形成してもよい。これにより、基板の平坦性を高めると共に下部電極の密着性を向上することができる。
プライマー層に用いられる材料としては特に限定されないが、具体的にはアクリル樹脂、エポキシ樹脂、ノボラック樹脂、フェノール樹脂、ポリイミド前駆体樹脂、ポリイミド樹脂、ポリシロキサン樹脂、フッ素系樹脂、ポリビニルアセタール樹脂等を用いることができる。
（ゲート電極）
ゲート電極は、電極として使用されうる導電材料を含むものであればいかなるものでもよいが、遮光性を有していることが好ましい。ここで遮光性とは、フォトリソグラフィによりパターン加工する際に用いられる露光光源である水銀灯のｉ線（３６５ｎｍ）、ｈ線（４０５ｎｍ）、またはｇ線（４３６ｎｍ）における透過率が１０％以下であることを意味し、中でも透過率１％以下が好ましく、０．１％以下がさらに好ましい。
導電材料としては、例えば、白金、金、銀、銅、鉄、錫、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、アモルファスシリコンやポリシリコンなどの金属やこれらの合金；ヨウ化銅、硫化銅などの無機導電性物質；ポリチオフェン、ポリピロール、ポリアニリン；ポリエチレンジオキシチオフェンとポリスチレンスルホン酸の錯体；ヨウ素などのドーピングなどで導電率を向上させた導電性ポリマーなど；炭素材料など；および有機成分と導電体を含有する材料などが挙げられるが、これらに限定されるものではない。
これらの電極材料は、単独で用いてもよいが、複数の材料を積層または混合して用いてもよい。
ゲート電極の厚みは、厚みは３０ｎｍ以上５００ｎｍ以下が好ましい。この範囲にあることで、基板への導電膜の密着性を保ちつつ、ゲート絶縁層の均一な薄膜形成が容易になり、ＦＥＴの特性バラツキを抑制することができる。
またゲート電極の幅は任意である。電極幅は５μｍ〜１ｍｍが好ましいが、これらに限られない。
（ゲート絶縁層）
ゲート絶縁層に用いられる材料は、特に限定されないが、酸化シリコン、アルミナ等の無機材料；ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール等の有機高材料；あるいは無機材料粉末と有機材料の混合物を挙げられる。中でもケイ素原子と炭素原子の結合を含む有機化合物を含むことが好ましい。また、それに加えて金属原子および酸素原子の結合を含む金属化合物を含むことがさらに好ましい。
ゲート絶縁層は単層でも複数層でもよい。また、１つの層を複数の絶縁性材料から形成してもよいし、複数の絶縁性材料を積層して複数の絶縁層を形成しても構わない。
（ソース・ドレイン電極および配線）
ソース・ドレイン電極および配線は、導電性成分と有機成分とを含有し、連続相である。具体的には、ソース電極と配線との接続部は連続相を形成し、かつドレイン電極と配線との接続部は連続相を形成することが必要である。ソース・ドレイン電極と配線とが連続相であるとは、電極を構成する材料と配線を構成する材料とが入り混じり、各材料の濃度が段階的に変化する形で一体化しているか、または電極を構成する材料の組成と配線を構成する材料の組成とが同一であり、両者の接続部に接続面が存在しないことをいう。ソース・ドレイン電極と配線との接続部が連続相であることは、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）などで接続部の断面を観察することで確認することができる。連続相であると、温度や湿度変化等の環境変化や屈曲などの外部ストレスに起因する電極や配線が剥がれや欠けを防ぐことが可能となる。
ソース電極、ドレイン電極および配線は同一材料から構成されることが好ましい。用いられる材料の種類が少なくなり、コスト低減が可能となるからである。
ソース電極、ドレイン電極および配線が同一材料から構成されるとは、ソース電極、ドレイン電極および配線に含まれる元素の中で最も含有モル比率が高い元素が同一であることをいう。電極中の元素の種類と含有比率は、Ｘ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。
本発明の実施の形態に係るＦＥＴは、配線における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値（積算値Ａ）が、ソース電極およびドレイン電極における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値（積算値Ｂ）より高い。より具体的には、積算値Ａが積算値Ｂより５％以上高いことが好ましく、１０％以上高いことがより好ましい。積算値Ａが積算値Ｂより高いことで、検査工程において、ソース電極、ドレイン電極と配線との識別が容易となる。これにより、ソース電極およびドレイン電極の形成不良を識別する精度を高めることができる。光反射率は、顕微分光測光法を用いて測定することができる。積算値ＡおよびＢは、本明細書の実施例に記載の方法で算出する。なお、ソース電極、ドレイン電極および配線の測定位置は、電界効果型トランジスタの設計段階で定められるソース電極、ドレイン電極および配線の位置に基づいて行う場合もあるし、設計された位置を定めにくい場合には、測定する電極の位置と配線の位置を決めて測定することも可能である。具体的には、例えばソース電極およびドレイン電極の測定位置として、それぞれの電極の半導体層近傍の位置を測定位置とすることが挙げられる。また配線の測定位置として、配線により接続される異なる電界効果型トランジスタのソース電極とドレイン電極において、ソース電極の半導体層近傍とドレイン電極の半導体層近傍との中間位置とすることが挙げられる。
また、ソース電極およびドレイン電極の平均厚みが配線の平均厚みに比べ１０％以上薄いことが好ましい。厚みが違えば検査工程における観察像が異なるため、検査工程における配線とソース電極およびドレイン電極との区別をさらに容易にし、ソース電極およびドレイン電極の形成不良を識別する精度をより高めることができる。
平均厚みは、ソース電極、ドレイン電極および配線の破断面を電子顕微鏡で観察することで測定することができる。ソース電極、ドレイン電極および配線のそれぞれについて、任意の５箇所で厚みの測定を行い、それらの平均値を採用する。
また、ソース電極およびドレイン電極の算術的表面粗さ（Ｒａ）が配線の算術的表面粗さより大きいことが好ましい。より具体的には、ソース電極およびドレイン電極のＲａが配線のＲａより２倍以上大きいことが好ましい。算術的表面粗さが違えば光の散乱が異なるため、検査工程における配線とソース電極およびドレイン電極との区別をさらに容易にし、ソース電極およびドレイン電極の形成不良を識別する精度をより高めることができる。
算術的表面粗さは、原子間力顕微鏡（ＡＦＭ）で測定することができる。ソース電極およびドレイン電極および配線のそれぞれについて、任意の５箇所でＲａの測定を行い、それらの平均値を採用する。ＡＦＭで測定する長さは、ソース電極およびドレイン電極および配線の面積に応じて変更し、１０μｍ幅での測定が可能な場合は１０μｍ幅で測定を行う。ソース電極およびドレイン電極および配線の面積がそれよりも小さい場合は測定可能な最大サイズにて測定を行う。
ソース電極およびドレイン電極の厚みは、ゲート電極の厚みの５倍以上５０倍以下であることが好ましい。この範囲にあることで、電極の比抵抗値を低くしつつ、フレキシブルな基板を用いてロールｔｏロールでＦＥＴを形成する際のロール巻締まりによる電極の断線確率を低くすることができる。
また、連続相表面におけるソース電極およびドレイン電極中の導電性成分の元素組成比率が２５％以下であり、連続相表面における配線中の導電性成分の元素組成比率に比べ、連続相表面におけるソース電極およびドレイン電極中の導電性成分の元素組成比率の方が高いことが好ましい。具体的には、連続相を構成する部分の表面におけるソース電極およびドレイン電極の導電性成分の元素組成比率が２５％以下であり、連続相を構成する部分の表面における配線の導電性成分の元素組成比率に比べ、連続相を構成する部分の表面における前記ソース電極およびドレイン電極の導電性成分の元素組成比率の方が高いことが好ましい。より具体的には、連続相を構成する部分の表面におけるソース電極およびドレイン電極での導電性成分の元素組成比率が、配線での導電性成分の元素組成比率より３％以上高いことが好ましい。導電性成分の元素組成比率が２５％以下となることで、画像検査工程にて二値化処理した際に、ソース電極およびドレイン電極が黒色表示するための閾値設定値のマージンを広くすることができる。また、ソース電極およびドレイン電極の元素組成中におけるに含まれる導電性成分の元素組成比率が、配線の元素組成中における導電性成分の元素組成比率より３％以上高くすることで、配線とソース電極およびドレイン電極における色調を異ならせることができるため、配線とソース電極およびドレイン電極間の輝度差が大きくなり、画像検査工程における配線とソース電極およびドレイン電極との区別をさらに容易にし、検査時の画像スキャン回数を増やすことなく、ソース電極およびドレイン電極のサイズや形状などの形成不良識別精度を高めることができる。
なお、元素組成比率は、Ｘ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。いずれの方法による場合も、ソース電極、ドレイン電極および配線のそれぞれについて、任意の５箇所で元素分析を行い、それらの平均値を採用する。いずれの方法でも測定可能な場合は、ＸＰＳで測定した値を採用する。測定するサイズは、ソース電極、ドレイン電極および配線の面積に応じて変更し、１０μｍφでの測定が可能な場合は１０μｍφで測定を行う。ソース電極、ドレイン電極および配線の面積がそれよりも小さい場合は測定可能な最大サイズにて測定を行い、表面数ｎｍ深さでの解析を行う。
上記のようなソース電極、ドレイン電極および配線を形成するためには、ソース電極、ドレイン電極および配線を同一工程で作製することが好ましい。なお、その製造方法の詳細については後述する。
（導電性成分）
本発明で用いられる導電性成分としては、金属と無機導電体をいい、例えば、金、銀、銅、ニッケル、錫、ビスマス、鉛、亜鉛、パラジウム、白金、アルミニウム、タングステン、モリブデン又は炭素（Ｃ）等が挙げられる。導電性成分としては、中でも金、銀、銅、ニッケル、錫、ビスマス、鉛、亜鉛、パラジウム、白金、アルミニウム及び炭素からなる群から選ばれる少なくとも一つの元素を含有する導電性成分であることが好ましく、銀であることがより好ましい。導電性および安定性に優れる導電膜および導電パターンが得られやすくなるからである。
ソース電極およびドレイン電極での導電性成分の含有量は、ソース電極およびドレイン電極の質量を１００質量％とした場合に７０質量％以上９５質量％以下の範囲内であることが好ましい。導電性成分の含有量がこの範囲にあることで、電極の比抵抗値、および断線確率を低くすることができる。
（有機成分）
本発明で用いられる有機成分としては、特に制限はないが、モノマー、オリゴマーもしくはポリマー、光重合開始剤、可塑剤、レベリング剤、界面活性剤、シランカップリング剤、消泡剤、顔料などが挙げられるが、折り曲げ耐性向上の観点からは、オリゴマーもしくはポリマーが好ましい。
オリゴマーもしくはポリマーとしては特に限定されず、例えばアクリル樹脂、エポキシ樹脂、ノボラック樹脂、フェノール樹脂、ポリイミド前駆体、ポリイミド等が挙げられる。中でも、屈曲時の耐クラック性の観点からアクリル樹脂が好ましい。これは、アクリル樹脂のガラス転移温度は１００℃以下であり、導電膜の熱硬化時に軟化し、導電体粒子間の結着が高まるためと推定される。
アクリル樹脂とは、繰返し単位に少なくともアクリル系モノマーに由来する構造を含む樹脂である。アクリル系モノマーの具体例としては炭素−炭素二重結合を有するすべての化合物が使用可能であるが、好ましくはメチルアクリレート、アクリル酸、アクリル酸２−エチルヘキシル、メタクリル酸エチル、ｎ−ブチルアクリレート、ｉ−ブチルアクリレート、i−プロパンアクリレート、グリシジルアクリレート、Ｎ−メトキシメチルアクリルアミド、Ｎ−エトキシメチルアクリルアミド、Ｎ−ｎ−ブトキシメチルアクリルアミド、Ｎ−イソブトキシメチルアクリルアミド、ブトキシトリエチレングリコールアクリレート、ジシクロペンタニルアクリレート、ジシクロペンテニルアクリレート、２−ヒドロキシエチルアクリレート、イソボニルアクリレート、２−ヒドロキシプロピルアクリレート、イソデキシルアクリレート、イソオクチルアクリレート、ラウリルアクリレート、２−メトキシエチルアクリレート、メトキシエチレングリコールアクリレート、メトキシジエチレングリコールアクリレート、オクタフロロペンチルアクリレート、フェノキシエチルアクリレート、ステアリルアクリレート、トリフロロエチルアクリレート、アクリルアミド、アミノエチルアクリレート、フェニルアクリレート、、１−ナフチルアクリレート、２−ナフチルアクリレート、チオフェノールアクリレート、ベンジルメルカプタンアクリレートなどのアクリル系モノマーおよびこれらのアクリレートをメタクリレートに代えたものやスチレン、ｐ−メチルスチレン、ｏ−メチルスチレン、ｍ−メチルスチレン、α−メチルスチレン、クロロメチルスチレン、ヒドロキシメチルスチレンなどのスチレン類、γ−メタクリロキシプロピルトリメトキシシラン、１−ビニル−２−ピロリドンなどが挙げられる。
これらアクリル系モノマーは、単独あるいは２種以上用いても構わない。
（半導体層）
半導体層に用いられる材料は、半導体性を示す材料であれば特に限定されず、キャリア移動度の高い材料が好ましく用いられる。また、低コストで簡便な塗布プロセスが適用できるものが好ましく、有機半導体やカーボン材料が好ましい例として挙げられる。
有機半導体としては、ペンタセン、ポリチオフェン類、チオフェンユニットを主鎖中に含む化合物、ポリピロール類、ポリ（ｐ−フェニレンビニレン）類、ポリアニリン類、ポリアセチレン類、ポリジアセチレン類、ポリカルバゾール類、ポリフラン類、含窒素芳香環を構成単位とするポリヘテロアリール類、縮合多環芳香族化合物、複素芳香族化合物、芳香族アミン誘導体、ビスカルバゾール誘導体、ピラゾリン誘導体、スチルベン系化合物、ヒドラゾン系化合物、銅フタロシアニンなどの金属フタロシアニン類、銅ポルフィリンなどの金属ポルフィリン類、ジスチリルベンゼン誘導体、アミノスチリル誘導体、芳香族アセチレン誘導体、縮合環テトラカルボン酸ジイミド類、有機色素、など公知のものを利用でき、これらを２種以上含有してもよい。
カーボン材料としては、カーボンナノチューブ（以下、ＣＮＴという）、グラフェン、フラーレンなどが挙げられるが、塗布プロセスへの適性や高移動度の点でＣＮＴが好ましい。
ＣＮＴとしては、１枚の炭素膜（グラフェン・シート）が円筒状に巻かれた単層ＣＮＴ、２枚のグラフェン・シートが同心円状に巻かれた２層ＣＮＴ、複数のグラフェン・シートが同心円状に巻かれた多層ＣＮＴのいずれを用いてもよく、これらを２種以上用いてもよい。半導体の特性を示すという観点から単層ＣＮＴを用いることが好ましく、中でも単層ＣＮＴが半導体型単層ＣＮＴを９０重量％以上含むことがより好ましい。さらに好ましくは単層ＣＮＴが半導体型単層ＣＮＴを９５重量％以上含むことである。
さらに、表面の少なくとも一部に共役系重合体が付着したＣＮＴ（以下、ＣＮＴ複合体という）は、溶液中での分散安定性に優れ、高移動度が得られるため、特に好ましい。ここで、共役系重合体とは、繰り返し単位が共役構造をとり、重合度が２以上の化合物を指す。
共役系重合体がＣＮＴの表面の少なくとも一部に付着した状態とは、ＣＮＴ表面の一部、あるいは全部を共役系重合体が被覆した状態を意味する。共役系重合体がＣＮＴを被覆できるのはそれぞれの共役系構造に由来するπ電子雲が重なることによって相互作用が生じるためと推測される。ＣＮＴが共役系重合体で被覆されているか否かは、被覆されたＣＮＴの反射色が被覆されていないＣＮＴの色から共役系重合体の色に近づくことで判別できる。定量的にはＸ線光電子分光法（ＸＰＳ）などの元素分析によって、付着物の存在とＣＮＴに対する付着物の質量比を同定することができる。
ＣＮＴに付着させる共役系重合体は、分子量、分子量分布や構造に関わらず用いることができる。ＣＮＴへの付着のしやすさから、該共役系重合体は、重量平均分子量が１０００以上であることが好ましい。
共役系重合体をＣＮＴに付着させる方法は、（I）溶融した共役系重合体中にＣＮＴを添加して混合する方法、（II）共役系重合体を溶媒中に溶解させ、この中にＣＮＴを添加して混合する方法、（III）ＣＮＴを溶媒中で予め超音波等で予備分散しておいた所に共役系重合体を添加し混合する方法、（IV）溶媒中に共役系重合体とＣＮＴを入れ、この混合系に超音波を照射して混合する方法等が挙げられる。本発明では、複数の方法を組み合わせてもよい。
本発明において、ＣＮＴの長さは、ソース電極とドレイン電極間の距離（チャネル長）よりも短いことが好ましい。ＣＮＴの平均長さは、チャネル長によるが、好ましくは２μｍ以下、より好ましくは０．５μｍ以下である。一般に市販されているＣＮＴは長さに分布があり、チャネル長よりも長いＣＮＴが含まれることがあるため、ＣＮＴをチャネル長よりも短くする工程を加えることが好ましい。例えば、硝酸、硫酸などによる酸処理、超音波処理、または凍結粉砕法などにより短繊維状にカットする方法が有効である。またフィルターによる分離を併用することは、純度を向上させる点でさらに好ましい。
また、ＣＮＴの直径は特に限定されないが、１ｎｍ以上１００ｎｍ以下が好ましく、５０ｎｍ以下がより好ましい。
上記のＣＮＴを被覆する共役系重合体としては、ポリチオフェン系重合体、ポリピロール系重合体、ポリアニリン系重合体、ポリアセチレン系重合体、ポリ−ｐ−フェニレン系重合体、ポリ−ｐ−フェニレンビニレン系重合体、チオフェンユニットとヘテロアリールユニットを繰り返し単位中に有するチオフェン−ヘテロアリーレン系重合体などが挙げられ、これらを２種以上用いてもよい。上記重合体は、単一のモノマーユニットが並んだもの、異なるモノマーユニットをブロック共重合したもの、ランダム共重合したもの、また、グラフト重合したものなどを用いることができる。
また、半導体層は、ＣＮＴ複合体と有機半導体を混合して用いてもよい。有機半導体中にＣＮＴ複合体を均一に分散させることにより、有機半導体そのものの特性を維持しつつ、高い移動度を実現することが可能となる。
また半導体層は、さらに絶縁性材料を含んでもよい。ここで用いられる絶縁性材料としては、本発明で用いられる絶縁材料組成物や、ポリ（メチルメタクリレート）、ポリカーボネート、ポリエチレンテレフタレートなどのポリマー材料が挙げられるが、特にこれらに限定されない。
半導体層は単層でも複数層でもよく、膜厚は１ｎｍ以上２００ｎｍ以下が好ましく、１００ｎｍ以下がさらに好ましい。この範囲の膜厚にすることにより、均一な薄膜形成が容易になり、さらにゲート電圧によって制御できないソース・ドレイン間電流を抑制し、ＦＥＴのオンオフ比をより高くすることができる。膜厚は、原子間力顕微鏡やエリプソメトリ法などにより測定できる。
また、ゲート絶縁層と半導体層の間に配向性層を設けることもできる。配向性層には、シラン化合物、チタン化合物、有機酸、ヘテロ有機酸など、公知の材料を用いることができ、特に有機シラン化合物が好ましい。
本発明では、半導体層に対してゲート絶縁層と反対側に第２絶縁層を形成してもよい。これにより、半導体層を酸素や水分などの外部環境から保護することができる。
第２絶縁層に用いられる材料としては特に限定されないが、具体的には酸化シリコン、アルミナ等の無機材料、ポリイミドやその誘導体、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサンやその誘導体、ポリビニルフェノールやその誘導体等などのポリマー材料、あるいは無機材料粉末とポリマー材料の混合物や有機低分子材料とポリマー材料の混合物を挙げることができる。
形成されたＦＥＴは、ソース電極とドレイン電極との間に流れる電流を、ゲート電圧を変化させることによって制御することができる。ＦＥＴの性能の指標となる移動度は、下記の（ａ）式を用いて算出することができる。
μ＝（δＩｄ／δＶｇ）Ｌ・Ｄ／（Ｗ・εｒ・ε・Ｖｓｄ） （ａ）
ただしＩｄはソース・ドレイン間の電流、Ｖｓｄはソース・ドレイン間の電圧、Ｖｇはゲート電圧、Ｄはゲート絶縁層の厚み、Ｌはチャネル長、Ｗはチャネル幅、εｒはゲート絶縁層の比誘電率、εは真空の誘電率（８．８５×１０−１２Ｆ／ｍ）である。
上記の方法で形成されたＦＥＴは、移動度が高く、ゲート電極とソース電極およびドレイン電極との相対位置が高精度に制御されたＦＥＴとなる。
＜電界効果型トランジスタの製造方法＞
本発明の実施の形態に係るＦＥＴの製造方法は、基板の表面上にゲート電極を形成する工程と、ゲート電極上にゲート絶縁層を形成する工程と、ゲート絶縁層上に半導体層を塗布法により形成する工程と、ゲート電極上に導電性粒子と感光性有機成分とを含有する導電性ペーストを塗布し導電膜を形成する工程と、基板の裏面側からフォトマスクおよびゲート電極をマスクとして導電膜をソース電極およびドレイン電極のパターンに露光する工程と、基板の表面側からフォトマスクを用いて導電膜を配線のパターンに露光する工程と、露光された導電膜を現像してソース電極、ドレイン電極および配線を形成する工程と、を含むことが好ましい。
以下、図２に示す、本発明の実施の形態２に係るＦＥＴの製造方法の一例を、具体的に説明する。
まず、図３Ａ（ａ）に示すように、基板１の上にゲート電極２を形成する。ゲート電極の形成方法としては、抵抗加熱蒸着、電子線ビーム、スパッタリング、メッキ、ＣＶＤ、イオンプレーティングコーティング、インクジェット、印刷などの公知技術を用いた方法や、有機成分および導電体を含むペーストをスピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の技術で絶縁基板上に塗布し、オーブン、ホットプレート、赤外線などを用いて乾燥を行い形成する方法などが挙げられるが、導通を取ることができれば特に制限されない。
ゲート電極をパターン状に形成する方法としては、上記方法で作製した電極薄膜を公知のフォトリソグラフィ法などで所望の形状にパターン形成してもよいし、あるいは電極および配線物質の蒸着やスパッタリング時に所望の形状のマスクを介してパターン形成してもよい。また、インクジェットや印刷法を用いて直接パターンを形成してもよい。前述の方法、例えば、マスクを通した真空蒸着することで形成する。
次に図３Ａ（ｂ）に示すように、ゲート電極２の上にゲート絶縁層３を形成する。ゲート絶縁層の形成方法としては、抵抗加熱蒸着、電子線ビーム、スパッタリング、メッキ、ＣＶＤ、イオンプレーティングコーティング、インクジェット、印刷、スピンコート法、ブレードコート法、スリットダイコート法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の技術が挙げられるが、これらに限定されるものではない。
印刷膜の熱処理の温度としては、８０〜３００℃の範囲にあることが好ましい。
次に図３Ａ（ｃ）に示すように、ゲート絶縁層３の上にＣＮＴを含む溶液を塗布して半導体層４を形成する。半導体層４の形成方法としては、製造コストや大面積への適合の観点から、塗布法を用いることが好ましい。塗布法としては、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコート法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などの公知の塗布方法が挙げられる。中でも、インクジェット法、ディスペンサー法およびスプレー法からなる群より選ばれるいずれか一つであることが好ましい。さらに、原料の使用効率の観点から、インクジェット法がより好ましい。これらの塗布方法から、塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて適切なものを選択できる。
また、形成した塗膜に対して、大気下、減圧下または不活性ガス雰囲気下（窒素やアルゴン雰囲気下）でアニーリング処理を行ってもよい。
次に図３Ａ（ｄ）に示すように、ゲート絶縁層３および半導体層４の上に、導電体と感光性有機成分とを含有する導電性ペーストを印刷法で塗布し、溶剤を除去して導電膜８を形成する。溶剤を除去する方法としては、オーブン、ホットプレート、赤外線などによる加熱乾燥や真空乾燥などが挙げられる。加熱乾燥は５０℃から１８０℃の範囲で１分から数時間行うのが好ましい。
次に図３Ｂ（ｅ）に示すように、基板の裏面側からフォトマスク１１およびゲート電極２をマスクとして、導電膜８をソース電極およびドレイン電極のパターンに露光する。露光に用いられる光源としては、水銀灯のｉ線（３６５ｎｍ）、ｈ線（４０５ｎｍ）、またはｇ線（４３６ｎｍ）を用いるのが好ましい。このような裏面露光により、ゲート電極パターンによって露光が遮られるため、ゲート電極パターンに追随したチャネル領域が形成されると共に、フォトマスクによって規定されたソース電極およびドレイン電極の枠が同時に形成されるため、ゲート電極とソース電極およびドレイン電極とを高精度に位置合わせすることができる。
次に図３Ｂ（ｆ）に示すように、基板の表面側からフォトマスク１２を用いて導電膜８を配線のパターンに露光する。露光に用いられる光源としては、水銀灯のｉ線（３６５ｎｍ）、ｈ線（４０５ｎｍ）、またはｇ線（４３６ｎｍ）を用いるのが好ましい。
次に図３Ｂ（ｇ）に示すように、露光された導電膜８を現像して、ソース電極５、ドレイン電極６および配線７を形成する。現像は、用いられる導電性ペーストの種類に応じて、アルカリ現像、有機現像など公知の方法を利用することができる。
現像後、水によるリンス処理を施してもよい。ここでもエタノール、イソプロピルアルコールなどのアルコール類、乳酸エチル、プロピレングリコールモノメチルエーテルアセテートなどのエステル類などを水に加えてリンス処理をしてもよい。
次に、ソース電極５、ドレイン電極６および配線７に導電性を発現させるために、それらを硬化する。硬化する方法としては、オーブン、イナートオーブン、ホットプレート、赤外線などによる加熱硬化や真空硬化、キセノンフラッシュランプによる硬化などが挙げられる。加熱硬化の場合、硬化温度は１００℃以上３００℃以下の範囲が好ましく、１００℃以上２００℃以下がより好ましく、１２０℃以上１８０℃以下がさらに好ましい。加熱温度を１２０℃以上にすることで樹脂の感光性有機成分の体積収縮量を大きくでき、比抵抗率が低くなる。
なお、本発明で用いられる導電性ペーストは１８０℃以下の比較的低温のキュアで高い導電性を得られるものであることが好ましい。その場合、耐熱性が低い基板上や、耐熱性の低い材料と併用して用いることができる。
図３Ｂ（ｅ）、（ｆ）に示す工程は、フォトマスクが露光対象表面に接触するコンタクト露光を用いているが、露光対象表面と非接触であるプロキシミティ露光を用いても良い。
また、図３Ｂ（ｅ）、（ｆ）に示す工程は、この順であっても逆の順であってもよいし、これらの工程を同時に行う、すなわち、裏面側と表面側から同時に露光してもよい。
また、図３Ｃ（ｅ‘）〜（ｆ’）のようにフォトマスク１１とフォトマスク１２の露光領域が一部重なって露光してもよい。この場合重なって露光された領域は現像後に配線７として形成される。
また、図１に示す、本発明の実施の形態１に係るＦＥＴを製造する場合の一例としては、図３Ａ（ａ）〜（ｂ）に示す工程を実施した後、図３Ａ（ｃ）に示す半導体層４を形成する工程をスキップして、図３Ａ（ｄ）、図３Ｂ（ｅ）〜（ｇ）に示す工程を行い、最後に、半導体層４をソース電極５とドレイン電極６の間に形成するとよい。
裏面側から露光する工程における露光量は、表面側から露光する工程における露光量の半分以下であることが好ましい。これにより、ソース電極およびドレイン電極の加工精度を高めることができる。
本実施の形態に係るＦＥＴの製造方法によれば、裏面露光工程では導電膜８はゲート絶縁層との界面側から硬化するのに対し、表面露光工程ではその反対側（表面側）から硬化する。そのため、現像後には、裏面露光でパターニングしたソース電極およびドレイン電極の表面状態と、表面露光でパターニングした配線の表面状態を、異ならせることができる。
このように、本発明の実施の形態に係るＦＥＴを製造する際は、フォトリソグラフィ法により同一材料で構成された導電膜から、配線、ソース電極およびドレイン電極の表面状態を作り分けることができる。そのため、配線とソース電極およびドレイン電極との識別が容易なＦＥＴを簡便なプロセスかつ低コストで製造することが可能となる。
（導電性ペースト）
本発明に用いられる導電性ペーストは、少なくとも導電性粒子と感光性有機成分とを含有する。導電性ペーストは、必要な材料を混合した後、例えば、三本ローラー、ボールミル若しくは遊星式ボールミル等の分散機又は混練機を用いて製造される。
（導電性粒子)
導電性粒子としては、例えば、金、銀、銅、ニッケル、錫、ビスマス、鉛、亜鉛、パラジウム、白金、アルミニウム、タングステン、モリブデン又は炭素等が挙げられる。中でも金、銀、銅、ニッケル、錫、ビスマス、鉛、亜鉛、パラジウム、白金、アルミニウム及び炭素からなる群から選ばれる少なくとも一つの元素を含有する導電性粒子であることが好ましく、銀粒子が特に好ましい。
（感光性有機成分）
感光性有機成分は、分子内に重合性不飽和基を有するモノマー、オリゴマーまたはポリマーを含むものであることが好ましい。重合性不飽和基としては、例えば、ビニル基、アリル基、アクリレート基、メタクリレート基等のエチレン性不飽和基又はアクリルアミド基が挙げられる。
（光重合開始剤・増感剤）
上記のような感光性有機成分を光反応によって光硬化させるために、導電性ペーストには、光重合開始剤が含まれることが好ましい。光重合開始剤としては、例えば、光ラジカル重合開始剤又は光カチオン重合開始剤が挙げられるが、露光工程で用いる光によって適宜選択すればよい。
また、導電性ペーストには、光重合開始剤と共に増感剤を使用することで感度を向上させ、反応に有効な波長範囲を拡大することができる。
（溶剤）
導電性ペーストは、粘度調整及び塗布膜の表面平滑性向上の観点から、有機溶剤を含むことが好ましい。導電性ペースト粘度（ブルックフィールド型粘度計で３ｒｐｍ測定した値）は、導電性粒子の沈降による塗布不良や液垂れ防止又は被覆性向上の観点から、１０〜１００Ｐａ・ｓが好ましく、１０〜５０Ｐａ・ｓがより好ましい。
有機溶剤としては、例えば、メチルエチルケトン、ジオキサン、アセトン、シクロヘキサノン、シクロペンタノン、イソブチルアルコール、イソプロピルアルコール、テトラヒドロフラン、γ−ブチロラクトン、ブロモベンゼン、クロロベンゼン、ジブロモベンゼン、ジクロロベンゼン、ブロモ安息香酸、クロロ安息香酸等、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテルアセテート、２−メチル−２，４−ペンタンジオール、３−メチル−１，５−ペンタンジオール、２−エチル−１，３−ヘキサンジオール、テルピネオール、３−メチル−３−メトキシブタノール、テキサノール、ベンジルアルコール、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル又はプロピレングリコールモノメチルエーテルアセテートが挙げられる。
（その他の成分）
導電性ペーストには、例えば、有機系若しくは無機系の顔料、ガラス粉末、フィラー、可塑剤、特殊ビニル系重合物若しくは特殊アクリル系重合物等のレベリング剤、界面活性剤、シランカップリング剤、消泡剤又は酸化防止剤等の添加剤が配合されていても構わない。
＜無線通信装置＞
次に、本発明の実施の形態に係るＦＥＴを含有する無線通信装置について説明する。 無線通信装置は、例えばＲＦＩＤのような、外部のリーダ／ライタに搭載されたアンテナから送信される搬送波をＲＦＩＤタグが受信することで電気通信を行う装置である。
具体的な動作は、例えばリーダ／ライタに搭載されたアンテナから送信された無線信号を、ＲＦＩＤタグのアンテナが受信し、ＲＦＩＤ内のＦＥＴが無線信号のコマンドに応じた動作を行う。その後、コマンドに応じた結果の回答を無線信号としてＲＦＩＤタグのアンテナからリーダ／ライタのアンテナへ送信する。なお、コマンドに応じた動作は、ＦＥＴから構成される公知の復調回路、動作制御ロジック回路、変調回路などで行われる。
本発明の実施の形態に係る無線通信装置は、上述のＦＥＴと、アンテナと、を少なくとも有するものである。本発明の実施の形態に係る無線通信装置の、より具体的な構成としては、図４、図５に一例を示すように、基板１００の上に、アンテナパターン１０１と、ＦＥＴを含む回路１０２と、回路とアンテナとの接続配線１０３を備えている。
アンテナ材料および接続配線材料は、導電材料であればいかなるものでもよい。具体的には、ゲート電極材料と同様のものが挙げられる。中でも、柔軟性が増し、屈曲時にも密着性が良く電気的接続が良好となる点から、導電体とバインダーとを含有するペースト材料が好ましい。アンテナ材料および接続配線材料は製造コスト低減の観点から同一材料であることが好ましい。
アンテナパターンおよび接続配線パターンを形成する方法としては、抜き刃を用いて銅箔やアルミニウム箔などの金属箔を加工して基板に転写する方法、基板に貼り付けた金属箔を、金属箔上に形成したレジスト層をマスクとしてエッチングする方法、基板に導電性ペーストのパターンを塗布法により形成し、熱や光によってそのパターンを硬化させる方法などがある。中でも、製造コスト低減の観点から、基板に導電ペーストを塗布して形成する方法が好ましい。
また、材料として導電体とバインダーを含むペーストを用いた場合は、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の技術を用いて、ペーストを基板上に塗布し、オーブン、ホットプレート、赤外線などを用いて乾燥を行う方法なども挙げられる。また、上記方法で作製した導電膜を公知のフォトリソグラフィ法などで所望の形状にパターン形成してもよいし、蒸着やスパッタリング時に所望の形状のマスクを介してパターン形成してもよい。
さらに、アンテナパターンおよび接続配線パターンはＦＥＴのゲート電極および配線と同一材料から構成されることが好ましい。材料種類が少なくなり、上記アンテナパターンおよび接続配線パターンとＦＥＴのゲート電極および配線を同一工程で作製することで製造工程数を削減しコスト低減が可能となるからである。
アンテナパターンおよび接続配線パターンとＦＥＴのゲート電極および配線が同一材料から構成されるとは、アンテナパターンおよび接続配線パターンとＦＥＴのゲート電極および配線に含まれる元素の中で最も含有モル比率が高い元素が同一であることをいう。アンテナパターンおよび接続配線パターンとＦＥＴのゲート電極および配線中の元素の種類と含有比率は、Ｘ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。
アンテナパターン、接続配線パターン、ＦＥＴのゲート電極、および配線が同一工程で作製されると、アンテナパターンと接続配線パターン、接続配線パターンとＦＥＴのゲート電極用配線の接続部は連続相で形成される。アンテナパターン、接続配線パターン、ＦＥＴのゲート電極、および配線の密着性、製造コスト低減の観点からは、連続相を成すように形成することが好ましい。アンテナパターン、接続配線パターン、ＦＥＴのゲート電極、および配線パターンが連続相であるとは、それらのパターンが一体化しており接続部に接続界面が存在しないことをいう。接続部が連続相であることは、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）などで接続部の断面を観察することで確認することができる。
アンテナパターンと接続配線パターン、接続配線パターンとＦＥＴのゲート電極用配線の接続部の幅および厚みは任意である。
以下、本発明を実施例に基づいてさらに具体的に説明する。なお、本発明は下記実施例に限定されるものではない。実施例における各評価法を以下の［１］〜［９］で説明する。
［１］ソース・ドレイン電極および配線の光反射率測定
ソース電極およびドレイン電極および配線の光反射率を測定した。測定には、顕微分光膜厚計（ＯＰＴＭ Ｆ２ 大塚電子（株）製）を用いた。測定範囲を波長４００ｎｍ〜１０００ｎｍとした。ソース電極、ドレイン電極および配線の測定は、ＦＥＴ作製時に使用するフォトマスクにてデザインされたソース電極、ドレイン電極および配線の領域において、それぞれ任意の５箇所で測定した。波長６００ｎｍ以上９００ｎｍ以下における光反射率の積算値を各々平均し、それらの値から反射率の比率（ソース・ドレイン電極／配線）を算出した。
［２］ソース・ドレイン電極と配線のエッジ検出
ソース電極、ドレイン電極と配線のエッジ検出を行った。測定には光学顕微鏡ＥＣＬＩＰＳＥ Ｌ２００Ｎ（（株）ニコンインステック製）を用いて、２０素子分のソース電極、ドレイン電極および配線の得られた画像のエッジ検出を行い、以下の基準で評価を行った。
Ａ（良好）：２０素子全てでエッジ検出ができ、ソース電極およびドレイン電極が画像認識された。
Ｂ（可）： １５以上１９以下の素子でエッジ検出ができたが、エッジ検出されなかった素子はソース電極およびドレイン電極が画像認識されなかった。
Ｃ（不可）： １４以下の素子でエッジ検出ができたが、エッジ検出されなかった素子はソース電極およびドレイン電極が画像認識されなかった。
［３］ソース・ドレイン電極と配線の断面画像評価
図６を参照して説明する。形成したＦＥＴの断面を、走査型電子顕微鏡（ＳＥＭ）を用い、倍率：１，０００〜１５，０００の範囲にて観察し、ソース電極５と配線７、およびドレイン電極６と配線７の断面において接合面の有無を評価した。１０素子分について計測して評価し、接合面が見られない場合、「無」とした。「無」であれば電極と配線とが連続相を形成していることとなる。
［４］ゲート電極とソース・ドレイン電極の位置ずれ評価
図６を参照して説明する。形成したＦＥＴについて、任意の２０素子の断面を、走査型電子顕微鏡（ＳＥＭ）を用いて観察し、ゲート電極２とソース電極５またはドレイン電極６との重なり部の長さＸを各素子で測定した。２０個の素子のＸの平均値を求めた。また、ゲート電極２がソース電極５とドレイン電極６の両方との重なり部を有する場合は、より長い重なり部の長さをＸとした。
［５］ＦＥＴの移動度の評価
ＦＥＴのゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）−ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した。測定には半導体特性評価システム４２００−ＳＣＳ型（ケースレーインスツルメンツ（株）製）を用い、大気下で測定した。Ｖｇ＝＋２０Ｖ〜−２０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から移動度を求めた。
［６］算術的表面粗さの測定
ソース電極、ドレイン電極および配線の算術的表面粗さ（Ｒａ）を測定した。測定には、原子間力顕微鏡（ＡＦＭ）を用い、ソース電極、ドレイン電極および配線表面上の任意の５箇所のＲａを取得し、平均値を算出した。
［７］厚みの測定
ソース電極、ドレイン電極および配線の膜厚を測定した。測定には、走査型電子顕微鏡（ＳＥＭ）を用いて素子の断面を観察し、ソース電極、ドレイン電極および配線の任意の５箇所の厚みを計測し、平均値を算出した。
［８］元素組成比率の測定
ソース電極、ドレイン電極および配線の元素組成比率を測定した。測定には、Ｘ線光電子分光（ＸＰＳ）を用いて任意の５箇所のソース電極、ドレイン電極および配線表面の元素組成比率を測定した平均値から銀成分の比率を算出した。
［９］ソース・ドレイン電極と配線の輝度差によるエッジ検出
ソース電極、ドレイン電極と配線のエッジ検出を行った。レンズにはモノクロラインカメラを接続したテレセントリックマイクロレンズ（（株）キーエンス）を、光源にはＬＥＤ照明ＬＦＶ３−Ｇ―５０Ｘ１００ＳＷ（シーシーエス（株））を、検査ステージには表面に黒アルマイト加工処理したアルミ製ステージを用いて、２０素子分のソース電極、ドレイン電極および配線の得られた二値化処理後の画像の輝度値の差からソース電極、ドレイン電極および配線の画像認識を行った。
Ａ（良好）：２０素子全てでエッジ検出ができ、ソース電極およびドレイン電極が画像認識された。
Ｂ（可）： １５以上１９以下の素子でエッジ検出ができたが、エッジ検出されなかった素子はソース電極およびドレイン電極が画像認識されなかった。
Ｃ（不可）： １４以下の素子でエッジ検出ができたが、エッジ検出されなかった素子はソース電極およびドレイン電極が画像認識されなかった。
合成例１；化合物Ｐ１（感光性有機成分）
共重合比率（質量基準）：エチルアクリレート（以下、「ＥＡ」）／メタクリル酸２−エチルヘキシル（以下、「２−ＥＨＭＡ」）／スチレン（以下、「Ｓｔ」）／グリシジルメタクリレート（以下、「ＧＭＡ」）／アクリル酸（以下、「ＡＡ」）＝２０／４０／２０／５／１５。
窒素雰囲気の反応容器中に、１５０ｇのジエチレングリコールモノエチルエーテルアセテート（以下、「ＤＭＥＡ」）を仕込み、オイルバスを用いて８０℃まで昇温した。これに、２０ｇのＥＡ、４０ｇの２−ＥＨＭＡ、２０ｇのＳｔ、１５ｇのＡＡ、０．８ｇの２，２’−アゾビスイソブチロニトリルおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに６時間重合反応を行った。その後、１ｇのハイドロキノンモノメチルエーテルを添加して、重合反応を停止した。引き続き、５ｇのＧＭＡ、１ｇのトリエチルベンジルアンモニウムクロライドおよび１０ｇのＤＭＥＡからなる混合物を、０．５時間かけて滴下した。滴下終了後、さらに２時間付加反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、化合物Ｐ１を得た。
合成例２；化合物Ｐ２（感光性有機成分）
共重合比率（質量基準）：２官能エポキシアクリレートモノマー（エポキシエステル３００２Ａ；共栄社化学（株）製）／２官能エポキシアクリレートモノマー（エポキシエステル７０ＰＡ；共栄社化学（株）製）／ＧＭＡ／Ｓｔ／ＡＡ＝２０／４０／５／２０／１５。
窒素雰囲気の反応容器中に、１５０ｇのジエチレングリコールモノエチルエーテルアセテート（以下、「ＤＭＥＡ」）を仕込み、オイルバスを用いて８０℃まで昇温した。これに、２０ｇのエポキシエステル３００２Ａ、４０ｇのエポキシエステル７０ＰＡ、２０ｇのＳｔ、１５ｇのＡＡ、０．８ｇの２，２’−アゾビスイソブチロニトリルおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに６時間重合反応を行った。その後、１ｇのハイドロキノンモノメチルエーテルを添加して、重合反応を停止した。引き続き、５ｇのＧＭＡ、１ｇのトリエチルベンジルアンモニウムクロライドおよび１０ｇのＤＭＥＡからなる混合物を、０．５時間かけて滴下した。滴下終了後、さらに２時間付加反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、化合物Ｐ２を得た。
合成例３；化合物Ｐ３（感光性有機成分）
化合物Ｐ２のウレタン変性化合物
窒素雰囲気の反応容器中に、１００ｇのジエチレングリコールモノエチルエーテルアセテート（以下、「ＤＭＥＡ」）を仕込み、オイルバスを用いて８０℃まで昇温した。これに、感光性成分Ｐ２を１０ｇ、３．５ｇのｎ−ヘキシルイソシアネートおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに３時間反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、ウレタン結合を有する化合物Ｐ３を得た。
合成例４；化合物Ｐ４（感光性有機成分）
窒素雰囲気の反応容器中に、２４．６ｇのＤＭＥＡ、４３．０ｇのＥＯＣＮ−１０３Ｓ（日本化薬（株）製；クレゾールノボラック型エポキシ樹脂；エポキシ当量：１０．７ｇ／当量）、１４．４ｇのＡＡ、０．２４ｇの２，６−ジ−ｔｅｒｔ−ブチル−ｐ−クレゾールおよび０．２４ｇのトリフェニルホスフィンを仕込み、９８℃の温度で反応液の酸価が０．５ｍｇ・ＫＯＨ／ｇ以下になるまで加熱して反応させ、エポキシカルボキシレート化合物を得た。引き続き、この反応液に８．５ｇのＤＭＥＡおよび１０．０ｇのテトラヒドロ無水フタル酸を仕込み、９５℃で４時間加熱して反応させ、カルボン酸変性化合物のＰ４を得た。
調製例１；感光性ペーストＡ
１００ｍｌクリーンボトルに、上記により得られた化合物Ｐ１を１６ｇ、化合物Ｐ３を４ｇ、ライトアクリレートＢＰ−４ＥＡ（共栄社化学（株）製）を２ｇ、光重合開始剤ＯＸＥ−０１（ＢＡＳＦジャパン株式会社製）４ｇ、酸発生剤ＳＩ−１１０（三新化学工業株式会社製）を０．６ｇ、γ−ブチロラクトン（三菱ガス化学株式会社製）を１０ｇ入れ、自転−公転真空ミキサー“あわとり練太郎”（登録商標）（ＡＲＥ−３１０；（株）シンキー製）で混合し、感光性樹脂溶液３４．６ｇ（固形分７８．５質量％）を得た。得られた感光性樹脂溶液８．０ｇと平均粒子径２μｍのＡｇ粒子４２．０ｇを混ぜ合わせ、３本ローラー“ＥＸＡＫＴ Ｍ−５０”（商品名、ＥＸＡＫＴ社製）を用いて混練し、５０ｇの感光性ペーストＡを得た。
調製例２；感光性ペーストＢ
平均粒子径０．２μｍのＡｇ粒子を用いたこと以外は、調整例１と同様の方法で、感光性ペーストＢを得た。
調製例３；感光性ペーストＣ
化合物Ｐ１を２０ｇ用い、化合物Ｐ３を用いないこと以外は、調整例２と同様の方法で、感光性ペーストＣを得た。
調製例４；感光性ペーストＤ
γ−ブチロラクトンを４０ｇ用いたこと以外は、調整例２と同様の方法で、感光性ペーストＤを得た。
調整例５；感光性ペーストＥ
平均粒子径０．７μｍのＡｇ粒子を用いたこと以外は、調整例１と同様の方法で、感光性ペーストＥを得た。
調整例６；感光性ペーストＦ
化合物Ｐ４を２０ｇ用い、化合物Ｐ３を用いないこと以外は、調整例５と同様の方法で、感光性ペーストＦを得た。
調整例７
平均粒子径０．５μｍのＡｇ粒子を用いたこと以外は、調整例１と同様の方法で、感光性ペーストＧを得た。
調整例８
化合物Ｐ２を２０ｇ用い、化合物Ｐ３を用いないこと以外は、調整例７と同様の方法で、感光性ペーストＨを得た。
（半導体溶液の作製）
半導体溶液の作製では、まず、Ｐ３ＨＴ（アルドリッチ株式会社製、ポリ（３−ヘキシルチオフェン））を２．０ｍｇ含有するクロロホルム溶液（１０ｍｌ）に、ＣＮＴ（ＣＮＩ社製、単層ＣＮＴ、純度９５％）を１．０ｍｇ加え、氷冷しながら、超音波ホモジナイザー（東京理化器械株式会社製、ＶＣＸ−５００）を用いて出力２０％で４時間超音波撹拌した。これにより、ＣＮＴ分散液Ａ１１（溶媒に対するＣＮＴ複合体濃度が０．９６ｇ／ｌのもの）を得た。
つぎに、メンブレンフィルター（孔径１０μｍ、直径２５ｍｍ、ミリポア社製オムニポアメンブレン）を用いて、上記ＣＮＴ分散液Ａ１１の濾過を行い、長さ１０μｍ以上のＣＮＴ複合体を除去した。これによって得られた濾液に、ｏ−ＤＣＢ（和光純薬工業株式会社製）を５ｍｌ加えた後、ロータリーエバポレーターを用いて、低沸点溶媒であるクロロホルムを留去し、これにより、溶媒をｏ−ＤＣＢで置換して、ＣＮＴ分散液Ｂ１１を得た。ＣＮＴ分散液Ｂ１１（１ｍｌ）に、ｏ−ＤＣＢを３ｍｌ加え、これにより、半導体溶液Ａ１（溶媒に対するＣＮＴ複合体濃度が０．０３ｇ／ｌのもの）を得た。
（組成物の作製例１）
組成物の作製例１では、ゲート絶縁層溶液Ａ２を作製した。具体的には、まず、メチルトリメトキシシラン（６１．２９ｇ（０．４５モル））、２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン（１２．３１ｇ（０．０５モル））、およびフェニルトリメトキシシラン（９９．１５ｇ（０．５モル））を、２０３．３６ｇのプロピレングリコールモノブチルエーテル（沸点１７０℃）に溶解した。これに、水（５４．９０ｇ）およびリン酸（０．８６４ｇ）を、撹拌しながら加えた。これによって得られた溶液をバス温１０５℃で２時間加熱し、内温を９０℃まで上げて、主として副生するメタノールからなる成分を留出させた。ついで、バス温１３０℃で２時間加熱し、内温を１１８℃まで上げて、主として水とプロピレングリコールモノブチルエーテルとからなる成分を留出させた。その後、室温まで冷却し、固形分濃度２６．０重量％のポリシロキサン溶液Ａ３を得た。得られたポリシロキサン溶液Ａ３中のポリシロキサンの重量平均分子量は、６０００であった。
つぎに、得られたポリシロキサン溶液Ａ３を１０ｇはかり取り、これに、プロピレングリコールモノエチルエーテルアセテート（以下、ＰＧＭＥＡという）を５４．４ｇ混合して、室温にて２時間撹拌した。このようにして、ゲート絶縁層溶液Ａ２を得た。
（実施例１）
実施例１では、本発明の実施形態に係るＦＥＴ（図２参照）を作製した。具体的には、まず、ＰＥＴフィルム製の基板１（膜厚５０μｍ）上に、抵抗加熱法により、マスクを通してクロムを５ｎｍおよび金を５０ｎｍ真空蒸着し、これにより、ＦＥＴのゲート電極２を形成した。つぎに、絶縁層溶液Ａ２を、上記基板１上にスピンコート法で塗布（１０００ｒｐｍ×２０秒）し、大気雰囲気下、１２０℃で３分間熱処理し、窒素雰囲気下１５０℃で１２０分間熱処理することによって、膜厚５００ｎｍのゲート絶縁層３を形成した。
上記のようにゲート絶縁層が形成された基板上において、ゲート電極に対する投影上に位置するゲート絶縁層上に、１００ｐｌの半導体溶液Ａ１をインクジェット法で塗布し、ホットプレート上で窒素気流下、１５０℃で３０分間の熱処理を行うことによって半導体層４を形成した。
つぎに、上記ＰＥＴフィルム製の基板上に感光性ペーストＡをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、裏面側からソース電極およびドレイン電極の枠がデザインされたフォトマスクを介して露光量１００ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光（特定の波長のフィルターカットを用いず水銀灯で行う露光）を行い、さらに表面側から配線がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６、配線７を形成した。
得られたＦＥＴについて、［１］〜［８］に記載の方法で評価を行った。結果を、表１に示す。
実施例２〜６
実施例１と同様の方法で、表１記載の感光性ペーストを用いて、それぞれのＦＥＴについて実施例１と同様の評価をした。評価結果を、表１に示す。
比較例１
比較例１では、半導体層４を形成するところまでは実施例１と同様の操作を行った。つぎに、上記ＰＥＴフィルム製の基板上に感光性ペーストＡをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、裏面側からソース電極、ドレイン電極および配線の枠がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ２ＣＯ３溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６、配線７を形成した。
得られたＦＥＴについて、［１］〜［８］に記載の方法で評価を行った。結果を、表１に示す。
比較例２
比較例２では、半導体層４を形成するところまでは実施例１と同様の操作を行った。つぎに、上記ＰＥＴフィルム製の基板上に感光性ペーストＡをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、裏面側からソース電極、ドレイン電極の枠がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ２ＣＯ３溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６を形成した。次に、抵抗加熱法により、マスクを通してアルミを６０ｎｍ真空蒸着し、これにより、配線７を形成した。
得られたＦＥＴは、ソース電極５と配線７、およびドレイン電極６と配線７において連続相が形成されておらず、ハンドリング時にソース電極５と配線７、およびドレイン電極６と配線７の接合面で配線７の剥離が発生し、［１］〜［８］に記載の方法での評価ができなかった。
実施例７
実施例７では、本発明の実施形態に係るＦＥＴ（図２参照）を作製した。具体的には、まず、ＰＥＴフィルム製の基板１（膜厚５０μｍ）上に、抵抗加熱法により、マスクを通して銅を１００ｎｍ真空蒸着し、これにより、ＦＥＴのゲート電極２を形成した。つぎに、絶縁層溶液Ａ２を、上記基板１上にスピンコート法で塗布（１０００ｒｐｍ×２０秒）し、大気雰囲気下、１２０℃で３分間熱処理し、窒素雰囲気下１５０℃で１２０分間熱処理することによって、膜厚５００ｎｍのゲート絶縁層３を形成した。
上記のようにゲート絶縁層が形成された基板上において、ゲート電極に対する投影上に位置するゲート絶縁層上に、１００ｐｌの半導体溶液Ａ１をインクジェット法で塗布し、ホットプレート上で窒素気流下、１５０℃で３０分間の熱処理を行うことによって半導体層４を形成した。
つぎに、上記ＰＥＴフィルム製の基板上に感光性ペーストＡをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、裏面側からソース電極、ドレイン電極の枠がデザインされたフォトマスクを介して露光量２０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、さらに表面側から配線がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ２ＣＯ３溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６、配線７を形成した。
得られたＦＥＴについて、［１］〜［８］に記載の方法で評価を行った。結果を、表２に示す。
実施例８〜１２
実施例７と同様の方法で、表２記載の感光性ペーストを用いて、それぞれのＦＥＴについて実施例２と同様の評価をした。評価結果を、表２に示す。
比較例３
比較例３では、半導体層４を形成するところまでは実施例１と同様の操作を行った。つぎに、上記ＰＥＴフィルム製の基板上に感光性ペーストＡをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、表面側からソース電極、ドレイン電極および配線の枠がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６、配線７を形成した。
得られたＦＥＴについて、［１］〜［８］に記載の方法で評価を行った。結果を、表２に示す。
実施例１３
実施例１３では、本発明の実施形態に係るＦＥＴ（図１参照）を作製した。具体的には、まず、ＰＥＴフィルム製の基板１（膜厚５０μｍ）上に、抵抗加熱法により、マスクを通して銅を１００ｎｍ真空蒸着し、これにより、ＦＥＴのゲート電極２を形成した。つぎに、絶縁層溶液Ａ２を、上記基板１上にスピンコート法で塗布（１０００ｒｐｍ×２０秒）し、大気雰囲気下、１２０℃で３分間熱処理し、窒素雰囲気下１５０℃で１２０分間熱処理することによって、膜厚５００ｎｍのゲート絶縁層３を形成した。
つぎに、上記ＰＥＴフィルム製の基板上に感光性ペーストＡをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、裏面側からソース電極、ドレイン電極の枠がデザインされたフォトマスクを介して露光量１０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、さらに表面側から配線がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ２ＣＯ３溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６、配線７を形成した。
次に上記ソース電極およびドレイン電極の間に、１００ｐｌの半導体溶液Ａ１をインクジェット法で塗布し、ホットプレート上で窒素気流下、１５０℃で３０分間の熱処理を行うことによって半導体層４を形成した。
得られたＦＥＴについて、［１］〜［８］に記載の方法で評価を行った。結果を、表３に示す。
実施例１４〜１８
実施例１３と同様の方法で、表３記載の感光性ペーストを用いて、それぞれのＦＥＴについて実施例１３と同様の評価をした。評価結果を、表３に示す。
実施例１９
実施例１９では、本発明の実施形態に係るＦＥＴ（図２参照）を作製した。具体的には、まず、ＰＥＴフィルム製の基板１（膜厚５０μｍ）上に、抵抗加熱法により、マスクを通してクロムを５ｎｍおよび金を５０ｎｍ真空蒸着し、これにより、ＦＥＴのゲート電極２を形成した。つぎに、絶縁層溶液Ａ２を、上記基板１上にスピンコート法で塗布（１０００ｒｐｍ×２０秒）し、大気雰囲気下、１２０℃で３分間熱処理し、窒素雰囲気下１５０℃で１２０分間熱処理することによって、膜厚５００ｎｍのゲート絶縁層３を形成した。
上記のようにゲート絶縁層が形成された基板上において、ゲート電極に対する投影上に位置するゲート絶縁層上に、１００ｐｌの半導体溶液Ａ１をインクジェット法で塗布し、ホットプレート上で窒素気流下、１５０℃で３０分間の熱処理を行うことによって半導体層４を形成した。
つぎに、上記ＰＥＴフィルム製の基板上に感光性ペーストＧをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、裏面側からソース電極、ドレイン電極の枠がデザインされたフォトマスクを介して露光量１０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、さらに表面側から配線がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６、配線７を形成した。
得られたＦＥＴについて、［１］〜［３］、［６］〜［９］に記載の方法で評価を行った。結果を、表４に示す。
実施例２０
実施例１９と同様の方法で、感光性ペーストＨを用いて、それぞれのＦＥＴについて実施例１９と同様の評価をした。評価結果を、表４に示す。
実施例２１
実施例２１では、上記ＰＥＴフィルム製の基板上に感光性ペーストＨをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行うところまでは実施例１９と同様の操作を行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、裏面側からソース電極、ドレイン電極の枠がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、さらに表面側から配線がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６、配線７を形成した。
得られたＦＥＴについて実施例１９と同様の評価をした。評価結果を、表４に示す。
実施例２２
実施例２２では、上記ＰＥＴフィルム製の基板上に感光性ペーストＨをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行うところまでは実施例１９と同様の操作を行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、裏面側からソース電極、ドレイン電極の枠がデザインされたフォトマスクを介して露光量１００ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、さらに表面側から配線がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６、配線７を形成した。
得られたＦＥＴについて実施例１９と同様の評価をした。評価結果を、表４に示す。
比較例４
比較例４では、半導体層４を形成するところまでは実施例１９と同様の操作を行った。つぎに、上記ＰＥＴフィルム製の基板上に感光性ペーストＨをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分間プリベークを行った。その後、露光装置“ＰＥＭ−８Ｍ” （商品名、ユニオン光学（株）製）を用いて、表面側からソース電極、ドレイン電極および配線の枠がデザインされたフォトマスクを介して露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。露光した後、０．５％のＮａ2ＣＯ3溶液で３０秒間浸漬現像し、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行った。これにより、ソース電極５、ドレイン電極６、配線７を形成した。
得られたＦＥＴについて実施例１９と同様の評価をした。評価結果を、表４に示す。
１ 基板
２ ゲート電極
３ ゲート絶縁層
４ 半導体層
５ ソース電極
６ ドレイン電極
７ ソース・ドレイン電極用配線
８ 導電膜
１０ ＦＥＴ
１１ フォトマスク
１２ フォトマスク
１００ 基板
１０１ アンテナパターン
１０２ 回路
１０３ 接続配線
２０ ＦＥＴ

Claims (12)

  1. 基板上に、
    ソース電極、ドレイン電極およびゲート電極と、
    前記ソース電極およびドレイン電極と接する半導体層と、
    前記ソース電極およびドレイン電極のそれぞれと電気的に接続された配線と、
    前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
    を備えた電界効果型トランジスタであり、
    前記ソース電極と前記配線との接続部は連続相を形成し、かつ前記ドレイン電極と前記配線との接続部は連続相を形成し、
    前記連続相を構成する部分は少なくとも導電性成分と有機成分とを含み、
    前記配線における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値が、前記ソース電極およびドレイン電極における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値より高い、
    電界効果型トランジスタ。
  2. 前記ソース電極およびドレイン電極の平均厚みが前記配線の平均厚みに比べ１０％以上薄い請求項１に記載の電界効果型トランジスタ。
  3. 前記ソース電極およびドレイン電極の算術的表面粗さが前記配線の算術的表面粗さより大きい請求項１または２のいずれかに記載の電界効果型トランジスタ。
  4. 前記配線における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値が、前記ソース電極およびドレイン電極における波長６００ｎｍ以上９００ｎｍ以下の領域での光反射率の積算値より５％以上高い請求項１〜３のいずれかに記載の電界効果型トランジスタ。
  5. 前記ゲート電極の厚みが３０ｎｍ以上５００ｎｍ以下である請求項１〜４のいずれかに記載の電界効果型トランジスタ。
  6. 前記ソース電極およびドレイン電極の厚みが前記ゲート電極の厚みの５倍以上５０倍以下の範囲である請求項１〜５のいずれかに記載の電界効果型トランジスタ。
  7. 前記半導体層がカーボンナノチューブを含有する請求項１〜６のいずれかに記載の電界効果型トランジスタ。
  8. 前記半導体層が、表面の少なくとも一部に共役系重合体が付着したカーボンナノチューブ複合体を含む請求項１〜７のいずれかに記載の電界効果型トランジスタ。
  9. 前記連続相を構成する部分の表面における前記ソース電極およびドレイン電極中の前記導電性成分の元素組成比率が２５％以下であり、前記連続相を構成する部分の表面における前記配線中の前記導電性成分の元素組成比率に比べ、前記連続相を構成する部分の表面における前記ソース電極およびドレイン電極中の前記導電性成分の元素組成比率の方が高い、請求項１〜８のいずれかに記載の電界効果型トランジスタ。
  10. 基板の表面上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に半導体層を塗布法により形成する工程と、前記ゲート絶縁層上に導電性粒子と感光性有機成分とを含有する導電膜を塗布法により形成する工程と、前記基板の裏面側からフォトマスクおよび前記ゲート電極をマスクとして前記導電膜をソース電極およびドレイン電極のパターンに露光する工程と、前記基板の表面側からフォトマスクを用いて前記導電膜を配線のパターンに露光する工程と、露光された導電膜を現像して前記ソース電極、ドレイン電極および前記配線を形成する工程と、を含む請求項１〜９のいずれかに記載の電界効果型トランジスタの製造方法。
  11. 前記裏面側から露光する工程における露光量が、前記表面側から露光する工程における露光量の半分以下である請求項１０に記載の電界効果型トランジスタの製造方法。
  12. 少なくとも請求項１〜９のいずれかに記載の電界効果型トランジスタと、アンテナと、を少なくとも有する無線通信装置。
JP2020510638A 2019-02-21 2020-02-13 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置 Active JP6809645B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019029188 2019-02-21
JP2019029188 2019-02-21
PCT/JP2020/005522 WO2020170925A1 (ja) 2019-02-21 2020-02-13 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置

Publications (2)

Publication Number Publication Date
JP6809645B1 true JP6809645B1 (ja) 2021-01-06
JPWO2020170925A1 JPWO2020170925A1 (ja) 2021-03-11

Family

ID=72143963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020510638A Active JP6809645B1 (ja) 2019-02-21 2020-02-13 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置

Country Status (6)

Country Link
US (1) US11711929B2 (ja)
EP (1) EP3929967B1 (ja)
JP (1) JP6809645B1 (ja)
CN (1) CN113272942B (ja)
TW (1) TWI801716B (ja)
WO (1) WO2020170925A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012770A (ja) * 1983-07-01 1985-01-23 Matsushita Electric Ind Co Ltd 薄膜電界効果トランジスタ
JP2008277469A (ja) * 2007-04-27 2008-11-13 Hitachi Ltd 感光性ｓａｍ膜の露光方法および半導体装置の製造方法
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
WO2012090794A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 半導体装置およびその製造方法
WO2015046204A1 (ja) * 2013-09-27 2015-04-02 三菱電機株式会社 Ｔｆｔアレイ基板、液晶表示装置、およびｔｆｔアレイ基板の製造方法
WO2018051860A1 (ja) * 2016-09-16 2018-03-22 東レ株式会社 電界効果トランジスタの製造方法および無線通信装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129007A (ja) 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
JP5465825B2 (ja) * 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP4691545B2 (ja) 2007-12-20 2011-06-01 株式会社日立製作所 半導体装置の製造方法
JP2009218295A (ja) 2008-03-07 2009-09-24 Ricoh Co Ltd 薄膜トランジスタ、その製造方法、アクティブマトリクス型薄膜トランジスタアレイ及びアクティブマトリクス駆動表示装置
US11269254B2 (en) 2015-08-20 2022-03-08 Toray Industries, Inc. Production method for antenna substrate, production method for antenna substrate with wiring line and electrode, and production method for RFID element
KR20180105166A (ko) * 2016-01-25 2018-09-27 도레이 카부시키가이샤 n형 반도체 소자와 상보형 반도체 장치 및 그의 제조 방법 그리고 그것을 사용한 무선 통신 장치
US10222346B2 (en) * 2017-01-09 2019-03-05 National Research Council Of Canada Decomposable S-tetrazine based polymers for single walled carbon nanotube applications
KR102351982B1 (ko) 2017-04-13 2022-01-17 광주과학기술원 도핑된 공액고분자 및 이를 포함하는 유기전계효과 트랜지스터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012770A (ja) * 1983-07-01 1985-01-23 Matsushita Electric Ind Co Ltd 薄膜電界効果トランジスタ
JP2008277469A (ja) * 2007-04-27 2008-11-13 Hitachi Ltd 感光性ｓａｍ膜の露光方法および半導体装置の製造方法
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
WO2012090794A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 半導体装置およびその製造方法
WO2015046204A1 (ja) * 2013-09-27 2015-04-02 三菱電機株式会社 Ｔｆｔアレイ基板、液晶表示装置、およびｔｆｔアレイ基板の製造方法
WO2018051860A1 (ja) * 2016-09-16 2018-03-22 東レ株式会社 電界効果トランジスタの製造方法および無線通信装置の製造方法

Also Published As

Publication number Publication date
US20220131097A1 (en) 2022-04-28
JPWO2020170925A1 (ja) 2021-03-11
EP3929967B1 (en) 2024-10-30
CN113272942A (zh) 2021-08-17
TW202103238A (zh) 2021-01-16
CN113272942B (zh) 2025-12-23
US11711929B2 (en) 2023-07-25
EP3929967A4 (en) 2022-11-30
TWI801716B (zh) 2023-05-11
EP3929967A1 (en) 2021-12-29
WO2020170925A1 (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
TWI692036B (zh) 場效型電晶體的製造方法及無線通信裝置的製造方法
JP6962189B2 (ja) ｎ型半導体素子と相補型半導体装置およびその製造方法ならびにそれを用いた無線通信装置
JP6926475B2 (ja) 強誘電体記憶素子、その製造方法、ならびにそれを用いたメモリセルおよびそれを用いた無線通信装置
JP6915620B2 (ja) 導電膜の製造方法、それを用いた電界効果型トランジスタの製造方法および無線通信装置の製造方法
US20180210337A1 (en) Production method for antenna substrate, production method for antenna substrate with wiring line and electrode, and production method for rfid element
WO2019065561A1 (ja) 電界効果型トランジスタ、その製造方法、それを用いた無線通信装置および商品タグ
JP6332573B1 (ja) 電界効果型トランジスタ、その製造方法、それを用いた無線通信装置および商品タグ
JP7559563B2 (ja) 無線通信デバイス、およびその製造方法
JP6809645B1 (ja) 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置
JP2021055049A (ja) 樹脂組成物、それを用いた素子の製造方法
JP2023004911A (ja) 素子およびその製造方法ならびに電子デバイスおよび無線通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200818

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200818

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201123

R151 Written notification of patent or utility model registration

Ref document number: 6809645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151