JP6882030B2 - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP6882030B2 JP6882030B2 JP2017057799A JP2017057799A JP6882030B2 JP 6882030 B2 JP6882030 B2 JP 6882030B2 JP 2017057799 A JP2017057799 A JP 2017057799A JP 2017057799 A JP2017057799 A JP 2017057799A JP 6882030 B2 JP6882030 B2 JP 6882030B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical element
- electronic device
- solder resist
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
Description
本開示は、光導波路および配線導体を具備する光電気配線基板に光素子を搭載した電子装置に関する。 The present disclosure relates to an electronic device in which an optical element is mounted on an optical electrical wiring board including an optical waveguide and a wiring conductor.
近年、情報処理能力の向上を目的として、電子機器間の信号伝送を光で行なうことが検討されている。そのため、光信号を伝送する光導波路と電気信号を伝送する電気回路とが一体となった光電気配線基板に、発光素子または受光素子としての光素子が搭載された電子装置が開発されている。このような電子装置としては、例えば特許文献1に記載されているものがある。
In recent years, for the purpose of improving information processing capability, it has been studied to transmit signals between electronic devices by light. Therefore, an electronic device has been developed in which an optical element as a light emitting element or a light receiving element is mounted on an optical electric wiring substrate in which an optical waveguide for transmitting an optical signal and an electric circuit for transmitting an electric signal are integrated. As such an electronic device, for example, there is one described in
電子機器では、さらなる小型化および高機能化が望まれている。そのため、このような電子機器に用いられる電子装置は、1つの光電気配線基板に光素子だけでなく電子素子を少ないスペースで高密度に搭載可能であるとともに、長期にわたって良好に動作することが可能な信頼性の高いものが望まれている。 In electronic devices, further miniaturization and higher functionality are desired. Therefore, an electronic device used in such an electronic device can mount not only an optical element but also an electronic element at a high density in a small space on one optical electric wiring board, and can operate satisfactorily for a long period of time. Highly reliable products are desired.
本開示はこのような事情に鑑みて案出されたものであり、光素子および電子素子を高密度に搭載可能であるとともに動作の信頼性が高い電子装置を提供することを目的とする。 The present disclosure has been devised in view of such circumstances, and an object of the present disclosure is to provide an electronic device capable of mounting optical elements and electronic elements at a high density and having high operation reliability.
一形態に係る電子装置は、第1面を有する基板と、前記第1面の第1領域上に配された
複数の第1電極と、前記第1面の前記第1領域とは異なる部位上に配された複数の第2電極と、前記第1面上に配されており、前記第1領域の全体を取り囲むように開口しているとともに前記複数の第2電極のそれぞれを取り囲むように開口したソルダーレジスト層と、前記基板に配されており、前記第1領域に光入力部または光出力部を有する光導波路と、複数の接続電極を有するとともに前記複数の接続電極のそれぞれが前記複数の第1電極のそれぞれと電気的に接続されるように表面実装されており、前記光入力部または前記光出力部と光学的に接続された光素子とを具備し、前記光素子と前記第1面との距離が前記ソルダーレジスト層の厚さよりも短く、かつ前記ソルダーレジスト層の開口内において前記第1領域と前記光素子との間に位置している透光性樹脂を有しており、前記光素子の側面は前記光素子の下面との成す角が鋭角または鈍角の傾斜面を有し、該傾斜面に対向する、前記ソルダーレジスト層の側面は、前記ソルダーレジスト層の下面との成す角が鋭角の傾斜面を有する。
The electronic device according to one embodiment includes a substrate having a first surface, a plurality of first electrodes arranged on the first region of the first surface, and a portion of the first surface different from the first region. A plurality of second electrodes arranged on the surface, and an opening arranged on the first surface so as to surround the entire first region and an opening so as to surround each of the plurality of second electrodes. Solder resist layer, an optical waveguide arranged on the substrate and having an optical input unit or an optical output unit in the first region, and a plurality of connection electrodes, each of the plurality of connection electrodes. It is surface-mounted so as to be electrically connected to each of the first electrodes, includes the optical input unit or an optical element optically connected to the optical output unit, and the optical element and the first unit. It has a translucent resin whose distance from the surface is shorter than the thickness of the solder resist layer and is located between the first region and the optical element in the opening of the solder resist layer . The side surface of the optical element has an inclined surface having a sharp or blunt angle with the lower surface of the optical element, and the side surface of the solder resist layer facing the inclined surface forms with the lower surface of the solder resist layer. corners that have a sharp angle of the inclined surface.
上記実施形態によれば、光素子および電子素子を高密度に搭載可能であるとともに動作の信頼性が高い電子装置とすることができる。 According to the above embodiment, it is possible to provide an electronic device in which optical elements and electronic elements can be mounted at a high density and whose operation is highly reliable.
本開示の電子装置について、図面を参照しながら説明する。なお、電子装置は、いずれの方向が上方とされてもよいが、本開示では、便宜的に、直交座標系(X,Y,Z)を定義し、Z軸方向の正側を上方として説明する場合がある。 The electronic device of the present disclosure will be described with reference to the drawings. In the electronic device, any direction may be upward, but in the present disclosure, for convenience, an orthogonal coordinate system (X, Y, Z) is defined, and the positive side in the Z-axis direction is defined as upward. May be done.
図1〜図6に第1実施形態の電子装置100を示す。図1は電子装置100の平面図である。図2は図1の電子装置100における光電気配線基板100aの平面図である。この光電気配線基板100aに光素子6を搭載することで電子装置100となる。図3は図1の電子装置100のIII−III線における断面図である。図4は図3の電子装置100の要部を拡大した断面図である。図5は図1の電子装置100のIV−IV線における断面図である。図6は図5の電子装置100の要部を拡大した断面図である。電子装置100は、例えば、光トランシーバー、サーバーまたはルータ等の製品に搭載される。
1 to 6 show the
電子装置100は、光信号および電気信号を伝送する機能を有する。電子装置100は、基板1と、複数の第1電極2と、複数の第2電極3と、ソルダーレジスト層4と、光導波路5と、光素子6とを具備している。
The
基板1は、第1面(上面)を有しており、この第1面上で光素子6を支持している。基板1は、例えば、複数の絶縁層(図示せず)と、複数の配線導体(図示せず)と、ビア導体(図示せず)とを具備している。これらの複数の絶縁層および複数の配線導体は交互に積層されている。また、ビア導体は絶縁層を貫通して設けられており、このビア導体を介して、上下方向に隣り合う配線導体同士が電気的に接続されている。基板1は、従来周知の方法によって作製することができる。
The
基板1は、複数の絶縁層および複数の配線導体を有している場合に限られない。基板1は、例えば、1層の絶縁層と、1層の絶縁層の表面に配された配線導体とを有するものでもよい。また、基板1は、例えば、複数の絶縁層からなる積層体と、積層体の表面に配された配線導体とを有するものでもよい。また、基板1は、例えば、絶縁層と、複数の絶縁層からなる積層体とを混合して積層したものでもよい。
The
基板1の絶縁層は、例えば、エポキシ樹脂等の樹脂材料、あるいはシリカ、アルミナまたはジルコニア等のセラミックス材料等が用いられる。また、基板1の配線導体およびビア導体は、例えば、銅またはアルミニウム等の金属材料等が用いられる。
For the insulating layer of the
複数の第1電極2は、基板1の第1面の第1領域1a上に配されている。複数の第1電極2は、基板1の配線導体と光素子6とを電気的に接続するためのものである。複数の第1電極部2は、例えば、銅またはアルミニウム等の金属材料等が用いられる。
The plurality of
複数の第2電極3は、基板1の第1面の第1領域1aとは異なる部位上に配されている。複数の第2電極3は、基板1の配線導体と電子素子7とを電気的に接続するためのものである。電子素子7は、IC等の能動素子、または、コンデンサ等の受動素子等である。複数の第2電極部3は、例えば、銅またはアルミニウム等の金属材料等が用いられる。電子素子7は、例えば、半田または導電性樹脂等で第2電極3に接続される。
The plurality of
ソルダーレジスト層4は、基板1の表面を保護するためのものである。ソルダーレジスト層4は、基板1の第1面上に配されており、第1領域1aの全体を取り囲むように開口している。つまり、図1および図2に示すように、ソルダーレジスト層4の1つの開口の内側に、複数の第1電極2が位置している。また、ソルダーレジスト層4は、複数の第2電極3のそれぞれを取り囲むように開口している。つまり、図1および図2に示すように、複数の第2電極3は、1つ1つがソルダーレジスト層4によって取り囲まれている。
The
このような構成によって、電子装置100は、光素子6および電子素子7を高密度に搭載しても、動作の信頼性を高めることができる。つまり、電子素子7が接続される複数の第2電極3は、隣接する第2電極3同士の間にソルダーレジスト層4が存在することから、電気絶縁性を良好に維持することができる。一方、光素子6が接続される複数の第1電極2は、隣接する第1電極2同士の間にはソルダーレジスト層4が存在しないことから、ソルダーレジスト4の熱膨張等によって生じる光素子6と光導波路5との光軸のずれを低減することができる。また、光素子6を搭載する際、搭載機側において複数の第1電極2の輪郭を明確に認識できるようになるため、搭載精度が向上する。以上のことから、電子素子7を含む電気回路の電気的特性および光素子6を含む光学回路の光学特性を長期にわたって良好に維持することができ、これらの動作の信頼性を高めることができる。
With such a configuration, the
ソルダーレジスト層4は、絶縁性を良好に維持可能な絶縁材料が用いられる。このような絶縁材料としては、例えばエポキシ樹脂等の樹脂材料が挙げられる。第2電極部3と基板1に設けられた配線導体との電気的な接続をさらに良好に維持するという観点からは、ソルダーレジスト層4は、例えば、40vol%以上70vol%以下の無機フィラーを有していてもよい。無機フィラーとしては、例えば、平均粒径が0.1μm以上2μm以下のシリカ粒子またはアルミナ粒子等が用いられる。
For the solder resist
光導波路5は、基板1に配されており、第1領域1aに光入力部5dまたは光出力部5dを有している。図1〜図6の例では、光導波路5は基板1の第1面上に配されている。そして、光素子6が発光素子である場合、ミラー部5eを介して、光素子6の発光部6bと光導波路5の光入力部5dとが光結合される。あるいは、光素子6が受光素子である場合、ミラー部5eを介して、光素子6の受光部6bと光導波路5の光出力部5dとが光結合される。
The
なお、光導波路5は、第1面上に配された例に限定されず、基板1の内部あるいは基板1の第1面とは反対側の下面に配されてもよい。この場合、第1面から基板1の厚み方向(Z方向)に延び、光導波路5の端部と光接続する第2の光導波路を、透光性部材等を用いて設ければよい。
The
光導波路5は、光信号を伝送する機能を有する。光導波路5は、第1クラッド層5aと、帯状のコア部5bと、第2クラッド層5cとを有している。コア部5bの屈折率は、第1クラッド層5aおよび第2クラッド層5cの屈折率よりも大きく設定されているため、コア部5b内に進入した光は、コア部5bと第1クラッド層5aとの界面およびコア部5bと第2クラッド層5cとの界面において反射を繰り返しつつ、コア部5b内を進むことになる。その結果、光導波路5は、光信号を伝送することができる。
The
コア部5bの屈折率は、例えば、1.5以上1.6以下に設定される。また第1クラッド層5aおよび第2クラッド層5cの屈折率は、例えば、1.45以上1.55以下に設定される。コア部5bの屈折率は、第1クラッド層5aおよび第2クラッド層5cの屈折率に対して例えば0.1%以上0.5%以下の範囲で、第1クラッド層5aおよび第2クラッド層5cの屈折率よりも大きく設定される。
The refractive index of the
第1クラッド層5aは層状体である。第1クラッド層3aの厚み(Z方向の厚み)は、例えば10μm以上100μm以下である。第1クラッド層5aとしては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂またはアクリル樹脂等を使用することができる。
The first
コア部5bは第1クラッド層5a上に配されており、X軸方向に延びる帯状体である。コア部5bの厚み(Z方向の厚み)は、例えば20μm以上50μm以下であり、コア部5bの幅(図1のY軸方向の長さ)は、例えば20μm以上50μm以下である。コア部5bとしては、例えば、エポキシ樹脂等を使用することができる。
The
第2クラッド層5cは、コア部5bの上面および側面を覆っている。第2クラッド層5cの厚み(図2および図3のZ方向の厚み)は、例えば10μm以上100μm以下である。第2クラッド層5cとしては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂またはアクリル樹脂等を使用することができる。
The second clad
ミラー部5eは、光導波路5の一部に配されており、光素子6と光入力部(または光出力部)5dとを光学的に接続するためのものである。ミラー部5eは、コア部5bの延びる方向(X軸方向)に対して傾斜しており、その傾斜面が光反射面となっている。すなわち、ミラー部5eは、光素子6から下方(−Z方向)に向かって出射された光を平面方向(+X方向)に反射して、コア部5b内に光を誘導することができる。あるいは、ミラー部5eは、コア部5bから平面方向(−X方向)に出射された光を上方(+Z方向)に反射して光素子6に光を誘導することができる。ミラー部5eは、光導波路3の一部を、ダイシング、レーザー加工等を使用して切り欠くことによって形成することができる。
The
光素子6は、電気信号を光信号に変換する発光素子であってもよく、光信号を電気信号に変換する受光素子であってもよい。発光素子としては、例えば、垂直共振器面発光レーザー(VCSEL:Vertical Cavity Surface Emitting LASER)等を使用することができる。また、受光素子としては、例えば、フォトダイオード(PD:Photo Diode)等を使用することができる。あるいは光素子6は発光部および受光部をともに有する受発光素子であってもよい。
The
光素子6は、複数の接続電極6aを有している。光素子6は、これらの複数の接続電極6aのそれぞれが複数の第1電極2のそれぞれと電気的に接続されるように表面実装されている。また、光素子6は、その下面に発光部6bまたは受光部6bを有しており、その発光部6bまたは受光部6bがミラー部5eと対向している。
The
光素子6は、その接続電極6aが、例えば、導電性の接合部材を介した接合、あるいはバンプ接合等によって第1電極2と電気的に接続される。なお、バンプ接合とは、第1電極2および接続電極6aの少なくとも一方をバンプ状にし、これらを、接合部材を介さずに直接接触させ、熱圧着によって、または超音波によって、接合させたものである。このようなバンプ接合を用いた場合、隣接するバンプ接合間のショートをさらに低減でき、電子素子7を含む電気回路の電気的特性をさらに長期にわたって良好に維持することができる。また、バンプ接合の場合、半田を用いないため、フラックス洗浄が不要となり、発光部6bまたは受光部6bにフラックス洗浄時に汚れが付着するのを有効に低減できる。
The
図3〜図6に示すように、光素子6と基板1の第1面との距離は、ソルダーレジスト層4の厚さよりも短くしてもよい。つまり、光素子6の下面は、ソルダーレジスト層4の上面よりも低い位置にあってもよい。この場合、光素子6の下面に位置する発光部6bまたは受光部6bの周囲をソルダーレジスト層4で取り囲むことができる。その結果、光素子6と光導波路5との光接続部分に、外部から不要な光が侵入することを低減でき、光接続をさらに良好にすることができる。
As shown in FIGS. 3 to 6, the distance between the
電子装置100は、第1領域1aを取り囲むソルダーレジスト層4の開口内に、光導波路5で伝送される光に対して光透過性を有する透光性樹脂8を有しており、この透光性樹脂8が第1領域1aと光素子6との隙間を埋めていてもよい。この場合、光素子6と第1電極2との電気的な接続の信頼性をさらに高めることができる。
The
このような透光性樹脂8としては、例えば、エポキシ樹脂またはシリコーン樹脂等を使用することができる。透光性樹脂8の屈折率は、コア部5bの屈折率よりも小さくてもよい。このような構成によって、光素子6とコア部5bとの間で良好に光信号を伝送させることができる。なお、透光性樹脂8の屈折率は、例えば1.45以上1.55以下に設定される。
As such a
また、電子装置100のZ軸方向に平行な断面において、光素子6のZ軸に直交する方向の長さをLとしたときに、光素子6とソルダーレジスト層4の開口の内周面との距離は、0.01×L以上としてもよい。この場合、光素子6とソルダーレジスト層4との間に透光性樹脂8を充填しやすくなる。
Further, in a cross section parallel to the Z-axis direction of the
本開示の電子装置は、上記実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、以下のような変形例であってもよい。 The electronic device of the present disclosure is not limited to the above embodiment, and various changes, improvements, and the like can be made without departing from the gist of the present disclosure. For example, the following modification may be used.
図7は、第2実施形態の電子装置200の要部拡大断面図である。図7において、第1実施形態の電子装置100と同じ構成のものには同じ符号を付しており、詳細な説明は省略する。電子装置200は、第1領域1aに搭載されている光素子26の側面が、下面との成す角θ1が鋭角である第1傾斜面26cを有する点で、第1実施形態の電子装置100と異なっている。また、この光素子26の下側の部位は、第1領域1aに設けられた透光性樹脂8に埋め込まれており、透光性樹脂8が第1傾斜面26cの一部を覆っている。このような構成によって、光素子26が透光性樹脂8でしっかりと固定され、光素子26と第1電極2との接続信頼性をより高めることができる。
FIG. 7 is an enlarged cross-sectional view of a main part of the
なお、第1傾斜面26cは、光素子26の全部の側面にある必要はなく、一部の側面にあってもよい。例えば、光素子26の平面視形状が四角形状の場合、4つの側面のうち、1つの側面だけが第1傾斜面26cを有していてもよく、2つの側面だけ、あるいは全部の側面が第1傾斜面26cを有していてもよい。
The first
図8は、第3実施形態の電子装置300の要部拡大断面図である。図8において、第1実施形態の電子装置100と同じ構成のものには同じ符号を付しており、詳細な説明は省略する。電子装置300は、第1領域1aに搭載されている光素子36の側面が、下面との成す角θ2が鈍角である第2傾斜面36dを有する点で、第1実施形態の電子装置100と異なっている。このような構成によって、光素子36とソルダーレジスト層34との間に透光性樹脂8を充填しやすくなり、透光性樹脂8内に空隙が生じることをより低減できる。
FIG. 8 is an enlarged cross-sectional view of a main part of the
さらに、この第2傾斜面36dに対向するソルダーレジスト層34の側面(開口の内周面)は、ソルダーレジスト層34の下面との成す角θ3が鋭角の第3傾斜面34aを有していてもよい。このような構成によって、第2傾斜面36dとそれに対向する第3傾斜面34aとを平行に近づけることができる。その結果、光素子36と第3傾斜面3aとの間に位置する透光性部材8が、熱膨張等によって光素子36の各部位に与える応力を均一に近づけることができる。その結果、光素子36に歪が生じるのを低減でき、光素子36の動作を安定に維持できる。
Further, the side surface (inner peripheral surface of the opening) of the solder resist
なお、第2傾斜面36dは、光素子36の全部の側面にある必要はなく、一部の側面にあってもよい。例えば、光素子36の平面視形状が四角形状の場合、4つの側面のうち、1つの側面だけが第2傾斜面36dを有していてもよく、2つの側面だけ、あるいは全部の側面が第2傾斜面36dを有していてもよい。特に、光素子36の発光部または受光部への応力を低減して、光素子36の動作をより安定に維持するという観点からは、光素子36の発光部または受光部に近い側面が第2傾斜面36dを有していてもよい。
The second
図9は、第4実施形態の電子装置400の要部拡大断面図である。図9において、第1実施形態の電子装置100と同じ構成のものには同じ符号を付しており、詳細な説明は省略する。電子装置400は、第1領域1aに搭載されている光素子46の対向する側面の一方が第1傾斜面46cを有するとともに、対向する側面の他方が第2傾斜面46dを有する点で、第1実施形態の電子装置100と異なっている。第1傾斜面46cは第2実施形態の電子装置200の第1傾斜面26cと同様の構成である。第2傾斜面46dは第3実施形態の電子装置300の第2傾斜面36dと同様の構成である。このような構成によって、第1傾斜面46cと第2傾斜面46dの両方の効果を有するものとなる。
FIG. 9 is an enlarged cross-sectional view of a main part of the
図10は、第5実施形態の電子装置における光電気配線基板500aの平面図である。図10において、第1実施形態の電子装置100と同じ構成のものには同じ符号を付しており、詳細な説明は省略する。光電気配線基板500aは、平面視したときに、第1領域1aを取り囲むソルダーレジスト層54の内周に複数の凹部および複数の凸部の少なくとも一方を有している点で、第1実施形態の電子装置100の光電気配線基板100aと異なっている。このような構成によって、ソルダーレジスト層54の開口内に設けられる透光性樹脂とソルダーレジスト層54の内周面との密着性を高めることができる。また、ソルダーレジスト層54の熱膨張等によって生じる光素子6と光導波路5との光軸のずれを低減することができる。
FIG. 10 is a plan view of the optical
1:基板
1a:第1領域
2:第1電極
3:第2電極
4、34、54:ソルダーレジスト層
34a:第3傾斜面
5:光導波路
6、26、36、46:光素子
6a:接続電極
26c、46c:第1傾斜面
36d、46d:第2傾斜面
100、200、300、400:電子装置
1:
Claims (4)
前記第1面の第1領域上に配された複数の第1電極と、
前記第1面の前記第1領域とは異なる部位上に配された複数の第2電極と、
前記第1面上に配されており、前記第1領域の全体を取り囲むように開口しているとともに前記複数の第2電極のそれぞれを取り囲むように開口したソルダーレジスト層と、
前記基板に配されており、前記第1領域に光入力部または光出力部を有する光導波路と、複数の接続電極を有するとともに前記複数の接続電極のそれぞれが前記複数の第1電極のそれぞれと電気的に接続されるように表面実装されており、前記光入力部または前記光出力部と光学的に接続された光素子とを具備し、
前記光素子と前記第1面との距離が前記ソルダーレジスト層の厚さよりも短く、かつ前記ソルダーレジスト層の開口内において前記第1領域と前記光素子との間に位置している透光性樹脂を有しており、
前記光素子の側面は前記光素子の下面との成す角が鋭角または鈍角の傾斜面を有し、該傾斜面に対向する、前記ソルダーレジスト層の側面は、前記ソルダーレジスト層の下面との成す角が鋭角の傾斜面を有する電子装置。 A substrate having a first surface and
A plurality of first electrodes arranged on the first region of the first surface,
A plurality of second electrodes arranged on a portion of the first surface different from the first region, and
A solder resist layer arranged on the first surface, opened so as to surround the entire first region, and opened so as to surround each of the plurality of second electrodes.
An optical waveguide arranged on the substrate and having an optical input unit or an optical output unit in the first region, and each of the plurality of connection electrodes having a plurality of connection electrodes and each of the plurality of first electrodes It is surface-mounted so as to be electrically connected, and includes an optical element that is optically connected to the optical input unit or the optical output unit.
The distance between the optical element and the first surface is shorter than the thickness of the solder resist layer, and the translucency is located between the first region and the optical element in the opening of the solder resist layer. has a resin,
The side surface of the optical element has an inclined surface having an acute or obtuse angle with the lower surface of the optical element, and the side surface of the solder resist layer facing the inclined surface forms with the lower surface of the solder resist layer. electronics corners that have a sharp inclined surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017057799A JP6882030B2 (en) | 2017-03-23 | 2017-03-23 | Electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017057799A JP6882030B2 (en) | 2017-03-23 | 2017-03-23 | Electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018159855A JP2018159855A (en) | 2018-10-11 |
| JP6882030B2 true JP6882030B2 (en) | 2021-06-02 |
Family
ID=63795616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017057799A Active JP6882030B2 (en) | 2017-03-23 | 2017-03-23 | Electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6882030B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020157079A (en) * | 2020-06-02 | 2020-10-01 | 株式会社三洋物産 | Game machine |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004258528A (en) * | 2003-02-27 | 2004-09-16 | Seiko Epson Corp | Method of manufacturing optical communication module and electronic device |
| JP2006120956A (en) * | 2004-10-22 | 2006-05-11 | Ibiden Co Ltd | Multilayer printed wiring board |
| JP5244585B2 (en) * | 2006-03-27 | 2013-07-24 | 京セラ株式会社 | OPTICAL TRANSMISSION BOARD, MANUFACTURING METHOD THEREOF, AND OPTICAL TRANSMISSION DEVICE |
| JP4674596B2 (en) * | 2007-06-04 | 2011-04-20 | 富士ゼロックス株式会社 | Method for manufacturing optoelectronic circuit board |
| KR100948635B1 (en) * | 2007-09-28 | 2010-03-24 | 삼성전기주식회사 | Printed circuit board |
| KR100952478B1 (en) * | 2008-02-19 | 2010-04-13 | 삼성전기주식회사 | Printed circuit board and manufacturing method thereof |
| JP6245569B2 (en) * | 2013-06-06 | 2017-12-13 | 日東電工株式会社 | Opto-electric hybrid board |
| JP2015049256A (en) * | 2013-08-29 | 2015-03-16 | 住友ベークライト株式会社 | Optical module member, optical module, and electronic equipment |
-
2017
- 2017-03-23 JP JP2017057799A patent/JP6882030B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018159855A (en) | 2018-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7406229B2 (en) | Optical module | |
| JP5840411B2 (en) | Opto-electric mixed flexible printed wiring board and method for mounting light receiving and emitting element thereof | |
| US8989531B2 (en) | Optical-electrical wiring board and optical module | |
| US10332937B2 (en) | Semiconductor device having a protruding interposer edge face | |
| JP6339212B2 (en) | Electronic module | |
| JP5692581B2 (en) | Photoelectric conversion module and method for manufacturing photoelectric conversion module | |
| CN114127601B (en) | Optical circuit board and electronic component mounting structure using the same | |
| JP6882030B2 (en) | Electronic device | |
| TWI622820B (en) | Optical circuit board and method for manufacturing thereof | |
| CN109752804B (en) | Optical module structure | |
| TW202008018A (en) | Optical waveguide and optical circuit substrate | |
| CN104142544A (en) | OPTICAL WIRING SUBSTRATE, MANUFACTURING METHOD OF the OPTICAL WIRING SUBSTRATE, AND OPTICAL MODULE | |
| TWI282633B (en) | Optical electronics integrated semiconductor device and method for fabricating the same | |
| US20250155636A1 (en) | Optical circuit board | |
| US10180548B2 (en) | Optical transmission substrate and optical transmission module | |
| JP2015106568A (en) | Wiring board and optical module | |
| JP4553026B2 (en) | Optical transmission equipment | |
| JP6262551B2 (en) | Optical module | |
| JP6204177B2 (en) | Optical device substrate and optical device including the same | |
| JP2015170701A (en) | optical integrated circuit device | |
| JP2018159728A (en) | Photoelectric wiring board, electronic apparatus, and method for manufacturing photoelectric wiring board | |
| KR20190044487A (en) | Optical module | |
| CN117980790A (en) | Light-emitting device | |
| JP2023038405A (en) | semiconductor package | |
| JP2018054669A (en) | Photoelectric wiring board manufacturing method, electronic device manufacturing method, and optoelectric wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210506 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6882030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |