[go: up one dir, main page]

JP6420551B2 - リードフレームおよび半導体装置の製造方法 - Google Patents

リードフレームおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP6420551B2
JP6420551B2 JP2014025802A JP2014025802A JP6420551B2 JP 6420551 B2 JP6420551 B2 JP 6420551B2 JP 2014025802 A JP2014025802 A JP 2014025802A JP 2014025802 A JP2014025802 A JP 2014025802A JP 6420551 B2 JP6420551 B2 JP 6420551B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
recess
lead frame
die
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014025802A
Other languages
English (en)
Other versions
JP2015153877A (ja
Inventor
祐一 宮島
祐一 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2014025802A priority Critical patent/JP6420551B2/ja
Publication of JP2015153877A publication Critical patent/JP2015153877A/ja
Application granted granted Critical
Publication of JP6420551B2 publication Critical patent/JP6420551B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W72/073
    • H10W90/736

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームおよびそれを用いた半導体装置の製造方法に関する。
一般的に、半導体チップをリードフレームに搭載する工程、すなわち、ダイボンド工程では、図8に示すように、ダイパッド4上に銀ペースト12が滴下され、その上にコレット8によって運ばれた半導体チップ3をスクラブして接着する。その後、150℃以上の高温雰囲気(高温槽や高温炉)内で銀ペーストをキュアさせて半導体チップを固着させるという方法がとられている。(例えば、特許文献1参照)
特開昭62−45133号公報
しかしながら、高温雰囲気内でのキュアには数時間を要することから、その分、半導体のパッケージング工程が長くなるという問題がある。また、高温雰囲気内に数時間もの間、リードフレームを放置することにより、リードフレーム表面が酸化し、モールド樹脂とリードフレームの密着性が低下するという問題がある。
また、ダイボンディング材が銀ペーストの場合は、ノズルからディスペンスすることでダイパッドに塗布しているため、ダイボンディング材の塗布量がばらついて、半導体チップとダイパッドとの間から銀ペーストが漏出し、ダイパッドの側面や裏面に回りこんでリードとのショートや樹脂封止不良などの問題を引き起こすという懸念もある。
発明はかかる事情に鑑みてなされたものであり、パッケージング工程の時間短縮、リードフレームの変質防止、ダイボンド材の漏出防止を目的とする。
上記課題の解決のために、本発明では以下の手段を用いた。
まず、半導体チップを搭載するダイパッドを有するリードフレームであって、前記ダイパッドの半導体チップ搭載領域内には、凹部を有することを特徴とするリードフレームとした。
また、前記凹部は球面であり、球面の曲率半径が、前記凹部に載置する球状のダイボンド材の曲率半径よりも大きいことを特徴とするリードフレームとした。
また、前記凹部が平面視的に円もしくは楕円であって、前記半導体チップ搭載領域を成す4辺のうち、少なくとも2辺に内接することを特徴とするリードフレームとした。
また、前記凹部が内接する2辺が、前記半導体チップ搭載領域の隅を成す2辺であることを特徴とするリードフレームとした。
また、前記凹部の球面の最深部が、平面視的な円もしくは楕円の中心から偏心していることを特徴とするリードフレームとした。
また、前記凹部が内接する2辺が、前記半導体チップ搭載領域を成す対向する2辺であることを特徴とするリードフレームとした。
また、前記凹部から前記半導体チップ搭載領域の外周に向かう凹状誘導路を設けることを特徴とするリードフレームとした。
また、前記凹部が半導体チップを搭載する領域6と相似形であって、半導体チップを搭載する領域6よりも小さいことを特徴とする請求項2記載のリードフレームとした。
また、前記半導体チップを前記リードフレームに接着する半導体装置の製造方法において、前記リードフレームをヒータープレートの上に搭載する工程と、前記リードフレームの前記凹部に前記球体のダイボンド材を供給する工程と、前記ダイボンド材を加熱溶融する工程と、前記半導体チップ搭載領域に半導体チップを置いて半導体チップをダイパッドに固着させる工程と、からなることを特徴とする半導体装置の製造方法を用いた。
また、前記球体のダイボンド材は、熱硬化性のエポキシ樹脂であることを特徴とする半導体装置の製造方法を用いた。
また、前記球体のダイボンド材は、フィラー材料を含有することを特徴とする半導体装置の製造方法を用いた。
また、前記球体のダイボンド材は、導電性材料を含有することを特徴とする半導体装置の製造方法を用いた。
上記手段を用いることで、半導体パッケージング工程の時間短縮、リードフレームの変質防止、ダイボンド材の漏出防止を図ることができる。
本発明のダイボンド工程を説明する断面図である。 本発明のリードフレームの第1の実施形態を説明する平面図である。 本発明のリードフレームの第2の実施形態を説明する平面図である。 本発明のリードフレームの第3の実施形態を説明する平面図である。 本発明のリードフレームの第4の実施形態を説明する平面図である。 本発明のリードフレームの第5の実施形態を説明する平面図である。 本発明のリードフレームの第6の実施形態を説明する平面図である。 従来のダイボンド工程を説明する断面図である。
本発明のリードフレームおよび半導体装置の製造方法について図を用いて説明する。
図1は、本発明のダイボンド工程を説明する断面図である。加熱機能を有するヒータープレート5の上に、凹部2を設けたダイパッド4が搭載されている。次いで、底面がゆるやかな球面状の凹部2の上にエポキシなどの熱硬化性樹脂からなる球体のダイボンド材1を供給すると、凹部2の球面の曲率半径よりも小さい曲率半径を有する球体のダイボンド材1は転がって、凹部2の球面の最深部に載置されることになる。その後、ヒータープレート5を150〜200℃に加熱し、ダイボンド材1をゲル状に溶融させる。このとき、溶融したダイボンド材は凹部2に溜まり、その表面が凹部2から僅かに盛り上がった状態である。このためにはダイボンド材の体積は凹部の容積よりもわずかに大きいことが必要である。次いで、コレット8で真空吸着した半導体チップ3を、凹部2を覆うように置き、ダイボンド材の硬化により半導体チップ3をダイパッド4に固着させる。
なお、ダイボンド材1は、フィラーを含有する樹脂であるほうが固着時の収縮が少なく好適である。さらに、必要に応じて、金属粒などの導電性粒子を含有するものであっても良い。
図2は、本発明のリードフレームの第1の実施形態を説明する平面図である。両側に複数のリード7を備えたダイパッド4は矩形の半導体チップを搭載する領域6を有し、その領域6の中心には凹部2が設けられ、凹部2の中には凹部の直径よりも小さい球状のダイボンド材1が置かれている。加熱されると、このダイボンド材1がゲル状に溶融して半導体チップとダイパッド4との接着剤として働くが、半導体チップに押さえつけられてもダイボンド材1は、区画された凹部2から外に漏出することはない。なお、図2では凹部2を真円で図示したが、半導体チップが長方形であれば、それに合わせて楕円としても構わない。
図3は、本発明のリードフレームの第2の実施形態を説明する平面図である。図2との違いは、半導体チップを搭載する領域6と凹部2との位置関係であり、凹部2は半導体チップを搭載する領域6のうち、少なくとも平行に対向する2辺に内接するように形成されている。図のように、2組の対向する2辺、すなわち、4辺に内接する凹部2とすることで、半導体チップとダイパッド4との接着性がさらに向上することは明らかである。
図4は、本発明のリードフレームの第3の実施形態を説明する平面図である。図2との違いは、凹部2が半導体チップを搭載する領域6と相似であって、半導体チップを搭載する領域6よりも幾分小さくなっている点である。この場合、矩形の凹部2と半導体チップを搭載する領域6で画定される領域に半導体チップの端部が固定されることになる。なお、凹部が矩形であってもその底面は球面からなり、その最深部は平面視的に矩形の中心に位置し、そこにダイボンド材1が載置されることになる。
図5は、本発明のリードフレームの第4の実施形態を説明する平面図である。図2との違いは、ダイパッド4の中央に設けた凹部2に加えて、半導体チップを搭載する領域6の4隅に凹部9を設けた点である。4隅に設けた凹部9の各々は半導体チップを搭載する領域6の隅を成す2辺に内接し、ダイパッド4の中央に設けた凹部2に外接するように設けられている。半導体チップを搭載する領域6の中央部に設けた凹部2および隅部に設けた凹部9の底面は球面であり、中央部に設けた凹部2の最深部は平面視的に円の中心に位置するが、隅部に設けた凹部9の最深部は平面視的に円の中心ではなく、中心よりも半導体チップを搭載する領域6の4隅の頂点方向に偏心しており、この偏心した最深部に小径のダイボンド材11を載置する。このような形状にすることで、半導体チップを搭載する領域6の4隅までの接着が良好なものとなる。
以上の説明では、中心部の凹部2が大きく、隅部の凹部9が小さいというように異なる大きさで表現したが、外寸が同じ大きさとし、載置するダイボンド材の大きさも同じにしても良い。また、ダイパッド4の中央の凹部2を省いて4隅のみに凹部9を配置し、各々の凹部9が隣接する凹部9と外接するという配置でも構わない。
図6は、本発明のリードフレームの第5の実施形態を説明する平面図である。図2との違いは、ダイパッド4の中央に設けた凹部2に加えて、凹部2から半導体チップを搭載する領域6の4隅にかけて凹状誘導路10を設けた点である。凹部2にダイボンド材1を置き、加熱することでダイボンド材1は溶融するが、そこに半導体チップを載置すると、ゲル状に溶融したダイボンド材は凹部2からオーバーフローして凹状誘導路10を4隅に向けて流れ、半導体チップとダイパッド4との良好な接着が可能となる。図では、4隅に向けた4本の凹状誘導路10が示されているが、さらに、4辺に向けた複数の凹状誘導路など、半導体チップを搭載する領域6の外周に向けた凹状誘導路を設けても良い。
図7は、本発明のリードフレームの第6の実施形態を説明する平面図である。図2との違いは、凹部2が平面視的に矩形であって、半導体チップを搭載する領域6よりも幾分小さくなっている点である。この場合、矩形の凹部2と半導体チップを搭載する領域6で画定される領域に半導体チップの端部が固定されることになる。なお、凹部が矩形であってもその底面はゆるやかな球面からなり、その最深部は平面視的に矩形の中心に位置する。そこに、複数の小径のダイボンド材11を供給すると、凹部2の球面上を転がって、複数の小径のダイボンド材11が凹部2の全面に、密に並べられることになる。これを加熱して溶融した後、半導体チップを領域6に載置すると、半導体チップとダイパッド4との良好な接着が可能となる。小径のダイボンド材11は凹部2の形状に合わせて、その全面に密に敷きつめられるので、半導体チップの形状に合った凹部とすることでダイボンド材の漏出がなく、半導体チップとダイパッドとの良好な接着が可能となる。なお、密に並べられるダイボンド材が極めて小さければ、単層ではなく複数層となるように載置しても構わない。
以上のようなリードフレームおよび半導体装置の製造方法を用いることで、数時間を要していたキュア工程を削減できるため工程時間の削減が可能となる。また、リードフレームが高温雰囲気に長時間にわたり放置されることが無いため、リードフレーム表面が酸化し、モールド樹脂とリードフレームとの密着性が低下するという問題も解消できる。また、ダイパッドには区画された凹部や凹状誘導路があるため、溶融したダイボンド材が半導体チップを搭載する領域から漏出する懸念もない。さらには、凹部の形状の工夫や凹状誘導路の配置によって半導体チップとダイパッドとの良好な接着も可能となる。
1 ダイボンド材
2 ダイパッド上の凹部(中央部)
3 半導体チップ
4 ダイパッド
5 ヒータープレート
6 半導体チップ搭載領域
7 リード
8 コレット
9 ダイパッド上の凹部(隅部)
10 凹状誘導路
11 小径のダイボンド材
12 銀ペースト

Claims (1)

  1. 半導体チップを搭載する矩形の領域を有するダイパッドと、
    前記ダイパッドの両側に設けられたリードと、
    前記領域の中心に設けられた第1の凹部と、
    前記第1の凹部に外接し、前記領域の4隅に設けられた平面視的に円形状の第2の凹部と、を備え
    前記第2の凹部の底面は球面であって、前記底面の最深部が平面視的に前記円形状の中心よりも前記領域の4隅の頂点方向に偏心していることを特徴とするリードフレーム。
JP2014025802A 2014-02-13 2014-02-13 リードフレームおよび半導体装置の製造方法 Expired - Fee Related JP6420551B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014025802A JP6420551B2 (ja) 2014-02-13 2014-02-13 リードフレームおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014025802A JP6420551B2 (ja) 2014-02-13 2014-02-13 リードフレームおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015153877A JP2015153877A (ja) 2015-08-24
JP6420551B2 true JP6420551B2 (ja) 2018-11-07

Family

ID=53895846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014025802A Expired - Fee Related JP6420551B2 (ja) 2014-02-13 2014-02-13 リードフレームおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6420551B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7079529B2 (ja) * 2019-01-21 2022-06-02 株式会社新川 ボンディング装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53145570A (en) * 1977-05-25 1978-12-18 Mitsubishi Electric Corp Die bonding method of semiconductor device
JPS5480073A (en) * 1977-12-09 1979-06-26 Hitachi Ltd Lead frame
JPH05166856A (ja) * 1991-12-19 1993-07-02 Fuji Electric Co Ltd 半導体装置の金属ベース接合方法および金属ベース
JPH09121085A (ja) * 1995-10-25 1997-05-06 Omron Corp 部品実装基板の製造方法並びに該方法に好適な回路基板
JPH11214414A (ja) * 1998-01-23 1999-08-06 Rohm Co Ltd 半導体icの製造方法
JP2006035259A (ja) * 2004-07-27 2006-02-09 Denso Corp ソルダペースト
JP2007059712A (ja) * 2005-08-25 2007-03-08 Tokai Rika Co Ltd 実装方法
JP2007096042A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd 半導体装置
JP2007294733A (ja) * 2006-04-26 2007-11-08 Senju Metal Ind Co Ltd はんだバンプ転写シートおよびそれを用いたはんだ付け方法
JP2008294172A (ja) * 2007-05-24 2008-12-04 Panasonic Corp リードフレームおよび半導体装置ならびに半導体装置の製造方法
TWI462676B (zh) * 2009-02-13 2014-11-21 千住金屬工業股份有限公司 The solder bumps for the circuit substrate are formed using the transfer sheet
JP5242521B2 (ja) * 2009-08-17 2013-07-24 株式会社タムラ製作所 はんだ接合剤組成物
US8779565B2 (en) * 2010-12-14 2014-07-15 Stats Chippac Ltd. Integrated circuit mounting system with paddle interlock and method of manufacture thereof

Also Published As

Publication number Publication date
JP2015153877A (ja) 2015-08-24

Similar Documents

Publication Publication Date Title
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
CN206864460U (zh) 一种防止芯片溢胶的封装结构
TWI550729B (zh) Semiconductor device manufacturing method and semiconductor device
TWI555099B (zh) Semiconductor device manufacturing method and semiconductor device
TW201526123A (zh) 半導體封裝結構及其製法
CN102738133A (zh) 半导体器件及其制造方法
TWM455258U (zh) 具有氣室缺口之影像感測器結構
CN110024094A (zh) 半导体芯片的封装装置以及半导体装置的制造方法
CN110024095B (zh) 半导体装置的制造方法以及封装装置
CN104425287A (zh) 封装结构及制造方法
JP6420551B2 (ja) リードフレームおよび半導体装置の製造方法
TWI607516B (zh) Semiconductor device manufacturing method and manufacturing apparatus
JP2015220235A (ja) 半導体装置
KR100841450B1 (ko) 필름 및 이를 이용한 칩 패키징 공정
US20160276249A1 (en) Semiconductor device
JP3823974B2 (ja) 半導体装置の製造方法
TWI321349B (en) Multi-chip stack package
CN106992159A (zh) 双面贴片式电子元器件及其封装方法
JP5058144B2 (ja) 半導体素子の樹脂封止方法
TW201824404A (zh) 一種無基板半導體封裝製造方法
JP2009252771A (ja) 半導体装置及びその製造方法
JP4143564B2 (ja) 半導体装置及びその製造方法
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
CN116487276B (zh) 一种芯片及其制作方法、半导体器件
TWI382506B (zh) 中央銲墊型晶片之主動面朝上堆疊方法與構造

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181012

R150 Certificate of patent or registration of utility model

Ref document number: 6420551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees