JP6371725B2 - 半導体モジュール - Google Patents

Description

本発明の実施形態は、半導体モジュールに関する。

一般に、動作電圧の低い１次側回路と動作電圧の高い２次側回路との間の信号のやり取りは、安全性確保等のために絶縁素子を介して行なわれている。

例えば、直流を交流に変換するインバータに用いられるＩＧＢＴおよびＭＯＳＦＥＴなどのパワー半導体素子を駆動するゲートドライバでは、パワー半導体素子のゲートをオン・オフするための信号を１次側回路から２次側回路にフォトカプラを介して伝送している。また、パワー半導体素子の動作状況に関する信号などを２次側回路から１次側回路にフォトカプラを介して伝送している。

これらのフォトカプラはそれぞれ１次側回路および２次側回路に外付けされているので、ゲートドライバの小型化が難しいという問題がある。

特開平４−６９０５９号公報

絶縁素子を内蔵した小型の半導体モジュールを提供することを目的とする。

一つの実施形態によれば、半導体モジュールは、第１受光回路と第１出力回路とが設けられた第１半導体素子と、第２受光回路と第２出力回路とが設けられた第２半導体素子と、前記第２出力回路に電気的に接続された第１発光素子であって、前記第１発光素子が放射する第１放射光が前記第１受光回路に受光されるように前記第１半導体素子に載置された第１発光素子と、前記第１出力回路に電気的に接続された第２発光素子であって、前記第２発光素子が放射する第２放射光が前記第２受光回路に受光されるように前記第２半導体素子に載置された第２発光素子と、を具備している。

第１の実施形態に係る半導体モジュールを示す断面図。 第１の実施形態に係る半導体モジュールの回路構成の概要を示すブロック図。 第１の実施形態に係る半導体モジュールが外囲器に収納された状態を示す図。 第１の実施形態に係る半導体モジュールの回路構成の詳細を示すブロック図。 第１の実施形態に係る半導体モジュールを用いたパワー半導体素子のドライブ回路を示すブロック図。 第１の実施形態に係る半導体モジュールに用いられる発光素子を示す断面図。 第１の実施形態に係る半導体モジュールの製造工程を示すフローチャート。 第１の実施形態に係る半導体モジュールに用いられる発光素子の製造工程を順に示す断面図。 第１の実施形態に係る半導体モジュールの別の製造工程を示すフローチャート。 第２の実施形態に係る半導体モジュールに用いられる発光素子を示す断面図。

以下、実施形態について図面を参照しながら説明する。

（第１の実施形態）
本実施形態に係る半導体モジュールについて図１乃至図３を用いて説明する。図１は本実施形態の半導体モジュールを示す断面図である。図２は半導体モジュールの回路構成の概要を示すブロック図である。図３は外囲器に収納された半導体モジュールを示す図で、図３（ａ）はその平面図、図３（ｂ）はＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。

本実施形態の半導体モジュールは、直流を交流に変換するインバータに用いられるＩＧＢＴ（Insulated Gate Bipolar Transistor）およびＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などのパワー半導体素子を駆動するゲートドライバである。

図１および図２に示すように、本実施形態の半導体モジュール１０は、動作電圧の低い１次側回路が設けられた第１半導体素子１１と、動作電圧の高い２次側回路が設けられた第２半導体素子２１とを有している。

第１半導体素子１１は、電源電圧ＶＣＣ１を有する電源と基準電位ＧＮＤ１との間に接続される。第２半導体素子２１は、電源電圧ＶＣＣ２を有する電源と基準電位ＧＮＤ２との間に接続される。電源電圧ＶＣＣ２は電源電圧ＶＣＣ１より高く、基準電位ＧＮＤ２は基準電位ＧＮＤ１とは電気的に絶縁された別の基準電位である。

第１半導体素子１１は、１次側回路として第１受光回路１１ａと第１出力回路１１ｂとを有している。第１受光回路１１ａは、フォトダイオード１１ｃを有している。第２半導体素子２１は、２次側回路として第２受光回路２１ａと第２出力回路２１ｂとを有している。第２受光回路２１ａは、フォトダイオード２１ｃを有している。

更に、半導体モジュール１０は、第１発光素子１３と、第２発光素子２３とを有している。第１発光素子１３は第２出力回路２１ｂに電気的に接続されている。第２発光素子２３は第１出力回路１１ｂに電気的に接続されている。

第１発光素子１３は、第１発光素子１３が放射する光（第１放射光）１２がフォトダイオード１１ｃに受光されるように第１半導体素子１１に載置されている。第２発光素子２３は、第２発光素子２３が放射する光（第２放射光）２２がフォトダイオード２１ｃに受光されるように第２半導体素子２１に載置されている。

フォトダイオード１１ｃ、２１ｃはそれぞれシリコンフォトダイオードである。第１および第２発光素子１３、２３は、シリコンフォトダイオードの受光感度に対応した赤外光を放射する発光ダイオード（ＬＥＤ：Light Emitting Diode）である。

第１発光素子１３は、第１放射光１２に対して透光性を有する第１絶縁体１４を介して第１半導体素子１１に積層されている。第２発光素子２３は、第２放射光２２に対して透光性を有する第２絶縁体２４を介して第２半導体素子２１に積層されている。

第１および第２絶縁体１４、２４は、高い絶縁性を有するサファイア、石英ガラスなどが適している。透光性を有していればセラミックスなども使用可能である。

図１に示すよう、更に具体的には、第１発光素子１３と第１絶縁体１４との間および第１絶縁体１４と第１半導体素子１１との間のそれぞれに第１放射光１２に対して透光性を有する接合樹脂（第１接合樹脂）１５ａ、１５ｂが設けられている。

即ち、第１発光素子１３と第１絶縁体１４とは、接合樹脂１５ａによって接着され、第１絶縁体１４と第１半導体素子１１とは、接合樹脂１５ｂによって接着されている。

同様に、第２発光素子２３と第２絶縁体２４との間および第２絶縁体２４と第２半導体素子２１との間のそれぞれに第２放射光２２に対して透光性を有する接合樹脂（第２接合樹脂）２５ａ、２５ｂが設けられている。

即ち、第２発光素子２３と第２絶縁体２４は、接合樹脂２５ａによって接着され、第２絶縁体２４と第２半導体素子２１は、接合樹脂２５ｂによって接着されている。

接合樹脂１５ａ、１５ｂ、２５ａ、２５ｂはそれぞれ、例えば絶縁性のシリコーンペーストである。

第１半導体素子１１は、導電性接着剤１６でダイパッド１７ａに接合されている。第１半導体素子１１は、ワイヤ１８ａを介してリード１７ｂに接続されている。導電性接着剤１６は、例えば銀ペースト、はんだなどである。

同様に、第２半導体素子２１は、導電性接着剤２６でダイパッド２７ａに接合されている。第２半導体素子２１は、ワイヤ２８ａを介してリード２７ｂに接続されている。導電性接着剤２６は、例えば銀ペースト、はんだなどである。

第１発光素子１３は、ワイヤ１８ｂを介して第２出力回路２１ｂに電気的に接続されている。第１発光素子１３は、内部樹脂（第１内部樹脂）１９で覆われている。

同様に、第２発光素子２３は、ワイヤ２８ｂを介して第１出力回路１１ｂに電気的に接続されている。第２発光素子２３は、内部樹脂（第２内部樹脂）２９で覆われている。

内部樹脂１９、２９は、外部樹脂３１が第１および第２発光素子１３、２３に及ぼす応力を低減するための所謂エンキャップ材で、例えばシリコーン樹脂などである。内部樹脂１９、２９は、外部樹脂３１より低い弾性率を有しており、柔らかい樹脂である。

図３に示すように、半導体モジュール１０は、更に外囲器３０を有している。外囲器３０は、例えば、互いに反対の両側面からリードが延在するＤＩＰ（Dual Inline Package）型の樹脂パッケージである。

第１および第２半導体素子１１、２１と、第１および第２発光素子１３、２３と、ダイパッド１７ａ、２７ａを含むリードフレームの一部は外部樹脂３１で一体に覆われている。外部樹脂３１の互いに反対の両側面からリード１７ｂ、２７ｂが延在している。外部樹脂３１は、例えばエポキシなどの熱硬化性樹脂である。

なお、図３では、リード１７ｂ、２７ｂにおいて、ワイヤが接続されている部分と外部樹脂３１から延在している部分との間は省略されている。

図２に示すように、第１出力回路１１ｂは、外部からの入力信号を処理して処理結果を第２発光素子２３に出力する。第２発光素子２３は、処理結果に応じて第２放射光２２を放射する。第２受光回路２１ａは、フォトダイオード２１ｃで第２放射光２２を検出し、検出結果（光電流）を処理して処理結果を外部に出力する。

同様に、第２出力回路２１ｂは、外部からの入力信号を処理して処理結果を第１発光素子１３に出力する。第１発光素子１３は、処理結果に応じて第１放射光１２を放射する。第１受光回路１１ａは、フォトダイオード１１ｃで第１放射光１２を検出し、検出結果（光電流）を処理して外部に処理結果を出力する。

これにより、１次側回路から２次側回路に信号が光結合により伝送され、２次側回路から１次側回路に信号が光結合により伝送される。１次側回路から２次側回路への信号の伝送と、２次側回路から１次側回路への信号の伝送とは、電気的に絶縁されて独立に行なわれる。

次に、第１および第２半導体素子１１、２１、第１および第２発光素子１３、２３の具体例について図４乃至図６を用いて説明する。

図４は第１および第２半導体素子１１、２１の回路構成の詳細を示すブロック図である。図５は半導体モジュール１０を用いたパワー半導体素子のドライブ回路を示すブロック図である。図６は第１および第２発光素子１３、２３を示す断面図である。

図４に示すように、第１出力回路１１ｂは、増幅器４１を有している。増幅器４１はゲートをオン・オフする信号を増幅して、第２発光素子２３に出力する。

第２受光回路２１ａは、増幅器４２と、プリドライバ４３とを有している。増幅器４２は、光電流を増幅してプリドライバ４３に出力する。プリドライバ４３は、増幅器４２の出力をパワー半導体素子のゲートドライブ信号に変換して後述するドライバに出力する。

第２出力回路２１ｂは、保護回路４４と、論理回路４５と、増幅器４６と、定電圧回路４７と、クロック発振回路４８とを有している。

保護回路４４は、パワー半導体素子の動作状況を検出する各種センサからの信号を処理し、検出値が基準値を超えていればプリドライバ４３の動作を制限する信号をプリドライバ４３に出力する。また、保護回路４４は、処理結果をデジタル値に変換して論理回路４５に出力する。

各種センサにより検出される項目は、例えばパワー半導体素子の過熱検出、温度検出、短絡電流検出、過電流検出、電源電圧ＶＣＣ２の低下検出、第２半導体素子２１のチップ過熱検出などがある。

論理回路４５は、処理結果に応じてプリドライバ４３の動作を制御する信号をプリドライバ４３に出力するとともに、処理結果を増幅器４６に出力する。増幅器４６は、処理結果を示す信号を増幅して、第１発光素子１３に出力する。

定電圧回路４７は、保護回路４４に基準値となる基準電圧を供給する。クロック発振回路４８は、論理回路４５にクロック信号を供給する。

第１受光回路１１ａは、増幅器４９と、論理回路５０と、保護回路５１と、クロック発振回路５２とを有している。増幅器４９は、光電流を増幅して論理回路５０に出力する。

保護回路５０は、電源電圧ＶＣＣ１の低下を検出し、電源電圧ＶＣＣ１が基準値より低下すると、論理回路５１に、保護動作、例えばデータを不揮発性メモリにセーブするなどの指示を出力する。

論理回路５０は、論理回路４５の処理結果に応じてホストと制御系信号、フェール信号・温度情報などをやり取りする。クロック発振回路５２は、論理回路５０にクロック信号を供給する。

図５に示すように、半導体モジュール１０は、三相モータ（図示せず）を駆動するパワー半導体素子のゲートドライバとして用いられる。なお、図５では、三相のうちの１相分を示している。

半導体モジュール１０は、第１半導体素子１１が三相モータの制御用マイクロコンピュータ６１に接続され、第２半導体素子２１が外付けのドライバ６２を介してＩＧＢＴ（パワー半導体素子）６３に接続されている。ＩＧＢＴ６３はステーターのコイル６４に接続されている。

ドライバ６２を外付けしているのは、使用するＩＧＢＴ６３によってドライバ６２に要求される仕様が異なるためである。これにより、半導体モジュール１０に汎用性を持たせることができる。

なお、ＩＧＢＴ６３は、電流容量に応じて並列接続される。ダイオード６５は、ＩＧＢＴ６３の過熱を検出するセンサとして機能する。抵抗６６は、ＩＧＢＴ６３の過電流、短絡電流を検出するセンサとして機能する。

電源電圧ＶＣＣ１は、例えば５Ｖである。電源電圧ＶＣＣ２は、例えば３０Ｖである。三相モータの電圧（２次側）は、例えば６００Ｖから１２００Ｖである。

この場合、安全性の観点から日本工業規格（ＪＩＳ）で定められた安全規格（IEC60950）に則った絶縁耐圧を確保するために、図３に示す外囲器３０において、外部沿面距離Ｌ１は５ｍｍ以上が望ましい、空間距離Ｌ２は５ｍｍ以上が望ましい、また外部沿面距離Ｌ１と空間距離Ｌ２は等しいことが望ましい。

ここで、外部沿面距離とは、互いに反対側に延在するリード１７ｂ、２７ｂ間の外部樹脂３１の底面および下側の側面に沿った距離のことである。空間距離とは、互いに反対側に延在するリード１７ｂ、２７ｂ間の直線距離のことである。

また、３．７５ｋＶの絶縁耐圧を確保するために、第１発光素子１３の内部沿面距離Ｌ３は１．２ｍｍ以上が望ましい。内部沿面距離とは、第１発光素子１３から第１絶縁体１４の表面および側面、第１半導体素子１１の表面を経由して第１半導体素子１１のボンディングパッドに到る最短の距離である。

図６に示すように、第１発光素子１３では、ｐ−ＩｎＧａＡｌＰクラッド層７１と、ＩｎＧａＡｌＡｓ／ＧａＡｌＡｓＭＱＷ（Multiple Quantum Well）活性層７２と、ｎ−ＩｎＧａＡｌＰクラッド層７３と、ｎ−ＧａＡｓコンタクト層７４がこの順に積層されている。

ｐ−クラッド層７１側がｐ−ＩｎＧａＰ接着層７５によりｐ-ＧａＰ支持基板７６の第１の面７６ａに接着されている。ｎ−コンタクト層７４にｎ電極７７が設けられ、ｐ支持基板７６の第１の面７６ａにｐ電極７８が設けられている。

ＩｎＧａＡｌＡｓ／ＧａＡｌＡｓＭＱＷ活性層を有する発光ダイオードは、波長が略７７０ｎｍの近赤外光を放射することが可能である。

ｐ支持基板７６の第２の面７６ｂは光が放射される主要な面である。第２の面７６ｂに凹凸７６ｃを設けることが望ましい。光放射面を粗面化することにより、光取り効率を向上させることができる。

第１発光素子１３は、光放射面である第２の面７６ｂがフォトダイオード１１ｃの受光面と対向するように第１半導体素子１１に載置される。第２発光素子２３についても同様であり、その説明は省略する。

次に、半導体モジュール１０の製造方法について図７および図８を用いて説明する。図７は半導体モジュール１０の組み立て工程を示すフローチャートである。図８は第１、第２発光素子１３、２３の製造工程を順に示す断面図である。

図７に示すように、第１、第２半導体素子１１、２１、第１、第２発光素子１３、２３、第１、第２絶縁体１４、２４、リードフレームなどの部品を準備する（Ｓ０）。

第１半導体素子１１を、銀ペーストを介してリードフレームのダイパッド１７ａにマウントし、第２半導体素子２１を、銀ペーストを介してリードフレームのダイパッド２７ａにマウントする（Ｓ１）。第１半導体素子１１とリードフレームのリード１７ｂをワイヤボンディングで接続し、第２半導体素子２１とリードフレームのリード２７ｂをワイヤボンディングで接続する（Ｓ２）。

第１絶縁体１４を、接合樹脂１５ｂを介して第１半導体素子１１にマウントし、第２絶縁体２４を、接合樹脂２５ｂを介して第２半導体素子２１にマウントする（Ｓ３）。

第１発光素子１３を、接合樹脂１５ａを介して第１絶縁体１４にマウントし、第２発光素子２３を、接合樹脂２５ａを介して第２絶縁体２４にマウントする（Ｓ４）。プラズマ処理により、第１、第２発光素子１３、２３の表面をクリーニングする（Ｓ５）。

第１発光素子１３と第２半導体素子２１のパッドとをワイヤボンディングして電気的に接続し、第２発光素子２３と第１半導体素子１１のパッドとをワイヤボンディングして電気的に接続するする（Ｓ６）。第１、第２発光素子１３、２３のそれぞれを、シリコーン樹脂などでエンキャップする（Ｓ７）。

第１、第２半導体素子１１、２１、第１、第２発光素子１３、２３、リードフレームのダイパッド１７ａ、２７ａを含む一部をエポキシ樹脂などでモールドする（Ｓ８）。最後に、外観、特性などの検査を行う（Ｓ９）。これにより、半導体モジュール１０が完成する。

図８（ａ）に示すように、ｎ−ＧａＡｓ基板７９にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によりｎコンタクト層７４、ｎクラッド層７３、活性層７２、ｐクラッド層７１、ｐ接着層７５を、この順にエピタキシャル成長させる。ｎ−ＧａＡｓ基板７９はエピタキシャル成長用の基板である。ＧａＡｓはＩｎＧａＡｌＰ系の半導体と格子整合する。ｎコンタクト層７４、ｎクラッド層７３、活性層７２、ｐクラッド層７１、ｐ接着層７５をまとめてエピタキシャル層と称する。

次に、図８（ｂ）に示すように、エピタキシャル層が形成された基板７９を反転して、ｐ接着層７５とｐ支持基板７６とを重ね合わせ、熱処理を施す。ｐ接着層７５とｐ支持基板７６とが直接接合される。その後、基板７９をウエットエッチングにより除去する。

なお、凹凸７６ｃは、予めｐ支持基板７６に形成しておくとよい。凹凸７６ｃは、選択性エッチャントによるウエットエッチング、パターニングされたマスクを用いたウエットエッチングまたはドライエッチング、粗い砥粒による研削などにより形成することができる。

次に、図８（ｃ）に示すように、フォトリソグラフィー法によりエピタキシャル層の一部にレジスト膜（図示せず）を形成する。レジスト膜をマスクとして、ＲＩＥ（Reactive Ion Etching）法によりエピタキシャル層を除去し、ｐ支持基板７６を露出させる。残ったｎコンタクト層７４にｎ側電極７７を形成し、露出したｐ支持基板７６にｐ側電極７８を形成する。

次に、ｐ支持基板７６をチップに分割する。これにより、第１、第２発光素子１３、２３が得られる。

以上説明したように、本実施形態の半導体モジュール１０では、第１受光回路１１ａと第１出力回路１１ｂとが設けられた第１半導体素子１１と、第２受光回路２１ａと第２出力回路２１ｂとが設けられた第２半導体素子２１と、第２出力回路２１ｂに電気的に接続され、第１放射光１２が第１受光回路１１ａに受光されるように第１半導体素子１１に載置された第１発光素子１３と、第１出力回路１１ｂに電気的に接続され、第２放射光２２が第２受光回路２１ａに受光されるように第２半導体素子２１に載置された第２発光素子２３と、を具備している。

その結果、動作電圧の異なる第１半導体素子１１と第２半導体素子２１との間で絶縁耐圧を維持しながら、互いに信号を送受信することができる。従って、絶縁素子を内蔵した小型の半導体モジュールが得られる。

なお、半導体モジュール１０の組み立て工程は、図７に示すフローチャートに限定されず、別のフローチャートに従ってもよい。図９は別の組み立て工程を示すフローチャートである。

図９に示すフローチャートは、マウント工程（Ｓ１、Ｓ３、Ｓ４）とワイヤボンディング工程（Ｓ２、Ｓ６）の順番を変更したものである。その他の工程の順番は変わらない。

即ち、マウント工程（Ｓ１、Ｓ３、Ｓ４）を先に連続して行い、その後にワイヤボンディング工程（Ｓ２、Ｓ６）を連続して行うものである。

（第２の実施形態）
本実施形態に係る半導体モジュールについて図１０を用いて説明する。図１０は本実施形態の半導体モジュールに用いられる発光素子を示す断面図である。

本実施形態において、上記第１の実施形態と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施形態が第１の実施形態と異なる点は、発光素子の支持基板を絶縁体としたことにある。第１発光素子１３と第２発光素子２３は同じなので、以後、第１発光素子１３についてのみ説明する。

即ち、図６に示した第１発光素子１３では、支持基板７６が導電性のｐ―ＧａＰ基板であるのに対して、図１０に示すように、本実施形態の半導体モジュールにおける第１発光素子１３では、支持基板８１として絶縁性のサファイア基板が用いられている。

第１発光素子１３では、ｎ−ＩｎＧａＰコンタクト層８２と、ｎ−ＩｎＧａＡｌＰクラッド層７３と、ＩｎＧａＡｌＡｓ／ＧａＡｌＡｓＭＱＷ活性層７２と、ｐ−ＩｎＧａＡｌＰクラッド層７１と、ｐ−ＧａＡｓコンタクト層８３がこの順に積層されている。

ｎ−ＩｎＧａＰコンタクト層８２側がＩｎＡｌＰまたはＩｎＧａＡｌＰ接着層８４により絶縁性支持基板８１の第１の面８１ａに接着されている。ｐ−コンタクト層８３にｐ電極７８が設けられ、ｎコンタクト層８２の露出面にｎ電極７７が設けられている。

光取り効率を向上させるために、絶縁性支持基板８１の第２の面８１ｂに凹凸８１ｃを設けることが望ましい。凹凸８１ｃは、パターニングされたマスクを用いたドライエッチング、粗い砥粒による研削などにより形成することができる。

本実施形態の半導体モジュールでは、第１発光素子１３は絶縁性支持基板８１を有している。内部沿面距離Ｌ３が同じ場合、導電性のｐ支持基板７６を有する第１発光素子１３を用いた半導体モジュールより絶縁耐圧を向上させることが可能である。絶縁耐圧のマージンを拡大することが可能になる。

絶縁耐圧が同じ場合、内部沿面距離Ｌ３を小さくすることも可能である。半導体モジュールをより小型化することが可能になる。

また、絶縁性支持基板８１が第１絶縁体１４を兼ねるようにすることも可能である。その際、絶縁性支持基板８１を、第１絶縁体１４より若干厚くする、および／または第１絶縁体１４より若干大きくするとよい。絶縁耐圧に余裕がある場合に適した構成である。

これにより、第１絶縁体１４が不要になり、部品数が削減されるとともに、半導体モジュールをより小型化することが可能になる。

以上説明したように、本実施形態の半導体モジュールでは、第１および第２発光素子１３、２３は絶縁性支持基板８１を有している。その結果、絶縁耐圧を更に向上させることができる、半導体モジュールを更に小型化することができる。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

なお、以下の付記に記載されているような構成が考えられる。
（付記１） 前記第１および第２絶縁体は、サファイア、石英ガラス、透光性セラミックスのいずれかである請求項２に記載の半導体モジュール。

１０ 半導体モジュール
１１、２１ 第１、第２半導体素子
１１ａ、２１ａ 第１、第２受光回路
１１ｂ、２１ｂ 第１、第２出力回路
１１ｃ、２１ｃ フォトダイオード
１２、２２ 第１、第２放射光
１３、２３ 第１、第２発光素子
１４、２４ 第１、第２絶縁体
１５ａ、１５ｂ、２５ａ、２５ｂ 接合樹脂
１６、２６ 導電性接着剤
１７ａ、２７ａ ダイパッド
１７ｂ、２７ｂ リード
１８ａ、１８ｂ、２８ａ、２８ｂ ワイヤ
１９、２９ 内部樹脂
３０ 外囲器
３１ 外部樹脂
４１、４２、４６、４９ 増幅器
４３ プリドライバ
４４、５１ 保護回路
４５、５０ 論理回路
４７ 定電圧回路
４８、５２ クロック発振回路
６１ 制御用マイクロコンピュータ
６２ ドライバ
６３ ＩＧＢＴ
６４ コイル
６５ ダイオード
６６ 抵抗
７１ ｐクラッド層
７２ 活性層
７３ ｎクラッド層
７４、８２ ｎコンタクト層
７５ ｐ接着層
７６ ｐ支持基板
７６ａ、７６ｂ、８１ａ、８１ｂ 第１、第２の面
７６ｃ、８１ｃ 凹凸
７７ ｎ側電極
７８ ｐ側電極
７９ 基板
８１ 絶縁性支持基板
８３ ｐコンタクト層
８４ 接着層
Ｌ１ 外部沿面距離
Ｌ２ 空間距離
Ｌ３ 内部沿面距離

Claims (6)

1. 第１受光回路と第１出力回路とが設けられた第１半導体素子と、
   第２受光回路と第２出力回路とが設けられた第２半導体素子と、
   前記第２出力回路に電気的に接続された第１発光素子であって、前記第１発光素子が放射する第１放射光が前記第１受光回路に受光されるように前記第１半導体素子に載置された第１発光素子と、
   前記第１出力回路に電気的に接続された第２発光素子であって、前記第２発光素子が放射する第２放射光が前記第２受光回路に受光されるように前記第２半導体素子に載置された第２発光素子と、
   を具備することを特徴とする半導体モジュール。
2. 前記第１発光素子は、前記第１放射光に対して透光性を有する第１絶縁体を介して前記第１半導体素子に積層され、
   前記第２発光素子は、前記第２放射光に対して透光性を有する第２絶縁体を介して前記第２半導体素子に積層され、
   前記第１絶縁体および前記第２絶縁体は、サファイア、石英ガラス、セラミックスの少なくとも１つを含むことを特徴とする請求項１に記載の半導体モジュール。
3. 前記第１放射光に対して透光性を有し、前記第１発光素子と前記第１絶縁体との間および前記第１絶縁体と前記第１半導体素子との間に設けられた第１接合樹脂と、
   前記第２放射光に対して透光性を有し、前記第２発光素子と前記第２絶縁体との間および前記第２絶縁体と前記第２半導体素子との間に設けられた第２接合樹脂と、
   を有することを特徴とする請求項２に記載の半導体モジュール。
4. 前記第１および第２発光素子それぞれを覆う内部樹脂と、
   前記内部樹脂より高い弾性率を有し、前記第１および第２半導体素子と、前記第１および第２発光素子とを一体に覆う外部樹脂と、
   を具備することを特徴とする請求項１に記載の半導体モジュール。
5. 前記第１半導体素子の動作電圧と前記第２半導体素子の動作電圧が異なることを特徴とする請求項１に記載の半導体モジュール。
6. 前記第１半導体素子と前記第１発光素子との間の介在物に沿った内部沿面距離が１ｍｍ以上である請求項３に記載の半導体モジュール。