[go: up one dir, main page]

JP6226779B2 - 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法 - Google Patents

磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法 Download PDF

Info

Publication number
JP6226779B2
JP6226779B2 JP2014046854A JP2014046854A JP6226779B2 JP 6226779 B2 JP6226779 B2 JP 6226779B2 JP 2014046854 A JP2014046854 A JP 2014046854A JP 2014046854 A JP2014046854 A JP 2014046854A JP 6226779 B2 JP6226779 B2 JP 6226779B2
Authority
JP
Japan
Prior art keywords
magnetic
electrode
magnetization
magnetic memory
reference layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014046854A
Other languages
English (en)
Other versions
JP2015170820A (ja
Inventor
中村 志保
志保 中村
大寺 泰章
泰章 大寺
拓哉 島田
拓哉 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014046854A priority Critical patent/JP6226779B2/ja
Priority to US14/562,790 priority patent/US9653678B2/en
Priority to TW104107654A priority patent/TW201539439A/zh
Publication of JP2015170820A publication Critical patent/JP2015170820A/ja
Application granted granted Critical
Publication of JP6226779B2 publication Critical patent/JP6226779B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/71Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明の実施形態は、磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法に関する。
メモリの大容量化を実現する方法として、磁壁を用いたスピンシフトレジスト型の3次元メモリが提案されている。このような3次元メモリは、磁性細線、読出し部、及び書き込み部を含む。このような3次元メモリは、磁性細線とこの読出し部及びこの書き込み部との位置合わせが容易な構造が好ましい。
米国登録特許公報6834005 米国特許公報2012/833446
本発明の実施形態は、磁性細線との位置合わせが容易で信号アクセスが可能な読み出し部及び書き込み部を有する磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法を提供する。
本発明の実施形態に係る磁気メモリは、複数の磁区を有する磁性細線と、前記磁性細線の一端を取り囲み、磁化を有する参照層と、前記参照層と前記磁性細線との間に設けられた非磁性層と、前記参照層の両端に設けられ、互いに逆向きの磁化を有する第1の磁化固定部及び第2の磁化固定部と、前記第1の磁化固定部に設けられた第1の電極と、前記第2の磁化固定部に設けられた第2の電極と、前記磁性細線の他端に設けられた第3の電極とを備える。
本発明の実施形態に係る磁気メモリを示す図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。 実施形態を説明するための図。
以下図面を参照して、本発明の各実施形態を説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
図1は、磁気メモリ100の断面図である。磁気メモリ100は、基板10上に設けられている。図1の矢印は磁化を示す。基板10は、集積回路が搭載されていても良い。
磁気メモリ100は、磁性細線20と、書き込み/読出し部30とを備える。書き込み/読出し部30は非磁性層31、第1の磁化固定部32及び第2の磁化固定部33を含む参照層34を備える。
磁性細線20はデータを記憶する。磁性細線20は磁性体からなる細線で形成されている。磁性細線20は基板10の表面の法線方向に延在している。磁性細線20は複数の磁区を有する。磁性細線20は一端と他端を有する。磁性細線20の一端には電極40が設けられている。磁性細線20の他端は非磁性層31で取り囲まれている。
磁性細線20の断面形状は、長方形、正方形、円形、楕円形等である。磁性細線20の断面形状の中央に非磁性体が埋め込まれていてもよい。磁性細線20の幅は0.5nm以上500nm以下である。この幅は、磁性細線20が延在する方向に直交する方向の大きさに相当する。磁性細線20の延在方向における長さは、50nm以上100μm以下である。しかしながら、この長さは磁気メモリ100のデータ容量に依存する。
磁性細線20には、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、マンガン(Mn)、及びクロム(Cr)から選択される少なくとも1つを含む材料を用いることができる。磁性細線20にはこれらの材料を組み合わせた合金を用いることもできる。さらに、これらの材料を層に含む多層膜を用いることができる。
磁性細線20の磁化は、磁性細線20が延在する方向に直交する方向であることが好ましい。磁性細線20は、希土類遷移金属と3d遷移金属との合金からなるTbFeCo等の希土類−遷移金属アモルファス合金膜を用いることができる。磁性細線20は、Co/Ni多層膜、Co/Pd多層膜等の多層膜を用いることができる。磁性細線20は、FePt、CoPt、FePd等の規則合金を用いることができる。これらの材料を用いることで、磁性細線20を形成する膜が、磁性細線20の延材する方向を含む側壁面に対して垂直方向を磁化容易軸とする垂直磁気異方性を有する。さらに、磁性細線20が延在する方向に直交する方向に磁性細線20の磁化を向かせることができる。これ以外に、磁歪を用いること、又は磁性細線20の結晶方位を揃えることで、磁性細線20の磁化容易軸を磁性細線20が延在する方向に直交する方向に向かせることができる。さらに、磁性細線20の磁化は、磁性細線20が延在する方向に直交する方向であり、磁性細線20が延在する方向に直交する面上で異なる角度を持ってもよい。非磁性層31は参照層34で取り囲まれている。非磁性層31は、MgOを用いることができる。非磁性層31の膜厚は0.4nm以上20nm以下である。非磁性層31には、トンネルバリアとして働く酸化物又は窒化物を用いることができる。これら酸化物又は窒化物を用いると、非磁性層の厚さを薄くすることが出来るため、記録容量をあげることができる。非磁性層31には、銅、銀、金、アルミニウム、及び白金から選択される少なくとも1つの材料を用いることができる。非磁性層31にはこれらの材料を組み合わせた合金を用いることもできる。これらの金属を用いることで、非磁性層31の膜厚を厚くすることができ、製造が容易となる。非磁性層31には、グラフェンを含むグラファイトを用いることができる。
参照層34の両端は第1の磁化固定部32及び第2の磁化固定部33となっている。第1の磁化固定部32及び第2の磁化固定部33は、参照層34と分離して形成されていてもよい。参照層34の膜厚は例えば0.4nm以上100nm以下である。参照層34は、基板10の表面に平行であるので、参照層34は基板10の表面に平行な方向に寸法を広げることができる。この寸法を大きくすることで、磁性細線20の幅に対して参照層34のサイズを大きくすることができる。このため、磁性細線20と書き込み/読出し部30との位置合わせを容易にすることができる。参照層34の基板10の表面に平行な方向における大きさは例えば0.6nm以上20μm以下である。
参照層34には、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、マンガン(Mn)、及びクロム(Cr)から選択される少なくとも1つを含む材料を用いることができる。参照層34にはこれらの材料を組み合わせた合金を用いることもできる。参照層34の磁化は、基板10の表面と平行な面内に向いているとよい。また、その磁化は第1の磁化固定部32と第2の磁化固定部33とを結ぶ方向に直交しているとさらによい。
第1の磁化固定部32の磁化と第2の磁化固定部33の磁化は互いに反対を向いている。この状態を反平行という。第1の磁化固定部32の磁化と第2の磁化固定部33の磁化は、磁性細線20の磁化と平行もしくは反平行である。第1の磁化固定部32と第2の磁化固定部33の材料は参照層34と同じ材料を用いることができる。反平行の状態にするためには、第1の磁化固定部32及び第2の磁化固定部33の材料を変更する、又はイオンを第1の磁化固定部32もしくは第2の磁化固定部33の少なくとも一方に照射する。これは、このようにすることで第1の磁化固定部32と第2の磁化固定部33の磁気異方性が変更され、異なる保磁力を第1の磁化固定部32と第2の磁化固定部33がそれぞれ有するからである。
第1の磁化固定部32及び第2の磁化固定部33のスピン偏極方向と磁化との組み合わせを変えることで、反平行の状態を実現できる。例えば、第1の磁化固定部32にはTb、Gdのような希土類リッチの希土類−遷移金属を用いて、第2の磁化固定部33にはFe、Co、Niのような3d遷移金属リッチの希土類−遷移金属を用いる。その後、第1の磁化固定部32及び第2の磁化固定部33に外部磁化を印加することで第1の磁化固定部32及び第2の磁化固定部33の磁化を初期化する。
第1の磁化固定部32には電極50が接して設けられている。第2の磁化固定部33には電極51が接して設けられている。電極50、51は、磁気メモリ100を書き込み、読出し、又は磁性細線20の磁壁を移動させるときに電流を流して用いられる。
図2Aに示すように第1の磁化固定部32と電極50との間に第1の反強磁性層35が設けられ、第2の磁化固定部33と電極51との間に第2の反強磁性層36が設けられていても良い。第1の反強磁性層35のネール温度と第2の反強磁性層36のネール温度が異なれば、第1の磁化固定部32の磁化と第2の磁化固定部33の磁化を反平行の状態にできる。
図2Bに示すように第2の固定部33と第2の反強磁性層36との間にRu等の非磁性層37や磁性層38を設けても良い。このようにすることで、第1の磁化固定部32の磁化と第2の磁化固定部33の磁化を反平行の状態にできる。
磁性細線20の電極40と非磁性層31との間は絶縁層60で囲まれている。絶縁層60は、アルミナ、酸化シリコン等の酸化物、又は窒化シリコン等の窒化物、絶縁性ポリマーを用いることができる。磁性細線20は、厚く積層した誘電体にリソグラフィと反応性イオンエッチングを用いることで溝を掘り、ALD法又はCVD法によって磁性膜を形成した後で、これを細線に加工することで作製することができる。
参照層34の面は基板10の表面と平行である。
電極40は磁性細線20に電流を流す。
次に磁気メモリ100の動作について説明する。
図3A〜図3Cは磁気メモリ100の動作を説明するための図である。
図3Aは磁気メモリ100への書き込みを説明するための図である。電極50と電極51の間に書き込み電流(Iwrite)を流すことで、磁性細線20の非磁性層31で囲まれた部分の磁化を制御する。書き込まれる磁化は、書き込み電流の向きによって決まる。書き込まれる磁化は、書き込み電流の向きとは逆向きの電子流Ie(write)が流れ出る第1の磁化固定部32又は第2の磁化固定部33の磁化のいずれかに揃う。非磁性層31を介して参照層34から磁性細線20へスピントランスファトルクを伝搬させることで書き込みが行われる。磁気メモリ100に1ビットの書き込みを行った後、電極50又は電極51と電極40との間に電流Ishiftを流すことで1ビットをシフトさせる。Ishiftの絶対値はIwriteの絶対値よりも小さい。Ishiftの流れる向きは、電極50又は電極51から電極40へ流れても、その逆でも良く、材料により調整できる。この動作を繰り返すことで、磁気メモリ100へデータを書き込む。
図3Bは磁気メモリ100の読み出しを説明するための図である。電極50と電極51との間に読出し電流(Iread)を流すことで、磁性細線20の非磁性層31で囲まれた部分の磁化状態を磁気抵抗から読み出す。非磁性層31を介して参照層34と磁性細線20との間で生じる磁気抵抗効果を利用してデータを読出す。電極50又は電極51と電極40との間に電流Ishiftを流すことで1ビットをシフトさせる。読出し時のIshiftの向きは、書き込み時のIshiftの向きと逆方向である。Ireadの絶対値はIshiftの絶対値よりも小さい。この動作を繰り返すことで、磁気メモリ100からデータを読み出す。
読出しの際には、参照層34の磁化を予め制御しておくことが望ましい。図3Cに示すように、電極50と電極51との間にIreadの絶対値より大きくIshiftの絶対値より小さなセット電流(Iset)を流すことで参照層34の磁化を制御する(セット動作)。このとき、セット電流と逆向きに電流Ie(set)が流れる。参照層34の磁化はIsetの向きによって決まる。参照層34の磁化は電子流Ie(set)が流れ出す第1の磁化固定部32又は第2の磁化固定部33の磁化に揃う。電流の大小関係は次の通りである。 |Iread| < |Iset| < |Ishift| < |Iwrite|。
上記した、書き込み及び読み込み等の動作は、後述する電流源回路(Current Source Circuit)を用いて行われる。
磁気メモリ100を複数接続する場合は、図4Aに示すように電極40を共通にする。また、図4Bに示すように、磁化固定部を共有してもよい。磁化固定部を共有することで、図4Aで示された複数の磁気メモリ100よりも基板に搭載したときの占有面積を小さくすることができる。複数の磁気メモリ100を備える装置を磁気メモリ装置と定義する。図4Cのように、参照層34に設けられた電極を共有しても良い。
図5Aには、磁気メモリ100をアレイ状に配列するための構造例を示す。図を理解しやすくするめに、非磁性層31、電極40、50、51は省略している。図5Aは、2つの磁気メモリ100の電極40を共有している。それぞれの磁気メモリ100の電極50、51には1つ又は2つの選択トランジスタが接続されている。それぞれの選択トランジスタのゲート電極はビット線及びワード線に接続されている。
図5Bには、磁気メモリ100が電極40を共有しない場合の図を例示する。電極40は選択トランジスタを介してビット線に接続され、電極50、51は選択トランジスタを介してビット線及びワード線に接続されている。選択トランジスタのゲート電極がビット線又はワード線に接続されている。このような構造はビット線及びワード線を選択することで磁気メモリ100の選択を可能にする。
図5A及び図5Bの形態も、複数の磁気メモリ100を備えるので磁気メモリ装置と定義される。
図6A及び図6Bは、複数の磁気メモリ100を用いた回路図を例示したものである。図6A及び図6Bの回路構成は、電極50、51を隣接メモリ間で共通させた図4Cの磁気メモリに対応する。また、この回路構成は、磁化固定部を隣接メモリ間で共有させた図4Bの磁気メモリへも適用できる。ビット線及びワード線は各セレクタ(Selector)に接続され、各セレクタは電流原回路に接続されている。2つのセレクタのうちの1つのセレクタは読出部(Reading unit)に接続されている。
図7aから図7fを用いて磁気メモリ100の製造方法について説明する。
陽極酸化によって形成されたポーラスアルミナの孔にCVD法によってCo及びNiの多層膜からなる磁性体を充填することで磁性細線を形成する(図7a)。このとき、ALD法を用いることもできる。
アルミナ(AlOx)のポーラス面の片面をエッチングすることで磁性細線の一部を露出させる(図7b)
MgOからなる非磁性層をアルミナ及び磁性細線の一部を覆うように成膜する。非磁性層上にCoFeからなる参照層を成膜する(図7c)。
非磁性層の表面が露出するまで削る(図7d)。
露出した表面の一部にレジストを塗布してEB描画によってマスクを形成する。露出した表面及びマスク上に、CoFeの極薄膜、Ru膜、CoFe膜、IrMn膜の順に膜形成をする。これらの磁性膜が磁化固定層に相当する。マスクを除くことで2つの磁化固定部の1つを形成する(図7e)。再び、露出した表面の一部にレジストを塗布してEB描画によってマスクを形成する。露出した表面及びマスク上に、CoFeの極薄膜、IrMn膜の順に膜形成をする。これらの磁性膜がもう一つの磁化固定層に相当する。マスクを除くことでもう一つの磁化固定部を形成する。磁化固着部間を絶縁層で埋め込み、磁化固定層上に電極をリフトオフ法で形成する。参照層をミリングすることでそれぞれの磁気メモリを分離させる(図7f)。
磁性細線の加工されていない側の磁性細線に接するように、Cr/Auからなる電極を形成する(図7g)。
選択トランジスタと配線が設けられた基板を用意し、これを参照層の電極が形成されている面に接合する。このとき、配線と電極の位置は対応付けられている。
このようにして、磁気メモリ100を作製する。
本実施形態は、磁性細線との位置合わせが容易で信号アクセスが可能な読み出し素子及び書き込み素子を有する磁気メモリ、磁気メモリ装置、及び磁気メモリの読出し並びに書き込み方法を提供することができる。
図8Aは、磁気メモリ素子200を示す。第1の磁化固定部32と第2の磁化固定部33との間に複数の磁性細線20が設けられている点が磁気メモリ100と異なる。図8Bは、図8AのA−Bにおける断面図を示す。1つの書き込み/読出し部30(図示せず)に対して、複数の磁性細線が対応する。それぞれの磁性細線20の一端において、参照層34と磁性細線20との間に非磁性層31が設けられている。それぞれの磁性細線20の他端には、電極40が設けられている。磁性細線20の幅が参照層34よりも十分小さいので、この構造は磁性細線20と書き込み/読出し部30の位置合わせを容易にする。
磁気メモリ素子200では、1層の参照層34に接続された複数の磁性細線20へ、一括して書き込みを行い、複数の磁性細線に書き込まれたデータ情報の平均値として読み出す。1ビットのシフトは、複数の磁性細線20を一単位として行う。一単位として複数の磁性細線20を扱うことは、書き込み及び読出しの動作に対して欠陥やエラーを抑制することを可能にする。
図9Aは、磁気メモリ素子200において、磁化固定部を共有した磁気メモリ装置を示す。図9Bは、磁気メモリ素子200において、電極40を共通にした磁気メモリ装置を示す。
「直交」及び「平行」は、製造工程におけるばらつきを含むので、実質的に直交及び平行であれば良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…基板、20…磁性細線、30…書き込み/読出し部、31…非磁性層、32…第1の磁化固定部、33…第2の磁化固定部、34…参照層、35…第1の反強磁性層、36…第2の反強磁性層、37…非磁性層、38…磁性層、40、50、51…電極、60…絶縁層、100…磁気メモリ、200…磁気メモリ素子

Claims (12)

  1. 複数の磁区を有する磁性細線と、
    前記磁性細線の一端を囲み、磁化を有する参照層と、
    前記参照層と前記磁性細線との間に設けられた非磁性層と、
    前記参照層の両端に設けられ、互いに逆向きの磁化を有する第1の磁化固定部及び第2の磁化固定部と、
    前記第1の磁化固定部に設けられた第1の電極と、
    前記第2の磁化固定部に設けられた第2の電極と、
    前記磁性細線の他端に設けられた第3の電極と、
    を備える磁気メモリ。
  2. 前記第1の磁化固定部と前記第1の電極との間に設けられた反強磁性層をさらに備える請求項1に記載の磁気メモリ。
  3. 前記磁性細線が有する磁化、前記第1の磁化固定部の磁化、及び前記第2の磁化固定部の磁化の少なくとも1つは、前記第1の電極と前記第2の電極とを結ぶ線に交わる方向に磁化容易軸を有する請求項1又は2に記載の磁気メモリ。
  4. 前記非磁性層は、銅、銀、金、及び白金から選択される少なくとも1つを含む材料、又はこれらの材料を組み合わせた合金、又は酸化物、又は窒化物、又はグラファイトを含む請求項1乃至3の何れか1項に記載の磁気メモリ。
  5. 前記第1の電極と前記第2の電極との間に電流を印加する手段と、
    前記第1の電極又は前記第2の電極と前記第3の電極との間に電流を印加する手段と、
    前記第1の電極及び前記第2の電極との間の抵抗値を読み出す手段と、
    をさらに備える請求項1乃至請求項4の何れか1項に記載の磁気メモリ。
  6. 複数の磁区を有する第1の磁性細線と、
    前記第1の磁性細線の一端を囲み、磁化を有する第1の参照層と、
    前記第1の参照層と前記第1の磁性細線との間に設けられた第1の非磁性層と、
    前記第1の参照層の両端に設けられ、互いに逆向きの磁化を有する第1の磁化固定部及び第2の磁化固定部と、
    前記第1の磁化固定部に設けられた第1の電極と、
    前記第2の磁化固定部に設けられた第2の電極と、
    前記第1の磁性細線の端に設けられた第3の電極と、
    を備える第1の磁気メモリと、
    複数の磁区を有する第2の磁性細線と、
    前記第2の磁性細線の一端を囲み、磁化を有する第2の参照層と、
    前記第2の参照層と前記第2の磁性細線との間に設けられた第2の非磁性層と、
    前記第2の参照層の両端に設けられ、互いに逆向きの磁化を有する第3の磁化固定部及び第4の磁化固定部と、
    前記第3の磁化固定部に設けられた第4の電極と、
    前記第4の磁化固定部に設けられた第5の電極と、
    前記第2の磁性細線の端に設けられた第6の電極と、
    を備える第2の磁気メモリと、
    を備える磁気メモリ装置。
  7. 前記第3の電極と前記第6の電極は共有されている請求項6に記載の磁気メモリ装置。
  8. 前記第1の電極と前記第4の電極は共有されている請求項6に記載の磁気メモリ装置。
  9. 前記第1の参照層と前記第2の参照層は共有されている請求項6に記載の磁気メモリ装置。
  10. 複数の磁区を有する磁性細線と、
    前記磁性細線の一端を囲み、磁化を有する参照層と、
    前記参照層と前記磁性細線との間に設けられた非磁性層と、
    前記参照層の両端に設けられ、互いに逆向きの磁化を有する第1の磁化固定部及び第2の磁化固定部と、
    前記第1の磁化固定部に設けられた第1の電極と、
    前記第2の磁化固定部に設けられた第2の電極と、
    前記磁性細線の端に設けられた第3の電極と、
    を備える磁気メモリの動作方法であって、
    前記第1の電極と前記第2の電極との間に第1の電流を流し、前記参照層の磁化及び前記磁性細線の前記非磁性層で囲まれた領域の磁化を制御することで書き込みを行うステップと、
    前記第1の電極と前記第2の電極との間に前記第1の電流より小さな第2の電流を流すことで読出しを行うステップと、
    を備える磁気メモリの動作方法。
  11. 前記第1の電極又は前記第2の電極と前記第3の電極との間に、前記第1の電流より小さく、かつ前記第2の電流よりも大きな第3の電流を流すことで前記複数の磁区を移動させるステップをさらに備える請求項10に記載の磁気メモリの動作方法。
  12. 前記第1の電極と前記第2の電極との間に、前記第2の電流より大きく、かつ前記第3の電流より小さな第4の電流を流すことで前記参照層の磁化の向きを固定するステップをさらに備える請求項11に記載の磁気メモリの動作方法。
JP2014046854A 2014-03-10 2014-03-10 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法 Expired - Fee Related JP6226779B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014046854A JP6226779B2 (ja) 2014-03-10 2014-03-10 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法
US14/562,790 US9653678B2 (en) 2014-03-10 2014-12-08 Magnetic memory, magnetic memory device, and operation method of magnetic memory
TW104107654A TW201539439A (zh) 2014-03-10 2015-03-10 磁性記憶體、磁性記憶體裝置、及磁性記憶體之動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014046854A JP6226779B2 (ja) 2014-03-10 2014-03-10 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法

Publications (2)

Publication Number Publication Date
JP2015170820A JP2015170820A (ja) 2015-09-28
JP6226779B2 true JP6226779B2 (ja) 2017-11-08

Family

ID=54018260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014046854A Expired - Fee Related JP6226779B2 (ja) 2014-03-10 2014-03-10 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法

Country Status (3)

Country Link
US (1) US9653678B2 (ja)
JP (1) JP6226779B2 (ja)
TW (1) TW201539439A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6437265B2 (ja) * 2014-10-01 2018-12-12 株式会社東芝 磁気ヘッド、磁気記録再生装置、および磁気ヘッドの製造方法
US9537089B2 (en) * 2014-10-20 2017-01-03 National Taiwan University Method and device for huge magnetoresistance in graphene-based magnetic tunnel junctions with segmented potentials
JP2018147529A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法
JP2020042880A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 磁気記憶装置
JP2020155179A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
CN114015983B (zh) * 2021-11-04 2022-06-07 之江实验室 一种体垂直各向异性的亚铁磁合金薄膜及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP4817616B2 (ja) 2004-06-10 2011-11-16 キヤノン株式会社 磁気抵抗効果素子及び該磁気抵抗効果素子を用いた記憶装置
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
JP2007005664A (ja) * 2005-06-27 2007-01-11 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子
JP2007073103A (ja) 2005-09-05 2007-03-22 Sharp Corp メモリ素子およびメモリ素子のマップアドレス管理方法
JP2007123640A (ja) * 2005-10-28 2007-05-17 Sharp Corp 磁気メモリ、情報記録/再生方法、情報再生方法、情報記録方法
KR101488832B1 (ko) * 2008-12-01 2015-02-06 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치 및 그의 동작방법
KR20100104044A (ko) * 2009-03-16 2010-09-29 삼성전자주식회사 정보저장장치 및 그의 동작방법
KR101598833B1 (ko) * 2009-12-21 2016-03-03 삼성전자주식회사 자기 메모리 소자 및 그 동작방법
JP5413597B2 (ja) 2010-03-01 2014-02-12 新光電気工業株式会社 配線基板
US8467221B2 (en) 2010-07-09 2013-06-18 International Business Machines Corporation Magnetic spin shift register memory
JP5431400B2 (ja) * 2011-03-28 2014-03-05 株式会社東芝 磁気記憶素子
JP2013041880A (ja) * 2011-08-11 2013-02-28 Renesas Electronics Corp 磁気ランダムアクセスメモリ
US8923039B2 (en) * 2012-11-06 2014-12-30 International Business Machines Corporation Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction
JP6184680B2 (ja) 2012-11-20 2017-08-23 東芝メモリ株式会社 磁気記憶素子、磁気記憶装置、磁気メモリ、および駆動方法

Also Published As

Publication number Publication date
TW201539439A (zh) 2015-10-16
US9653678B2 (en) 2017-05-16
US20150255710A1 (en) 2015-09-10
JP2015170820A (ja) 2015-09-28

Similar Documents

Publication Publication Date Title
JP3863536B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4384183B2 (ja) 磁気抵抗素子および磁気メモリ
JP6290487B1 (ja) 磁気メモリ
JP5618103B2 (ja) 磁気抵抗効果素子及び磁気メモリ
TWI509603B (zh) Memory elements and memory devices
JP6226779B2 (ja) 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法
JP6434103B1 (ja) 磁気メモリ
JP2004128430A (ja) 磁気記憶装置及びその製造方法
JP6104774B2 (ja) 磁壁移動型メモリおよびその書き込み方法
JP5504704B2 (ja) 記憶素子及びメモリ
JP2011210830A (ja) 磁気記憶素子および磁気記憶装置
CN104241286A (zh) 存储元件、存储装置、制造存储元件的方法及磁头
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
JPWO2007119446A1 (ja) Mram、及びmramのデータ読み書き方法
US20140062530A1 (en) Switching mechanism of magnetic storage cell and logic unit using current induced domain wall motions
JP2019204948A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP4596230B2 (ja) 磁気メモリデバイスおよびその製造方法
WO2016063448A1 (ja) 磁気メモリ及び磁気メモリ素子へのデータ書き込み方法
TW201222546A (en) Memory element and memory device
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
JP5058206B2 (ja) 磁気抵抗素子の製造方法
JP4187021B2 (ja) 記憶素子及びメモリ
JP2006049436A (ja) 記憶素子及びメモリ
JP2008251796A (ja) 磁気記録装置
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171010

R151 Written notification of patent or utility model registration

Ref document number: 6226779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees