[go: up one dir, main page]

JP6261125B2 - 酸化物薄膜トランジスタおよびその製造方法 - Google Patents

酸化物薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP6261125B2
JP6261125B2 JP2014016630A JP2014016630A JP6261125B2 JP 6261125 B2 JP6261125 B2 JP 6261125B2 JP 2014016630 A JP2014016630 A JP 2014016630A JP 2014016630 A JP2014016630 A JP 2014016630A JP 6261125 B2 JP6261125 B2 JP 6261125B2
Authority
JP
Japan
Prior art keywords
oxide
semiconductor layer
thin film
film transistor
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014016630A
Other languages
English (en)
Other versions
JP2015144171A (ja
Inventor
一仁 塚越
一仁 塚越
慎也 相川
慎也 相川
たきお 木津
たきお 木津
麻希 清水
麻希 清水
伸彦 三苫
伸彦 三苫
生田目 俊秀
俊秀 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2014016630A priority Critical patent/JP6261125B2/ja
Priority to PCT/JP2015/051845 priority patent/WO2015115330A1/ja
Publication of JP2015144171A publication Critical patent/JP2015144171A/ja
Application granted granted Critical
Publication of JP6261125B2 publication Critical patent/JP6261125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、酸化物薄膜トランジスタおよびその製造方法に関するものである。
薄膜トランジスタ(Thin Film Transistor(TFT))は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス(Electro Luminescence(EL))ディスプレイのスイッチング素子として数多く利用されている。
TFTとしては、半導体層(チャネル層)にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にIn(インジウム)−Zn(亜鉛)−O(IZO)系、In−Ga(ガリウム)−Zn−O(IGZO)系、あるいはSn(錫)−Zn−O(SZO)系の金属酸化物を用いたTFTが検討されている(例えば、特許文献1参照)。
このような薄膜トランジスタはn型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。n型伝導のメカニズムは諸説あるが、主に、酸化インジウム構造への酸素脱離により酸素欠損が導入され、その結果、電荷を生成して半導体層として働くと言われている。また、金属酸化物を形成材料とする半導体層には、原理上p型伝導を示さないためにoff電流がきわめて小さくなることから、薄膜トランジスタを用いると消費電力を低減できるという利点を有する。
また、薄膜トランジスタの半導体層を構成する金属酸化物としてIZOやIGZOに代わって、錫、チタン、タングステンのいずれかをドープした酸化インジウムを用いることが提案されている(例えば、特許文献2参照)。
さらに、これらの薄膜トランジスタの半導体層において、各種金属や窒素等の元素に厚み方向の濃度勾配を持たせることも提案されている(例えば、特許文献3から6参照)。
薄膜トランジスタは、上述のように液晶ディスプレイや有機エレクトロルミネッセンスディスプレイのスイッチング素子として好ましく用いられることから、その使用において比較的高強度の可視光が照射される。そのうち比較的短波長(高エネルギー)の成分、例えば波長420nm(2.95eV)の光照射によって、薄膜トランジスタのしきい値電圧がシフトするなど特性が劣化する場合があり、実用上その抑制が求められている。さらに、薄膜トランジスタにおいては、ソース電極及び/又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低いこと、並びに電子移動度が高く、ゲート制御性に優れることが望ましく、これらの特性に優れることも求められている。
特開2011―4425号公報 特開2008―192721号公報 特開2013−105814号公報 特開2012−134472号公報 特開2011−129926号公報 特開2010−156994号公報
本発明は、このような事情に鑑みてなされたものであって、半導体層(チャネル層)に酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物を添加した複合金属酸化物を用いた薄膜トランジスタであって、光照射による特性劣化の抑制と、低コンタクト抵抗、及び優れたゲート制御性とを両立した薄膜トランジスタおよびその製造方法を提供することを目的とする。
本発明者は鋭意検討の結果、上記第2酸化物(XOx)を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Xの濃度が、前記半導体層の厚み方向の中央部において極大値を示す薄膜トランジスタが、上記課題を解決することを見出し、本発明に至った。
すなわち本願第1発明は、
[1]ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Xの濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタに関する。
また、下記[2]は、本願第1発明の好ましい一実施形態である
[2]前記元素Xの濃度が、前記半導体層の厚み方向の中央部において最大値を示す、上記[1]に記載の薄膜トランジスタ。
本願第2発明は、
[3]ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない少なくとも一種の元素Xの濃度が、前記半導体層の厚み方向の中央部において極小値を示す、上記薄膜トランジスタに関する。
また、下記[4]は、本願第2発明の好ましい一実施形態である
[4]前記元素Xの濃度が、前記半導体層の厚み方向の中央部において最小値を示す、上記[3]に記載の薄膜トランジスタ。
本願第3発明は、
[5]ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記半導体層が、更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタに関する。
また、下記[6]から[17]は、それぞれ本発明の好ましい一実施形態である
[6]
前記第2酸化物の酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも255kJ/mol以上大きい、上記[1]から[5]のいずれか一項に記載の薄膜トランジスタ。
[7]
前記第1金属酸化物は、インジウム、ガリウム、亜鉛、および錫からなる群から選択された少なくとも一つの金属の酸化物である、上記[1]から[5]のいずれか一項に記載の薄膜トランジスタ。
[8]
前記第2酸化物は、ジルコニウム(Zr)、およびプラセオジム(Pr)からなる群から選択された少なくとも一つの金属の酸化物である、上記[1]から[5]のいずれか一項に記載の薄膜トランジスタ。
[9]
前記第2酸化物は、ケイ素(Si)、タンタル(Ta)、ランタン(La)、およびハフニウム(Hf)からなる群から選択された少なくとも一つの酸化物である、上記[6]に記載の薄膜トランジスタ。
[10]
前記半導体層における前記第2酸化物の含有量が0より大きく50重量%以下である、上記[1]から[9]の何れかに記載の薄膜トランジスタ。
[11]
前記半導体層における前記第2酸化物の含有量が0より大きく5重量%以下である、上記[1]から[10]の何れかに記載の薄膜トランジスタ。
[12]
前記半導体層が非晶質である、上記[1]から[11]の何れかに記載の薄膜トランジスタ。
[13]
前記半導体層の厚さが5nm以上かつ20nm以下の範囲である、上記[1]から[12]の何れかに記載の薄膜トランジスタ。
[14]
前記第2酸化物が、ボロン(B)および炭素(C)からなる群から選択された少なくとも一つの元素の酸化物である、上記[1]から[5]のいずれか1項に記載の薄膜トランジスタ。
[15]
前記半導体層中のボロン(B)および炭素(C)の含有量が0より大きく10重量%以下である、上記[14]に記載の薄膜トランジスタ。
[16]
前記半導体層が10℃以上400℃以下の温度で形成される、
上記[1]から[15]の何れか1項に記載の薄膜トランジスタの製造方法。
[17]
前記半導体層が10℃以上200℃以下の温度で形成される、上記[16]に記載の薄膜トランジスタの製造方法。
[18]
上記[1]から[15]のいずれか1項に記載の薄膜トランジスタを有する装置。
[19]
液晶ディスプレイ又は有機ELディスプレイである、上記[18]に記載の装置。
本発明によれば、光照射によるしきい値電流のシフト等の特性劣化が抑制され、ソース電極及び/又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上好ましい特性を高いレベルで兼ね備えた薄膜トランジスタ、およびその製造方法が実現される。
本発明の一実施形態に係る薄膜トランジスタの概略断面図。 本発明の一実施例の薄膜トランジスタの概略断面図。 In−Si−O膜の組成とバンドギャップとの関係を示す図。 本発明の一実施例の元素濃度分布を示す図。 本発明の他の一実施例の元素濃度分布を示す図。 本発明の一実施例の電子移動度及びしきい値電圧のシフトを示す図。 本発明の他の一実施例のId−Vg特性を示す図
以下、図を参照しながら、本発明の実施形態に係る薄膜トランジスタおよび薄膜トランジスタの製造方法について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてあり、実寸やその比率とは必ずしも一致しない。
本願第1発明の薄膜トランジスタは、
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Xの濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタである。
ここで、上記特定の元素Xの濃度は、上記半導体層の厚み方向において連続的にかつ実質的に変動しており、すなわち上記元素Xは、半導体層の厚み方向に濃度勾配を有している。より具体的には、元素Xの濃度は、半導体層の厚み方向の中央部において極大値、すなわち少なくとも1のピークを示す。ここで、「中央部」とは、上記半導体層の両界面(通常は、ソース電極及びドレイン電極側の層間絶縁膜と接する界面、及びゲート電極側の絶縁体層と接する界面)のいずれからも、2nm以上、又は半導体層の厚みの5%以上離れている箇所をいう。
好ましくは、上記少なくとも一種の元素Xの濃度は、前記半導体層の厚み方向の中央部において最大値を示す。すなわち、半導体層の厚み方向の中央部のいずれかの場所における元素Xの濃度は、半導体層のいずれの箇所における元素Xの濃度よりも高いことが好ましい。
本願第1発明においては、元素Xの濃度が、前記半導体層の厚み方向の中央部において極大値を示すことにより、光照射によるしきい値電流のシフト等の特性劣化が抑制され、ソース電極及び/又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、顕著な技術的効果が実現される。
本願第1発明の薄膜トランジスタは、半導体層を10℃以上400℃以下で形成する工程を有する製造方法によって製造することが好ましい。
図1は本願第1発明の好ましい一実施形態に係る薄膜トランジスタ10の概略断面図である。基板20は、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板;シリコン基板;表面が絶縁処理された金属基板;アクリル樹脂、ポリカーボネート樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)などのポリエステル樹脂などを形成材料とする樹脂基板;紙製の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。基板20の厚さは、設計に応じて適宜設定することができる。
本実施形態の薄膜トランジスタ10は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ10は、基板20上に設けられたゲート電極30と、ゲート電極30を覆って設けられた絶縁体層40と、絶縁体層40の上面に設けられた半導体層50と、半導体層50の上面において半導体層50に接して設けられたソース電極60およびドレイン電極70、並びに層間絶縁膜80を有している。ゲート電極30は、半導体層50のチャネル領域に対応させて(チャネル領域と平面的に重なる位置に)設けられている。また、半導体層50は、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物へ第2酸化物(XOx)を添加した複合金属酸化物から構成されている。なお、当然のことであるが、本発明の作用効果にはなはだしい悪影響が出ない限り、半導体層に第2酸化物以外の成分や不可避の不純物が含まれていてもよい。
ゲート電極30、ソース電極60、及びドレイン電極70は、それぞれ通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)などの金属材料やこれらの合金、インジウムスズ酸化物(Indium Tin Oxide、ITO)、酸化亜鉛(ZnO)などの導電性酸化物を挙げることができる。また、これらの電極は、例えば表面を金属材料でめっきすることにより2層以上の積層構造を形成していてもよい。
ゲート電極30、ソース電極60、及びドレイン電極70は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極60とドレイン電極70とは同じ形成材料であることが好ましい。
絶縁体層40は、絶縁性を有し、ゲート電極30と、ソース電極60およびドレイン電極70との間を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばSiO、SiN、SiON、Al、HfOなどの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素系樹脂などを挙げることができる。有機材料としては、製造や加工が容易であることから、光硬化型の樹脂材料であることが好ましい。
半導体層50は、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物と、酸素とのかい離エネルギーが第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きい第2酸化物とを含む複合酸化物で形成される。第1金属酸化物は、好ましくは、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、および錫(Sn)からなる群から選択された少なくとも1つを含む金属酸化物であり、第2酸化物は、好ましくはジルコニウム(Zr)、ケイ素(Si)、チタン(Ti)、タングステン(W)、タンタル(Ta)、ハフニウム(Hf)、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、プラセオジム(Pr)、ネオジム(Nd)、ガドリニウム(Gd)、それ以外の希土類元素、アルミニウム(Al)、ボロン(B)および炭素(C)からなる群から選択された少なくとも1つを含む酸化物である。
好ましくは、第1酸化物の元素がInである場合、第2酸化物の元素は、Zr、Pr、Si、Ti、W、Ta、La、Hf、B、Cからなる群から選択された少なくとも1つであり、第1酸化物の元素がSnである場合、第2酸化物の元素は、Sc、Ti、W、Nd、Gdからなる群から選択された少なくとも1つの元素である。
第1金属酸化物として酸化インジウム(In)を用いた場合、酸化インジウムの酸素のかい離エネルギーは346±30kJ/molと小さいので、酸化インジウムから酸素が容易に脱離して酸素欠損を生成しやすい。しかし、酸素欠損量が大きくなりすぎると半導体的な性質から金属的な性質へ変わって半導体層として適さなくなる。この問題を解決すべく、酸化インジウムの酸素欠損量を制御するため酸化インジウムの酸素のかい離エネルギーより200kJ/mol/以上大きな酸素のかい離エネルギーを有する第2酸化物(XO)、より具体的には金属酸化物である第2金属酸化物あるいは後述するように同等の非金属元素酸化物を添加すればよい。第2酸化物の酸素のかい離エネルギーは、上記で規定するものよりも更に大きいことが好ましく、酸素のかい離エネルギーが725kJ/mol以上、より好ましくは780kJ/mol以上の酸化物を第2酸化物として用いると、酸化インジウムの酸素欠損量の制御が容易となるので望ましい。なお、第1金属酸化物として酸化インジウム以外の物質まで一般化した場合には、上述のように第2酸化物としてはその酸素かい離エネルギーが第1金属酸化物に比べて200kJ/mol以上、より好ましくは255kJ/mol以上大きいものを使用すればよい。本実施形態では第2酸化物として好ましくは金属酸化物を使用するが、具体的に好適な金属酸化物としては、酸素のかい離エネルギーが780kJ/mol以上の酸化物をまとめた表1および酸素のかい離エネルギーが725kJ/mol以上かつ780kJ/mol以下の金属酸化物をまとめた表2に示すように、酸化ジルコニウム(Zr−O)、酸化プラセオジム(Pr−O)、酸化ランタン(La−O)、酸化タンタル(Ta−O)、および酸化ハフニウム(Hf−O)が挙げられるが、これらには限定されない。また、同じく表1記載の酸化ケイ素(Si−O)も、第2酸化物として好ましい。


本実施形態において第1金属酸化物を適した酸素欠損量を有する半導体層とするために添加する第2酸化物としては、特に好ましくは、表1に示した780kJ/mol以上の第2酸化物がより好ましい。具体的には、酸化ランタン(La−O)、酸化ケイ素(Si−O)、酸化タンタル(Ta−O)、および酸化ハフニウム(Hf−O)が挙げられる。
また、第1金属酸化物を適した酸素欠損量を有する半導体層とするために第1金属酸化物へ添加する第2酸化物の含有量には特に制限はないが、0より大きく50重量%以下の範囲にするとよい。特に、第1金属酸化物へ添加する第2酸化物の含有量を0より大きく5重量%以下の範囲にすると、200℃以下の低温度で作製できるなどの点で、実用上好ましい。
In−Zn−O系やIn−Ga−Zn−O系の金属酸化物では、半導体層の形成時に多結晶状になりやすい。そのため、通常知られた薄膜トランジスタでは、半導体層に含まれる結晶粒に起因して、半導体層の表面が平坦にはならない。また、通常知られた酸化膜トランジスタの半導体層は、このような結晶粒に起因して、面方向の電気伝導度が低下してしまう。したがって、半導体層50の表面の平坦化及び高い電気伝導度を得るためには、半導体層は非晶質構造であることが好ましい。
また、半導体層50の厚みには特に制限はないが、5nm以上かつ20nm以下の範囲であることがより好ましい。なお、本実施形態において、半導体層50の厚さは、半導体層5を形成したスパッタチャンバー内に、膜厚校正を主目的として配置された水晶発振式膜厚計を用いて測定することができる。
なお、半導体層50を構成する複合金属酸化物は第1金属酸化物に第2酸化物として金属酸化物を添加したものには限定されず、第1金属酸化物に比べてかい離エネルギーが200kJ/mol以上大きな非金属酸化物を添加してもよい。具体的には、複合金属酸化物は、例えばボロン(B)および炭素(C)のうち少なくとも一つの元素の酸化物を添加したものであっても良い(すなわち、本願では「複合金属酸化物」を「金属酸化物に酸素のとのかい離エネルギーが所定値以上大きな元素を複合させた酸化物」という意味で使用していることに注意されたい)。これは、B−O結合の酸素かい離エネルギーが809kJ/molおよびC−O結合の酸素かい離エネルギーが1076.38±0.67kJ/molと大きいために、第1金属酸化物へ導入する酸素欠損量を容易に制御することができるからである。
本願第1発明においては、第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Xの濃度が、半導体層の厚み方向の中央部において極大値を示す。これにより、本願第1発明では、短波長の可視光、例えば波長420nmの光照射による薄膜トランジスタのしきい値電圧のシフトが抑制されるという、実用上高い価値を有する顕著な技術的効果が実現される。以下、この点につき、第1金属酸化物が酸化インジウム(In)である場合を例に説明する。
酸化インジウム(In)を含む複合酸化物における、波長420nmの光照射による薄膜トランジスタのしきい値電圧のシフトの要因として、光吸収により、Inバンドギャップの価電子帯近傍の酸素欠損による準位から伝導帯近傍のトラップ準位へ電子がホッピングすることが推定されている。Inのバンドギャップは約3.7eVであり、このバンドギャップの伝導帯(真空準位から4.05eV)を大きく拡大する(真空準位側へ近づける)ことで、上記の電子のホッピングに必要なエネルギーも大きくでき、結果として、光照射によるしきい値電圧のシフトを抑制できることが期待できる。
そこで、発明者らは、Inの伝導帯との差がプラスになるSiO(+3.5eV)をInへ添加したIn−Si−O膜のバンドギャップを調べた。図3にSiOとしての重量がそれぞれ1、3、及び10重量%の膜厚が50nmのIn−Si−O膜の光電子収量分光法によるバンドギャップの評価結果を示す。SiO含量が1重量%のとき約3.7eVであったバンドギャップを、SiO含量を10重量%に増加することで、4.5eVまで拡大することができた。
第2酸化物XOのうち、SiOと同様にバンドギャップを拡大する効果を有しうる酸化物の候補としては、Ta(+0.3eV)、ZrO(+1.4eV)、HfO(+1.5eV)、Al(+2.8eV)、Y(+1.3eV)および希土類酸化物が挙げられる。従って、第1酸化物XOを構成する元素Xのうち、しきい値電圧のシフトの抑制を目的として添加される元素Xは、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる。また、Si(+2.4eV)も、同様にバンドギャップを拡大する効果を有しうるものであり、第2酸化物とともに、又は第2酸化物に代えて、Siを半導体層を構成する複合金属酸化物に添加することも好ましい。
In膜へ導入する元素Xの酸化物の濃度は通常3重量%以上50重量%以下であり、特に10〜30重量%の濃度範囲が、添加による好ましくない効果を抑制しながらバンドギャップを拡大する観点から好ましい。
上述のように、本願第1発明において、半導体層中の元素Xは、半導体層において、中央部で濃度が高く、両界面で濃度が低いという濃度勾配を有する。すなわち、上記少なくとも一種の元素Xの濃度は、前記半導体層の厚み方向の中央部において極大値すなわち少なくとも1のピークを示す。ここで「中央部」の意義は、上述のとおりである。
本発明の好ましい一実施形態においては、元素Xの酸化物の濃度は、半導体層の厚み方向の中央部において最大値、例えば3重量%以上、50重量%以下、好ましくは10重量%以上、30重量%以下となることが好ましく、そこから両界面に近づくにつれて、それぞれ単調に減少する濃度勾配を有していることが好ましい。両界面における元素Xの酸化物の濃度は、中央部における濃度よりも実質的に低ければよく、特に制限はないが、例えば、0.1重量%以下であることが好ましく、実質的にゼロであることが特に好ましい。
本願第1発明においては、両界面における元素Xの濃度が低いことにより、ソース電極及び/又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上好ましい特性を実現することができる。
ソース電極及び/又はドレイン電極と半導体層との界面における半導体層を構成する複合酸化物中の元素Xの濃度が低いことにより、該複合酸化物は酸素を放出しやすい傾向を有することとなる。この結果、ソース電極及び/又はドレイン電極との界面付近の複合酸化物は、酸素欠損を生じていわゆるメタル化することとなり、ソース電極及び/又はドレイン電極とのコンタクト抵抗が低減される。
また、半導体層を構成する複合酸化物中の元素Xの濃度が低く、それ以外の第2酸化物の濃度が高いことにより、電子の移動度が向上する傾向がある。ゲート電圧の影響をより受けやすい、ゲート電極側の絶縁膜層との界面付近において、半導体層の元素Xの濃度を低く(電子移動度を高く)することによって、同じゲート電圧でより高い電流を制御することが可能となる、すなわちゲート制御性が向上するという効果が実現できる。
本願第2発明の薄膜トランジスタは、
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XO)を添加した複合金属酸化物で形成され、
前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない少なくとも一種の元素Xの濃度が、前記半導体層の厚み方向の中央部において極小値を示す、上記薄膜トランジスタである。
ここで、上記少なくとも一種の元素Xの濃度は、上記半導体層の厚み方向において連続的にかつ実質的に変動しており、すなわち上記少なくとも一種の元素Xは、上記半導体層の厚み方向に濃度勾配を有している。より具体的には、上記少なくとも一種の元素Xの濃度は、前記半導体層の厚み方向の中央部において極小値を示す。ここで、「中央部」とは、上記半導体層の両界面(通常は、ソース電極及びドレイン電極側の層間絶縁膜と接する界面、及びゲート電極側の絶縁体層と接する界面)のいずれからも、2nm以上、又は半導体層の厚みの5%以上離れている箇所をいう。
好ましくは、上記少なくとも一種の元素Xの濃度は、半導体層の厚み方向の中央部において最小値を示す。すなわち、半導体層の厚み方向の中央部のいずれかの場所における元素Xの濃度は、半導体層の他のいずれの箇所における元素Xの濃度よりも低いことが好ましい。
上記少なくとも一種の元素Xは、前記第2酸化物を構成する元素X、すなわち第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XO)を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない元素である。
元素Xは上記の定義に該当する元素であればよく、それ以外に特に制限は課せられないが、好ましくはチタン(Ti)である。また、タングステン(W)も、元素Xとして使用することが可能である。
本願第2発明において、半導体層中の元素Xの酸化物は、半導体層において、中央部で濃度が低く、両界面で濃度が高いという濃度勾配を有する。すなわち、上記少なくとも一種の元素Xの濃度は、前記半導体層の厚み方向の中央部において極小値を示す。
本発明の好ましい一実施形態においては、元素Xの酸化物の濃度は、半導体層の厚み方向の中央部において極小値を有していることが好ましく、そこから両界面に近づくにつれて、それぞれ単調に増加する濃度勾配を有していることが好ましい。両界面における元素Xの酸化物の濃度には特に制限はないが、移動度を高くするため等の観点から、1重量%以上20重量%以下であることが好ましい。中央部における元素Xの酸化物の濃度は、両界面における濃度よりも実質的に低ければよく、特に制限はないが、例えば、0.1重量%以下であることが好ましく、実質的にゼロであることが特に好ましい。
また、本願第2発明においては、両界面における元素Xの濃度が高いことにより、ソース電極及び/又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上好ましい特性を実現することができる。
ソース電極及び/又はドレイン電極と半導体層との界面における半導体層を構成する複合酸化物中の元素X(例えばチタン)の濃度が高いことにより、該複合酸化物は酸素を放出しやすい傾向を有することとなる。この結果、ソース電極及び/又はドレイン電極との界面付近の複合酸化物は、酸素欠損を生じていわゆるメタル化することとなり、ソース電極及び/又はドレイン電極とのコンタクト抵抗が低減される。
また、半導体層を構成する複合酸化物中の元素X(例えばチタン)の濃度が高いことにより、電子の移動度が向上する傾向がある。ゲート電圧の影響をより受けやすい、ゲート電極側の絶縁膜層との界面付近において、半導体層の元素Xの濃度が高く電子移動度が高いことによって、同じゲート電圧でより高い電流を制御することが可能となる、すなわちゲート制御性が向上するという効果が実現できる。
本願第2発明の薄膜トランジスタの層構成その他の構造は、本願第1発明のものと同様である。上記の本願第1発明の構造についての記載は、本願第2発明の目的に反しない限りにおいて、本願第2発明にも適宜あてはまる。
本願第1発明の元素Xの濃度分布と、本願第2発明の元素Xの濃度分布とをともに具備している薄膜トランジスタは、本発明の特に好ましい実施形態である。この実施形態においては、第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Xの濃度が、半導体層の厚み方向の中央部において極大値を示し、かつ、第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない少なくとも一種の元素Xの濃度が、前記半導体層の厚み方向の中央部において極小値を示す。この実施形態においては、例えば、元素Xに該当するケイ素の濃度が半導体層の厚み方向の中央部において極大値を示し、かつ、元素Xに該当するチタンの濃度が半導体層の厚み方向の中央部において極小値を示していてもよい。
このとき、半導体層の中央部においてケイ素の濃度が極大値を示すことによって、光照射によるしきい値電流のシフト等の特性劣化が抑制されるという的効果が実現されるとともに、半導体層の両界面におけるチタンの濃度が高いことにより、ソース電極及び/又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという効果が実現され、実用上好ましい諸特性を高いレベルで兼ね備えた薄膜トランジスタを実現することができる。
本願第3発明の薄膜トランジスタは、
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記半導体層が、更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタである。
また、本願第1発明、及び本願第2発明においても、半導体層が更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示すことが好ましい。
窒素の導入、特に半導体層の厚み方向の中央部に導入することにより、半導体層の価電子帯が変化して、価電子帯近傍で生じる酸素欠損に起因した準位を抑制でき、結果として光照射によるしきい値電流のシフト等の悪影響を抑制することができる。この観点から、窒素の濃度は、半導体層の界面において低く、厚み方向の中央部において極大値を示す分布となることが好ましい。
なお、半導体層がSi等を含有する場合、当該半導体層が更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示していることが好ましい。この場合、上記の窒素濃度分布に関する効果に加えて、バンドギャップを拡大する効果を有しうるSi(+2.4eV)の濃度が、半導体層の厚み方向の中央部において極大値を示すので、本願第1発明と同様に、光照射によるしきい値電流のシフト等の特性劣化が抑制されるという技術的効果も実現されうる。
第2酸化物が金属酸化物である場合、本発明の半導体層への第2酸化物の添加は、従来公知の方法を採用することにより適宜実施できる。第2酸化物がボロン、炭素等の非金属元素の酸化物である場合も同様であるが、第1金属酸化物が酸化インジウム(In)である場合について、以下にその具体例を説明する。
第1金属酸化物が酸化インジウム(In)であり、第2酸化物がボロン(B)酸化物である場合の酸化インジウムへのボロン酸化物の添加は、例えばイオンインプランテーションによって行うが、この添加方法では加速電圧を変えることで添加量および深さを制御できる。その含有量は0より大きく10重量%以下であることがより好ましい。なお、この場合、イオンインプランテーションはボロン酸化物ではなくボロンのイオンを第1金属酸化物に打ち込むことにより行われる。このボロンイオンは第1金属酸化物内でボロン酸化物となる。このように、第1金属酸化物内に酸化物を添加するに当たっては、添加処理操作自体では必ずしも酸化物その物を添加する必要はなく、例えば酸化物を構成する酸素以外の元素を添加する処理を行い、第1金属酸化物内部で酸化物とすることもできる。本願においては、このように添加処理操作の形態にかかわらず、第1金属酸化物内に酸化物の形で存在する形態で添加を行うことを「酸化物を添加する」と称する場合があることに注意されたい。
また、第1金属酸化物が酸化インジウム(In)であり、第2酸化物が炭素(C)酸化物である場合の、酸化インジウムへの炭素酸化物添加は、例えばInターゲットおよびグラファイトターゲットを用いた共スパッタリング法により実施することが可能である。各々のスパッタリングパワーの比率を変えることで、炭素酸化物の添加量を制御でき、その含有量は0より大きく10重量%以下であることがより好ましい。
なお、酸素のかい離エネルギーが第1金属酸化物より200kJ/mol以上大きな第2酸化物として、最初に説明した第2金属酸化物とここで説明した非金属の酸化物との両者を同時に使用した複合金属酸化物により半導体層50を形成することも可能である。また、本実施形態における第2酸化物の添加処理にあたって、処理の種類によっては複合金属酸化物でできた半導体層中に、第2金属酸化物、及び非金属の酸化物の両方の種類の第2酸化物が不可避的に共存することもあり得る。
例えば、このような半導体層の薄膜をゾルゲル法などの溶液法で作製する場合には薄膜中に炭素が残留する可能性が高い。このような場合も本発明に包含されることに注意されたい。
(薄膜トランジスタの製造方法)
次に、本実施形態の薄膜トランジスタ10の製造方法について説明する。本実施形態の薄膜トランジスタの半導体層を形成する方法には特に制限はないが、物理蒸着法(または物理気相成長法)を用いることにより形成することも可能である。
ここで、物理蒸着法としては、蒸着法やスパッタ法などが挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法(MBE)、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ECR(電子サイクロトロン共鳴)・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタリング法においてプラズマを用いた場合は、反応性スパッタリング法、DC(直流)スパッタリング法、高周波(RF)スパッタリング法等の成膜法を用いることができる。
さらには、下記の製造方法を用いて製造されたものが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。
本実施形態の薄膜トランジスタ10の製造方法においては、基板20の上に通常知られた方法でゲート電極30および絶縁体層40を形成した後、半導体層50を形成する。本実施形態の製造方法では、半導体層50は、第1金属酸化物の粉末と、酸素のかい離エネルギーが第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物の粉末とを含む焼結体であるターゲットと、希ガスと酸素との混合ガスとを用いた物理蒸着法により製造される。ここでは、物理蒸着法としてスパッタリング法を用いることとして説明する。
例えば、半導体層50としてIn−Si−O系の金属酸化物を採用する場合には、ターゲットは、酸化インジウムの粉末と酸化ケイ素の粉末との焼結体を採用するとよい。また、ターゲットには、酸化ケイ素の重量%以下での添加物(金属酸化物など)等の不純物が混入していてもよい。例えば、ターゲットに、意図しない不純物として、酸化インジウムおよび酸化ケイ素以外の金属酸化物(酸化亜鉛など)が、ターゲット全体における酸化ケイ素含有量以下の割合(重量比)で混入することがあっても構わない。
その場合、焼結体に含まれる酸化ケイ素の含有量が、0重量%より多く50重量%以下であることが好ましい。また、酸化ケイ素の含有量は、0重量%より多く5重量%以下であることが、より好ましい。
通常知られた酸化物半導体であるIn−Zn−O系やIn−Ga−Zn−O系の金属酸化物では、酸化インジウムを「ホスト材料」、酸化亜鉛や酸化ガリウムを「ゲスト材料」とすると、ホスト材料(酸化インジウム)に対して、通常2割〜3割のゲスト材料(酸化亜鉛や酸化ガリウム)が混入されている。
これに対して、本実施形態の薄膜トランジスタ10の半導体層50は、上述のような焼結体をターゲットに用いて薄膜形成する。本実施形態の製造方法で製造された薄膜トランジスタ10においては上述したように酸化ケイ素の含有量は0重量%より多く5重量%以下であるとより好ましいので、この好ましい組成とした場合の半導体層50の酸化物半導体は、通常知られた酸化物半導体と比べて、ホスト材料(酸化インジウム)に対するゲスト材料(酸化ケイ素)の含有量が、極めて少ないものとすることも可能である。
また、薄膜トランジスタ10の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いてもよい。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。また、プロセスガスには、水素原子を有する化合物を含まないことが好ましい。
本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化インジウムと酸化ケイ素とを含むターゲットを用いて半導体層を形成する場合、半導体層を構成する金属酸化物を非晶質膜とするために高温を必要としないことが分かっている。そのため、薄膜トランジスタの製造方法においては、半導体層を形成する工程を、10℃以上200℃以下で行うことで非晶質な半導体層を形成することができる。また、200℃より高く400℃以下で行うことで、結晶化した好適な半導体層を形成することもできる。さらには、半導体層を形成する工程を、室温で実施してもよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。
本実施形態の薄膜トランジスタの製造方法において採用されるスパッタリング法としては、RFスパッタリングおよびDCスパッタリングなど公知のものを用いることができる。
また、半導体層50としてIn−Si−O系の金属酸化物を採用する場合には、ターゲットは、酸化インジウムの粉末と、酸化ケイ素の粉末とを用いていればよく、これら粉末の混合物の焼結体であってもよく、それぞれの粉末の焼結体であってもよい。第2酸化物である酸化ケイ素の濃度分布の制御性の観点からは、後者が好ましい。この場合、複数の焼結体を用いた共スパッタリングにより半導体層を形成することができる。
また、本願第1発明における元素Xの濃度分布、本願第2発明における元素Xの濃度分布も、共スパッタリングにより好適に制御することが可能である。例えば、元素Xがケイ素であり、元素XがSiである場合のIn−Si−Ti−O半導体層におけるSi及びTiの濃度分布は、In−Si−OターゲットとIn−Ti−Oターゲットとを用い、両ターゲットを同一チャンバーへ設置して、それぞれのターゲットについてのスパッタリングパワーを、好ましくは連続的に変化させることにより、適宜調整することができる。
第1金属酸化物として、酸化インジウムの代わりに、酸化亜鉛および酸化錫あるいは酸化インジウム、酸化ガリウム、酸化亜鉛および酸化錫を組み合わせた金属酸化物を用いた場合でも、上記と同様の方法を用いることで、酸素欠損量を制御し、かつ第2酸化物の濃度勾配を制御した半導体層を形成することができる。
第2酸化物が酸化ケイ素である場合について説明したが、代わりに、酸化ジルコニウム(Zr−O)、酸化プラセオジム(Pr−O)、酸化ランタン(La−O)、酸化タンタル(Ta−O)、および酸化ハフニウム(Hf−O)のいずれかを用いた場合にも、それぞれの酸素のかい離エネルギーの大きさに対応したプロセス範囲で、半導体層を形成することができる。
以上のような図1に例示したような実施形態の薄膜トランジスタによれば、特定の酸化物の濃度分布を適切に制御した半導体層を用いることで、本発明の効果を適切に実現することが可能となり、光照射によるしきい値電流のシフト等の特性劣化が抑制され、ソース電極及び/又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上好ましい特性を高いレベルで兼ね備えた薄膜トランジスタが提供される。
また、以上のような薄膜トランジスタの製造方法によれば、本発明の効果を適切に実現した薄膜トランジスタを容易にかつ効率よく製造することができる。
なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。いわゆるトップゲート型の薄膜トランジスタの構成、製造方法等の詳細は、例えば特開2013−219936号公報に記載のように当業界において周知であり、これらに基づき当業者は過度の試行錯誤なしに、本発明をトップゲート型の態様において実施することが可能である。
また、本実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。いわゆるボトムコンタクト型の薄膜トランジスタの構成、製造方法等の詳細も当業界において周知であり、当業者は過度の試行錯誤なしに、本発明をボトムコンタクト型の態様において実施することが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
(実施例1)
本実施例においては、図2に示す薄膜トランジスタを作製し、動作確認を行った。図に示す薄膜トランジスタは、図1に示した薄膜トランジスタ10と実質的に同様の構成になっており、図1の薄膜トランジスタ10が有するゲート電極30の代わりに、p型不純物を多量にドープしたSi層21を用いる構成となっている。
実施例の薄膜トランジスタは、p型不純物をドープしたSi基板を用い、表面を酸化することで絶縁体層24を形成した後、絶縁体層24の表面に後述の方法を用いて半導体層25を形成することで製造した。ソース電極26およびドレイン電極27は、半導体層25の表面にマスク蒸着することにより形成した。
ソース電極26とドレイン電極27は、金(Au)を形成材料とし、厚さは50nmであった。また、ソース電極26とドレイン電極27との離間距離(ゲート長)は350μmであり、対向している部分の長さが940μmであった。
酸化物半導体層25は、SiO濃度が10重量%のIn−Si−OターゲットとTi濃度が10重量%のIn−Ti−Oターゲットを用い、両ターゲットを同一チャンバーへ設置して、プロセスガス流量:O/Ar=3sccm/20sccm、真空度0.25Pa、加熱無しで、表3に示すように、成膜された膜厚に応じてお互いターゲットについてのスパッタリングパワーを連続的に変えて、膜厚60nmのIn−Ti−Si−O膜を作製した。
作製したIn−Ti−Si−O膜の膜中のTi、Si元素の濃度分布を、Arエッチングしながら深さ分解能XPS測定で求められた結果を図4に示す。ゲート絶縁膜24に近い側とソース/ドレイン電極26/27側でTi濃度が高く、Si濃度が低く、そして中央部で逆の濃度勾配になるIn−Ti−Si−O膜が形成できた。
(実施例2)
実施例1と同様のIn−Si−Oターゲットに用いて、DCパワー200W、加熱無しで、In−Si−O−N膜を作製した。このときのスパッタリングガスの条件は表4に示すとおりであり、O/Ar=2sccm/30sccmの条件でIn−Si−O膜の成膜を行い、組成を連続的に変化させながらIn−Si−O膜の中央部でのみ、Nガスを導入した(N/Ar=2sccm/30sccm)。この膜のN濃度分布を、Arエッチングしながら深さ分解能XPS測定で求めた結果を図5に示す。
(評価)
実施例1において作製したIn−Ti−Si−O薄膜トランジスタの特性を評価するため、評価環境25℃、暗所で、Vds=15V一定で、Id−Vg特性より電子移動度(cm/Vs)および初期のしきい値電圧を求めた。続いて、波長420〜600nmの光照射を1000sec実施した後の電子移動度およびしきい値電圧のシフト(初期のしきい値電圧との差)を図6に示す。
実施例2において作製したIn−Si−O−N薄膜トランジスタの特性を評価するため、評価環境25℃、光照射を1000秒した後のId−Vg特性を測定した。結果を、図7に示す。
比較として、In−Ti−O薄膜トランジスタのId−Vg特性を併せて図7に示す。波長420〜600nmの光照射によって、In−Ti−OはIoff値が増加し、かつしきい値電圧も負側へシフトすることが分かる。一方、In−Si−O−N薄膜トランジスタは、光照射後でも、光照射前とほぼ同様の特性で、劣化はほとんど認められなかった。
なお、光照射前のIn−Si−O−N薄膜トランジスタ及びIn−Ti−O薄膜トランジスタのId−Vg特性は、図7中の破線で示したものと略同一であった。
比較として、金属半導体層のみをIn−Ga−Zn−O(IGZO)に変え、他は実施例1と同様の薄膜トランジスタについて測定した電子移動度、及びしきい値電圧シフトのデータをプロットした。この薄膜トランジスタの60nm膜厚のIGZO膜は、IGZOターゲット(In:Ga:ZnO=1:1:1 (mol比))を用いたDCスパッタリング法で、室温、スパッタリングガス流量:Ar/O=21.5sccm/1.5sccm、DCパワー100Wの条件で作製した。
結果を併せて図6に示す。IGZOを用いた薄膜トランジスタは、光照射によるしきい値電圧のシフトが約2Vと大きく、電子移動度も5cm/Vsと小さな値を示した。一方、実施例1のIn−Ti−Si−Oを用いた薄膜トランジスタは、しきい値電圧のシフトが1Vよりも小さく、電子移動度も10cm/Vsに近い高い値を示した。
また、実施例1のIn−Ti−Si−Oを用いた薄膜トランジスタは、ソース電極26及び/ドレイン電極27と半導体層25との界面におけるコンタクト抵抗が低く、かつ、優れたゲート制御性を有していた。
以上の結果から、本発明の薄膜トランジスタの動作確認ができ、本発明の有用性が確かめられた。
本発明は、光照射によるしきい値電流のシフト等の特性劣化が抑制され、ソース電極及び/又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上高い価値を有する特性を兼ね備えた薄膜トランジスタを提供することが可能であり、液晶ディスプレイや有機ELディスプレイ等の表示機器をはじめとする産業の各分野において高い利用可能性を有する。
10、10’ 薄膜トランジスタ
20 基板
21 pドープSi層
30 ゲート電極
40、24 絶縁膜層
50、25 半導体層
60、26 ソース電極
70、27 ドレイン電極
80 層間絶縁膜

Claims (16)

  1. ソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
    前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
    前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
    を有する薄膜トランジスタであって、
    前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
    前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Xの濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタ。
  2. 前記元素Xの濃度が、前記半導体層の厚み方向の中央部において最大値を示す、請求項1に記載の薄膜トランジスタ。
  3. 前記第2酸化物の酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも255kJ/mol以上大きい、請求項1又は2に記載の薄膜トランジスタ。
  4. 前記第1金属酸化物は、インジウム、ガリウム、亜鉛、および錫からなる群から選択された少なくとも一つの金属酸化物である、請求項1又は2に記載の薄膜トランジスタ。
  5. 前記第2酸化物は、ジルコニウム(Zr)、およびプラセオジム(Pr)からなる群から選択された少なくとも一つの金属の酸化物である、請求項1又は2に記載の薄膜トランジスタ。
  6. 前記第2酸化物は、ケイ素(Si)、タンタル(Ta)、ランタン(La)、およびハフニウム(Hf)からなる群から選択された少なくとも一つの酸化物である、請求項3に記載の薄膜トランジスタ。
  7. 前記半導体層における前記第2酸化物の含有量が0より大きく50重量%以下である、請求項1から6の何れかに記載の薄膜トランジスタ。
  8. 前記半導体層における前記第2酸化物の含有量が0より大きく5重量%以下である、請求項1から7の何れかに記載の薄膜トランジスタ。
  9. 前記半導体層が非晶質である、請求項1から8の何れかに記載の薄膜トランジスタ。
  10. 前記半導体層の厚さが5nm以上かつ20nm以下の範囲である、請求項1から9の何れかに記載の薄膜トランジスタ。
  11. 前記第2酸化物が、ボロン(B)および炭素(C)からなる群から選択された少なくとも一つの元素の酸化物である、請求項1又は2に記載の薄膜トランジスタ。
  12. 前記半導体層中のボロン(B)および炭素(C)の含有量が0より大きく10重量%以下である、請求項11に記載の薄膜トランジスタ。
  13. 前記半導体層が10℃以上400℃以下の温度で形成される、
    請求項1から12の何れか1項に記載の薄膜トランジスタの製造方法。
  14. 前記半導体層が10℃以上200℃以下の温度で形成される、請求項13に記載の薄膜トランジスタの製造方法。
  15. 請求項1から12のいずれか1項に記載の薄膜トランジスタを有する装置。
  16. 液晶ディスプレイ又は有機ELディスプレイである、請求項15に記載の装置。
JP2014016630A 2014-01-31 2014-01-31 酸化物薄膜トランジスタおよびその製造方法 Active JP6261125B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014016630A JP6261125B2 (ja) 2014-01-31 2014-01-31 酸化物薄膜トランジスタおよびその製造方法
PCT/JP2015/051845 WO2015115330A1 (ja) 2014-01-31 2015-01-23 薄膜トランジスタ、酸化物半導体、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016630A JP6261125B2 (ja) 2014-01-31 2014-01-31 酸化物薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015144171A JP2015144171A (ja) 2015-08-06
JP6261125B2 true JP6261125B2 (ja) 2018-01-17

Family

ID=53889075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016630A Active JP6261125B2 (ja) 2014-01-31 2014-01-31 酸化物薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6261125B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102744905B1 (ko) * 2022-12-30 2024-12-19 한국전자기술연구원 저온 공정으로 제작 가능한 박막 트랜지스터, 그 제조방법 및 이를 포함하는 트랜지스터 소자 및 전자 기기

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI556319B (zh) * 2011-11-30 2016-11-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5919112B2 (ja) * 2012-06-29 2016-05-18 株式会社半導体エネルギー研究所 パルス出力回路、表示装置、及び電子機器

Also Published As

Publication number Publication date
JP2015144171A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
US20090090914A1 (en) Semiconductor thin film, method for producing the same, and thin film transistor
US9378981B2 (en) Thin film device and manufacturing method thereof
JP2010050165A (ja) 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
CN103765596A (zh) 薄膜晶体管
JP6583812B2 (ja) 多層構成の薄膜トランジスタの製造方法
JP2014225626A (ja) 薄膜トランジスタおよび表示装置
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP6260992B2 (ja) 薄膜トランジスタおよびその製造方法
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
JP6273606B2 (ja) 固定電荷を内部に誘起したゲート絶縁膜
JP6252904B2 (ja) 酸化物半導体およびその製法
JP5846563B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP6241848B2 (ja) 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置
JP6087668B2 (ja) 半導体装置の作製方法
KR20130029272A (ko) 박막 트랜지스터
JP2014082424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6261125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250