JP6261125B2 - 酸化物薄膜トランジスタおよびその製造方法 - Google Patents
酸化物薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP6261125B2 JP6261125B2 JP2014016630A JP2014016630A JP6261125B2 JP 6261125 B2 JP6261125 B2 JP 6261125B2 JP 2014016630 A JP2014016630 A JP 2014016630A JP 2014016630 A JP2014016630 A JP 2014016630A JP 6261125 B2 JP6261125 B2 JP 6261125B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- semiconductor layer
- thin film
- film transistor
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
すなわち本願第1発明は、
[1]ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素X1の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタに関する。
[2]前記元素X1の濃度が、前記半導体層の厚み方向の中央部において最大値を示す、上記[1]に記載の薄膜トランジスタ。
[3]ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない少なくとも一種の元素X2の濃度が、前記半導体層の厚み方向の中央部において極小値を示す、上記薄膜トランジスタに関する。
[4]前記元素X2の濃度が、前記半導体層の厚み方向の中央部において最小値を示す、上記[3]に記載の薄膜トランジスタ。
本願第3発明は、
[5]ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記半導体層が、更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタに関する。
また、下記[6]から[17]は、それぞれ本発明の好ましい一実施形態である
[6]
前記第2酸化物の酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも255kJ/mol以上大きい、上記[1]から[5]のいずれか一項に記載の薄膜トランジスタ。
[7]
前記第1金属酸化物は、インジウム、ガリウム、亜鉛、および錫からなる群から選択された少なくとも一つの金属の酸化物である、上記[1]から[5]のいずれか一項に記載の薄膜トランジスタ。
[8]
前記第2酸化物は、ジルコニウム(Zr)、およびプラセオジム(Pr)からなる群から選択された少なくとも一つの金属の酸化物である、上記[1]から[5]のいずれか一項に記載の薄膜トランジスタ。
[9]
前記第2酸化物は、ケイ素(Si)、タンタル(Ta)、ランタン(La)、およびハフニウム(Hf)からなる群から選択された少なくとも一つの酸化物である、上記[6]に記載の薄膜トランジスタ。
[10]
前記半導体層における前記第2酸化物の含有量が0より大きく50重量%以下である、上記[1]から[9]の何れかに記載の薄膜トランジスタ。
[11]
前記半導体層における前記第2酸化物の含有量が0より大きく5重量%以下である、上記[1]から[10]の何れかに記載の薄膜トランジスタ。
[12]
前記半導体層が非晶質である、上記[1]から[11]の何れかに記載の薄膜トランジスタ。
[13]
前記半導体層の厚さが5nm以上かつ20nm以下の範囲である、上記[1]から[12]の何れかに記載の薄膜トランジスタ。
[14]
前記第2酸化物が、ボロン(B)および炭素(C)からなる群から選択された少なくとも一つの元素の酸化物である、上記[1]から[5]のいずれか1項に記載の薄膜トランジスタ。
[15]
前記半導体層中のボロン(B)および炭素(C)の含有量が0より大きく10重量%以下である、上記[14]に記載の薄膜トランジスタ。
[16]
前記半導体層が10℃以上400℃以下の温度で形成される、
上記[1]から[15]の何れか1項に記載の薄膜トランジスタの製造方法。
[17]
前記半導体層が10℃以上200℃以下の温度で形成される、上記[16]に記載の薄膜トランジスタの製造方法。
[18]
上記[1]から[15]のいずれか1項に記載の薄膜トランジスタを有する装置。
[19]
液晶ディスプレイ又は有機ELディスプレイである、上記[18]に記載の装置。
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素X1の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタである。
ここで、上記特定の元素X1の濃度は、上記半導体層の厚み方向において連続的にかつ実質的に変動しており、すなわち上記元素X1は、半導体層の厚み方向に濃度勾配を有している。より具体的には、元素X1の濃度は、半導体層の厚み方向の中央部において極大値、すなわち少なくとも1のピークを示す。ここで、「中央部」とは、上記半導体層の両界面(通常は、ソース電極及びドレイン電極側の層間絶縁膜と接する界面、及びゲート電極側の絶縁体層と接する界面)のいずれからも、2nm以上、又は半導体層の厚みの5%以上離れている箇所をいう。
好ましくは、第1酸化物の元素がInである場合、第2酸化物の元素は、Zr、Pr、Si、Ti、W、Ta、La、Hf、B、Cからなる群から選択された少なくとも1つであり、第1酸化物の元素がSnである場合、第2酸化物の元素は、Sc、Ti、W、Nd、Gdからなる群から選択された少なくとも1つの元素である。
ソース電極及び/又はドレイン電極と半導体層との界面における半導体層を構成する複合酸化物中の元素X1の濃度が低いことにより、該複合酸化物は酸素を放出しやすい傾向を有することとなる。この結果、ソース電極及び/又はドレイン電極との界面付近の複合酸化物は、酸素欠損を生じていわゆるメタル化することとなり、ソース電極及び/又はドレイン電極とのコンタクト抵抗が低減される。
また、半導体層を構成する複合酸化物中の元素X1の濃度が低く、それ以外の第2酸化物の濃度が高いことにより、電子の移動度が向上する傾向がある。ゲート電圧の影響をより受けやすい、ゲート電極側の絶縁膜層との界面付近において、半導体層の元素X1の濃度を低く(電子移動度を高く)することによって、同じゲート電圧でより高い電流を制御することが可能となる、すなわちゲート制御性が向上するという効果が実現できる。
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない少なくとも一種の元素X2の濃度が、前記半導体層の厚み方向の中央部において極小値を示す、上記薄膜トランジスタである。
好ましくは、上記少なくとも一種の元素X2の濃度は、半導体層の厚み方向の中央部において最小値を示す。すなわち、半導体層の厚み方向の中央部のいずれかの場所における元素X2の濃度は、半導体層の他のいずれの箇所における元素X2の濃度よりも低いことが好ましい。
元素X2は上記の定義に該当する元素であればよく、それ以外に特に制限は課せられないが、好ましくはチタン(Ti)である。また、タングステン(W)も、元素X2として使用することが可能である。
ソース電極及び/又はドレイン電極と半導体層との界面における半導体層を構成する複合酸化物中の元素X2(例えばチタン)の濃度が高いことにより、該複合酸化物は酸素を放出しやすい傾向を有することとなる。この結果、ソース電極及び/又はドレイン電極との界面付近の複合酸化物は、酸素欠損を生じていわゆるメタル化することとなり、ソース電極及び/又はドレイン電極とのコンタクト抵抗が低減される。
また、半導体層を構成する複合酸化物中の元素X2(例えばチタン)の濃度が高いことにより、電子の移動度が向上する傾向がある。ゲート電圧の影響をより受けやすい、ゲート電極側の絶縁膜層との界面付近において、半導体層の元素X2の濃度が高く電子移動度が高いことによって、同じゲート電圧でより高い電流を制御することが可能となる、すなわちゲート制御性が向上するという効果が実現できる。
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記半導体層が、更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタである。
また、本願第1発明、及び本願第2発明においても、半導体層が更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示すことが好ましい。
窒素の導入、特に半導体層の厚み方向の中央部に導入することにより、半導体層の価電子帯が変化して、価電子帯近傍で生じる酸素欠損に起因した準位を抑制でき、結果として光照射によるしきい値電流のシフト等の悪影響を抑制することができる。この観点から、窒素の濃度は、半導体層の界面において低く、厚み方向の中央部において極大値を示す分布となることが好ましい。
第1金属酸化物が酸化インジウム(In2O3)であり、第2酸化物がボロン(B)酸化物である場合の酸化インジウムへのボロン酸化物の添加は、例えばイオンインプランテーションによって行うが、この添加方法では加速電圧を変えることで添加量および深さを制御できる。その含有量は0より大きく10重量%以下であることがより好ましい。なお、この場合、イオンインプランテーションはボロン酸化物ではなくボロンのイオンを第1金属酸化物に打ち込むことにより行われる。このボロンイオンは第1金属酸化物内でボロン酸化物となる。このように、第1金属酸化物内に酸化物を添加するに当たっては、添加処理操作自体では必ずしも酸化物その物を添加する必要はなく、例えば酸化物を構成する酸素以外の元素を添加する処理を行い、第1金属酸化物内部で酸化物とすることもできる。本願においては、このように添加処理操作の形態にかかわらず、第1金属酸化物内に酸化物の形で存在する形態で添加を行うことを「酸化物を添加する」と称する場合があることに注意されたい。
例えば、このような半導体層の薄膜をゾルゲル法などの溶液法で作製する場合には薄膜中に炭素が残留する可能性が高い。このような場合も本発明に包含されることに注意されたい。
次に、本実施形態の薄膜トランジスタ10の製造方法について説明する。本実施形態の薄膜トランジスタの半導体層を形成する方法には特に制限はないが、物理蒸着法(または物理気相成長法)を用いることにより形成することも可能である。
本実施例においては、図2に示す薄膜トランジスタを作製し、動作確認を行った。図に示す薄膜トランジスタは、図1に示した薄膜トランジスタ10と実質的に同様の構成になっており、図1の薄膜トランジスタ10が有するゲート電極30の代わりに、p型不純物を多量にドープしたSi層21を用いる構成となっている。
実施例1と同様のIn−Si−Oターゲットに用いて、DCパワー200W、加熱無しで、In−Si−O−N膜を作製した。このときのスパッタリングガスの条件は表4に示すとおりであり、O2/Ar=2sccm/30sccmの条件でIn−Si−O膜の成膜を行い、組成を連続的に変化させながらIn−Si−O膜の中央部でのみ、N2ガスを導入した(N2/Ar=2sccm/30sccm)。この膜のN濃度分布を、Arエッチングしながら深さ分解能XPS測定で求めた結果を図5に示す。
実施例1において作製したIn−Ti−Si−O薄膜トランジスタの特性を評価するため、評価環境25℃、暗所で、Vds=15V一定で、Id−Vg特性より電子移動度(cm2/Vs)および初期のしきい値電圧を求めた。続いて、波長420〜600nmの光照射を1000sec実施した後の電子移動度およびしきい値電圧のシフト(初期のしきい値電圧との差)を図6に示す。
実施例2において作製したIn−Si−O−N薄膜トランジスタの特性を評価するため、評価環境25℃、光照射を1000秒した後のId−Vg特性を測定した。結果を、図7に示す。
比較として、In−Ti−O薄膜トランジスタのId−Vg特性を併せて図7に示す。波長420〜600nmの光照射によって、In−Ti−OはIoff値が増加し、かつしきい値電圧も負側へシフトすることが分かる。一方、In−Si−O−N薄膜トランジスタは、光照射後でも、光照射前とほぼ同様の特性で、劣化はほとんど認められなかった。
なお、光照射前のIn−Si−O−N薄膜トランジスタ及びIn−Ti−O薄膜トランジスタのId−Vg特性は、図7中の破線で示したものと略同一であった。
結果を併せて図6に示す。IGZOを用いた薄膜トランジスタは、光照射によるしきい値電圧のシフトが約2Vと大きく、電子移動度も5cm2/Vsと小さな値を示した。一方、実施例1のIn−Ti−Si−Oを用いた薄膜トランジスタは、しきい値電圧のシフトが1Vよりも小さく、電子移動度も10cm2/Vsに近い高い値を示した。
また、実施例1のIn−Ti−Si−Oを用いた薄膜トランジスタは、ソース電極26及び/ドレイン電極27と半導体層25との界面におけるコンタクト抵抗が低く、かつ、優れたゲート制御性を有していた。
20 基板
21 pドープSi層
30 ゲート電極
40、24 絶縁膜層
50、25 半導体層
60、26 ソース電極
70、27 ドレイン電極
80 層間絶縁膜
Claims (16)
- ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物(XOx)を添加した複合金属酸化物で形成され、
前記第2酸化物を構成する元素Xのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素X1の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタ。 - 前記元素X1の濃度が、前記半導体層の厚み方向の中央部において最大値を示す、請求項1に記載の薄膜トランジスタ。
- 前記第2酸化物の酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも255kJ/mol以上大きい、請求項1又は2に記載の薄膜トランジスタ。
- 前記第1金属酸化物は、インジウム、ガリウム、亜鉛、および錫からなる群から選択された少なくとも一つの金属酸化物である、請求項1又は2に記載の薄膜トランジスタ。
- 前記第2酸化物は、ジルコニウム(Zr)、およびプラセオジム(Pr)からなる群から選択された少なくとも一つの金属の酸化物である、請求項1又は2に記載の薄膜トランジスタ。
- 前記第2酸化物は、ケイ素(Si)、タンタル(Ta)、ランタン(La)、およびハフニウム(Hf)からなる群から選択された少なくとも一つの酸化物である、請求項3に記載の薄膜トランジスタ。
- 前記半導体層における前記第2酸化物の含有量が0より大きく50重量%以下である、請求項1から6の何れかに記載の薄膜トランジスタ。
- 前記半導体層における前記第2酸化物の含有量が0より大きく5重量%以下である、請求項1から7の何れかに記載の薄膜トランジスタ。
- 前記半導体層が非晶質である、請求項1から8の何れかに記載の薄膜トランジスタ。
- 前記半導体層の厚さが5nm以上かつ20nm以下の範囲である、請求項1から9の何れかに記載の薄膜トランジスタ。
- 前記第2酸化物が、ボロン(B)および炭素(C)からなる群から選択された少なくとも一つの元素の酸化物である、請求項1又は2に記載の薄膜トランジスタ。
- 前記半導体層中のボロン(B)および炭素(C)の含有量が0より大きく10重量%以下である、請求項11に記載の薄膜トランジスタ。
- 前記半導体層が10℃以上400℃以下の温度で形成される、
請求項1から12の何れか1項に記載の薄膜トランジスタの製造方法。 - 前記半導体層が10℃以上200℃以下の温度で形成される、請求項13に記載の薄膜トランジスタの製造方法。
- 請求項1から12のいずれか1項に記載の薄膜トランジスタを有する装置。
- 液晶ディスプレイ又は有機ELディスプレイである、請求項15に記載の装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014016630A JP6261125B2 (ja) | 2014-01-31 | 2014-01-31 | 酸化物薄膜トランジスタおよびその製造方法 |
| PCT/JP2015/051845 WO2015115330A1 (ja) | 2014-01-31 | 2015-01-23 | 薄膜トランジスタ、酸化物半導体、およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014016630A JP6261125B2 (ja) | 2014-01-31 | 2014-01-31 | 酸化物薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015144171A JP2015144171A (ja) | 2015-08-06 |
| JP6261125B2 true JP6261125B2 (ja) | 2018-01-17 |
Family
ID=53889075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014016630A Active JP6261125B2 (ja) | 2014-01-31 | 2014-01-31 | 酸化物薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6261125B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102744905B1 (ko) * | 2022-12-30 | 2024-12-19 | 한국전자기술연구원 | 저온 공정으로 제작 가능한 박막 트랜지스터, 그 제조방법 및 이를 포함하는 트랜지스터 소자 및 전자 기기 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9269573B2 (en) * | 2008-09-17 | 2016-02-23 | Idemitsu Kosan Co., Ltd. | Thin film transistor having crystalline indium oxide semiconductor film |
| JP5538797B2 (ja) * | 2008-12-12 | 2014-07-02 | キヤノン株式会社 | 電界効果型トランジスタ及び表示装置 |
| JP5322787B2 (ja) * | 2009-06-11 | 2013-10-23 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー |
| KR101097322B1 (ko) * | 2009-12-15 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자 |
| US8629496B2 (en) * | 2010-11-30 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101976212B1 (ko) * | 2011-10-24 | 2019-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| TWI556319B (zh) * | 2011-11-30 | 2016-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US20130320335A1 (en) * | 2012-06-01 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5919112B2 (ja) * | 2012-06-29 | 2016-05-18 | 株式会社半導体エネルギー研究所 | パルス出力回路、表示装置、及び電子機器 |
-
2014
- 2014-01-31 JP JP2014016630A patent/JP6261125B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015144171A (ja) | 2015-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6296463B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP6134230B2 (ja) | 薄膜トランジスタおよび表示装置 | |
| US20090090914A1 (en) | Semiconductor thin film, method for producing the same, and thin film transistor | |
| US9378981B2 (en) | Thin film device and manufacturing method thereof | |
| JP2010050165A (ja) | 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置 | |
| CN103765596A (zh) | 薄膜晶体管 | |
| JP6583812B2 (ja) | 多層構成の薄膜トランジスタの製造方法 | |
| JP2014225626A (ja) | 薄膜トランジスタおよび表示装置 | |
| JP6308583B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 | |
| WO2015115330A1 (ja) | 薄膜トランジスタ、酸化物半導体、およびその製造方法 | |
| JP6260992B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP6261125B2 (ja) | 酸化物薄膜トランジスタおよびその製造方法 | |
| JP6252903B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP6327548B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP6273606B2 (ja) | 固定電荷を内部に誘起したゲート絶縁膜 | |
| JP6252904B2 (ja) | 酸化物半導体およびその製法 | |
| JP5846563B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 | |
| JP6241848B2 (ja) | 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置 | |
| JP6087668B2 (ja) | 半導体装置の作製方法 | |
| KR20130029272A (ko) | 박막 트랜지스터 | |
| JP2014082424A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6261125 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |