[go: up one dir, main page]

JP2010050165A - 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置 - Google Patents

半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置 Download PDF

Info

Publication number
JP2010050165A
JP2010050165A JP2008211096A JP2008211096A JP2010050165A JP 2010050165 A JP2010050165 A JP 2010050165A JP 2008211096 A JP2008211096 A JP 2008211096A JP 2008211096 A JP2008211096 A JP 2008211096A JP 2010050165 A JP2010050165 A JP 2010050165A
Authority
JP
Japan
Prior art keywords
metal oxide
oxide layer
semiconductor device
control electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008211096A
Other languages
English (en)
Inventor
Noboru Fukuhara
昇 福原
Akira Hasegawa
彰 長谷川
Tomonori Matsumuro
智紀 松室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2008211096A priority Critical patent/JP2010050165A/ja
Priority to CN2009801216744A priority patent/CN102057489A/zh
Priority to EP09808042A priority patent/EP2320468A1/en
Priority to US13/059,561 priority patent/US20110141076A1/en
Priority to PCT/JP2009/003867 priority patent/WO2010021106A1/ja
Priority to KR1020107027066A priority patent/KR20110042033A/ko
Priority to TW098127549A priority patent/TW201017890A/zh
Publication of JP2010050165A publication Critical patent/JP2010050165A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】活性層に金属酸化物を用いたトランジスタの、閾値電圧を安定化させる。
【解決手段】第１の金属酸化物層と、シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層と、前記第１の金属酸化物層と電気的に結合される一対の入出力電極と、前記一対の入出力電極の間におけるインピーダンスを制御する制御電極とを備え、前記制御電極と、前記第１の金属酸化物層と、前記第２の金属酸化物層とが、この順に配される。
【選択図】図１

Description

本発明は、半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置に関する。本発明は、特に、半導体活性層として金属酸化物を備えた半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置に関する。
近年、半導体活性層として金属酸化物を備えた半導体装置は、表示デバイス等の駆動用トランジスタ、特に画素駆動用トランジスタ等への用途が期待されている。酸化物半導体は、低温で製造可能であり、キャリアの移動度が高い。また、酸化物半導体は、可視光に対して透明となることもでき、表示デバイスの画素を駆動するための透明な薄膜トランジスタ（ＴＦＴ）の半導体活性層等としても用いることができる。特許文献１には、電子キャリア濃度が１０１８／ｃｍ３未満の非晶質酸化物を半導体活性層に用いることで、ノーマリーオフ動作を実現した薄膜トランジスタ（ＴＦＴ）が開示されている。具体的には、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）の非晶質酸化物を用いており、成膜時の酸素分圧を制御することで、電子キャリア濃度が１０１８／ｃｍ３未満の非晶質酸化物を成膜している。また、非晶質酸化物の活性層は、第１の領域と、前記第１の領域よりもゲート絶縁膜に近い第２の領域とを含み、前記第２の領域の酸素濃度が、前記第１の領域の酸素濃度より高いことが記載されている。
特開２００６−１６５５２９号公報
しかしながら、上記従来技術においては、酸素欠陥が生じやすい点、キャリア電子が発生しやすい点などから、トランジスタの閾値電圧を安定化することが難しい。そこで、本発明では、酸化物半導体を活性層に用いた閾値電圧の安定なトランジスタを提供することを目的とする。
上記課題を解決するために、本発明者らは、鋭意検討を重ね、本発明を完成するに至った。即ち、本発明の第１の態様においては、第１の金属酸化物層と、シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層と、前記第１の金属酸化物層と電気的に結合される一対の入出力電極と、前記一対の入出力電極の間におけるインピーダンスを制御する制御電極とを備え、前記制御電極と、前記第１の金属酸化物層と、前記第２の金属酸化物層とが、この順に配される半導体装置が提供される。
上記半導体装置において、前記第１の金属酸化物層は、少なくとも亜鉛またはスズを含んでよい。前記第２の金属酸化物層は、前記第１の金属酸化物層に含まれる金属元素のうち少なくとも一種を含んでよい。前記第２の金属酸化物層は、１×１０５Ω／□を超えるシート抵抗を有してよい。また、前記第１の金属酸化物層は、Ｉｎ、Ｓｎ、ＺｎおよびＭｇからなる元素群より選ばれた少なくとも一つの元素を含んでよく、前記第２の金属酸化物層は、Ｉｎを実質的に含まなくてよい。前記第１の金属酸化物層は、Ｉｎを含んでよい。前記第１の金属酸化物層は、層厚方向にＩｎ濃度が変化しており、かつ、Ｉｎ濃度は、前記制御電極に近いほど大きくてよい。
上記半導体装置において、前記第１の金属酸化物層におけるキャリアの移動度は、前記第２の金属酸化物層におけるキャリアの移動度より大きくてよい。前記第２の金属酸化物層における酸素濃度は、前記第１の金属酸化物層の酸素濃度より大きくてよい。前記第２の金属酸化物層における禁制帯のエネルギー幅は、前記第１の金属酸化物層における禁制帯のエネルギー幅より大きくてよい。前記第２の金属酸化物層は、発生する主なキャリアが正孔となる金属酸化物を構成する金属元素を含み、前記第２の金属酸化物層における前記金属元素の濃度は、前記第１の金属酸化物層における前記元素の濃度より大きくてよい。また、前記第２の金属酸化物層は、Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、Ｐｔ、Ｓｉ、Ｆからなる元素群より選ばれた少なくとも一つの元素を含んでよい。
本発明の第２の態様においては、基板を準備する段階と、第１の金属酸化物層を形成する段階と、シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層を形成する段階と、前記第１の金属酸化物層と電気的に結合される一対の入出力電極を形成する段階と、前記一対の入出力電極の間におけるインピーダンスを制御する制御電極を形成する段階とを備える半導体装置の製造方法が提供される。
本発明の第３の態様においては、第１の金属酸化物層と、シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層と、第１の金属酸化物層と電気的に結合される一対の入出力電極と、前記一対の入出力電極の間におけるインピーダンスを制御する制御電極とを備え、前記制御電極と、前記第１の金属酸化物層と、前記第２の金属酸化物層とが、この順に配されるトランジスタ基板が提供される。
本発明の第４の態様においては、発光素子と、前記発光素子に結合され、前記発光素子の発光を制御する半導体装置とを備え、前記半導体装置は、第１の金属酸化物層と、シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層と、前記第１の金属酸化物層と電気的に結合される一対の入出力電極と、前記一対の入出力電極の間におけるインピーダンスを制御する制御電極とを備え、前記制御電極と、前記第１の金属酸化物層と、前記第２の金属酸化物層とが、この順に配される発光装置が提供される。
本発明の第５の態様においては、画素と、前記画素に結合され、前記画素の表示を制御する半導体装置とを備え、前記半導体装置は、第１の金属酸化物層と、シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層と、前記第１の金属酸化物層と電気的に結合される一対の入出力電極と、前記一対の入出力電極の間におけるインピーダンスを制御する制御電極とを備え、前記制御電極と、前記第１の金属酸化物層と、前記第２の金属酸化物層とが、この順に配される表示装置が提供される。
本発明によれば、酸化物半導体を活性層に用いた閾値電圧の安定なトランジスタを提供することが可能となる。しかも、半導体活性層における希少金属資源であるＩｎの使用量を削減することもでき、本発明は工業的に有用である。
以下、発明の実施の形態を通じて本発明を具体的に説明する。なお、本発明は、以下の実施形態に限定されない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、薄膜トランジスタ１００の断面の一例を概略的に示す。薄膜トランジスタ１００は、本発明の半導体装置の一例である。薄膜トランジスタ１００は、基板１１０と、制御電極１２０と、絶縁層１３０と、金属酸化物層１４０と、入出力電極１５０とを備える。絶縁層１３０は、ゲートコンタクト用開口１３２を有してよい。金属酸化物層１４０は、第１の金属酸化物層１４２と、第２の金属酸化物層１４４とを有してよい。入出力電極１５０は、一対のソース電極１５２と、ドレイン電極１５４とを有してよい。基板１１０と、制御電極１２０と、絶縁層１３０と、第１の金属酸化物層１４２と、第２の金属酸化物層１４４と、入出力電極１５０とは、入出力電極１５０が形成される領域の少なくとも一部において、基板１１０の一方の主面１１２に略垂直な方向に、この順に配されてよい。
基板１１０は、絶縁性を有してよい。基板１１０は、可撓性を有してよく、可視光に対して透明もしくは透光性を有してよい。基板１１０としては、Ｓｉ基板、サファイア基板、ガラス基板だけでなく、これらの基板より耐熱性の低い基板を用いてよい。基板１１０として、ポリエチレン、ポリエチレンテレフタレート（ＰＥＴ）、高分子材料ガラス、ポリマーフィルムのような有機材料の基板を用いてよい。
制御電極１２０は、制御電極１２０の発生させた電界により、第１の金属酸化物層１４２内のキャリアの空間分布を制御することにより、一対の入出力電極１５０の間におけるインピーダンスを制御する。制御電極１２０は、Ａｌ、Ｃｕ、Ｍｏ、Ｎｉ、Ａｕ等の金属、高ドープしたポリシリコン等の導電性材料であってよい。また、制御電極１２０は、インジウム酸化物、スズ酸化物、亜鉛酸化物、亜鉛・スズ酸化物、インジウム・スズ酸化物等の、可視光に対して透明または透光性を有する透明導電性材料であってよい。
制御電極１２０は、例えば、ＣＶＤ法、スパッタ法により形成できる。制御電極１２０と絶縁層１３０との間に、制御電極１２０と絶縁層１３０の接着性を改善する接着層が形成されてもよい。接着層は、Ｔｉ、Ｃｒ、Ｎｉを含んでよい。ここで、本明細書において、「ドープする」とは、Ｓｉ等の構造敏感な物質にキャリアを発生させる場合だけでなく、金属酸化物等の酸化物の組成を変化させる場合をも含む。また、「ドーパント」とは、ドープされる元素を表わす。
絶縁層１３０は、制御電極１２０と、第１の金属酸化物層１４２とを電気的に絶縁する。絶縁層１３０は、可視光に対して透明または透光性を有する、絶縁性材料であってよい。上記絶縁性材料として、無機絶縁材料、絶縁性有機材料を用いてよい。上記無機絶縁材料として、例えば、絶縁性ＺｎＯ、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＣｅＯ２、ＳｉＯ２を用いてよい。絶縁性ＺｎＯは、ＺｎＯに、１価の価数をとり得る元素または５Ｂ族元素をドープして、さらに３ｄ遷移金属元素をドープして得られる。また、上記絶縁性有機材料として、例えば、ポリイミド、樹脂、ポリマーフィルムを用いてよい。絶縁層１３０は、例えば、ＣＶＤ法、スパッタ法、塗布法により形成できる。
絶縁層１３０は、基板１１０の一方の主面に略垂直な方向に絶縁層１３０を貫通するゲートコンタクト用開口１３２を有してよい。これにより、制御電極１２０は、ゲートコンタクト用開口１３２を介して、図に示されていない外部電源と電気的に結合される。
なお、本実施形態においては、制御電極１２０と第１の金属酸化物層１４２とが絶縁層１３０を介して配されることで、両者が電気的に絶縁されている場合について説明したが、これに限定されない。例えば、絶縁層１３０は、２種類以上の異なる材料で構成される積層構造であってもよい。このとき、無機絶縁材料と有機絶縁材料を組み合わせた積層構造であってもよい。
第１の金属酸化物層１４２は、金属酸化物を含む。第１の金属酸化物層１４２は、ソース電極１５２およびドレイン電極１５４と電気的に結合して、ソース電極１５２とドレイン電極１５４との間に活性領域を形成して、半導体活性層として作用する。即ち、制御電極１２０の発生させた電界により、第１の金属酸化物層１４２の内部におけるキャリアの空間分布が制御され、その結果、第１の金属酸化物層１４２の内部に形成された活性領域におけるインピーダンスが制御される。第１の金属酸化物層１４２は、非晶質の金属酸化物でもよく、例えば、微結晶を含む結晶性の金属酸化物であってもよい。例えば、基板１１０として耐熱性の低い基板を用いた場合には、第１の金属酸化物層１４２として非晶質の金属酸化物を用いてよい。また、基板１１０としてガラス基板を用いた場合には、第１の金属酸化物層１４２として結晶性の金属酸化物を用いてよい。
第１の金属酸化物層１４２は、可視光に対して透明または透光性を有する金属酸化物を含んでよい。第１の金属酸化物層１４２は、例えば、Ｉｎ２Ｏ３、ＳｎＯ２，ＺｎＯ、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）であってよい。可視光に対して透明または透光性を有する金属酸化物の他の例としては、第１の金属酸化物層１４２は、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＺＩＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、インジウム・タングステン酸化物（ＩＷＯ）、アルミニウムドープ亜鉛酸化物（ＡＺＯ）、ガリウムドープ亜鉛酸化物（ＧＺＯ）、フッ素ドープ亜鉛酸化物（ＦＺＯ）、アンチモンドープスズ酸化物（ＡＴＯ）、フッ素ドープスズ酸化物（ＦＴＯ）、マグネシウム酸化物（ＭｇＯ）、ガリウム・インジウム酸化物（ＧＩＯ）、亜鉛・インジウム・スズ酸化物（ＺＩＴＯ）、亜鉛・スズ酸化物（ＺＴＯ）、および亜鉛・マグネシウム酸化物であってよい。ここで、本明細書において、「金属」とは、金属元素および遷移金属元素だけでなく、Ｂ、Ｓｉ、Ｇｅ、Ａｓ等の半金属元素をも含む。
第１の金属酸化物層１４２は、少なくとも亜鉛（Ｚｎ）またはスズ（Ｓｎ）を含んでよい。この場合、第１の金属酸化物層１４２は、ＺｎおよびＳｎを含んでよい。Ｚｎを含む金属酸化物にＳｎが添加されることで、金属酸化物の潮解性が抑制される。第１の金属酸化物層１４２は、例えば、あらかじめ亜鉛酸化物とスズ酸化物の組成比が調整された焼結体をターゲットに用いたスパッタ法により形成できる。このとき、酸素雰囲気下でスパッタリングして、第１の金属酸化物層１４２を形成してもよい。また、第１の金属酸化物層１４２は、ＲＦスパッタ法により形成されてよい。例えば、ドーパントを含むガスを、基板１１０の近傍に供給しながらスパッタリングすることで、ドーパントがドープされた第１の金属酸化物層１４２を形成できる。
第１の金属酸化物層１４２は、Ｉｎ、Ｓｎ、ＺｎおよびＭｇからなる元素群より選ばれた少なくとも一つの元素を含んでよい。第１の金属酸化物層１４２は、Ｉｎを含んでよい。本発明者らは、少なくともＺｎまたはＳｎを含む金属酸化物にインジウム（Ｉｎ）を添加すると、電子移動度およびキャリア濃度が増加することを見出した。薄膜トランジスタ１００のチャネルが形成される領域にＩｎを含む金属酸化物を用いることで、第１の金属酸化物層１４２の厚みを、トランジスタがＯＮの状態におけるチャネルの厚みより若干厚い程度にまで薄くできる。トランジスタがＯＮの状態において、絶縁層１３０と第１の金属酸化物層１４２との界面に形成されるチャネルの厚みは、１〜２ｎｍ程度であってよい。
第１の金属酸化物層１４２の厚みを薄くすることは、プロセス効率の面で望ましい。しかし、第１の金属酸化物層１４２の厚みが薄くなると、薄膜トランジスタ１００の特性がチャネル付近の酸素欠損または外部からのダメージに対して敏感になり、薄膜トランジスタ１００の特性変動を抑えることが難しくなる。そこで、例えば、薄膜トランジスタ１００が、第１の金属酸化物層１４２と、第１の金属酸化物層１４２より抵抗の大きい第２の金属酸化物層１４４とを有する活性層を備え、第２の金属酸化物層１４４より制御電極１２０側に配された第１の金属酸化物層１４２に、Ｉｎを添加した金属酸化物を用いてよい。これにより、第１の金属酸化物層１４２の厚みを薄くした場合であっても、薄膜トランジスタ１００の性能を維持したまま、薄膜トランジスタ１００の特性変動を抑制できる。第１の金属酸化物層１４２の厚みを薄くできるので、希少金属のＩｎの使用量を抑えることができる。
第２の金属酸化物層１４４は、Ｉｎを実質的に含まなくてよい。これにより、薄膜トランジスタ１００のＩｎ使用量を、さらに削減することができる。ここで、本明細書において、「実質的に含まない」とは、第２の金属酸化物層１４４中のＩｎ濃度が測定限界以下の場合だけでなく、Ｉｎが、製造過程において不可避な不純物として、第２の金属酸化物層１４４中に含まれる場合、また、第１の金属酸化物層１４２または入出力電極１５０に含まれるＩｎが、第２の金属酸化物層１４４中に拡散した結果、第２の金属酸化物層１４４中にＩｎが含まれる場合をも含む。
第１の金属酸化物層１４２の厚みは、３ｎｍ以上、５０ｎｍ以下、好ましくは、３ｎｍ以上、１０ｎｍ以下、さらに好ましくは、３ｎｍ以上、５ｎｍ以下であってよい。第１の金属酸化物層１４２の厚みが３ｎｍより薄くなると、第１の金属酸化物層１４２の薄膜の形態ゆらぎ、および、第２の金属酸化物層１４４の影響が大きくなり、第１の金属酸化物層１４２の移動度が低下する。一方、第１の金属酸化物層１４２の厚みを５０ｎｍより厚くしても、薄膜トランジスタ１００の性能は、大きくは改善しない。
第１の金属酸化物層１４２におけるＩｎ元素の濃度は、層厚方向、つまり、基板１１０の一方の主面に略垂直な方向に変化してよい。例えば、Ｉｎ元素の濃度は、制御電極１２０に近いほど増加してよい。これにより、制御電極１２０の近くに移動度の高い層を形成でき、Ｉｎの添加がより効果的になる。例えば、スパッタ法による成膜中にターゲットを追加することで、層厚方向における上記元素の濃度を変化させることができる。また、ＲＦスパッタ法による成膜中にドーパントを含むガスの分圧を変化させることで、層厚方向における上記元素の濃度を変化させることができる。
金属酸化物は、酸素欠損が形成されやすく、電導キャリアを有する。電導キャリアは、トランジスタの閾値電圧を変動させる。制御電極から離れた距離にある電導キャリアほど、トランジスタの閾値電圧を大きく変動させる。金属酸化物の膜厚を薄くすることで、トランジスタの閾値電圧に対する電導キャリアの影響を抑制できる。しかし、金属酸化物の膜厚が薄くなると、上述の通り、薄膜トランジスタ１００の特性変動を抑えることが難しくなる。また、金属酸化物の酸素濃度が高くなると、金属酸化物に電気的に結合された入出力電極からの電荷注入が不安定になる。
そこで、例えば、薄膜トランジスタ１００が、第１の金属酸化物層１４２と、第１の金属酸化物層１４２より抵抗の大きい第２の金属酸化物層１４４とを有する活性層を備え、第２の金属酸化物層１４４に含まれる金属酸化物の酸素濃度は、第２の金属酸化物層１４４より制御電極１２０側に配された第１の金属酸化物層１４２に含まれる金属酸化物の酸素濃度より大きくてよい。これにより、制御電極１２０から離れた領域での電導キャリアの発生を抑制できる。その結果、第１の金属酸化物層１４２の厚みを薄くした場合であっても、薄膜トランジスタ１００の性能を維持したまま、薄膜トランジスタ１００の特性変動を抑制できる。例えば、スパッタ法による成膜中に、反応容器内の酸素の分圧を増加させることで、第１の金属酸化物層１４２における酸素濃度を増加させることができる。
第２の金属酸化物層１４４は、シート抵抗の値が第１の金属酸化物層１４２より大きい金属酸化物を含んでよい。第２の金属酸化物層１４４は、薄膜トランジスタ１００の少なくとも一部において、制御電極１２０と、第１の金属酸化物層１４２と、第２の金属酸化物層１４４とが、この順になるように配される。上述の通り、第１の金属酸化物層１４２の制御電極１２０に対向する面と反対側の面に、シート抵抗の大きな第２の金属酸化物層１４４が配されることで、薄膜トランジスタ１００の性能を維持したまま、薄膜トランジスタ１００の閾値電圧を安定化させることができる。第２の金属酸化物層１４４は、第１の金属酸化物層１４２に接してもよい。
第２の金属酸化物層１４４における酸素濃度は、第１の金属酸化物層１４２の酸素濃度より大きくてよい。これにより、第２の金属酸化物層１４４のシート抵抗の値を、第１の金属酸化物層１４２のシート抵抗の値より大きくできる。また、第２の金属酸化物層１４４は、１×１０５Ω／□を超えるシート抵抗を有してよい。シート抵抗のＳＩ単位は、[Ω]であるが、本明細書においては、シート抵抗の単位として、[Ω／□］または［Ω／ｓｑ］を用いる場合がある。
表１は、亜鉛・スズ酸化物について、成膜時における供給ガス中の酸素濃度と、シート抵抗、シートキャリア濃度およびホール移動度との関係を表す。亜鉛・スズ酸化物は、亜鉛・スズ酸化物の焼結体をターゲットに用いて、ＲＦスパッタ法により形成した。ターゲット焼結体は、ＺｎＯ粉末（株式会社高純度化学製、純度９９．９％）およびＳｎＯ２（株式会社高純度化学製、純度９９．９％）をモル比で２：１となるよう秤量した後、乾式ボールミルによる混合、仮焼（９００℃、５時間）、乾式粉砕、加圧成形、本焼（１０１３ｈＰａ、１２００℃、５時間）を経て得られた。得られた焼結体の密度は、５．４３ｇ／ｃｍ３であった。得られた焼結体の両面を平面研削盤で磨き、ターゲットを作成した。
スパッタ装置のチャンバに、ガラス基板（コーニング社製１７３７）と、上記ターゲットとを配置して、チャンバに酸素とアルゴン（Ａｒ）を含むガスを供給しながら、スパッタリングした。チャンバ内の圧力は、０．５Ｐａ、基板温度は２００℃、スパッタ電力は５０Ｗに設定して、１時間、スパッタリングした。スパッタリングにより得られた亜鉛・スズ酸化物は、ｎ型半導体であり、膜厚は、１０３〜１０５ｎｍであった。Ｒｕｎ．１〜Ｒｕｎ．４において、供給ガス中の酸素の分圧を調整することで、供給ガス中の酸素濃度を調整した。Ｒｕｎ．１〜Ｒｕｎ．４における供給ガス中の酸素濃度は、表１に示す通り、それぞれ、０ｖｏｌ％、０．１ｖｏｌ％、１ｖｏｌ％、１０ｖｏｌ％であった。
シート抵抗、シートキャリア濃度およびホール移動度は、株式会社東陽テクニカ製ＲｅｓｉＴｅｓｔ８３００を用いて、室温で測定した。測定は、暗室内で行い、磁場は、０．５Ｔに設定した。表１に示す通り、金属酸化物中の酸素濃度が増加するにつれて、シート抵抗が増加した。また、金属酸化物中の酸素濃度が増加するにつれて、シートキャリア濃度およびホール移動度が低下した。
Figure 2010050165
第２の金属酸化物層１４４は、Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、Ｐｔ、Ｓｉ、Ｆからなる元素群より選ばれた少なくとも一つの元素を含んでよい。第２の金属酸化物層１４４にこれらの元素が含まれることで、第２の金属酸化物層１４４のシート抵抗の値が増加する。
表２は、亜鉛・スズ酸化物について、金属酸化物中にドーパントがドープされた場合のシート抵抗の変化を表わす。亜鉛・スズ酸化物は、亜鉛・スズ酸化物の焼結体をターゲットに用いて、ＲＦスパッタ法により形成した。スパッタ装置のチャンバに、ガラス基板（コーニング社製１７３７）とターゲットとを配置した。
ＧａまたはＦ以外のドーパントをドープする場合には、上記ターゲットのエロージョン部に、ドーパントを含むチップを配置した。チップは、寸法が５ｍｍ×５ｍｍで、厚みが１ｍｍの大きさのチップを用いた。また、チップ中のドーパントの純度は、９９．９％以上であった。Ｇａをドープする場合には、上記チップの代わりに、酸化ガリウム（Ｇａ２Ｏ３）の焼結体ペレットを配置した。上記焼結体ペレットは、直径が１０ｍｍで、厚みが３ｍｍのペレットを用いた。Ｆをドープする場合には、上記チップの代わりに、弗化亜鉛（ＺｎＦ２）および弗化スズ（ＳｎＦ４）をドープしたＺｎ２ＳｎＯ４の焼結体ペレットを配置した。上記焼結体ペレットは、直径が１０ｍｍで、厚みが３ｍｍのペレットを用いた。
スパッタ装置に、ガラス基板、ターゲットおよびチップを配置した後、チャンバにアルゴン（Ａｒ）ガスを供給しながらスパッタリングして、ガラス基板に金属酸化物を堆積させた。チャンバ内の圧力は、０．５Ｐａ、基板温度は２００℃、スパッタ電力は５０Ｗに設定して、１時間、スパッタリングした。スパッタリングにより得られた亜鉛・スズ酸化物の膜厚は、１０４ｎｍ〜１１６ｎｍであった。
シート抵抗は、株式会社東陽テクニカ製ＲｅｓｉＴｅｓｔ８３００を用いて、室温で測定した。表２に示す通り、Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、Ｐｔ、Ｓｉ、Ｆからなる元素群より選ばれた少なくとも一つの元素を含んだ金属酸化物のシート抵抗の値は、上記元素を含まない金属酸化物のシート抵抗の値より大きくなった。
Figure 2010050165
第２の金属酸化物層１４４は、第１の金属酸化物層１４２に含まれる金属元素のうち少なくとも一種を含んでよい。例えば、第１の金属酸化物層１４２がＺｎおよびＳｎを含む場合には、第２の金属酸化物層１４４もＺｎおよびＳｎを含んでよい。これにより、第２の金属酸化物層１４４と第１の金属酸化物層１４２との間に、良好な界面が形成され、その結果、薄膜トランジスタ１００の特性劣化を抑制することができる。
第２の金属酸化物層１４４は、可視光に対して透明または透光性を有する金属酸化物を含んでよい。第２の金属酸化物層１４４は、非晶質の金属酸化物でもよく、結晶性の金属酸化物であってもよい。例えば、基板１１０として耐熱性の低い基板を用いた場合には、第２の金属酸化物層１４４として非晶質の金属酸化物を用いてよい。また、基板１１０としてガラス基板を用いた場合には、第２の金属酸化物層１４４として結晶性の金属酸化物を用いてよい。
第２の金属酸化物層１４４の厚みは、１０ｎｍ以上１００ｎｍ以下であってよい。第２の金属酸化物層１４４の厚みが１０ｎｍより薄くなると、上記効果が得がたく、一方、第２の金属酸化物層１４４の厚みが１００ｎｍより厚くなると、費用対効果が悪化する。さらに、制御電極１２０から離れた領域で電導キャリアが生成される機会が増加するので好ましくない。第１の金属酸化物層１４２の厚みと、第２の金属酸化物層１４４の厚みの合計は、１００ｎｍ以下であってよい。
なお、本実施形態においては、第２の金属酸化物層１４４のシート抵抗値を第１の金属酸化物層１４２のシート抵抗値より大きくすることで、薄膜トランジスタ１００の閾値電圧を安定化しているが、薄膜トランジスタ１００の閾値電圧を安定化させる構成は、当該実施形態に限定されない。例えば、第２の金属酸化物層１４４におけるキャリアの移動度は、第１の金属酸化物層１４２におけるキャリアの移動度より小さくてよい。これにより、トランジスタの閾値電圧に対する第２の金属酸化物層１４４中における電導キャリアの影響を抑制でき、薄膜トランジスタ１００の閾値電圧を安定化できる。例えば、第２の金属酸化物層１４４におけるＩｎ元素の濃度が、第１の金属酸化物層１４２におけるＩｎ元素の濃度より小さい場合、第２の金属酸化物層１４４におけるキャリアの移動度は、第１の金属酸化物層１４２におけるキャリアの移動度より小さい。
薄膜トランジスタ１００の閾値電圧を安定化させる、更に別の構成としては、第２の金属酸化物層１４４における禁制帯のエネルギー幅が、第１の金属酸化物層１４２における禁制帯のエネルギー幅より大きくてもよい。具体的には、例えば、第２の金属酸化物層１４４に、Ｂｅ、Ｍｇ、Ｂ、Ａｌ、Ｇａ、Ｃ、Ｓｉ、Ｇｅからなる元素群より選ばれた少なくとも一つの元素を添加して、第２の金属酸化物層１４４における上記元素の濃度を、第１の金属酸化物層１４２における上記元素の濃度より大きくすればよい。好ましくは、Ｇａ、Ａｌを添加してよい。
また、第２の金属酸化物層１４４は、発生する主なキャリアが正孔となる金属酸化物を構成する金属元素を含み、第２の金属酸化物層１４４における該金属元素の濃度は、第１の金属酸化物層１４２における該金属元素の濃度より大きくてもよい。また、上記金属元素は、好ましくはＭｏ、Ｎｉ、Ｃｕであり、より好ましくはＣｕであってよい。これにより、第２の金属酸化物層１４４における抵抗増加の制御ができる場合がある。
ソース電極１５２およびドレイン電極１５４は、第１の金属酸化物層１４２と電気的に結合される一対の入出力電極１５０の一例であってよい。ソース電極１５２およびドレイン電極１５４として、制御電極１２０と同様の材料を使用してよい。なお、本実施形態においては、入出力電極１５０は、第２の金属酸化物層１４４を介して第１の金属酸化物層１４２と電気的に結合しているが、当該実施形態に限定されない。例えば、入出力電極１５０と第２の金属酸化物層１４４との間に、第２の金属酸化物層１４４とオーミック接合する層を形成してもよい。また、入出力電極１５０は、複数の層から形成されてもよく、入出力電極１５０は、第２の金属酸化物層１４４または第１の金属酸化物層１４２とオーミック接合してよい。
なお、本実施形態においては、薄膜トランジスタ１００は、所謂、インバーテッド・スタガード型の薄膜トランジスタ（ＴＦＴ）であったが、薄膜トランジスタ１００はこれに限定されるものでない。例えば、スタガード型のＴＦＴであってもよく、コープレーナー型のＴＦＴであってもよく、インバーテッド・コープレーナー型のＴＦＴであってもよい。また、耐熱性の高い基板に、制御電極１２０、絶縁層１３０、金属酸化物層１４０および入出力電極１５０を形成した後、耐熱性の低い基板に、制御電極１２０、絶縁層１３０、金属酸化物層１４０および入出力電極１５０を転写してもよい。
以上の記載によれば、薄膜トランジスタ１００を備えたトランジスタ基板が開示される。即ち、第１の金属酸化物層と、シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層と、第１の金属酸化物層と電気的に結合される一対の入出力電極と、前記一対の入出力電極の間におけるインピーダンスを制御する制御電極とを備え、前記制御電極と、前記第１の金属酸化物層と、前記第２の金属酸化物層とが、この順に配されるトランジスタ基板が開示される。
図２は、薄膜トランジスタ１００の製造工程における断面の一例を概略的に示す。同図に示す通り、まず、基板１１０が準備される。基板１１０は、ガラス基板、高分子材料ガラス基板、プラスチック基板、ポリマーフィルムであってよい。次に、基板１１０の一方の主面１１２の側に、制御電極１２０と、絶縁層１３０とが形成される。制御電極１２０および絶縁層１３０は、基板１１０の少なくとも一部において、基板１１０と、制御電極１２０と、絶縁層１３０とが、主面１１２に略垂直な方向に、この順に配されるように形成されてよい。
制御電極１２０は、Ａｌ、Ｃｕ、Ｍｏ、Ｎｉ、Ａｕ等の金属、高ドープしたポリシリコン等の導電性材料であってよい。また、制御電極１２０は、インジウム酸化物、スズ酸化物、亜鉛酸化物、亜鉛・スズ酸化物、インジウム・スズ酸化物等の、可視光に対して透明または透光性を有する透明導電性材料であってよい。制御電極１２０は、例えば、スパッタ法により形成できる。制御電極１２０は、フォトリソグラフィー法、リフトオフ法等によりパターニングされてもよい。
絶縁層１３０は、絶縁性ＺｎＯ、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＣｅＯ２、ＳｉＯ２、ポリイミド、ポリマーフィルムであってよい。絶縁層１３０は、例えば、ＣＶＤ法、スパッタ法、塗布法により形成できる。
図３は、薄膜トランジスタ１００の製造工程における断面の一例を概略的に示す。同図に示す通り、基板１１０の一方の主面１１２の側に、第１の金属酸化物層１４２が形成される。第１の金属酸化物層１４２は、基板１１０の少なくとも一部において、基板１１０と、制御電極１２０と、絶縁層１３０と、第１の金属酸化物層１４２とが、主面１１２に略垂直な方向に、この順に配されるように形成されてよい。第１の金属酸化物層１４２は、例えば、ＩＴＯ、ＺＩＴＯ、ＺＩＯ、ＧＩＯ、ＺＴＯ、ＦＴＯ、ＡＺＯ、ＧＺＯ等の透明導電性を有する金属酸化物であってよい。
第１の金属酸化物層１４２は、例えば、スパッタ法により形成できる。このとき、反応容器に希ガスと酸素との混合ガスを供給してもよい。
図４は、薄膜トランジスタ１００の製造工程における断面の一例を概略的に示す。同図に示す通り、基板１１０の一方の主面１１２の側に、第２の金属酸化物層１４４が形成される。第２の金属酸化物層１４４は、基板１１０の少なくとも一部において、基板１１０と、制御電極１２０と、絶縁層１３０と、第１の金属酸化物層１４２と、第２の金属酸化物層１４４とが、主面１１２に略垂直な方向に、この順に配されるように形成されてよい。第２の金属酸化物層１４４は、例えば、スズ酸化物、亜鉛酸化物、亜鉛・スズ酸化物等のＩｎを含まない金属酸化物、または、上記Ｉｎを含まない金属酸化物にドーパントがドープされた金属酸化物であってよい。例えば、Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、Ｐｔ、Ｓｉ、Ｆからなる元素群より選ばれた少なくとも一つの元素がドープされてよい。
第２の金属酸化物層１４４は、例えば、スパッタ法により形成できる。第２の金属酸化物層１４４は、第１の金属酸化物層１４２を形成した後、スパッタ装置のチャンバを真空破壊することなく、連続して、形成されてもよい。第２の金属酸化物層１４４を形成する段階における供給ガス中の酸素の分圧は、第１の金属酸化物層１４２を形成する段階よりも高くてよい。
第２の金属酸化物層１４４は、チャンバ内にドーパントを含むガスを供給して、リアクティブスパッタ法により形成されてよい。ドーパントは、例えば、Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、Ｐｔ、Ｓｉ、Ｆからなる元素群より選ばれた少なくとも一つの元素であってよい。また、ドーパントは、Ｂｅ、Ｍｇ、Ｂ、Ｃ、Ｇｅからなる元素群より選ばれた少なくとも一つの元素であってもよい。このとき、第２の金属酸化物層１４４を形成する段階における供給ガス中のドーパントを含むガスの分圧は、第１の金属酸化物層１４２を形成する段階よりも高くてよい。
図５は、薄膜トランジスタ１００の製造工程における断面の一例を概略的に示す。同図に示す通り、基板１１０の一方の主面１１２の側に、ソース電極１５２およびドレイン電極１５４が形成される。ソース電極１５２およびドレイン電極１５４は、入出力電極１５０の一例であってよい。基板１１０の少なくとも一部において、基板１１０と、制御電極１２０と、絶縁層１３０と、第１の金属酸化物層１４２と、第２の金属酸化物層１４４と、入出力電極１５０とが、主面１１２に略垂直な方向に、この順に配されるように形成されてよい。入出力電極１５０は、制御電極１２０と同様の材料を使用してよく、制御電極１２０と同様の方法で形成されてよい。絶縁層１３０に、ゲートコンタクト用開口１３２が形成され、薄膜トランジスタ１００が得られる。
以上によれば、基板を準備する段階と、第１の金属酸化物層を形成する段階と、シート抵抗の値が第１の金属酸化物より大きい第２の金属酸化物層を形成する段階と、第１の金属酸化物層と電気的に結合される一対の入出力電極を形成する段階と、一対の入出力電極の間におけるインピーダンスを制御する制御電極を形成する段階とを備える薄膜トランジスタの製造方法が開示される。なお、本実施形態においては、基板１１０を準備する段階、制御電極１２０を形成する段階、第１の金属酸化物層１４２を形成する段階、第２の金属酸化物層１４４を形成する段階、一対の入出力電極１５０を形成する段階、の順に、各段階を実行したが、各段階を実行する順序は、これに限定されず、半導体装置の構造にあわせて、適宜、設計できる。
図６は、別の実施形態に係る薄膜トランジスタ６００の断面の一例を概略的に示す。薄膜トランジスタ６００は、半導体装置の一例であってよい。薄膜トランジスタ６００は、インバーテッド・コープレーナー型のＴＦＴであってよい。薄膜トランジスタ６００は、基板６１０と、制御電極６２０と、絶縁層６３０と、金属酸化物層６４０と、一対の入出力電極６５０とを備える。金属酸化物層６４０は、第１の金属酸化物層６４２と、第２の金属酸化物層６４４とを有してよい。一対の入出力電極６５０は、ソース電極６５２と、ドレイン電極６５４とを有してよい。
基板６１０と、制御電極６２０と、絶縁層６３０と、第１の金属酸化物層６４２と、第２の金属酸化物層６４４とが、薄膜トランジスタ６００の少なくとも一部において、基板６１０の一方の主面６１２に略垂直な方向に、この順に配されてよい。また、ソース電極６５２とドレイン電極６５４との間に形成される活性領域は、第１の金属酸化物層６４２の少なくとも一部を含んでよい。例えば、ソース電極６５２と、第１の金属酸化物層６４２と、ドレイン電極６５４とが、薄膜トランジスタ６００の少なくとも一部において、基板６１０の一方の主面に略平行な方向に、この順に配されてよい。
基板６１０は、薄膜トランジスタ１００の基板１１０に対応する。主面６１２は、薄膜トランジスタ１００の主面１１２に対応する。制御電極６２０は、薄膜トランジスタ１００の制御電極１２０に対応する。絶縁層６３０は、薄膜トランジスタ１００の絶縁層１３０に対応する。金属酸化物層６４０、第１の金属酸化物層６４２および第２の金属酸化物層６４４は、それぞれ、薄膜トランジスタ１００の金属酸化物層１４０、第１の金属酸化物層１４２および第２の金属酸化物層１４４に対応する。入出力電極６５０、ソース電極６５２およびドレイン電極６５４は、それぞれ、薄膜トランジスタ１００の入出力電極１５０、ソース電極１５２およびドレイン電極１５４に対応する。対応する部材は、それぞれ、同様の材料を使用でき、同様の方法で製造でき、同様の用途に用いてよい。
図７は、発光表示装置７００の回路図の一例を概略的に示す。発光表示装置７００は、表示装置の一例であってよい。表示装置の他の例は、例えば、液晶表示装置であってよい。発光表示装置７００は、発光装置の一例であってよい。発光装置の他の例は、液晶画面のバックライト等の照明パネルであってよい。発光表示装置７００は、電源供給線７０２と、ゲート線７０４と、駆動用トランジスタ７０６と、発光画素７０８とを備える。駆動用トランジスタ７０６は、半導体装置の一例であってよい。駆動用トランジスタ７０６は、ゲート線７０４の信号に基き、発光画素７０８を駆動する電流を制御する。発光画素７０８は、画素の一例であってよい。発光画素７０８は、発光素子の一例であってよい。発光画素７０８は、発光ダイオード、レーザーダイオード等の発光デバイスであってよい。駆動用トランジスタ７０６のゲートに、ゲート線７０４の代わりに、画素選択用の走査線と画素情報のためのデータ線、および、データ蓄積用キャパシタが接続されたスイッチングトランジスタが接続されてもよい。このときスイッチングトランジスタは、駆動用トランジスタ７０６と同じ工程で作製されてもよい。
図８は、発光表示装置７００の断面の一例を概略的に示す。図８のａ、ｂおよびｃは、それぞれ、図７のａ、ｂおよびｃに対応する。発光表示装置７００は、基板８１０と、駆動用トランジスタ７０６と、発光画素７０８とを備える。駆動用トランジスタ７０６は、制御電極８２０と、絶縁層８３０と、金属酸化物層８４０と、ソース電極８５２と、ドレイン電極８５４とを有する。駆動用トランジスタ７０６の少なくとも一部において、制御電極８２０と、絶縁層８３０と、第１の金属酸化物層８４２と、第２の金属酸化物層８４４とが、基板８１０の一方の主面８１２に略垂直な方向に、この順に配されてよい。
基板８１０は、薄膜トランジスタ１００の基板１１０に対応する。主面８１２は、薄膜トランジスタ１００の主面１１２に対応する。制御電極８２０は、薄膜トランジスタ１００の制御電極１２０に対応する。制御電極８２０は、Ａｌ、Ｃｕ、Ｍｏ、Ｎｉ、Ａｕ等の金属、高ドープしたポリシリコン等の導電性材料であってよい。また、制御電極８２０は、インジウム酸化物、スズ酸化物、亜鉛酸化物、亜鉛・スズ酸化物、インジウム・スズ酸化物等の、可視光に対して透明または透光性を有する透明導電性材料であってよい。
絶縁層８３０は、薄膜トランジスタ１００の絶縁層８３０に対応する。金属酸化物層８４０は、第１の金属酸化物層８４２と、第２の金属酸化物層８４４とを含む。金属酸化物層８４０、第１の金属酸化物層８４２および第２の金属酸化物層８４４は、それぞれ、薄膜トランジスタ１００の金属酸化物層１４０、第１の金属酸化物層１４２および第２の金属酸化物層１４４に対応する。ソース電極８５２およびドレイン電極８５４は、それぞれ、薄膜トランジスタ１００のソース電極１５２およびドレイン電極１５４に対応する。対応する部材は、それぞれ、同様の材料を使用でき、同様の方法で製造でき、同様の用途に用いてよい。
本実施形態においては、発光画素７０８は、発光層８７２と、トップ電極８７４と引き出し電極８９０を有する。引き出し電極８９０は、絶縁性と表面の平坦化とトランジスタ保護膜の役目を果たすキャップ膜８８０を貫通して、駆動用トランジスタ７０６のドレイン電極８５４と電気的に結合してよい。ソース電極８５２とトップ電極８７４は、一対の入出力電極を構成する。また、駆動用トランジスタ７０６のドレイン電極８５４と電気的に結合した引き出し電極８９０の一部において、発光層８７２と、トップ電極８７４とが、基板８１０の一方の主面８１２に略垂直な方向に、この順に配され、発光画素７０８を構成する。
発光層８７２は、電圧を印加すると発光する半導体であってよい。さらには、機能分離した複数の半導体層の積層構造でもよい。発光層８７２は、例えば、塗布法、真空蒸着法により形成できる。トップ電極８７４および引き出し電極８９０は、ソース電極８５２またはドレイン電極８５４と同様の材料を使用できる。
以上の記載によれば、下記の発光装置が開示される。即ち、発光素子と、前記発光素子に結合され、前記発光素子の発光を制御する半導体装置とを備え、前記半導体装置は、第１の金属酸化物層と、シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層と、前記第１の金属酸化物層と電気的に結合される一対の入出力電極と、前記一対の入出力電極の間におけるインピーダンスを制御する制御電極とを備え、前記制御電極と、前記第１の金属酸化物層と、前記第２の金属酸化物層とが、この順に配される発光装置が開示される。
また、以上の記載によれば、下記の表示装置が開示される。即ち、画素と、前記画素に結合され、前記画素の表示を制御する半導体装置とを備え、前記半導体装置は、第１の金属酸化物層と、シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層と、前記第１の金属酸化物層と電気的に結合される一対の入出力電極と、前記一対の入出力電極の間におけるインピーダンスを制御する制御電極とを備え、前記制御電極と、前記第１の金属酸化物層と、前記第２の金属酸化物層とが、この順に配される表示装置が開示される。
（実験例１）
図２から図５に示された手順に従って、基板１１０と、制御電極１２０と、絶縁層１３０と、第１の金属酸化物層１４２と、第２の金属酸化物層１４４と、入出力電極１５０とを、この順に備えた薄膜トランジスタ１００を形成できる。基板１１０には、ガラス基板（コーニング社製１７３７）を用いてよい。制御電極１２０として、ＣＶＤ法によりポリシリコンを形成できる。絶縁層１３０として、ＣＶＤ法によりＳｉＯ２を形成できる。
第１の金属酸化物層１４２として、Ｉｎをドープした亜鉛・スズ酸化物を、スパッタ法により形成できる。ターゲットは、亜鉛・スズ酸化物の焼結体を用いてよい。上記ターゲットのエロージョン部に、Ｉｎを含むチップを配置することで、第１の金属酸化物層１４２にＩｎをドープできる。チップは、寸法が５ｍｍ×５ｍｍで、厚みが１ｍｍの大きさのチップを用いてよい。スパッタ装置のチャンバ内に酸素とＡｒとの混合ガスを供給して、チャンバ内圧力が０．５Ｐａ、基板温度が２００℃、スパッタ電力が５０Ｗの条件で、１時間、スパッタリングしてよい。これにより、およそ１０ｎｍの厚みを有する第１の金属酸化物層１４２が得られる。
第２の金属酸化物層１４４として、亜鉛・スズ酸化物を、スパッタ法により形成できる。スパッタ装置のチャンバ内に酸素とＡｒとの混合ガスを供給して、チャンバ内圧力が０．５Ｐａ、基板温度が２００℃、スパッタ電力が５０Ｗの条件で、１時間、スパッタリングしてよい。その後、入出力電極１５０として、Ａｕの薄膜を、スパッタ法により形成して、薄膜トランジスタ１００を作成できる。以上により、ノーマリーオフ型のトランジスタを作成できる。
（比較実験例）
第２の金属酸化物層１４４を備えず、ソース電極１５２およびドレイン電極１５４が第１の金属酸化物層１４２接して配される以外は、実験例１と同様に形成された薄膜トランジスタを作成できる。
（実験例２）
図９は、ドーパントによる亜鉛・スズ酸化物の光透過率の変化を表わす。図９の横軸は、亜鉛・スズ酸化物に照射する光のフォトンエネルギー[ｅＶ]を示す。図９の縦軸は、亜鉛・スズ酸化物に照射した光の透過率[％]を示す。図９の実線は、ドーパントをドープされていない亜鉛・スズ酸化物の光透過率を示す。図９の点線は、Ａｌをドープした亜鉛・スズ酸化物の光透過率を示す。図９の１点鎖線は、Ｇａをドープした亜鉛・スズ酸化物の光透過率を示す。
亜鉛・スズ酸化物は、亜鉛・スズ酸化物の焼結体をターゲットに用いて、ＲＦスパッタ法により形成した。Ａｌをドープする場合には、上記ターゲットのエロージョン部に、金属Ａｌチップを配置した。チップは、寸法が５ｍｍ×５ｍｍで、厚みが１ｍｍの大きさのチップを用いた。また、チップ中のドーパントの純度は、９９．９％以上であった。Ｇａをドープする場合には、上記チップの代わりに、酸化ガリウム（Ｇａ２Ｏ３）の焼結体ペレットを配置した。上記焼結体ペレットは、直径が１０ｍｍで、厚みが３ｍｍのペレットを用いた。
スパッタ装置のチャンバに、ガラス基板（コーニング社製１７３７）、ターゲットおよびチップを配置した後、チャンバにアルゴン（Ａｒ）ガスを供給しながらスパッタリングして、ガラス基板に金属酸化物を堆積させた。チャンバ内の圧力は、０．５Ｐａ、基板温度は２００℃、スパッタ電力は５０Ｗに設定して、１時間、スパッタリングした。スパッタリングにより得られた亜鉛・スズ酸化物の膜厚は、およそ１００ｎｍであった。
光透過率は、紫外可視近赤外分光光度計（日本分光株式会社製、Ｖ−６７０）で測定した。図９に示す通り、ＡｌまたはＧａを含んだ亜鉛・スズ酸化物の光吸収端エネルギーの値は、ドーパントを含まない亜鉛・スズ酸化物の光吸収端エネルギーの値より大きくなった。以上より、上記構成を採用することで、Ｉｎの使用量を抑えて、透明電極材料を用いたノーマリーオフ型のトランジスタを作成できることがわかる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。本発明における特許請求の範囲内において、上記実施の形態に、種々の変更または改良を加えることが可能であることは、当業者にとって明らかであり、その様な変更または改良が加えられた形態も、実施の形態とみなされ、本発明の技術的範囲に含まれ得る。
薄膜トランジスタ１００の断面の一例を概略的に示す。 薄膜トランジスタ１００の製造工程における断面の一例を概略的に示す。 薄膜トランジスタ１００の製造工程における断面の一例を概略的に示す。 薄膜トランジスタ１００の製造工程における断面の一例を概略的に示す。 薄膜トランジスタ１００の製造工程における断面の一例を概略的に示す。 薄膜トランジスタ６００の断面の一例を概略的に示す。 発光表示装置７００の回路図の一例を概略的に示す。 発光表示装置７００の断面の一例を概略的に示す。 亜鉛・スズ酸化物膜の光透過率スペクトルの測定例を示す。
符号の説明
１００ 薄膜トランジスタ
１１０ 基板
１１２ 主面
１２０ 制御電極
１３０ 絶縁層
１３２ ゲートコンタクト用開口
１４０ 金属酸化物層
１４２ 第１の金属酸化物層
１４４ 第２の金属酸化物層
１５０ 入出力電極
１５２ ソース電極
１５４ ドレイン電極
６００ 薄膜トランジスタ
６１０ 基板
６１２ 主面
６２０ 制御電極
６３０ 絶縁層
６４０ 金属酸化物層
６４２ 第１の金属酸化物層
６４４ 第２の金属酸化物層
６５０ 入出力電極
６５２ ソース電極
６５４ ドレイン電極
７００ 発光表示装置
７０２ 電源供給線
７０４ ゲート線
７０６ 駆動用トランジスタ
７０８ 発光画素
８１０ 基板
８１２ 主面
８２０ 制御電極
８３０ 絶縁層
８４０ 金属酸化物層
８４２ 第１の金属酸化物層
８４４ 第２の金属酸化物層
８５２ ソース電極
８５４ ドレイン電極
８７２ 発光層
８７４ トップ電極
８８０ キャップ膜
８９０ 引き出し電極

Claims (16)

  1. 第１の金属酸化物層と、
    シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層と、
    前記第１の金属酸化物層と電気的に結合される一対の入出力電極と、
    前記一対の入出力電極の間におけるインピーダンスを制御する制御電極と、
    を備え、
    前記制御電極と、前記第１の金属酸化物層と、前記第２の金属酸化物層とが、この順に配される、
    半導体装置。
  2. 前記第１の金属酸化物層は、少なくとも亜鉛またはスズを含む、
    請求項１に記載の半導体装置。
  3. 前記第２の金属酸化物層は、前記第１の金属酸化物層に含まれる金属元素のうち少なくとも一種を含む、
    請求項１または請求項２に記載の半導体装置。
  4. 前記第２の金属酸化物層は、１×１０５Ω／□を超えるシート抵抗を有する、
    請求項１から請求項３の何れか一項に記載の半導体装置。
  5. 前記第１の金属酸化物層は、Ｉｎ、Ｓｎ、ＺｎおよびＭｇからなる元素群より選ばれた少なくとも一つの元素を含み、
    前記第２の金属酸化物層は、Ｉｎを実質的に含まない、
    請求項１から請求項４の何れか一項に記載の半導体装置。
  6. 前記第１の金属酸化物層は、Ｉｎを含む、
    請求項５に記載の半導体装置。
  7. 前記第１の金属酸化物層は、Ｉｎ濃度が変化しており、かつ、
    Ｉｎの濃度は、前記制御電極に近いほど大きい、
    請求項５に記載の半導体装置。
  8. 前記第１の金属酸化物層におけるキャリアの移動度は、前記第２の金属酸化物層におけるキャリアの移動度より大きい、
    請求項１から請求項７の何れか一項に記載の半導体装置。
  9. 前記第２の金属酸化物層における酸素濃度は、前記第１の金属酸化物層の酸素濃度より大きい、
    請求項１から請求項８の何れか一項に記載の半導体装置。
  10. 前記第２の金属酸化物層における禁制帯のエネルギー幅は、前記第１の金属酸化物層における禁制帯のエネルギー幅より大きい、
    請求項１から請求項９の何れか一項に記載の半導体装置。
  11. 前記第２の金属酸化物層は、発生する主なキャリアが正孔となる金属酸化物を構成する金属元素を含み、
    前記第２の金属酸化物層における前記金属元素の濃度は、前記第１の金属酸化物層における前記元素の濃度より大きい、
    請求項１から請求項１０の何れか一項に記載の半導体装置。
  12. 前記第２の金属酸化物層は、Ａｌ、Ｚｒ、Ｍｏ、Ｃｒ、Ｗ、Ｎｂ、Ｔｉ、Ｇａ、Ｈｆ、Ｎｉ、Ａｇ、Ｖ、Ｔａ、Ｆｅ、Ｃｕ、Ｐｔ、ＳｉおよびＦからなる元素群より選ばれた少なくとも一つの元素を含む、
    請求項１から請求項１１の何れか一項に記載の半導体装置。
  13. 基板を準備する段階と、
    第１の金属酸化物層を形成する段階と、
    シート抵抗の値が前記第１の金属酸化物より大きい第２の金属酸化物層を形成する段階と、
    前記第１の金属酸化物層と電気的に結合される一対の入出力電極を形成する段階と、
    前記一対の入出力電極の間におけるインピーダンスを制御する制御電極を形成する段階と、
    を備える、
    半導体装置の製造方法。
  14. 請求項１から請求項１２の何れか一項に記載の半導体装置を備えた、
    トランジスタ基板。
  15. 発光素子と、
    前記発光素子に結合され、前記発光素子の発光を制御する半導体装置と、
    を備え、
    前記半導体装置は、
    請求項１から請求項１２の何れか一項に記載の半導体装置である、
    発光装置。
  16. 画素と、
    前記画素に結合され、前記画素の表示を制御する半導体装置と、
    を備え、
    前記半導体装置は、
    請求項１から請求項１２の何れか一項に記載の半導体装置である、
    表示装置。
JP2008211096A 2008-08-19 2008-08-19 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置 Pending JP2010050165A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008211096A JP2010050165A (ja) 2008-08-19 2008-08-19 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
CN2009801216744A CN102057489A (zh) 2008-08-19 2009-08-11 半导体装置、半导体装置的制造方法、晶体管基板、发光装置及显示装置
EP09808042A EP2320468A1 (en) 2008-08-19 2009-08-11 Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
US13/059,561 US20110141076A1 (en) 2008-08-19 2009-08-11 Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
PCT/JP2009/003867 WO2010021106A1 (ja) 2008-08-19 2009-08-11 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
KR1020107027066A KR20110042033A (ko) 2008-08-19 2009-08-11 반도체 장치, 반도체 장치의 제조 방법, 트랜지스터 기판, 발광 장치 및 표시 장치
TW098127549A TW201017890A (en) 2008-08-19 2009-08-17 Semiconductor device, method for manufacturing semiconductor device, transistor substrate, illumination device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008211096A JP2010050165A (ja) 2008-08-19 2008-08-19 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置

Publications (1)

Publication Number Publication Date
JP2010050165A true JP2010050165A (ja) 2010-03-04

Family

ID=41706998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008211096A Pending JP2010050165A (ja) 2008-08-19 2008-08-19 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置

Country Status (7)

Country Link
US (1) US20110141076A1 (ja)
EP (1) EP2320468A1 (ja)
JP (1) JP2010050165A (ja)
KR (1) KR20110042033A (ja)
CN (1) CN102057489A (ja)
TW (1) TW201017890A (ja)
WO (1) WO2010021106A1 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011132769A1 (ja) * 2010-04-23 2011-10-27 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
JP2012033699A (ja) * 2010-07-30 2012-02-16 Hitachi Metals Ltd 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
KR101113885B1 (ko) 2011-02-21 2012-03-06 서울대학교산학협력단 역 스태거드 박막 트랜지스터 구조를 이용한 2비트 저항성 메모리 소자
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP2012238763A (ja) * 2011-05-12 2012-12-06 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013214701A (ja) * 2012-04-02 2013-10-17 Samsung Display Co Ltd 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
CN103608924A (zh) * 2011-05-27 2014-02-26 三井金属矿业株式会社 氧化物型半导体材料及溅镀靶
JPWO2012141066A1 (ja) * 2011-04-12 2014-07-28 三井金属鉱業株式会社 酸化物型半導体材料及びスパッタリングターゲット
JP2015144154A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
JP2015524623A (ja) * 2012-08-07 2015-08-24 コーニンクレッカ フィリップス エヌ ヴェ Ｌｅｄパッケージ及びその製造方法
US9236491B2 (en) 2011-03-14 2016-01-12 Fujifilm Corporation High mobility field effect transistor with ZN containing active layer, display device, sensor, and method of manufacturing field effect transistor
JP2016154251A (ja) * 2011-01-20 2016-08-25 株式会社半導体エネルギー研究所 半導体装置
JP2016178335A (ja) * 2016-06-10 2016-10-06 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
JP2017152717A (ja) * 2010-03-05 2017-08-31 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
JP2018113459A (ja) * 2010-04-02 2018-07-19 株式会社半導体エネルギー研究所 半導体装置
JP2020053529A (ja) * 2018-09-26 2020-04-02 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP2021015990A (ja) * 2013-05-01 2021-02-12 株式会社半導体エネルギー研究所 半導体装置
US11476450B2 (en) 2019-02-22 2022-10-18 Mikuni Electron Corporation Display device
US11626463B2 (en) 2017-05-31 2023-04-11 Mikuni Electron Corporation Display device and method for manufacturing the same
US11630360B2 (en) 2020-02-05 2023-04-18 Mikuni Electron Corporation Liquid crystal display device
US12433090B2 (en) 2018-08-31 2025-09-30 Mikuni Electron Corporation Organic electroluminescence element including carrier injection amount control electrode

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9991311B2 (en) * 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9601530B2 (en) * 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
KR101930230B1 (ko) * 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
DE102011084145A1 (de) * 2011-10-07 2013-04-11 Evonik Degussa Gmbh Verfahren zur Herstellung von hochperformanten und elektrisch stabilen, halbleitenden Metalloxidschichten, nach dem Verfahren hergestellte Schichten und deren Verwendung
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
US9202926B2 (en) * 2012-06-06 2015-12-01 Kobe Steel, Ltd. Thin film transistor
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
US9773918B2 (en) * 2012-12-18 2017-09-26 Cbrite Inc. Metal oxide TFT with improved stability and mobility
US9171960B2 (en) 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
JP2017518638A (ja) 2014-05-13 2017-07-06 アリゾナ・ボード・オブ・リージェンツ・フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティＡｒｉｚｏｎａ Ｂｏａｒｄ Ｏｆ Ｒｅｇｅｎｔｓ Ｆｏｒ Ａｎｄ Ｏｎ Ｂｅｈａｌｆ Ｏｆ Ａｒｉｚｏｎａ Ｓｔａｔｅ Ｕｎｉｖｅｒｓｉｔｙ 電子デバイスを提供する方法およびその電子デバイス
TWI566388B (zh) * 2014-08-12 2017-01-11 群創光電股份有限公司 顯示面板
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
TWI636507B (zh) * 2016-01-30 2018-09-21 國立交通大學 薄膜電晶體的製造方法
KR102358088B1 (ko) 2016-04-13 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US12507537B2 (en) * 2020-10-23 2025-12-23 Samsung Display Co., Ltd. Display device
CN114284363A (zh) * 2021-12-28 2022-04-05 广州华星光电半导体显示技术有限公司 薄膜晶体管和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2008199005A (ja) * 2007-02-09 2008-08-28 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
JP2009231613A (ja) * 2008-03-24 2009-10-08 Fujifilm Corp 薄膜電界効果型トランジスタおよび表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002016679A1 (en) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Polycrystalline semiconductor material and method of manufacture thereof
CA2585190A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100858821B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2008199005A (ja) * 2007-02-09 2008-08-28 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
JP2009231613A (ja) * 2008-03-24 2009-10-08 Fujifilm Corp 薄膜電界効果型トランジスタおよび表示装置

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152717A (ja) * 2010-03-05 2017-08-31 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
JP2019153794A (ja) * 2010-03-05 2019-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018113459A (ja) * 2010-04-02 2018-07-19 株式会社半導体エネルギー研究所 半導体装置
US8912537B2 (en) 2010-04-23 2014-12-16 Hitachi, Ltd. Semiconductor device, RFID tag using the same and display device
JPWO2011132769A1 (ja) * 2010-04-23 2013-07-18 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
WO2011132769A1 (ja) * 2010-04-23 2011-10-27 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
JP2012033699A (ja) * 2010-07-30 2012-02-16 Hitachi Metals Ltd 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
JP2016154251A (ja) * 2011-01-20 2016-08-25 株式会社半導体エネルギー研究所 半導体装置
US9917206B2 (en) 2011-01-20 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
JP2018014530A (ja) * 2011-01-20 2018-01-25 株式会社半導体エネルギー研究所 半導体装置
KR101113885B1 (ko) 2011-02-21 2012-03-06 서울대학교산학협력단 역 스태거드 박막 트랜지스터 구조를 이용한 2비트 저항성 메모리 소자
US9236491B2 (en) 2011-03-14 2016-01-12 Fujifilm Corporation High mobility field effect transistor with ZN containing active layer, display device, sensor, and method of manufacturing field effect transistor
JPWO2012141066A1 (ja) * 2011-04-12 2014-07-28 三井金属鉱業株式会社 酸化物型半導体材料及びスパッタリングターゲット
US9379248B2 (en) 2011-04-22 2016-06-28 Kobe Steel, Ltd. Thin-film transistor structure, as well as thin-film transistor and display device each having said structure
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP2012238763A (ja) * 2011-05-12 2012-12-06 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
CN103608924A (zh) * 2011-05-27 2014-02-26 三井金属矿业株式会社 氧化物型半导体材料及溅镀靶
JPWO2012165047A1 (ja) * 2011-05-27 2015-02-23 三井金属鉱業株式会社 酸化物型半導体材料及びスパッタリングターゲット
JP2013214701A (ja) * 2012-04-02 2013-10-17 Samsung Display Co Ltd 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
JP2015524623A (ja) * 2012-08-07 2015-08-24 コーニンクレッカ フィリップス エヌ ヴェ Ｌｅｄパッケージ及びその製造方法
JP2021015990A (ja) * 2013-05-01 2021-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2015144154A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
JP2016178335A (ja) * 2016-06-10 2016-10-06 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
US11626463B2 (en) 2017-05-31 2023-04-11 Mikuni Electron Corporation Display device and method for manufacturing the same
US11937458B2 (en) 2017-05-31 2024-03-19 Mikuni Electron Corporation Display device and method for manufacturing the same
US12433090B2 (en) 2018-08-31 2025-09-30 Mikuni Electron Corporation Organic electroluminescence element including carrier injection amount control electrode
US12432981B2 (en) 2018-09-26 2025-09-30 Mikuni Electron Corporation Transistor, method of manufacturing transistor, and display device using the same
JP2020053529A (ja) * 2018-09-26 2020-04-02 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
US11929439B2 (en) 2018-09-26 2024-03-12 Mikuni Electron Corporation Transistor, method of manufacturing transistor, and display device using the same
US12113134B2 (en) 2018-09-26 2024-10-08 Mikuni Electron Corporation Transistor, method of manufacturing transistor, and display device using the same
US11476450B2 (en) 2019-02-22 2022-10-18 Mikuni Electron Corporation Display device
US11630360B2 (en) 2020-02-05 2023-04-18 Mikuni Electron Corporation Liquid crystal display device
US12066731B2 (en) 2020-02-05 2024-08-20 Mikuni Electron Corporation Thin film transistor

Also Published As

Publication number Publication date
EP2320468A1 (en) 2011-05-11
US20110141076A1 (en) 2011-06-16
TW201017890A (en) 2010-05-01
WO2010021106A1 (ja) 2010-02-25
KR20110042033A (ko) 2011-04-22
CN102057489A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
JP2010050165A (ja) 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
CN101309863B (zh) 半导体薄膜及其制造方法以及薄膜晶体管、有源矩阵驱动显示面板
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
TWI453915B (zh) Thin film transistor
CN101897031B (zh) 使用了氧化物半导体的场效应晶体管及其制造方法
EP2537185B1 (en) Field effect transistor, display element, image display device, and system
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
CN101312912B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
TWI520345B (zh) 非晶氧化物半導體材質、場效電晶體以及顯示元件
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
KR20140009023A (ko) 반도체 장치
JP6080141B2 (ja) 透明導電膜、透明導電膜の製造方法、電子素子、及び薄膜トランジスタ
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
CN103022146A (zh) 一种氧化物半导体材料及薄膜晶体管
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法
JP6252904B2 (ja) 酸化物半導体およびその製法
CN109644536B (zh) 反射电极和Al合金溅射靶

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131015