JP6038048B2 - センサチップを試験する装置を有するセンサチップの製造方法 - Google Patents

Description

関連出願とのクロスリファレンス
本願は、２０１１年１月２７日に出願された欧州特許出願１１０００６４０．０の優先権を主張し、その開示内容は引用により全体が本明細書に組み入れられる。

技術分野
本発明は、センサチップの製造方法および試験装置に関する。

背景技術
用途に応じて、センサは、半導体基板に一体化される傾向がある。この種の製造は、別個の形式のセンサと比較してセンサの寸法を著しく縮小することができるという点で有利であり、このようなセンサは、同じ半導体基板上に集積された電子回路に隣接して配置することができ、この電子回路は、増幅、評価などの、センサによって提供される信号に作用する機能を有してよい。

センサを含む集積チップは、以下でセンサチップと呼ぶ。このようなセンサチップにおいて、センサおよび場合によっては電子回路は、基板の前側に配置されている。回路は、ＣＭＯＳプロセシングによって形成されてよく、前側におけるセンサの検出素子の形成および／または配置は、ＣＭＯＳプロセシングに適した形式で行われてよい。このようなセンサチップがプロセシングシステムに集積される必要がある場合、センサチップは、通常、たとえばプリント回路基板などの異なる回路基板に存在する回路に接続される。このような回路基板にセンサチップを実装する好適な形式は、フリップチップ実装と呼ばれる技術であり、この技術では、センサチップが、検出素子および回路を含む前側が回路基板に面しかつ回路基板に電気的に接続されるように反転される。電気的接続は、通常、センサチップの前側に配置されたコンタクトパッドと、回路基板に配置されたコンタクトパッドと、それらの間のはんだ材料との間において形成される。

しかしながら、今では検出素子が回路基板に面することは、様々な理由から好ましくない場合がある。センサが、センサの環境における測定物の量を検出する場合、このような測定物は、回路基板に面したセンサの配置の理由から、検出素子への十分なアクセスを有さない場合がある。また、測定される媒体に十分なアクセスが与えられているとしても、このような媒体は回路基板とも接触することは認められない。たとえば、測定される媒体が気体である場合、このような気体は、回路基板上の回路を損傷する場合がある。

上記問題を解決するために、シリコン貫通ビアと呼ばれる技術が適用されてよい。このような電極は、半導体基板に配置されており、基板の前側と後側との間の鉛直方向の電気的接続を意味する。シリコン貫通ビアを備えたセンサチップは、後側が回路板に面し、かつ検出素子を有する前側が回路板とは反対を向くように回路基板に実装することができる。センサチップの後側に配置されたコンタクトパッドにより、回路基板との電気的接触が形成される。

しかしながら、このようなセンサチップの取扱いは、チップの両側、すなわち前側および後側が検出素子およびコンタクトパッドなどの露出した素子を有するという点で、困難であるように見える。

発明の開示
したがって、本発明によって解決される課題は、プロセシング中の取扱いを改善する、センサチップを製造する方法および試験装置を提供することである。

この課題は、独立請求項１の特徴による、センサチップを製造する方法、および独立請求項１３および１４の特徴による試験デバイスによって解決される。

センサチップは、前側および後側を備えた基板を有する。検出素子は前側に配置されており、コンタクトパッドは後側に配置されている。前側と後側との間において基板を貫通しているビアは、動態をコンタクトパッドに電気的に接続するために設けられている。スペーサが前側に配置されている。

センサチップをプロセシングする場合、基板に前側および後側が設けられており、検出素子は、スペーサのように前側に配置されている。孔が基板にエッチングされ、孔は、前側と後側との間で基板を貫通したビアを形成するために導電性材料で充填される。

スペーサは、製造中に検出素子を保護するために配置される。製造プロセスにおける様々なステップがあり、これらのステップにおいて、センサチップをその前側においてある支持体に載置することが好ましい。これは、基板の後側から製造ステップを行う必要性、または基板の後側に配置されたコンタクトパッドに電気的に接触する必要性によるものであってよい。このような筋書において、ここでセンサチップを反転させ、スペーサが支持体に面しかつ支持体に載置されるように、スペーサによって支持体上に載置することができる。その結果、検出素子は、保護され、いかなる支持体とも接触する必要はなく、この接触の間に検出素子は損傷されたり、破壊されたりする恐れがある。スペーサは、基板の前側に配置された保護エレメントとして機能し、検出素子を保護するのみならず、基板の前側に配置された集積回路などのその他の構造をも保護する。

この概念の有利な実施の形態は、従属請求項および以下の詳細な説明に列挙されている。

全ての説明された実施の形態は、同様に、試験装置、その使用、およびセンサチップを製造する方法に関する。詳細に説明されないが、実施の形態の様々な異なる組合せにより相乗効果が生じる場合がある。

さらに、方法に関する本発明の全ての実施の形態は、記載されたステップの順序で、またはそうでないことが明示されない限りあらゆるその他の順序で行われてよいことに注意されたい。発明の開示および範囲は、請求項に列挙された順序にかかわらずあらゆるステップの順序を含む。

図面の簡単な説明
本発明の上記の実施の形態およびその他の実施の形態、特徴および利点は、図面に関連して以下で説明される実施の形態の例から導き出されることもできる。

図１ａ〜図１ｇは、本発明の１つの実施の形態による、製造中のセンサチップの様々な異なる概略的な状態をそれぞれ示す縦断面図であり、図１ｇは、本発明の１つの実施の形態による、結果的なセンサチップを示す図である。 図２ａ〜図２ｌは、本発明の１つの実施の形態によるウェハスケールにおけるセンサチッププロセシングの様々な異なる概略的な状態をそれぞれ示す縦断面図であり、図２ｌは、本発明の１つの実施の形態による、回路基板に配置された結果的なセンサチップを示す図である。 図３は、本発明の１つの実施の形態による、ウェハに配置されたセンサチップを試験するための試験配列の概略的な構成を示す図である。 図４は、本発明の１つの実施の形態による、図３の試験装置の詳細を示す横断面図である。 図５は、本発明の１つの実施の形態による、チャックの上面に配置されたウェハを備えた試験装置のチャックの横断面図である。 図６は、本発明の１つの実施の形態による、試験装置の試料チャック６の上面図である。 図７は、本発明の別の実施の形態による、チャックの上面に配置されたウェハを備えた試験装置のチャックの横断面図である。

発明を実施するための態様
図１ａ〜図１ｇは、本発明の１つの実施の形態による製造中のセンサチップの様々な異なる状態をそれぞれ縦断面図で概略的に示している。図１ｇには、結果的なセンサチップが示されている。

図１ａによれば、前側１１と、前側１１とは反対側の後側１２とを有する概略的な基板１が提供されている。基板１の高さ、深さ、鉛直方向延びもしくは厚さは、ｄ1で表されている。この例では、基板１の厚さｄ1は、ウェハの一般的な標準的厚さである５００μｍ〜８００μｍである。基板１の鉛直方向延びに対して直交して、基板１の見えていない面が、投影平面内へ延びており、チップ面としても知られる前記面は、基板１の長さｘ1および見えていない幅ｙ1とによって規定されている。

基板１は、有利には半導体基板であり、好適にはシリコン基板である。しかしながら、基板１は、セラミック、ガラス、ポリマまたはその他の誘電性基板として具現化されてもよい。

図１ｂによれば、たとえば必要なところに金属を堆積させることによって、基板１の第１の側１１に導体１３が提供される。概して、半導体基板１は、導体と、センサチップの用途および機能性の範囲に応じて評価回路または増幅回路などのその他の回路とを構成するためのＣＭＯＳプロセスなどの公知のプロセスによって処理される。導体１３を除き、図１ｂにはその他の受動的または能動的な回路部品は示されていないが、このような回路部品は、必要なところにおいて基板１の前側１１に一体化されてよいことが理解される。これに関して、素子が基板１の前側１１に配置される場合、このような配置は、基板１の表面へのこのような素子の堆積を含み、素子が必ずしも基板１自体に接触しないように、基板の表面に堆積された他の層へのこのような素子の堆積をも含み、たとえば前記の半導体プロセシングによって表面の近くに基板に一体化され、これにより他の層の下方に埋設された素子／構造をも含む。さらにこのような素子は、前側１１に配置され、基板１の後側または側面に配置されない。

図１ｃにおいて、測定を支持する検出素子２が、前側１１において基板１に堆積させられている。用いられる製造プロセスおよび検出素子２が形成される材料に応じて、検出素子２は、基板１上に堆積させられるかまたは基板１内に埋設されてよい。両態様において、検出素子２は、有利には、回路部品と同じ根底をなすプロセシングステップによって形成されてよい。

図１ｄにおいて、スペーサ３が、基板１の前側に配置されている。基板１にスペーサ３を配置することは、概して、制限なく以下のうちの１つを含んでよい。スペーサ３は、基板１とは別個に形成されたエレメントであってよく、基板１に接着、結合もしくはその他の形式で機械的に結合されてよい。スペーサ３は、基板に堆積された層の形式で基板１に直接に形成されてよい。スペーサ３は、基板１にモールディングまたはキャスティングすることによって形成されてよい。

スペーサ３を基板１に固定するための相互接続層として、はんだ層、ガラスフリット層またはポリマ層のうちの１つが提供されてよい。図１ｄに示したように、スペーサ３は、検出素子２を包囲する形状を有してよい。検出素子２は、好適には、検出素子２へのアクセスを可能にするために、スペーサ３によって被覆されていない。スペーサ３は、好適には１００μｍ超、好適には１５０〜２５０μｍ超である高さｈ1を有する。

スペーサ３は、レジスト、特にドライレジスト、たとえばＳＵ−８として具体化されてよい。これに代えて、スペーサ３は、モールディングプロセスにおけるキャストによって形成されてよく、このモールディングプロセスにおいて、検出素子２の上方においてキャストに開口３１を形成するためにインサートが使用される。センサチップは、挿入体を含む金型に配置される。金型は、キャスト材料で充填され、キャスト材料は、スペーサ３を形成するために硬化させられる。スペーサは、別の基板、たとえばシリコン・オン・インシュレータ、またはその他の半導体層配列の形式で提供されてもよい。スペーサ３は、半導体、シリコン、シリコンおよび酸化ケイ素コーティング、シリコンおよびはんだ付け可能コーティング、セラミック、セラミックおよび酸化ケイ素コーティング、ガラス、ガラスおよび酸化ケイ素コーティング、ガラスおよびはんだ付け可能コーティング、金属、金属およびはんだ付け可能コーティング、誘電性材料およびポリマのうちの１つから形成されてよい。スペーサ３は、基板１に一体化された回路部品、特に金属構造の少なくとも一部分を被覆および保護してよいが、スペーサ３は検出素子２を被覆しないことが好ましい。

スペーサ３が、まず基板１の前側１１全体に提供され、次いで所望のようにあらゆる構造をパターニングするために可視光に曝されるドライレジストなどの光構造化可能材料から形成されている場合、このようなスペーサ３は、基板１に配置された電子回路部品を被覆する可視光透過構造として完成されてよい。しかしながら、光に曝す場合、このような電子回路部品は、その特性および／または機能において影響される場合がある。可視光に対して透明な材料からスペーサ３が形成されている場合、少なくとも、電子回路部品が基板上にまたは基板において下側に存在する領域において、スペーサ３の上面に不透明材料の別の層を提供することが好ましい。１つの実施の形態において可視光および／または紫外光に対して不透明なこのような不透明材料は、センサチップ上の電子回路部品をあらゆる光誘発変形から保護する。

このような不透明材料は、特に、トランスファ成形によってスペーサ３の上面に提供されたモールドコンパウンドであってよい。封止とも称されるこのようなモールドコンパウンドは、好適には、エポキシ材料を有する。もちろん、このような封止は、検出素子２を被覆するようになっていない。このような目的のために、センサチップは、金型の、内方に面した突出部が、スペーサ３に載置され、かつ検出素子２に向かって封止にアクセス開口を形成するように、金型に配置されてよい。金型は、封止材料で充填され、封止材料は、封止を形成するために硬化させられる。リードフレームなどの回路基板にセンサチップが配置された後、センサ３にモールドコンパウンドが提供される。

別の実施の形態において、感光性スペーサ３が、可視光に対して不透過性のラッカーによって被覆されてよい。このようなラッカーは、たとえばエポキシ樹脂を含んでよい。別の実施の形態において、ラッカーはポリウレタンを含んでよい。両実施の形態において、たとえばＦｅ３０４などの遮光顔料が付加されることが好ましい。このようなラッカーは、スペーサの上面に提供されてよい。

スペーサ３に付加的な層または封止を提供しないことが望ましい別のアプローチにおいて、スペーサ３は、たとえばＸ線、遠紫外または赤外放射などの、可視スペクトル以外の放射に曝すことによって構造化可能な材料から形成されてよい。特にＸ線に感応する材料の一例はＰＭＭＡであり、遠紫外線に感応する材料の一例はＳＵ８であり、それぞれ、望ましくない光を遮断するためのカーボンブラックなどのフィラーと、たとえば硬化させられたレジストの熱膨張率を、基板に存在する材料、たとえばＳｉ、ＳｉＯ₂、ＳｉＮ、金属と合致させるなどの特性のようなモールドコンパウンドを達成するためのシリカ粒子などのフィラーとを備える。したがって、このようなＸ線感応性レジストは、基板１の上側１１全体に提供されてよく、その後、Ｘ線に曝すことによって構造化されてよい。このようにしてスペーサ３を形成した後、少なくとも現像および硬化の後においてＸ線に対して透明であるが可視光および紫外光に対して不透明であるというスペーサ材料の特性により、ラッカーまたは封止の形式の、可視光に曝すことに対する付加的な保護は一切必要ない。これにより、可視光が電子回路部品に損傷を生じることなくセンサデバイスそれ自体が使用される。

スペクトル範囲は、教科書の知識に従って定義されてよい。特に、赤外範囲の放射は、７８０ｎｍ〜１ｍｍの波長を有してよく、可視光範囲の放射は、３８０ｎｍ〜７８０ｎｍの波長を有してよく、紫外範囲の放射は、１ｎｍ〜３８０ｎｍの波長を有してよく、遠紫外範囲の放射は、１ｎｍ〜３００ｎｍの波長を有してよく、Ｘ線放射は、１ｎｍ未満の波長を有してよい。

慣用のＣＭＯＳプロセシングにおいて、集積構造の形成は、酸化物、酸化ケイ素または窒化物層などの誘電性の層を基板１に提供することによって完了され、この層は、基板１の前側１１におけるコネクタ又はパッドなどのあらゆる金属構造を被覆する。基板１の前側１１に提供されるスペーサ３を考慮して、センサチップの製造中、誘電性の層は省略されてよい。

この例では、基板を貫通するビアは、好適には、その後のステップにおいて処理される。このようなビアは、まず基板に孔をエッチングし、これらの孔に、導電性材料を充填することによって製造される。これらの孔のために高いアスペクト比が達成される必要があるので、慣用のエッチング技術は使用できない。深掘り反応性イオンエッチング（ＤＲＩＥ）を含む異方性エッチングなどの特別なエッチング技術が、このような高いアスペクト比を有する孔をエッチングするために使用されてよい。他方で、このような特別のエッチング技術において、エッチングされる孔の直径は、孔の深さに著しく依存し、この深さは、基板の厚さと等しくてよい。ほぼ、導き出される直径は、孔の深さの半分であってよい。シリコンウェハであって、このシリコンウェハから集積回路用の基板が形成されるシリコンウェハは、通常、数百マイクロメートル、たとえば７８０μｍの厚さを有する。この厚さが与えられていると、シリコン貫通ビアを形成するために基板全体を貫通してエッチングされる孔の直径は、約３９０μｍである。他方では、やはり用途に応じて、検出素子は、半導体チップの小さな領域のみを被覆してよく、これにより、このようなチップに付加的な回路部品が含まれるとしても、チップ表面全体は数ｍｍ²のオーダを超えない。シリコン貫通ビアの接続はこのようなチップの表面の大部分を要求することが明らかになる。その結果、チップ表面は、チップにおける最も大きな構造であるビアのためにだけ、拡大させられる必要がある。しかしながら、検出素子および回路部品の小型化におけるあらゆる達成がビアによって打ち消されることは好ましくない。その結果、基板１に孔をエッチングする前に、基板１の厚さｄ1は、標準的な厚さを有する基板／ウェハにエッチングされる孔の直径よりも小さな直径を有する孔を得るために、減じられてよい。

図１ｅによって示されたステップにおいて、基板１は、たとえば研削加工によって、３００μｍ未満、好適には１００μｍ未満、極めて好適な実施の形態では５０μｍ未満の減じられた厚さｄ2にまで薄くされる。すなわち、ビアを形成するために小さな寸法／直径の孔をエッチングすることを可能にするために、基板１の厚さｄ1を減じられた厚さｄ2にまで減じるために基板１から材料が除去され、前記孔の直径は基板１の厚さに依存する。たとえば、１５０μｍの厚さの基板１を貫通する孔を形成するために異方性エッチング技術を用いることによって、このような孔の直径は、７５μｍのオーダであってよい。基板１が少なくとも５０μｍにまで薄くされる場合、代わりに等方性エッチング技術が用いられてもよい。その結果、チップ表面上の全スペースを要求することなく、基板１が減じられた厚さｄ2にまで薄くされた後に、基板１にビア１５用の複数の孔１４をエッチングすることができる。多くのセンサ用途の場合、少なくとも４つのシリコン貫通ビアが、２つが電力のために、２つが通信のために形成される。

スペーサ３の機能は今や２つになる。第１は、基板１を薄くするために、存在するセンサチップが、反転され、支持体上に載置される必要がある。このような位置において、スペーサ３が支持体に面した状態で、検出素子２はスペーサ３によって保護され、検出素子２は支持体と接触しない。また、第２に、薄くするステップの結果として、基板１の厚さは、基板１がもはや剛性のエレメントを形成せず、むしろ薄くフレキシブルなエレメントを形成するレベルにまで減じられるという理由から、スペーサ３は、付加的に、存在するセンサチップに対する補強材として作用してよい。貫通ビアの直径を減じる努力の副産物として達成されるフレキシビリティを補償するために、スペーサ３によりセンサチップは再びむしろ剛性の構造を形成し、センサチップおよびその取扱いの機械的安定性を高める。

基板１に孔１４をエッチングした後のセンサチップの状態が、図１ｆに示されている。 孔１４は好適には、後側１２から基板１にエッチングされる。最終ステップにおいて、孔１４には、様々なビア１５を形成するために、Ｃｕ、ポリＳｉ、Ｓｉまたはその他などの導電性材料が充填される。この関連において、ビア１５は、基板１を貫通する導電素子として理解される。基板１の後側１２に設けられた導体１７は、ビア１５を、基板１の後側１２における他の場所に設けられたコンタクトパッド１６に接続してよい。これに関して、基板１の後側１２は、図１ｇに示したように、はんだボール１８をコンタクトパッド１６上に互いに十分な距離を置いて最終的に配置することができるようにする、再分配層として理解されてよい。このような再分配層の導体１７は、プロセスのまさに最初に、たとえば図１ｂに示されたステップの後に、基板１上に形成されてよい。スペースの観点から実現可能な別の実施の形態において、基板１の後側１２におけるビア１５の幾つかのまたは全ての端部は、コンタクトパッド１６を形成してよいまたは特にコンタクトパッド１６として形成されてよい。孔１４をエッチングしかつ孔１４を充填する間、センサチップは反転され、スペーサ３に取り付けられてよく、スペーサ３は、やはり、製造中に検出素子２およびその他の集積構造を保護する。その結果、シリコン貫通ビア１５を形成する間、他のキャリヤは不要である。

製造プロセスのこの実施の形態の場合、スペーサ３のために使用される材料は、高温安定性を示し、シリコン貫通ビア１５を形成する間に使用される処理によって影響されない。というのは、スペーサ３は、シリコン貫通ビア１５を形成する間、高温およびこのような処理に曝されるからである。

有利な実施の形態において、スペーサ３は、開口３１を被覆するための、検出素子２から離れて配置された膜を含んでよい。このような膜５１の例が、図２ｅに示されている。このような膜５１は、ポリマ層であってよく、スペーサ３に結合されてよく、かつ製造中の一時的な保護として提供されてよいか、または、これに代えて、検出素子２への十分なアクセスを提供するならば、永久的なカバーとして提供されてよい。

図１ｇによるセンサチップは、前の製造ステップから得られるセンサチップを意味する。このようなセンサチップは、今や、後側１２が回路基板に面した状態で回路基板に取り付けることができる。このような取付けのために、センサチップのコンタクトパッド１６と回路基板のコンタクトパッドとの電気的接続を確立するために、１つの実施の形態においてプリント回路基板であってよい回路基板に対して、センサチップがはんだバンプ１８において押し付けられてよい。はんだバンプ１８は、電気的接続が確立されるように硬化させられるかまたはその他の処理が行われてよい。加えて、センサチップは、たとえばセンサチップの後側１２における接着剤によって、またはその他の手段によって回路基板に機械的に固定されてよい。

その結果、センサチップの前側１１は、特に検出素子２は、環境に面する。このような配列において、回路基板を、たとえば、スペーサ３に対して封止されてよい付加的なハウジングによって、測定環境から遮断することができる。スペーサは、センサチップの作動中にも、検出素子２に保護を提供し続ける。同時に、検出素子２は、測定環境に対して十分に曝される。センサチップが、回路基板に取り付けられたフリップチップである場合のように、検出素子２へのアクセスを妨げる素子は存在しない。ここで、検出素子からのあらゆるセンサ信号またはこのようなセンサ信号から導き出された信号を、コネクタ１３およびビア１５を介して回路基板上の回路部品に伝送することができる。

このように、ビア１５は、基板１の前側１１と後側１２との間の電気的接続を形成し、特に、基板の前側１１における導体１３を後側におけるコンタクトパッド１６に接続するのを助けてよい。検出素子２は、直接的にまたはその他の回路部品を介して導体１３に接続されてよい。基板１がシリコン基板として具体化されている場合、ビア１５は、シリコン貫通ビアと称されてよい。

製造ステップのこの順序は、様々な態様を考慮すると有利である。図１ａ〜図１ｃによる第１のステップにおいて、標準的な半導体チップ製造プロセスが使用されてよい。上述のように、スペーサ３は、ビア１５の製造中に保護体として使用されてよい。しかしながら、スペーサ３は、場合によっては基板を薄くする間に、プロセスにおいてより早期に保護機能を既に行ってよい。これに関して、基板１をその減じられた厚さｄ2に薄くする前にスペーサ３が既に基板１に取り付けられていると有利である。

さらに、あらゆる製造ステップは、請求項に挙げられたものとは異なる順序で行われてよい。たとえば、検出素子２は、検出素子２を配置するための技術が、既に配置されたスペーサ３によって妨げられないならば、スペーサ３が基板１に配置された後に基板１に配置されてよい。取扱いが許すならば、スペーサ３は、図２に関してより詳細に説明するように、センサチップを試験するなどのプロセシングステップのためにのみ基板１に配置されてよい。取扱いが許すならば、ビア１５が最初に形成されてよく、回路部品／導体１３および検出素子２が後のステップにおいて形成されてもよい。

センサチップを製造する別の実施の形態では、回路部品および感応性素子２は、図１ａ〜図１ｃに従ってまさに最初に基板１に一体化される。次のステップにおいて、基板１の厚さは、たとえば図１ｅに従って後側１２を薄くすることによって減じられるが、既に提供されたスペーサは有さない。次のステップにおいて、シリコン貫通ビア１５は、やはりスペーサ３が基板１に提供されることなく、図１ｆおよび図１ｇに従って形成される。基板１にシリコン貫通ビア１５を形成した後、スペーサ３は図１ｄに従って配置され、図１ｇによるセンサチップが製造されるようにはんだバンプ１８がコンタクトパッド１６に取り付けられる。スペーサ３のために使用される材料は、低温安定性、および／またはシリコン貫通ビア１５を形成する間に使用される処理に対する感応度のみを示してよい。しかしながら、シリコン貫通ビア１５のプロセシングの間、キャリヤは、薄くされた基板１を支持し、基板１を損傷から保護するために使用されてよい。

図２ａ〜図２ｌは、本発明の１つの実施の形態による、ウェハスケールにおけるセンサチッププロセシングの様々な状態をそれぞれの縦断面図において概略的に示す。図２ｌにおいて、本発明の１つの実施の形態による、回路基板に配置された結果的なセンサチップが示されている。

図２ａにおいて、１つの基板であって、この基板から個々のセンサチップが形成されてよい１つの基板の代わりに、ウェハ４全体が提供され、このウェハ４は、基板であって、この基板から複数のセンサチップが形成される基板を構成している。この例において、後で説明するように、センサチップは、製造プロセスのまさに最後に互いから個々のエレメントに分離される。プロセシング全体の間、ウェハ４は、共通の基板であって、この共通の基板から全てのセンサチップが形成される共通の基板を形成している。それ以外および省略された薄くするステップを除き、ウェハ４が所要の厚さに既に準備されているという理由またはウェハ４を元の厚さで使用することができるという理由で、初期製造ステップは、図１に示されたものと同じである。

ウェハ４には、前側１１、後側１２、および高さ、深さ、鉛直方向延びもしくは厚さｄ1が提供されている。ウェハ４の長さおよびその幅はもちろん、図１ａに従って用いられる個々の基板１の長さｘ1および幅ｙ1よりも大きい。導体１３および場合によってはその他の電子的構成部分を含む回路部品は、この場合は複数のセンサチップが形成されるために、図２ｂに示したようにＣＭＯＳプロセシングによってウェハ４に一体化される。図２ｃに示されたステップにおいて、ウェハ４上およびウェハ４内に検出素子２の配列が形成される。やはり、このような検出素子２は、回路部品が形成される同じプロセシングステップによって形成することができ、たとえば、このような検出素子２は、センサチップが、環境の相対湿度を測定するための湿度センサであるように、この例では湿度に感応性のポリマ層を有してよい。

これに代えて、検出素子２は、ウェハ全体を被覆したフィルムの形式でウェハ４に載置されるか、または図２ｃに示したように個々の検出素子２を最終的に形成するように構造化されてよい。

図１ｄに示されたステップに対応して、その後スペーサが基板１に提供される。スペーサ３をウェハ４に提供もしくは配置することは、プレート５の形式の複数のスペーサ３を提供することを含んでよい。図２ｄに示したように、このようなプレート５は、たとえばドライレジスト、またはその他の適切な材料から成るプレート５であってよく、このプレート５には、検出素子２にアクセスするための開口３１が既に予め形成されているか、またはウェハ４の前側１１にプレート５を提供した後にこのような開口３１が形成される。これに関して、プレート５全体がウェハ４の長さおよび幅と等しい長さおよび幅を有すると有利である。プレート５は、特に、シリコン、シリコンおよび酸化ケイ素コーティング、シリコンおよびはんだ付け可能コーティング、セラミック、セラミックおよび酸化ケイ素コーティング、ガラス、ガラスおよび酸化ケイ素コーティング、ガラスおよびはんだ付け可能コーティング、金属、金属およびはんだ付け可能コーティング、およびポリマのうちの１つから形成されてよい。これに代えて、スペーサ３をウェハ４に提供もしくは配置することは、ウェハ４に堆積された層の形式の複数のスペーサ３を形成することを含んでよい。これに代えて、スペーサ３をウェハ４に提供もしくは配置することは、ウェハ４に材料をモールディングまたはキャスティングすることによって複数のスペーサ３を形成することを含んでよい。この目的のために、ウェハ４は、検出素子２へのアクセス開口を形成するための挿入体を含む金型に配置される。金型は、キャスト材料で充填され、キャスト材料は、キャストを形成するために硬化させられる。

やはり、別の実施の形態において、スペーサ３がドライレジストなどの光構造化可能な材料から形成される場合、スペーサ３の上面に不透明材料の別の層を提供することが好ましい。可視光に対して不透明なこのような不透明材料は、ウェハ４における電子回路部品をあらゆる光誘発変形から保護する。このような層を提供することは、好適には、ウェハを個々のセンサチップに切断する前に行われてよい。

このような不透明材料は、特に、トランスファ成形によってスペーサ３の上面に提供されたモールドコンパウンドであってよい。封止とも称されるこのようなモールドコンパウンドは、好適には、エポキシ材料を有する。ウェハ４は、金型の、内方に面した突出部が、スペーサ３に載置され、かつ検出素子２に向かって封止にアクセス開口を形成するように、金型に配置されてよい。モールドは、封止材料で充填され、封止材料は、封止を形成するために硬化させられる。このような封止は、必ずしもチップ全体を封止する必要はないが、スペーサ３に配置されたモールド化合物の１つの層のみであってよい。

別の実施の形態において、感光性スペーサ３が、可視光に対して不透明のラッカーによって被覆されてよい。このようなラッカーは、たとえばエポキシ樹脂を有してよい。別の実施の形態において、ラッカーはポリウレタンを含んでよい。両実施の形態において、たとえばＦｅ３０４などの遮光顔料が付加されることが好ましい。このようなラッカーは、ウェハ４を個々のセンサチップに切断する前にスペーサ３全体に／スペーサ３全体の上面に提供されてよい。ラッカーの堆積は、スペーサ３が形成された直後に行われてよい。または、ラッカーは、スペーサ３が形成された後のあらゆる時点にスペーサ３に提供されてよく、スペーサ３の形成とラッカーの提供との間にあらゆるその他の製造ステップが行われてよい。ラッカーは、センサチップをウェハ４から分離した後に提供されてもよい。

別のアプローチにおいて、スペーサ３は、たとえばＸ線、遠紫外または赤外放射などの、可視スペクトル以外の放射に曝すことによって構造化可能な材料から形成されてよい。特にＸ線に感応する材料の一例はＰＭＭＡであり、遠紫外線に感応する材料の一例はＳＵ８であり、それぞれ、望ましくない光を遮断するためのカーボンブラックなどのフィラーと、たとえば硬化させられたレジストの熱膨張率を、基板に存在する材料、たとえばＳｉ，ＳｉＯ₂、ＳｉＮ、金属と合致させるなどの特性のようなモールドコンパウンドを達成するためのシリカ粒子などのフィラーとを備える。したがって、このようなＸ線感応性レジストは、ウェハ４の上側１１全体に提供されてよく、このレジストは、その後、Ｘ線に曝すことによって構造化されてよい。

図２ｅによれば、膜層５１は、たとえば接着によってスペーサプレート５／スペーサ３に堆積され、最終的なスペーサ３の一部を形成する。ポリマ層として具体化されてよい膜層５１は、開口３１を被覆し、検出素子２を保護し、検出素子２から離れて配置され、測定される媒体のための十分なアクセスを提供する。図２ｆによって示されたステップにおいて、ウェハ４の後側１２から、孔が、有利にはディープ反応性イオンエッチングによって、全てのセンサチップのためにエッチングされる。この理由から、ウェハ配列は反転され、その膜層５１によって、図示されていない支持体に載置される。図２ｇに対応するステップにおいて、全ての孔１４は、やはり同様に各センサチップの導体１３を後側１２におけるパッド１６に接続するために、ウェハ４の減じられた厚さｄ２全体を貫通したビア１５を形成するために、導電性材料が充填され、前記コンタクトパッド１６は、図２ｇに示したように、関連するビア１５からずれて配置されるか、ウェハ４の後側１２における関連するビア１５と一列に配置されるか、またはコンタクトパッド配列のあらゆる組合せで配置されてよい。

センサチップを処理するその後のステップにおいて、ウェハ配列は反転された状態のままであり、図２ｈに示したように、センサチップを試験する目的のために、チャック６に膜５１が面した状態でチャック６に取り付けられる。両方の筋書において、電気的接続は、今や容易にアクセス可能であるコンタクトパッド１６に確立される。電極７１を有するプローブヘッド７は、ウェハ４の後側１２の上面に配置され、電極７１は、コンタクトパッド１６と接触させられる。今や、試験ルーチンが行われてよく、この場合、検出素子２はスペーサによって保護されており、スペーサは、検出素子２がチャック６と直接接触することを防止する。

有利には、試験中、ウェハ配列は、センサ反応を引き起こす媒体に曝され、このセンサ反応を電極７１によって測定することができる。たとえば、センサチップが湿度センサとして提供される場合、ウェハ４上の検出素子２に湿った空気が提供されてよい。図２ｈによる配列において、このような媒体は、有利には、チャック６に面した検出素子２にアクセスするために、チャック６における開口（図２ｈに明示されていない）を通じて案内される。

図２ｉによれば、ウェハ４は、センサチップを互いに分離するためにたとえば点線に沿って切断されてよい。結果的な個々のセンサチップは箔８に配置されてよく、場合によっては輸送目的だけのために箔８に接着される。個々のセンサチップを分離する前に、回路基板などの宛先への個々のセンサチップの取付けを準備するためにウェハ４の後側１２における幾つかまたは全てのコンタクトパッド１６にはんだバンプが提供されてよい。

複数のセンサチップを備えたこのような箔８は、図２ｌに概略的に示されているように自動アセンブリ９に供給されてよい。ピッカ９１は、個々のセンサチップをそのスペーサ３において取り上げ、このようなセンサチップを、この例においては回路基板１０である最終宛先へ配置する。組立て／パッケージングプロセスの間、検出素子２およびセンサチップ全体は、ピッカ９１のための好適な接触面として作用するスペーサ３によって保護されている。

したがって、センサチップは、その後側において回路基板１０に取り付けられるのに対し、検出素子２およびスペーサ３を含む前側は、回路基板１０とは反対側に向けられる。図１による個々のセンサチップに関連して説明された製造ステップの順序に関するあらゆる態様は、図２によるウェハレベルの製造にも適応する。

前に紹介されたあらゆるこのような態様は、ウェハレベルの製造に関して紹介されてもよい。他の態様において、ウェハレベルにおける各製造ステップの後、ウェハ４およびあらゆるその他の重なった構造を切断することによって、個々のセンサチップレベルにおけるその後の製造に切り換えられてよい。

好適な実施の形態において、センサチップは、湿度センサ、液体流センサ、気体流センサ、圧力センサ、赤外線センサおよび化学センサのうちの１つとして使用される。対応する検出素子は、各用途のために適用される。

図３は、図２ｈに示されたようなウェハに配置されたセンサチップを試験するための試験配列の概略的な構成を示しており、前記試験は特に較正センサを含んでよい。配列は制御ユニット２０を含む。制御ユニット２０は、プローブヘッド７０によってウェハにおける各個々のセンサチップに接触するように適応された試験装置６０のＸ軸、Ｙ軸およびＺ軸アクチュエータの作動を制御する。制御ユニット２０は、さらに、プローブヘッド７０によって接触されるセンサチップを作動させるためのおよびたとえば各センサチップと一体化されたメモリデバイスに較正データを記憶することによってプローブヘッドを較正するための、回路部品およびソフトウェアを含んでいる。制御ユニット２０は、たとえばセンサチップがこのような気体に対して感応性である場合に、センサチップを試験するための気体を発生するための流体発生器４０の作動をも制御してよい。

図４は、図３の試験装置６０のより詳細な図を横方向断面において示している。試験装置は、Ｘ−Ｙ位置決め装置１２０を有する定置のフレームまたはスタンド１００を有する。Ｘ−Ｙ位置決め装置１２０は、ウェハ４のための支持体として作用する実質的に円筒状のチャック６を有し、水平方向ＸおよびＹに沿ってウェハ４を正確に位置決めすることができる。方向Ｘは図４に矢印で示されているのに対し、方向Ｙは投影の平面に対して垂直である。ウェハ４は、基本的に作動のための準備がなされているがさらに較正、切断、および適用可能である場合にはパッケージングされる必要があるセンサ／センサチップの二次元のマトリックスを含む。ウェハ４は、チャック６の平坦な上面に載置される。プローブヘッド７０およびチャック６を支持するための蓋１１０は、これら２つの部分を僅かに分離させるようにＺ方向に沿って手動で移動可能であってよく、その一方で、Ｘ−Ｙ位置決め装置１２０がチャック６を移動させてよい。Ｚ位置決め装置２２は、フレームまたはスタンド１００において定置に配置されていてよい。プローブヘッド７０は、蓋１１０に取り付けられたキャリヤプレートを含み、その底側にプローブ電極２５が取り付けられている。プローブ電極２５は、それらの先端部が、ウェハ４の後側における１つ以上のセンサチップのコンタクトパッドと接触することができるように配置されている。幾つかの例においてカバーと称されてもよい蓋１１０は、蓋１１０の温度をチャック６の温度に適応させるために加熱および／または冷却されてよく、このことは測定を向上させる。

図３および図４の試験装置によってセンサチップを較正するために、較正される複数のセンサチップを含むウェハ４は、そのスペーサがチャック６に面した状態で、手作業でまたは自動的にチャック６に配置される。気体発生器４０は、センサチップの性質に支配される既知の組成、湿度レベルなどを有する気体／媒体を発生するために作動させられる。次いで、気体発生器４０におけるポンプ（図示せず）は、管３０を通じてガスを供給してよく、この管３０から気体は入口３１を通じて側壁のうちの１つにおいてチャック３１に進入する。チャック６内で、気体はダクト６１によって供給され、ダクト６１の一組のみが概略的に示されている。ダクト６１は、チャック６における開口であってよく、媒体が検出素子に衝突するように、図４に示したようにチャック６の上面において終わっていてよい。これにより、ダクト６１を通じて供給される気体は、前側１１においてウェハ４に衝突し、その結果、チャック６に面したウェハ４における検出素子２に衝突する。

ウェハ４が較正用ガスに曝されている間、チャック６を横方向に移動させ、センサチップのそれぞれ１つにプローブヘッド７０の電極２５によって接触することによって、ウェハ４におけるセンサチップを較正することができる。好適には、複数のセンサチップが電極２５によって並行して接触されてよく、ひいては並行して試験されてよい。較正は、当該センサチップにおける較正測定および較正データのその後の記憶を含んでよい。好適には、較正データは、このようなチップの較正の直後にセンサチップに記憶される。較正の間、各センサの一般的機能を試験することもでき、機能しないセンサは、ウェハ４を後で個々のセンサチップに切断した後に廃棄することができる。

ウェハ４におけるセンサの較正が完了すると、ウェハ４を手作業でまたは自動で試験装置６０から取り外すことができる。次いで、個々のセンサチップを分離させるためにウェハを切断することができる。

図５は、本発明の１つの実施の形態において使用されるような、チャック６の上面６５に配置されたウェハ４を備えた試験装置のチャック６の横断面図である。このチャック６は、チャック６の上面６５における凹所６２の形式の開口を有する。これらの凹所６２は、好適にはチャック６の一方の側からチャック６の反対側までチャック６の上面６５を貫通していてよく、凹所６２は平行に配置されている。凹所６２の横断面は、図示されたものと異なっていてもよい。これらの凹所６２は、ウェハ４によって上部から閉鎖されており、これにより、試験中にチャネルが形成され、これらのチャネルは、試験ルーチンの間、特に較正ルーチンの間に液体または気体などの流体媒体で充填されるようになっている。ウェハ４は、まだ切断されておらず、ウェハ４に集積された多数のセンサチップを有する。好適には、ウェハ４の上側１１は、チャック６の上面６５に面しており、これにより、ウェハ４における全てのセンサ素子は、凹所６２の上方に配置され、ひいては、凹所６２におけるあらゆる流体に曝される。凹所６２の間の距離ｄは、好適にはウェハ４における隣接する検出素子の間の距離に相当する。したがって、ウェハ４は、スペーサにおいてチャック６に載置されるようにチャック６に配置され、検出素子へのアクセス開口は凹所６２上に配置される。

当該センサチップを試験するための媒体は、チャック６の側部から凹所６２内へ直接に供給されるか、図４に示したようにチャック６を通じてダクトを介して供給され、気体発生器４０および管３０の組合せのような、チャック６の外部の供給部として理解される媒体供給部は、その側壁のうちの１つに配置されたチャック６の入口３１に接続されている。別の実施の形態は、チャック６における開口は、チャック６の上面６５における横方向凹所を有さないが、チャック６内に鉛直方向ダクトを有してよく、各検出素子に、自己のダクトから流体が供給される。

図６は、互いに対して平行に、特にウェハ４におけるセンサチップの２つの列の間の距離に相当する距離で平行に配置された幾つかの凹所６２１を有する一方で、他の凹所６２２は、凹所格子を形成するために幾つかの凹所６２１に対して直交して配置されている、試料チャック６の平面図を示す。この実施の形態は、検出素子への媒体のより均一な供給を提供してよい。再び、凹所６２１，６２２に供給される媒体は、図に矢印によって示されたような凹所のうちの幾つかまたは全てに横方向に接続された、選択された媒体供給部を介して供給されてよい。異なる実施の形態において、各凹所は、図６における投影の平面内へ延びる少なくとも１つの割り当てられたダクト６１に接続されていてよい。チャック６の上面に配置されたウェハ４は、点線の矩形によって示されているのに対し、ウェハ４における個々のセンサチップは、より小さな矩形４１によって示されている。

図５および図６に示したような凹所およびダクトを含む開口の数は、例示の目的のためでしかなく、開口の現実の数はかなり異なってよいことに注意されたい。凹所および／またはダクトの幾何学的レイアウトも変化してよい。共通の列の検出エレメント以外の多数の検出素子を供給する１つの凹所６２が設けられていてもよい。

図７は、本発明の別の実施の形態において使用されるような、チャック６の上面６５に配置されたウェハ４を備えた試験装置のチャック６の横断面図である。ここでは、このチャック６は、チャック６の上面６５における凹所６２の形式の開口を有さない。その代わりに、開口は、多孔質材料として提供されるようなマイクロスケールの構造の形式で提供されている。マイクロスケールとはこの文脈において、１０００μｍの直径までの構造であってよい。したがって、チャック６の上側層は、多孔質材料層６６として具体化されてよく、この層は、その構造においてスポンジに似ていてよい。さらに、チャック６の入口３１は、チャック６の側壁のうちの１つに配置されていてよく、これにより、気体は、多孔質材料層６６に直接に拡散してよいか、またはチャック６内の他のところに供給され、チャック６内のダクト６１によって多孔質材料層に供給されてよい。このような多孔質材料層６６は、チャック６に別個の層として堆積させられてよいか、またはチャック６に一体化され、チャック６と１つの材料片を形成してよい。この実施の形態において、チャック６の上面６５は、好適には、孔を形成するために化学的に処理されていてよい。

発明の現時点で好適な実施の形態が図示および説明されているが、発明はそれに限定されず、以下の請求項の範囲内でそれ以外で様々に具体化および実施されてよいことが明確に理解される。

たとえば、方法および試験装置は、湿度センサまたは化学センサの試験に適用されるのみならず、シリコン貫通ビアを含む圧力センサを試験するために適用されてもよい。

Claims (9)

1. センサチップの製造方法であって、
   前側（１１）および後側（１２）を備える基板（１）を提供するステップと、
   前記前側（１１）に検出素子（２）を配置し且つ回路部品（１３）を前記前側（１１）に一体化させるステップと、
   前記回路部品（１３）の少なくとも一部分を被覆するように前記前側（１１）にスペーサ（３）を配置するステップと、
   前記スペーサ（３）によって被覆された前記回路部品（１３）の少なくとも一部分に向けて、前記基板（１）に孔（１４）をエッチングするステップと、
   前記前側（１１）と前記後側（１２）との間において前記基板（１）を貫通するビア（１５）を形成するために、前記孔（１４）に導電性材料を充填するステップと、を含み、
   前記後側（１２）に配置されたコンタクトパッド（１６）を電極（７１）に電気的に接触させるために、前記スペーサ（３）がチャック（６）に面した状態で、前記センサチップはチャック（６）に配置され、
   前記基板（１）は、多数のセンサチップを形成するためのウェハ（４）の形式で提供され、
   前記多数のセンサチップ用の前記検出素子（２）および導体（１３）は、前記ウェハ（４）の前側（１１）に配置され、
   前記多数のセンサチップ用の多数のスペーサ（３）が、前記ウェハ（４）の前記前側（１１）に配置され、
   前記ウェハ（４）を貫通して孔（１４）をエッチングしかつ前記多数のセンサチップのためのビア（１５）を形成するために前記孔（１４）を充填するステップは、前記スペーサ（３）が前記ウェハ（４）に配置された後に提供され、
   前の４つのステップは、前記ウェハ（４）を多数のセンサチップに分離する前に提供されることを特徴とする、センサチップの製造方法。
2. 前記センサチップは、前記チャック（６）に配置されたまま試験される、請求項１記載の方法。
3. 前記センサチップを試験するために、前記ウェハ（４）は、そのスペーサ（３）が前記チャック（６）に面した状態で該チャック（６）に取り付けられる、請求項１又は２記載の方法。
4. 電極（７１）を有するプローブヘッド（７）は、ウェハ（４）の後側（１２）の上面に配置され、前記電極（７１）は、前記コンタクトパッド（１６）と接触させられる、請求項１から３までのいずれか１項記載の方法。
5. 前記検出素子（２）が前記スペーサ（３）によって保護され、これにより、前記検出素子（２）が前記チャック（６）と直接接触することを防止しながら、試験ルーチンが行われる、請求項１から４までのいずれか１項記載の方法。
6. 試験中、前記ウェハ（４）は、電極（７１）によって測定することができるセンサ応答を引き起こす媒体に曝される、請求項１から５までのいずれか１項記載の方法。
7. センサチップが湿度センサとして提供され、前記ウェハ（４）上の前記検出素子（２）に湿った空気が供給される、請求項６記載の方法。
8. 前記媒体は、前記チャック（６）に面した前記検出素子（２）にアクセスするために、前記チャック（６）における開口を通じて案内される、請求項６または７記載の方法。
9. 前記開口は、前記チャック（６）の上面（６５）における凹所（６２）を含み、前記チャック（６）の前記上面（６５）における前記凹所（６２）のうちの少なくとも幾つかは、平行に配置されており、前記ウェハ（４）におけるセンサチップの２つの列の間の距離に相当する距離を置いて平行に配置されている、請求項８記載の方法。

Images