[go: up one dir, main page]

JP5981659B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5981659B2
JP5981659B2 JP2015533804A JP2015533804A JP5981659B2 JP 5981659 B2 JP5981659 B2 JP 5981659B2 JP 2015533804 A JP2015533804 A JP 2015533804A JP 2015533804 A JP2015533804 A JP 2015533804A JP 5981659 B2 JP5981659 B2 JP 5981659B2
Authority
JP
Japan
Prior art keywords
region
electrode
pillar
barrier
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015533804A
Other languages
English (en)
Other versions
JPWO2015029116A1 (ja
Inventor
順 斎藤
順 斎藤
悟 町田
悟 町田
侑佑 山下
侑佑 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Application granted granted Critical
Publication of JP5981659B2 publication Critical patent/JP5981659B2/ja
Publication of JPWO2015029116A1 publication Critical patent/JPWO2015029116A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書に開示の技術は、同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備える半導体装置に関する。
日本国特開２０１２−０４３８９０号公報は、同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備える半導体装置の一例を開示している。
同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備える半導体装置では、半導体装置がダイオードとして作動したときに、ＩＧＢＴ領域のボディ領域と、ドリフト領域と、ダイオード領域のカソード領域とで構成される寄生ダイオードがオンすることがある。寄生ダイオードがオンすると、ＩＧＢＴ領域のボディ領域からもドリフト領域に正孔が注入され、伝導度変調現象によってダイオード領域の順方向電圧が低下する。ボディ領域からドリフト領域に注入される正孔の量は、ＩＧＢＴ領域のゲート電極へオン電位を印加しているか否かで変化する。すなわち、ゲート電極にオン電位を印加した状態ではドリフト領域に注入される正孔の量は少なくなり、ゲート電極にオン電位を印加していない状態ではドリフト領域に注入される正孔の量は多くなる。ダイオード領域の順方向電圧は、ドリフト領域に注入される正孔の量によって決まるため、ＩＧＢＴ領域のボディ領域からドリフト領域に注入される正孔の量が変動すると、ダイオード領域の順方向電圧も変動することとなる。従来の半導体装置では、寄生ダイオードがオンしたときに、ＩＧＢＴ領域のボディ領域からドリフト領域に注入される正孔の量が、ダイオード領域のアノード領域からドリフト領域に注入される正孔の量に対して、比較的に大きな割合を有していた。その結果、ゲート電極へのオン電位の印加の有無でダイオード領域の順方向電圧が大きく変動するという問題があった。
そこで本明細書は、上述したダイオード領域における順方向電圧の変動を抑制することができる技術を提供することを目的とする。
本明細書に開示する半導体装置は、同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備えている。前記ダイオード領域は、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなる第１ドリフト領域と、第２導電型の半導体からなる下部アノード領域と、第２導電型の半導体からなる上部アノード領域と、金属からなるアノード電極と、前記下部アノード領域と前記上部アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第１導電型の半導体からなる第１バリア領域と、前記第１バリア領域と前記アノード電極を接続するように形成された、前記バリア領域よりも濃度が高い第１導電型の半導体からなる第１ピラー領域と、を備えている。また、前記第１ピラー領域と前記アノード電極がショットキー接合している。また、前記ＩＧＢＴ領域が、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、前記第１ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなる下部ボディ領域と、第２導電型の半導体からなる上部ボディ領域と、第１導電型の半導体からなるエミッタ領域と、金属からなるエミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記上部ボディ領域及び下部ボディ領域に対して絶縁膜を挟んで対向するゲート電極と、前記下部ボディ領域と前記上部ボディ領域の間に形成された、前記第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、前記第２バリア領域と前記エミッタ電極を接続するように形成された、前記第２バリア領域よりも濃度が高い第１導電型の半導体からなる第２ピラー領域と、を備えている。前記第２ピラー領域と前記エミッタ電極がショットキー接合している。また、前記半導体装置がダイオードとして作動するときの前記エミッタ電極と前記第２バリア領域との間の第２ピラー領域の抵抗値が、前記アノード電極と前記第１バリア領域との間の第１ピラー領域の抵抗値より小さい。
上記のエミッタ電極と第２バリア領域との間の第２ピラー領域の抵抗値は、エミッタ電極と第２ピラー領域のショットキー接合における抵抗値、および、エミッタ電極から第２バリア領域に至る経路における第２ピラー領域の抵抗値を含む値である。また、上記のアノード電極と第１バリア領域との間の第１ピラー領域の抵抗値は、アノード電極と第１ピラー領域のショットキー接合における抵抗値、および、アノード電極から第１バリア領域に至る経路における第１ピラー領域の抵抗値を含む値である。
このような構成によれば、半導体装置がダイオードとして作動するときに、ＩＧＢＴ領域の上部ボディ領域からダイオード領域のカソード領域に向かって流れる正孔の量を抑制することができる。すなわち、上記の半導体装置では、エミッタ電極とショットキー接合する第２ピラー領域が第２バリア領域に接続され、アノード電極とショットキー接合する第１ピラー領域が第１バリア領域に接続されている。そして、半導体装置がダイオードとして作動するとき（すなわち、上記のショットキー接合に順方向の電圧が印加されるとき）、エミッタ電極と第２バリア領域との間の第２ピラー領域の抵抗値が、アノード電極と第１バリア領域との間の第１ピラー領域の抵抗値より小さい。このため、上部ボディ領域から第２バリア領域を介してドリフト領域に注入される正孔の量が、上部アノード領域から第１バリア領域を介してドリフト領域に注入される正孔の量より少なくなる。したがって、ドリフト領域に注入される正孔の総量に対して、ＩＧＢＴ領域のボディ領域からドリフト領域に注入される正孔の量が相対的に小さくなる。その結果、半導体装置がダイオードとして作動するときに、ＩＧＢＴ領域のゲート電極へのオン電位の印加の有無によるダイオード領域の順方向電圧の変化を抑制することができる。
また、上記の半導体装置において、前記第２ピラー領域と前記エミッタ電極との接合面の面積が、前記第１ピラー領域と前記アノード電極との接合面の面積より大きくてもよい。
また、前記第２ピラー領域の不純物濃度が、前記第１ピラー領域の不純物濃度より高くてもよい。
また、前記カソード電極と前記アノード電極の間、及び、前記コレクタ電極と前記エミッタ電極の間に電圧が印加されていない状態において、前記エミッタ電極と前記第２バリア領域との間における正孔の量が、前記アノード電極と前記第１バリア領域との間における正孔の量より少なくてもよい。 また、本明細書に開示する他の半導体装置は、同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備えている。前記ダイオード領域は、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなる第１ドリフト領域と、第２導電型の半導体からなる下部アノード領域と、第２導電型の半導体からなる上部アノード領域と、金属からなるアノード電極と、前記下部アノード領域と前記上部アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第１導電型の半導体からなる第１バリア領域と、前記第１バリア領域と前記アノード電極を接続するように形成された、前記バリア領域よりも濃度が高い第１導電型の半導体からなる第１ピラー領域と、を備えている。また、前記第１ピラー領域と前記アノード電極がショットキー接合している。また、前記ＩＧＢＴ領域が、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、前記第１ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなる下部ボディ領域と、第２導電型の半導体からなる上部ボディ領域と、第１導電型の半導体からなるエミッタ領域と、金属からなるエミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記上部ボディ領域及び下部ボディ領域に対して絶縁膜を挟んで対向するゲート電極と、前記下部ボディ領域と前記上部ボディ領域の間に形成された、前記第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、前記第２バリア領域と前記エミッタ電極を接続するように形成された、前記第２バリア領域よりも濃度が高い第１導電型の半導体からなる第２ピラー領域と、を備えている。前記第２ピラー領域と前記エミッタ電極がショットキー接合している。また、前記カソード電極と前記アノード電極の間、及び、前記コレクタ電極と前記エミッタ電極の間に電圧が印加されていない状態において、前記エミッタ電極と前記第２バリア領域との間における正孔の量が、前記アノード電極と前記第１バリア領域との間における正孔の量より少ない。
半導体装置の構成を模式的に示す断面図である。 半導体装置の構成を模式的に示す斜視図である。 半導体装置の構成を模式的に示す断面図である。 半導体装置の構成を模式的に示す斜視図である。
（実施例１） 図１及び図２に示すように、実施例１の半導体装置１０２は、シリコンの半導体基板１０４を用いて形成されている。半導体装置１０２は、ダイオード領域１０８およびＩＧＢＴ領域１０６を備えている。なお、図２では、各構成要素の配置を明瞭にするために、コレクタ／カソード電極１４６およびエミッタ／アノード電極１４８を図示していない。
ダイオード領域１０８において、半導体基板１０４には、高濃度ｎ型半導体領域であるｎ＋カソード領域１２０と、ｎ型半導体領域であるｎバッファ領域１１２と、低濃度ｎ型半導体領域である第１ｎ−ドリフト領域１１４と、ｐ型半導体領域である下部アノード領域１６８と、ｎ型半導体領域であるｎバリア領域１２２と、ｐ型半導体領域である上部アノード領域１２４が順に積層されている。本実施例では、ｎ型半導体領域には不純物として例えばリンが添加されており、ｐ型半導体領域には不純物として例えばボロンが添加されている。本実施例では、ｎ＋カソード領域１２０の不純物濃度は１×１０17〜５×１０20［ｃｍ-3］程度であり、ｎバッファ領域１１２の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度であり、第１ｎ−ドリフト領域１１４の不純物濃度は１×１０12〜１×１０15［ｃｍ-3］程度であり、下部アノード領域１６８の不純物濃度は１×１０15〜１×１０19［ｃｍ-3］程度であり、ｎバリア領域１２２の不純物濃度は１×１０15〜１×１０18［ｃｍ-3］程度であり、上部アノード領域１２４の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度である。また、ｎバリア領域１２２の厚みは０．５〜３．０［μｍ］程度であり、下部ボディ領域１６６の厚みは０．５〜３．０［μｍ］程度である。
ＩＧＢＴ領域１０６において、半導体基板１０４には、高濃度ｐ型半導体領域であるｐ＋コレクタ領域１１０と、ｎ型半導体領域であるｎバッファ領域１１２と、第１ｎ−ドリフト領域１１４から連続しており、低濃度ｎ型半導体領域である第２ｎ−ドリフト領域１１５と、ｐ型半導体領域である下部ボディ領域１６６と、ｎ型半導体領域であるｎバリア領域１１６と、ｐ型半導体領域である上部ボディ領域１１８が順に積層されている。本実施例では、ｎ型半導体領域には不純物として例えばリンが添加されており、ｐ型半導体領域には不純物として例えばボロンが添加されている。本実施例では、ｐ＋コレクタ領域１１０の不純物濃度は１×１０17〜５×１０20［ｃｍ-3］程度であり、ｎバッファ領域１１２の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度であり、第２ｎ−ドリフト領域１１５の不純物濃度は１×１０12〜１×１０15［ｃｍ-3］程度であり、下部ボディ領域１６６の不純物濃度は１×１０15〜１×１０19［ｃｍ-3］程度であり、ｎバリア領域１１６の不純物濃度は１×１０15〜１×１０18［ｃｍ-3］程度であり、上部ボディ領域１１８の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度である。また、ｎバリア領域１１６の厚みは０．５〜３．０［μｍ］程度であり、下部アノード領域１６８の厚みは０．５〜３．０［μｍ］程度である。
また、半導体基板１０４の上側には、複数のトレンチ１２６が所定の間隔で形成されている。
ダイオード領域１０８において、トレンチ１２６は、上部アノード領域１２４の上側表面からｎバリア領域１２２および下部アノード領域１６８を貫通して、第１ｎ−ドリフト領域１１４の内部まで達している。トレンチ１２６の内部には、絶縁膜１３８で被覆されたゲート電極１４０が充填されている。上部アノード領域１２４の上側表面には、ｎ型半導体領域であるｎピラー領域１４２が所定の間隔を隔てて複数形成されている。ｎピラー領域１４２の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度である。ｎピラー領域１４２は、上部アノード領域１２４を貫通して、ｎバリア領域１２２の上側表面まで達するように形成されている。また、上部アノード領域１２４の上側表面には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域１４４が所定の間隔を隔てて複数形成されている。ｐ＋コンタクト領域１４４の不純物濃度は１×１０17〜１×１０20［ｃｍ-3］程度である。
ＩＧＢＴ領域１０６において、トレンチ１２６は、上部ボディ領域１１８の上側表面からｎバリア領域１１６および下部ボディ領域１６６を貫通して、第２ｎ−ドリフト領域１１５の内部まで達している。トレンチ１２６の内部には、絶縁膜１２８で被覆されたゲート電極１３０が充填されている。上部ボディ領域１１８の上側表面において、トレンチ１２６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋エミッタ領域１３２が形成されている。ｎ＋エミッタ領域１３２の不純物濃度は１×１０17〜５×１０20［ｃｍ-3］程度である。また、ゲート電極１３０の上部には絶縁膜１２９が配置されている。ゲート電極１３０は、ｎ＋エミッタ領域１３２と第２ｎ−ドリフト領域１１５との間の上部ボディ領域１１８及び下部ボディ領域１６６に対して絶縁膜１２８を挟んで対向する。また、上部ボディ領域１１８の上側表面には、ｎ型半導体領域であるｎピラー領域１３４が所定の間隔を隔てて複数形成されている。ｎピラー領域１３４の不純物濃度は１×１０16〜１×１０19［ｃｍ-3］程度である。ｎピラー領域１３４は、上部ボディ領域１１８を貫通して、ｎバリア領域１１６の上側表面まで達するように形成されている。さらに、上部ボディ領域１１８の上側表面には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域１３６が所定の間隔を隔てて複数形成されている。ｐ＋コンタクト領域１３６の不純物濃度は１×１０17〜１×１０20［ｃｍ-3］程度である。
半導体基板１０４の下側表面には、金属製のコレクタ／カソード電極１４６が形成されている。コレクタ／カソード電極１４６は、ｐ＋コレクタ領域１１０およびｎ＋カソード領域１２０とオーミック接合によって接合している。コレクタ／カソード電極１４６は、ＩＧＢＴ領域１０６においてはコレクタ電極として機能し、ダイオード領域１０８においてはカソード電極として機能する。
半導体基板１０４の上側表面には、金属製のエミッタ／アノード電極１４８が形成されている。エミッタ／アノード電極１４８は、ショットキー界面１５０を介してｎピラー領域１３４とショットキー接合しており、ショットキー界面１５２を介してｎピラー領域１４２とショットキー接合している。ｎピラー領域１３４およびｎピラー領域１４２の不純物濃度を調整することにより、エミッタ／アノード電極１４８と各ピラー領域１３４，１４２をショットキー接合することができる。本実施例では、ショットキー界面１５０およびショットキー界面１５２のバリア高さは、何れも０．２〜１．０［ｅＶ］程度である。また、エミッタ／アノード電極１４８は、ＩＧＢＴ領域１０６のｎ＋エミッタ領域１３２およびｐ＋コンタクト領域１３６、およびダイオード領域１０８のｐ＋コンタクト領域１４４とオーミック接合によって接合している。エミッタ／アノード電極１４８は、ＩＧＢＴ領域１０６においてはエミッタ電極として機能し、ダイオード領域１０８においてはアノード電極として機能する。
また、ＩＧＢＴ領域１０６におけるｎピラー領域１３４とエミッタ／アノード電極１４８との接合面の面積は、ダイオード領域１０８におけるｎピラー領域１４２とエミッタ／アノード電極１４８との接合面の面積より大きい。すなわち、ダイオード領域１０８のｎピラー領域１４２よりＩＧＢＴ領域１０６ｎピラー領域１３４の方が、ショットキー接合の面積が大きい。これにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。
ＩＧＢＴ領域１０６のゲート電極１３０は図示しない第１ゲート電極端子に導通している。ダイオード領域１０８のゲート電極１４０は、図示しない第２ゲート電極端子に導通している。
以上のように、半導体装置１０２は、トレンチ型のＩＧＢＴとして機能するＩＧＢＴ領域１０６とフリーホイーリングダイオードとして機能するダイオード領域１０８が逆並列に接続された構造を有している。
半導体装置１０２の動作について説明する。エミッタ／アノード電極１４８に印加される電位がコレクタ／カソード電極１４６に印加される電位より所定の電位だけ高くなると、半導体装置１０２がダイオードとしてオンする。すなわち、ダイオード領域１０８がオンすると共に、ＩＧＢＴ領域１０６のボディ領域１１８，１６６と、ドリフト領域１１４，１１５と、ｎバッファ領域１１２と、カソード領域１２０によって形成される寄生ダイオードがオンする。その結果、エミッタ／アノード電極１４８からコレクタ／カソード電極１４６に電流が流れる。
半導体装置１０２がダイオードとしてオンする際、ＩＧＢＴ領域１０６のゲート電極１３０にオン電圧が印加されると、ゲート電極１３０の周囲に反転層が形成される。これにより、ＩＧＢＴ領域１０６においては、ｎ＋エミッタ領域１３２とｎバリア領域１１６と第２ｎ−ドリフト領域１１５が短絡し、ｐ＋コンタクト領域１３６や上部ボディ領域１１８から第２ｎ−ドリフト領域１１５への正孔の注入が抑制される。ＩＧＢＴ領域１０６のボディ領域１１８，１６６からドリフト領域１１４，１１５への正孔の注入が抑制されるため、寄生ダイオードによる半導体装置１０２の特性（すなわち、ダイオード領域１０８の順方向電圧）への影響も抑えられる。
一方、ゲート電極１３０にオン電圧が印加されていない場合には、ゲート電極１３０の周囲に反転層は形成されず、ｎ＋エミッタ領域１３２と第２ｎ−ドリフト領域１１５が短絡することはない。ただし、ＩＧＢＴ領域１０６においては、エミッタ／アノード電極１４８とｎピラー領域１３４のショットキー接合がオンし、エミッタ／アノード電極１４８とｎピラー領域１３４が短絡する。同様に、ダイオード領域１０８においても、エミッタ／アノード電極１４８とｎピラー領域１４２のショットキー接合がオンし、エミッタ／アノード電極１４８とｎピラー領域１４２が短絡する。
ダイオード領域１０８においては、ｎピラー領域１４２とｎバリア領域１２２はほぼ同電位であるため、ｎバリア領域１２２とエミッタ／アノード電極１４８の間の電位差はショットキー界面１５２での電圧降下とほぼ等しくなる。ショットキー界面１５２での電圧降下は、上部アノード領域１２４とｎバリア領域１２２の間のｐｎ接合のビルトイン電圧よりも十分に小さいので、ｐ＋コンタクト領域１４４や上部アノード領域１２４から第１ｎ−ドリフト領域１１４への正孔の注入が抑制される。一方、ＩＧＢＴ領域１０６においても、ｎピラー領域１３４とｎバリア領域１１６はほぼ同電位であるため、ｎバリア領域１１６とエミッタ／アノード電極１４８の電位差はショットキー界面１５０での電圧降下とほぼ等しくなる。ショットキー界面１５０での電圧降下は、上部ボディ領域１１８とｎバリア領域１１６の間のｐｎ接合のビルトイン電圧よりも十分に小さいので、ｐ＋コンタクト領域１３６や上部ボディ領域１１８から第２ｎ−ドリフト領域１１５への正孔の注入が抑制される。
ここで、実施例１の半導体装置１０２では、ダイオード領域１０８におけるショットキー界面１５２の面積がＩＧＢＴ領域１０６におけるショットキー界面１３４の面積より小さい。すなわち、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。その結果、ダイオード領域１０８と比較してＩＧＢＴ領域１０６では、ｐ＋コンタクト領域１３６や上部ボディ領域１１８から第２ｎ−ドリフト領域１１５への正孔の注入がより抑制される。これにより、寄生ダイオードによるダイオード電流への影響が低減され、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
また、ショットキー接合の面積を調整することにより抵抗値を調整できるので、抵抗値を調整するために追加の製造工程が不要であり、加工費が増加しない。また、製造時にマスクの面積を調整するだけなので、製造工程が増加することがない。
以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。以下に他の実施例について説明する。なお、他の実施例の構成において、上記実施例１の構成と同じものは同一の符号を付して説明を省略する。
（実施例２） 実施例２の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｎピラー領域１３４の不純物濃度が、ダイオード領域１０８におけるｎピラー領域１４２の不純物濃度より高い。例えば、実施例２のＩＧＢＴ領域１０６におけるｎピラー領域１３４の不純物濃度は１×１０１６〜１×１０１９［ｃｍ-3］程度であり、ダイオード領域１０８におけるｎピラー領域１４２の不純物濃度は１×１０１６〜１×１０１９［ｃｍ-3］程度であり、ＩＧＢＴ領域１０６のｎピラー領域１３４の不純物濃度がダイオード領域１０８のｎピラー領域１４２の不純物濃度より高く設定される。不純物濃度の違いは各ｎピラー領域１３４、１４２における平均濃度により比較できる。
実施例２では、ｎピラー領域１３４、１４２の不純物濃度の違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。また、半導体装置の大きさを変えずに不純物濃度を調整することにより抵抗値を調整できるので、半導体装置が大型化することがない。
（実施例３） 実施例３の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｎピラー領域１３４の断面積が、ダイオード領域１０８におけるｎピラー領域１４２の断面積よりも大きい。断面積は、図１のｘ−ｚ断面において計測する。
実施例３では、ｎピラー領域１３４、１４２の断面積の違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
（実施例４） 実施例４の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｎバリア領域１１６の不純物濃度が、ダイオード領域１０８におけるｎバリア領域１２２より高い。例えば、実施例２のＩＧＢＴ領域１０６におけるｎバリア領域１１６の不純物濃度は１×１０１５〜１×１０１８［ｃｍ-3］程度であり、ダイオード領域１０８におけるｎバリア領域１２２の不純物濃度は１×１０１５〜１×１０１８［ｃｍ-3］程度であり、ＩＧＢＴ領域１０６のｎバリア領域１１６の不純物濃度が、ダイオード領域１０８のｎバリア領域１２２より高く設定される。不純物濃度の違いは各ｎバリア領域１１６、１２２における平均濃度により比較できる。
実施例４ではｎバリア領域１１６、１２２の不純物濃度の違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
（実施例５） 実施例５の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｎピラー領域１３４の端部から横方向に延びるｎバリア領域１１６の長さが、ダイオード領域１０８におけるｎピラー領域１４２の端部から横方向に延びるｎバリア領域１２２の長さより長い。ＩＧＢＴ領域１０６におけるｎバリア領域１１６の長さは、図３のｘ方向におけるｎピラー領域１３４の端部とトレンチ１２６の端部との距離Ｌ１に相当する。また、ダイオード領域１０８におけるｎバリア領域１２２の長さは、図３のｘ方向におけるｎピラー領域１４２の端部とトレンチ１２６の端部との距離Ｌ２に相当する。
実施例５ではｎバリア領域１１６、１２２の長さの違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
（実施例６） 実施例６の半導体装置１０２では、ＩＧＢＴ領域１０６における隣接するｎピラー領域１３４同士の間隔が、ダイオード領域１０８における隣接するｎピラー領域１４２同士の間隔より狭い。ＩＧＢＴ領域１０６のｎピラー領域１３４同士の間隔は、図４のｙ方向（トレンチ１２６の長手方向）における隣接するｎピラー領域１３４の端部間の距離Ｗ１に相当する。また、ダイオード領域１０８のｎピラー領域１４２同士の間隔は、図４のｙ方向（トレンチ１２６の長手方向）における隣接するｎピラー領域１４２の端部間の距離Ｗ２に相当する。
実施例６ではｎピラー領域１３４，１４２の間隔の違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
（実施例７） 実施例７の半導体装置１０２では、ＩＧＢＴ領域１０６における上部ボディ領域１１８の不純物濃度が、ダイオード領域１０８における上部アノード領域１２４の不純物濃度より低い。例えば、実施例７のＩＧＢＴ領域１０６における上部ボディ領域１１８の不純物濃度は１×１０１６〜１×１０１９［ｃｍ-3］程度であり、ダイオード領域１０８における上部アノード領域１２４の不純物濃度は１×１０１６〜１×１０１９［ｃｍ-3］程度であり、ＩＧＢＴ領域１０６の上部ボディ領域１１８の不純物濃度が、ダイオード領域１０８の上部アノード領域１２４の不純物濃度より低く設定される。不純物濃度の違いは上部ボディ領域１１８および上部アノード領域１２４における平均濃度により比較できる。実施例７では上部ボディ領域１１８と上部アノード領域１２４の不純物濃度の違いにより、コレクタ／カソード電極１４６とエミッタ／アノード電極１４８の間（すなわち、カソード電極とアノード電極の間、及び、コレクタ電極とエミッタ電極の間）に電圧が印加されていない状態において、ＩＧＢＴ領域１０６におけるエミッタ／アノード電極１４８と第２バリア領域１１６との間における正孔の量が、ダイオード領域１０８におけるエミッタ／アノード電極１４８とバリア領域１２２との間における正孔の量より少なくなる。そのため、ダイオード領域１０８と比較してＩＧＢＴ領域１０６では、上部ボディ領域１１８から第２ｎ−ドリフト領域１１５への正孔の注入がより一層抑制される。これにより、寄生ダイオードによるダイオード電流への影響が低減され、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
（実施例８） 実施例８の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｐ＋コンタクト領域１３６の不純物濃度が、ダイオード領域１０８におけるｐ＋コンタクト領域１４４の不純物濃度より低い。例えば、実施例８のＩＧＢＴ領域１０６におけるｐ＋コンタクト領域１３６の不純物濃度は１×１０１７〜１×１０２０［ｃｍ-3］程度であり、ダイオード領域１０８におけるｐ＋コンタクト領域１４４の不純物濃度は１×１０１７〜１×１０２０［ｃｍ-3］程度であり、ＩＧＢＴ領域１０６のｐ＋コンタクト領域１３６の不純物濃度が、ダイオード領域１０８のｐ＋コンタクト領域１４４の不純物濃度より低く設定される。不純物濃度の違いは各ｐ＋コンタクト領域１３６，１４４における平均濃度により比較できる。実施例８では各ｐ＋コンタクト領域１３６，１４４の不純物濃度の違いにより、コレクタ／カソード電極１４６とエミッタ／アノード電極１４８の間（すなわち、カソード電極とアノード電極の間、及び、コレクタ電極とエミッタ電極の間）に電圧が印加されていない状態において、ＩＧＢＴ領域１０６におけるエミッタ／アノード電極１４８と第２バリア領域１１６との間における正孔の量が、ダイオード領域１０８におけるエミッタ／アノード電極１４８とバリア領域１２２との間における正孔の量より少なくなる。そのため、ダイオード領域１０８と比較してＩＧＢＴ領域１０６では、ｐ＋コンタクト領域１３６から第２ｎ−ドリフト領域１１５への正孔の注入がより一層抑制される。これにより、寄生ダイオードによるダイオード電流への影響が低減され、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
（実施例９） 実施例９の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｐ＋コンタクト領域１３６の断面積が、ダイオード領域１０８におけるｐ＋コンタクト領域１４４の断面積より小さい。断面積は、図１のｘ−ｚ断面において計測する。実施例９では各ｐ＋コンタクト領域１３６，１４４の断面積の違いにより、コレクタ／カソード電極１４６とエミッタ／アノード電極１４８の間（すなわち、カソード電極とアノード電極の間、及び、コレクタ電極とエミッタ電極の間）に電圧が印加されていない状態において、ＩＧＢＴ領域１０６におけるエミッタ／アノード電極１４８と第２バリア領域１１６との間における正孔の量が、ダイオード領域１０８におけるエミッタ／アノード電極１４８とバリア領域１２２との間における正孔の量より少なくなる。そのため、ダイオード領域１０８と比較してＩＧＢＴ領域１０６では、ｐ＋コンタクト領域１３６から第２ｎ−ドリフト領域１１５への正孔の注入がより一層抑制される。これにより、寄生ダイオードによるダイオード電流への影響が低減され、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０２； 半導体装置；１０４ 半導体基板；１０６ ＩＧＢＴ領域；１０８ ダイオード領域；１１０ ｐ＋コレクタ領域；１１２ ｎバッファ領域；１１４ 第１ｎ−ドリフト領域；１１５ 第２ｎ−ドリフト領域；１１６ ｎバリア領域；１１８ 上部ボディ領域；１２０ ｎ＋カソード領域；１２２ ｎバリア領域；１２４ 上部アノード領域；１２６ トレンチ；１２８ 絶縁膜；１２９ 絶縁膜；１３０ ゲート電極；１３２ ｎ＋エミッタ領域；１３４ ｎピラー領域；１３４ａ ピラー電極；１３６ ｐ＋コンタクト領域；１３８ 絶縁膜；１４０ ゲート電極；１４２ ｎピラー領域；１４２ａ ピラー電極；１４４ ｐ＋コンタクト領域；１４６ コレクタ／カソード電極；１４８ エミッタ／アノード電極；１５０ ショットキー界面；１５２ ショットキー界面；１６６ 下部ボディ領域；１６８ 下部アノード領域

Claims (4)

  1. 同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備えている半導体装置であり、
    前記ダイオード領域が、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなる第１ドリフト領域と、第２導電型の半導体からなる下部アノード領域と、第２導電型の半導体からなる上部アノード領域と、金属からなるアノード電極と、前記下部アノード領域と前記上部アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第１導電型の半導体からなる第１バリア領域と、前記第１バリア領域と前記アノード電極を接続するように形成された、前記バリア領域よりも濃度が高い第１導電型の半導体からなる第１ピラー領域と、を備えており、
    前記第１ピラー領域と前記アノード電極がショットキー接合しており、
    前記ＩＧＢＴ領域が、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、前記第１ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなる下部ボディ領域と、第２導電型の半導体からなる上部ボディ領域と、第１導電型の半導体からなるエミッタ領域と、金属からなるエミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記上部ボディ領域及び下部ボディ領域に対して絶縁膜を挟んで対向するゲート電極と、前記下部ボディ領域と前記上部ボディ領域の間に形成された、前記第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、前記第２バリア領域と前記エミッタ電極を接続するように形成された、前記第２バリア領域よりも濃度が高い第１導電型の半導体からなる第２ピラー領域と、を備えており、
    前記第２ピラー領域と前記エミッタ電極がショットキー接合しており、
    前記半導体装置がダイオードとして作動するときの前記エミッタ電極と前記第２バリア領域との間の第２ピラー領域の抵抗値が、前記アノード電極と前記第１バリア領域との間の第１ピラー領域の抵抗値より小さい、半導体装置。
  2. 前記第２ピラー領域と前記エミッタ電極との接合面の面積が、前記第１ピラー領域と前記アノード電極との接合面の面積より大きい、請求項１に記載の半導体装置。
  3. 前記第２ピラー領域の不純物濃度が、前記第１ピラー領域の不純物濃度より高い、請求項１又は２に記載の半導体装置。
  4. 前記カソード電極と前記アノード電極の間、及び、前記コレクタ電極と前記エミッタ電極の間に電圧が印加されていない状態において、前記エミッタ電極と前記第２バリア領域との間における正孔の量が、前記アノード電極と前記第１バリア領域との間における正孔の量より少ない、請求項１から３のいずれかに記載の半導体装置。
JP2015533804A 2013-08-26 2013-08-26 半導体装置 Active JP5981659B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/072751 WO2015029116A1 (ja) 2013-08-26 2013-08-26 半導体装置

Publications (2)

Publication Number Publication Date
JP5981659B2 true JP5981659B2 (ja) 2016-08-31
JPWO2015029116A1 JPWO2015029116A1 (ja) 2017-03-02

Family

ID=52585736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015533804A Active JP5981659B2 (ja) 2013-08-26 2013-08-26 半導体装置

Country Status (5)

Country Link
US (1) US9508710B2 (ja)
JP (1) JP5981659B2 (ja)
CN (1) CN105556668B (ja)
DE (1) DE112013007363B4 (ja)
WO (1) WO2015029116A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164952A (ja) * 2015-03-06 2016-09-08 トヨタ自動車株式会社 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5918288B2 (ja) 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置
JP6003961B2 (ja) * 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
JP6063915B2 (ja) 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6641983B2 (ja) * 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
CN104966730B (zh) * 2015-05-14 2018-01-12 湖南大学 肖特基势垒高电流密度igbt器件
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
JP6274154B2 (ja) * 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
JP6643382B2 (ja) * 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
JP6852541B2 (ja) * 2017-04-20 2021-03-31 株式会社デンソー 半導体装置
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
US10608122B2 (en) * 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
JP7528743B2 (ja) * 2020-11-27 2024-08-06 三菱電機株式会社 半導体装置
US20230369475A1 (en) * 2022-05-13 2023-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Insulated-gate bipolar transistor (igbt) device with 3d isolation
JP2024098293A (ja) * 2023-01-10 2024-07-23 株式会社デンソー 半導体装置
CN116632053B (zh) * 2023-07-25 2024-01-30 深圳市美浦森半导体有限公司 一种rc-igbt器件的控制方法
WO2025134384A1 (ja) * 2023-12-22 2025-06-26 サンケン電気株式会社 半導体装置及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774434B2 (en) * 2001-11-16 2004-08-10 Koninklijke Philips Electronics N.V. Field effect device having a drift region and field shaping region used as capacitor dielectric
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
WO2013014943A2 (en) * 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
JP2013051345A (ja) 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP5706275B2 (ja) * 2011-08-31 2015-04-22 株式会社豊田中央研究所 ダイオード、半導体装置およびｍｏｓｆｅｔ
JP5511019B2 (ja) * 2011-11-04 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164952A (ja) * 2015-03-06 2016-09-08 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US9508710B2 (en) 2016-11-29
WO2015029116A1 (ja) 2015-03-05
JPWO2015029116A1 (ja) 2017-03-02
DE112013007363T5 (de) 2016-06-09
US20160268252A1 (en) 2016-09-15
CN105556668B (zh) 2017-09-01
DE112013007363B4 (de) 2017-02-02
CN105556668A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
JP5981659B2 (ja) 半導体装置
JP5922886B2 (ja) ダイオードおよび半導体装置
US9853024B2 (en) Semiconductor device
JP6080023B2 (ja) 逆導通型ｉｇｂｔ
JP5918288B2 (ja) 半導体装置
JP6098707B2 (ja) 半導体装置
JP5967065B2 (ja) 半導体装置
JP6222702B2 (ja) 半導体装置
JP6164201B2 (ja) 半導体装置
JP5941214B2 (ja) 半導体装置
JPWO2019116696A1 (ja) 半導体装置
JP5753814B2 (ja) ダイオード、半導体装置およびｍｏｓｆｅｔ
WO2014188569A1 (ja) ダイオード内蔵ｉｇｂｔ
US20170077089A1 (en) Semiconductor device
JP2017195224A (ja) スイッチング素子
CN106549035A (zh) 半导体装置
JP5989689B2 (ja) 半導体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
CN111344867A (zh) 半导体装置
JP6217700B2 (ja) ダイオード
JP6048003B2 (ja) Ｉｇｂｔとダイオードが同一半導体基板に形成されている半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160728

R151 Written notification of patent or utility model registration

Ref document number: 5981659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250