JP5865715B2

JP5865715B2 - モータ制御装置

Info

Publication number: JP5865715B2
Application number: JP2012013265A
Authority: JP
Inventors: 裕司砂田; 酒井　顕; 顕酒井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-01-25
Filing date: 2012-01-25
Publication date: 2016-02-17
Anticipated expiration: 2032-01-25
Also published as: EP2621072B1; AU2012254971B2; EP2621072A3; AU2012254971B9; JP2013153603A; ES2738203T3; CN103227608B; CN103227608A; EP2621072A2

Description

本発明は、モータを制御するモータ制御装置に関するものである。

従来のモータ制御装置は、３個の上アームスイッチング素子（例えば、ＩＧＢＴやＭＯＳ−ＦＥＴ）と、３個の下アームスイッチング素子と、上アームスイッチング素子のゲートに接続された高圧側駆動回路と、下アームスイッチング素子のゲートに接続された低圧側駆動回路と、６個のスイッチング素子と並列に接続されたフライホイールダイオードとにより構成されたインバータ制御回路を有する。高圧側駆動回路および低圧側駆動回路にはマイコン等の制御部からの駆動信号が入力され、高圧側駆動回路および低圧側駆動回路によってスイッチング素子のオン、オフ制御が行われ、上アームスイッチング素子と下アームスイッチング素子との接続点からの出力電圧が制御される。このように構成された従来のモータ制御装置では、インバータ制御回路の電源部である制御ＩＣ電源およびブートストラップ用電源に共通の電源が用いられている（例えば、特許文献１参照）。

特開２０１０−１８１１１０号公報

しかしながら、上記特許文献１に示される従来のモータ制御装置は、高圧側駆動回路及び低圧側駆動回路の両方の電源、すなわち上記共通の電源を遮断（電圧を低下）させることによって出力電圧の出力を停止させるように構成されているため、スイッチング素子の特性や高圧駆動回路及び低圧駆動回路の構成によっては上アームスイッチング素子と下アームスイッチング素子の駆動電圧が不安定となり、出力電圧の出力が短絡する可能性があるという課題があった。

本発明は、上記に鑑みてなされたものであって、出力電圧の出力を安定した状態で停止させることができるモータ制御装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、直流電源の正端子に接続された複数の上アームスイッチング素子と、ブートストラップコンデンサの蓄積電荷を電源として作動し前記各上アームスイッチング素子を各々駆動する複数の第一の駆動回路と、前記各上アームスイッチング素子にそれぞれ直列に接続された複数の下アームスイッチング素子と、前記各下アームスイッチング素子を駆動する第二の駆動回路とを有し、直流電圧を交流電圧に変換してモータを駆動制御するインバータ制御回路と、前記各第一の駆動回路および前記第二の駆動回路を制御する制御信号を演算する演算器と、前記インバータ制御回路の出力を停止させる操作が行われたとき、前記ブートストラップコンデンサを充電する電源を遮断するスイッチ素子と、を備えたことを特徴とする。

この発明によれば、高圧側駆動回路の駆動電源のみを外部から遮断するようにしたので、出力電圧の出力を安定した状態で停止させることができる、という効果を奏する。

図１は、本発明の実施の形態１にかかるモータ制御装置の構成図である。図２は、図１に示されるモータ制御装置の動作シーケンスを示すタイムチャート図である。図３は、本発明の実施の形態２にかかるモータ制御装置の構成図である。図４は、図３に示されるモータ制御装置の動作シーケンスを示すタイムチャート図である。図５は、本発明の実施の形態３にかかるモータ制御装置の構成図である。図６は、図５に示されるモータ制御装置の動作シーケンスを示すタイムチャート図である。図７は、本発明の実施の形態４にかかるモータ制御装置の構成図である。図８は、図７に示されるモータ制御装置の動作シーケンスを示すタイムチャート図である。

以下に、本発明にかかるモータ制御装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１にかかるモータ制御装置の構成図であり、図１に示されるモータ制御装置は、外部スイッチ２４の遮断操作が行われた際、ブートストラップ用電源（高圧駆動回路１１、１２、１３用の電源３）を遮断するように構成されている。図２は、図１に示されるモータ制御装置の動作シーケンスを示すタイムチャート図である。

図１に示されるモータ制御装置は、主たる構成として、モータ２８を駆動するインバータ制御回路２６と、インバータ制御回路２６の制御指令であるインバータ制御信号２７ａを演算する演算器２７（例えばマイコン（ＭＣＵ：Micro Control Unit））と、インバータ制御回路２６からのインバータ出力を停止させるためのスイッチ素子２２（例えばリレー）とを有して構成されている。

インバータ制御回路２６は、直流電源１の高レベル側に接続される３個のスイッチング素子（例えばＩＧＢＴやＭＯＳ−ＦＥＴ）１５、１６、１７と、スイッチング素子１５〜１７のゲートに各々設けられたゲート駆動回路である高圧駆動回路１１〜１３と、直流電源１の低レベル側に接続される３個のスイッチング素子１８、１９、２０と、スイッチング素子１８〜２０のゲートに各々設けられたゲート駆動回路である低圧駆動回路１４とを有して構成されている。

スイッチング素子１５とスイッチング素子１８とから成る直列回路、スイッチング素子１６とスイッチ素子１９とから成る直列回路、およびスイッチング素子１７とスイッチ素子２０とから成る直列回路は、それぞれ直流電源１に接続される。各スイッチング素子１５〜２０にはフライホイールダイオードが逆並列に接続される。３個のスイッチング素子１５〜１７とフライホイールダイオードは上アームを構成し、３個のスイッチング素子１８〜２０とフライホイールダイオードは下アームを構成する。スイッチング素子１５〜１７とスイッチング素子１８〜２０との間の接続点は、モータ２８への出力端子Ｕ、Ｖ、Ｗを成し、それぞれの出力端子にＵ相結線、Ｖ相結線、Ｗ相結線が接続され、Ｕ相結線、Ｖ相結線、およびＷ相結線はモータ２８に接続されている。

高圧駆動回路１１〜１３および低圧駆動回路１４には、演算器２７からのインバータ制御信号２７ａが供給される。高圧駆動回路１１〜１３および低圧駆動回路１４は、インバータ制御信号２７ａに基づいて、対応するスイッチング素子１５〜２０のゲートへゲート信号を供給し、スイッチング素子１５〜２０はこのゲート信号に応じてスイッチング動作をする。この動作によってインバータ制御回路２６に印加される直流電圧が任意周波数の三相交流電圧に変換されてモータ２８が駆動する。なお、直流電源１の低レベル側と演算器２７の出力部との間には、インバータ制御信号２７ａ検知用の抵抗である抵抗器２９が設けられている。

下アーム用の低圧駆動回路１４の電源端子には電源４が供給され、上アーム用の高圧駆動回路１１〜１３の電源端子には電源３が供給される。高圧駆動回路１１と電源３との間には逆流防止用の整流ダイオード５が設けられている。さらに、整流ダイオード５と高圧駆動回路１１との接続端には、一端がスイッチング素子１５のエミッタに接続されたブートストラップコンデンサ８の他端が接続されている。同様に、高圧駆動回路１２と電源３との間には逆流防止用の整流ダイオード６が設けられ、整流ダイオード６と高圧駆動回路１２との接続端には、一端がスイッチング素子１６のエミッタに接続されたブートストラップコンデンサ９の他端が接続されている。また、高圧駆動回路１３と電源３との間には逆流防止用の整流ダイオード７が設けられ、整流ダイオード７と高圧駆動回路１３との接続端には、一端がスイッチング素子１７のエミッタに接続されたブートストラップコンデンサ１０の他端が接続されている。このように、実施の形態１にかかるインバータ制御回路２６ではブートストラップの方式の駆動回路が用いられ、インバータ制御回路２６ではスイッチング素子１８〜２０のエミッタ側が基準ＧＮＤとなっており、スイッチング素子１８〜２０がＯＦＦの状態でも駆動できるように高圧駆動回路１１〜１３用の電源を生成する。すなわち、スイッチング素子１８〜２０がＯＮのときにブートストラップコンデンサ８〜１０が充電され、スイッチング素子１８〜２０がＯＦＦのときにブートストラップコンデンサ８〜１０に蓄電された電荷が高圧駆動回路１１〜１３の電源として使用される。

次に、スイッチ素子２２と外部スイッチ２４に関して説明する。スイッチ素子２２の一次側コイルには、ＧＮＤ２３を基準にした電源２１の電圧が印加されている。スイッチ素子２２の二次側スイッチの一端には高圧駆動回路１１〜１３の電源３が印加され、スイッチ素子２２の二次側スイッチの他端には低圧駆動回路１４の電源４が印加されている。電源２１は電源３および電源４と絶縁された状態で設けられ、ＧＮＤ２３は電源３および電源４の電圧レベルの基準となるＧＮＤ２と絶縁されている。外部スイッチ２４は、モータ制御装置の外部に設けられ、ユーザが電源３を遮断するための操作部である。外部スイッチ２４は、スイッチ素子２２の一次側コイルの一端とＧＮＤ２３との間に設けられ、図１では一例としてコネクタ２５を介して外部スイッチ２４が設けられている。

図２を用いて動作を説明する。（１）ユーザが外部スイッチ２４を開放操作した場合、スイッチ素子２２の一次側コイルに印加されていた電圧が失われ、スイッチ素子２２の二次側スイッチが開放状態となり電源３と電源４とが分離される。このとき、高圧駆動回路１１、１２、１３に供給されていた電源３は遮断される。電源３が遮断されるとブートストラップコンデンサ８〜１０内の電荷が放電され、高圧駆動回路１１〜１３が動作しなくなる。そのため、スイッチング素子１５〜１７がＯＮしなくなる。（２）演算器２７からのインバータ制御信号２７ａがインバータ制御回路２６に入力されるものの、（３）電源３と電源４とが分離されたとき、ＧＮＤ２を基準とする低圧駆動回路１４の電源４は遮断されないため、スイッチング素子１８〜２０の駆動電圧は安定しており、インバータ制御回路２６は不安定な動作にならない。従って、インバータ制御回路２６からのインバータ出力は安定した状態でＯＦＦを維持する。

以上に説明したように、実施の形態１にかかるモータ制御装置は、直流電源１の正端子に接続された複数の上アームスイッチング素子（スイッチング素子１５〜１７）と、ブートストラップコンデンサ８〜１０の蓄積電荷を電源として作動し、各スイッチング素子１５〜１７を各々駆動する複数の第一の駆動回路（高圧駆動回路１１〜１３）と、各スイッチング素子１５〜１７にそれぞれ直列に接続された複数の下アームスイッチング素子（スイッチング素子１８〜２０）と、各スイッチング素子１８〜２０を駆動する第二の駆動回路（低圧駆動回路１４）とを有し、直流電圧を交流電圧に変換してモータ２８を駆動制御するインバータ制御回路２６と、高圧駆動回路１１〜１３および低圧駆動回路１４を制御する制御信号（インバータ制御信号２７ａ）を演算する演算器２７と、インバータ制御回路２６のインバータ出力を停止させる操作が行われたとき、ブートストラップコンデンサ８〜１０を充電する電源３を遮断するスイッチ素子２２とを備えるようにしたので、外部スイッチ２４において遮断操作が行われた場合でも低圧駆動回路１４の電源４は遮断されずに、スイッチング素子１５〜１７の動作のみＯＦＦとなる。その結果、スイッチング素子の特性や高圧駆動回路及び低圧駆動回路の構成に拘わらず、確実かつ安全にインバータ出力を停止することができる。また、実施の形態１にかかるモータ制御装置によれば、モータ制御装置の外部に設けられた外部スイッチ２４によりインバータ出力の停止操作を行われるように構成されているため、ユーザが意図的に且つ安全にインバータ出力を停止させることが可能である。

実施の形態２．
実施の形態１のモータ制御装置は、外部スイッチ２４が操作されたときブートストラップコンデンサ８〜１０への電源３を遮断することでインバータ出力を停止するように構成されている。ただし、実施の形態１のモータ制御装置は、電源３が遮断された時点から所定時間の間、ブートストラップコンデンサ８〜１０内の電荷によってスイッチング素子１５〜１７がＯＦＦしないため、インバータ出力が停止しないこととなる。実施の形態２のモータ制御装置は、外部スイッチ２４が操作されたときブートストラップコンデンサ８〜１０への電源３を遮断すると共にインバータ制御回路２６へのインバータ制御信号２７ａを停止させることでインバータ出力を停止するように構成されている。以下、実施の形態１と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。

図３は、本発明の実施の形態２にかかるモータ制御装置の構成図であり、図４は、図３に示されるモータ制御装置の動作シーケンスを示すタイムチャート図である。

図３に示されるモータ制御装置では、演算器２７とインバータ制御回路２６との間にバスＩＣ３０が設けられている。バスＩＣ３０は、例えば、一の入力部への入力信号がＬｏｗレベルのときには他の入力部に入力される信号を通常出力するが、一の入力部への入力信号がＨｉｇｈレベルに変化した場合には全ての出力がＨｉｇｈインピーダンスになるバスＩＣである。バスＩＣ３０の一の入力部には、バスＩＣ３０の入力電圧範囲内の電圧値であって電源３１が遮断されたことを表す遮断検知信号３９が入力され、バスＩＣ３０の他の入力部には、演算器２７からのインバータ制御信号２７ａが入力される。バスＩＣ３０の出力部は、インバータ制御回路２６に接続され、この出力部には抵抗器２９の一端が接続される。

上述した遮断検知信号３９を生成する回路は、例えばスイッチ素子３６（例えばフォトカプラ）と、スイッチ素子３６の一次側と電源３との間に接続されスイッチ素子３６を制御する抵抗器３５と、スイッチ素子３６の二次側とバスＩＣ３０の入力部（一の入力部）との間に接続された抵抗器３４と、一端が電源３１に接続され他端がバスＩＣ３０の入力部（一の入力部）と抵抗器３４との接続部に接続された抵抗器３２と、一端が抵抗器３２の他端に接続された他端がスイッチ素子３６の二次側に接続されたフィルタ用コンデンサ３３とで構成される。

図４を用いて動作を説明する。（１）ユーザが外部スイッチ２４を開放操作した場合、スイッチ素子２２の一次側コイルに印加されていた電圧が失われ、スイッチ素子２２の二次側スイッチが開放状態となり電源３と電源４とが分離される。このとき、高圧駆動回路１１、１２、１３に供給されていた電源３は遮断される。（２）電源３が遮断されたとき、バスＩＣ３０の一の入力部にはＨｉｇｈレベルの信号（遮断検知信号３９）が入力される。（３）このときバスＩＣ３０の出力はＨｉｇｈインピーダンスになり、バスＩＣ３０の出力がＬｏｗレベルに固定される。（４）このことにより、演算器２７からのインバータ制御信号２７ａがバスＩＣ３０の他の入力部に入力されている状態であっても、バスＩＣ３０の出力インピーダンスと抵抗器２９との分圧の関係からインバータ制御回路２６にはＬｏｗレベルの信号しか入力されない。すなわちインバータ制御回路２６にはインバータ制御信号２７ａが入力されない状態となる。インバータ制御回路２６に入力されるインバータ制御信号２７ａがＯＦＦのときにスイッチング素子１５〜２０がＯＦＦになると仮定した場合、インバータ制御回路２６はインバータ出力を停止する。

以上に説明したように、実施の形態２にかかるモータ制御装置は、演算器２７とインバータ制御回路２６との間に設けられ、ブートストラップコンデンサ８〜１０を充電する電源３が遮断されたことを表す遮断検知信号３９が入力されていないときには演算器２７からのインバータ制御信号２７ａをインバータ制御回路２６に出力し、遮断検知信号３９が入力されたときには演算器２７からのインバータ制御信号２７ａをインバータ制御回路２６に出力しないように構成された信号制御部（バスＩＣ３０）を備えるようにしたので、電源３が遮断されたとき、インバータ出力を停止させることが可能である。

実施の形態３．
実施の形態１のモータ制御装置は、電源３を遮断することによってインバータ出力を停止するように構成され、実施の形態２のモータ制御装置は、電源３が遮断されたことを検知し、インバータ制御回路２６に入力されるインバータ制御信号２７ａをＬｏｗレベルに固定することでインバータ出力を停止するように構成されている。ただし、このように構成されたモータ制御装置では、電源３が遮断された場合でも演算器２７からのインバータ制御信号２７ａの出力は継続される。そのため、例えばスイッチング素子１５〜１７がＯＦＦせず、かつ、バスＩＣ３０の出力が短絡故障しているような場合には、電源３が遮断された時点から所定時間の間、ブートストラップコンデンサ８〜１０内の電荷によってスイッチング素子１５〜１７がＯＦＦしないため、インバータ出力が停止しないこととなる。実施の形態３のモータ制御装置は、このような場合にもインバータ出力を停止することができるように構成されている。以下、実施の形態２と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。

図５は、本発明の実施の形態３にかかるモータ制御装置の構成図であり、図６は、図５に示されるモータ制御装置の動作シーケンスを示すタイムチャート図である。

図５に示されるモータ制御装置では、インバータ出力を制御する演算器２７と電源３との間に遮断検知回路３７が設けられている。遮断検知回路３７は、電源３が遮断されたことを検知する。演算器２７には遮断検知回路３７からの信号３７ａを取り込む遮断検知ポートが設けられ、演算器２７は、遮断検知回路３７からの信号３７ａがＬｏｗレベルに変化したとき、電源３が遮断されたことを検知してインバータ制御信号２７ａの出力をＬｏｗレベルに固定する。

図６を用いて動作を説明する。（１）ユーザが外部スイッチ２４を開放操作した場合、スイッチ素子２２の一次側コイルに印加されていた電圧が失われ、スイッチ素子２２の二次側スイッチが開放状態となり電源３と電源４とが分離される。このとき、高圧駆動回路１１、１２、１３に供給されていた電源３は遮断される。電源３が遮断されたとき、（２）バスＩＣ３０の一の入力部にはＨｉｇｈレベルの信号が入力され、（３）演算器２７の遮断検知ポートに入力される信号がＬｏｗレベルに変化する。（４）従って、演算器２７からのインバータ制御信号２７ａの出力がＬｏｗレベルに固定され、その結果、インバータ制御回路２６からのインバータ出力が停止する。

以上に説明したように、実施の形態３にかかるモータ制御装置は、ブートストラップコンデンサ８〜１０を充電する電源３が遮断されたことを検知する遮断検知回路３７を備え、演算器２７は、遮断検知回路３７からの信号３７ａに基づいて電源３が遮断されたことを検知し、インバータ制御信号２７ａの出力をＬｏｗレベルに固定するようにしたので、電源３が遮断されたとき、インバータ出力を停止させることが可能である。

実施の形態４．
実施の形態１のモータ制御装置は、電源３を遮断することによってインバータ出力を停止するように構成され、実施の形態２のモータ制御装置は、電源３が遮断されたことを検知し、インバータ制御回路２６に入力されるインバータ制御信号２７ａをＬｏｗレベルに固定することでインバータ出力を停止するように構成され、実施の形態３のモータ制御装置は、電源３が遮断されたことを演算器２７に検知させることで演算器２７からのインバータ制御信号２７ａをＬｏｗレベルに固定してインバータ出力を停止するように構成されている。ただし、このように構成されたモータ制御装置では、スイッチ素子２２の二次側スイッチが短絡状態となったとき、外部スイッチ２４が開放されたとしても電源３を遮断することができないため、インバータ出力を停止することができない。実施の形態４のモータ制御装置は、このような場合にもインバータ出力を停止することができるように構成されている。以下、実施の形態３と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。

図７は、本発明の実施の形態４にかかるモータ制御装置の構成図であり、図８は、図７に示されるモータ制御装置の動作シーケンスを示すタイムチャート図である。

図７に示されるモータ制御装置では、スイッチ２２の一次側コイルと外部スイッチ２４との接続部に接続され、インバータ制御回路２６のインバータ出力を停止させる操作が行われたことを検出する停止操作検出回路３８が設けられている。この停止操作検出回路３８は、例えば外部スイッチ２４が開放されたことを検知して演算器２７へ出力する。演算器２７には停止操作検出回路３８からの信号３８ａを取り込むスイッチ開放検知ポートが設けられ、演算器２７は、停止操作検出回路３８からの信号３８ａがＬｏｗレベルに変化したとき、外部スイッチ２４が開放されたことを検知してインバータ制御信号２７ａの出力をＬｏｗレベルに固定する。

図８を用いて動作を説明する。（１）ユーザが外部スイッチ２４を開放操作した場合、スイッチ素子２２の一次側コイルに印加されていた電圧が失われる。（２）このとき、スイッチ素子２２の二次側スイッチが短絡状態となっている場合には電源３を遮断することができないが、（３）停止操作検出回路３８において外部スイッチ２４の開放操作が検知されたことによって、演算器２７のスイッチ開放検知ポートに入力される信号がＬｏｗレベルに変化する。（４）従って、演算器２７からのインバータ制御信号２７ａの出力がＬｏｗレベルに固定され、その結果、インバータ制御回路２６からのインバータ出力が停止する。

以上に説明したように、実施の形態４にかかるモータ制御装置は、インバータ制御回路２６の出力を停止させる操作が行われたことを検出する停止操作検出回路３８を備え、演算器２７は、停止操作検出回路３８からの信号３８ａに基づいてインバータ制御回路２６の出力を停止させる操作が行われたことを検知し、インバータ制御信号２７ａの出力をＬｏｗレベルに固定するようにしたので、スイッチ素子２２の二次側スイッチが短絡状態となった場合でも外部スイッチ２４の操作が行われたときにインバータ出力を停止させることが可能である。

なお、本発明の実施の形態にかかるモータ制御装置は、本発明の内容の一例を示すものであり、更なる別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略するなど、変更して構成することも可能であることは無論である。

以上のように、本発明は、モータ制御装置に適用可能であり、特に、出力電圧の出力を安定した状態で停止させることができる発明として有用である。

１直流電源
２、２３ＧＮＤ
３、４、２１、３１電源
５、６、７逆流防止用整流ダイオード
８、９、１０ブートストラップコンデンサ
１１、１２、１３高圧駆動回路（第一の駆動回路）
１４低圧駆動回路（第二の駆動回路）
１５、１６、１７、１８、１９、２０スイッチング素子
２２、３６スイッチ素子
２４外部スイッチ
２５コネクタ
２６インバータ制御回路
２７演算器
２７ａインバータ制御信号（制御信号）
２８モータ
２９、３２、３４、３５抵抗器
３０バスＩＣ
３３フィルタ用コンデンサ
３７外部遮断検知回路
３７ａ遮断検知回路からの信号
３８停止操作検出回路
３８ａ停止操作検出回路からの信号
３９遮断検知信号

Claims

直流電源の正端子に接続された複数の上アームスイッチング素子と、ブートストラップコンデンサの蓄積電荷を電源として作動し前記各上アームスイッチング素子を各々駆動する複数の第一の駆動回路と、前記各上アームスイッチング素子にそれぞれ直列に接続された複数の下アームスイッチング素子と、前記各下アームスイッチング素子を駆動する第二の駆動回路とを有し、直流電圧を交流電圧に変換してモータを駆動制御するインバータ制御回路と、
前記各第一の駆動回路および前記第二の駆動回路を制御する制御信号を演算する演算器と、
前記インバータ制御回路の出力を停止させる操作が行われたとき、前記ブートストラップコンデンサを充電する電源を遮断するスイッチ素子と、
を備えたことを特徴とするモータ制御装置。
前記演算器と前記インバータ制御回路との間に設けられ、前記ブートストラップコンデンサを充電する電源が遮断されたことを表す遮断検知信号が入力されていないときには前記演算器からの制御信号を前記インバータ制御回路に出力し、前記遮断検知信号が入力されたときには前記演算器からの制御信号を前記インバータ制御回路に出力しないように構成された信号制御部を備えたことを特徴とする請求項１に記載のモータ制御装置。
前記ブートストラップコンデンサを充電する電源が遮断されたことを検知する遮断検知回路を備え、
前記演算器は、前記遮断検知回路からの信号に基づいてこの電源が遮断されたことを検知し、前記演算器から前記信号制御部への前記制御信号の出力をＬｏｗレベルに固定することを特徴とする請求項２に記載のモータ制御装置。
前記インバータ制御回路の出力を停止させる操作が行われたことを検出する停止操作検出回路を備え、
前記演算器は、前記停止操作検出回路からの信号に基づいて前記インバータ制御回路の出力を停止させる操作が行われたことを検知し、前記演算器から前記信号制御部への前記制御信号の出力をＬｏｗレベルに固定することを特徴とする請求項２または請求項３に記載のモータ制御装置。
直流電源の正端子に接続された複数の上アームスイッチング素子と、ブートストラップコンデンサの蓄積電荷を電源として作動し前記各上アームスイッチング素子を各々駆動する複数の第一の駆動回路と、前記各上アームスイッチング素子にそれぞれ直列に接続された複数の下アームスイッチング素子と、前記各下アームスイッチング素子を駆動する第二の駆動回路とを有し、直流電圧を交流電圧に変換してモータを駆動制御するインバータ制御回路と、
前記各第一の駆動回路および前記第二の駆動回路を制御する制御信号を演算する演算器と、
前記インバータ制御回路の出力を停止させる操作が行われたとき、前記ブートストラップコンデンサを充電する電源を遮断するスイッチ素子と、
前記ブートストラップコンデンサを充電する電源が遮断されたことを検知する遮断検知回路と、
を備え、
前記演算器は、前記遮断検知回路からの信号に基づいてこの電源が遮断されたことを検知し、前記演算器から前記インバータ制御回路への前記制御信号の出力をＬｏｗレベルに固定することを特徴とするモータ制御装置。
直流電源の正端子に接続された複数の上アームスイッチング素子と、ブートストラップコンデンサの蓄積電荷を電源として作動し前記各上アームスイッチング素子を各々駆動する複数の第一の駆動回路と、前記各上アームスイッチング素子にそれぞれ直列に接続された複数の下アームスイッチング素子と、前記各下アームスイッチング素子を駆動する第二の駆動回路とを有し、直流電圧を交流電圧に変換してモータを駆動制御するインバータ制御回路と、
前記各第一の駆動回路および前記第二の駆動回路を制御する制御信号を演算する演算器と、
前記インバータ制御回路の出力を停止させる操作が行われたとき、前記ブートストラップコンデンサを充電する電源を遮断するスイッチ素子と、
前記インバータ制御回路の出力を停止させる操作が行われたことを検出する停止操作検出回路と、
を備え、
前記演算器は、前記停止操作検出回路からの信号に基づいて前記インバータ制御回路の出力を停止させる操作が行われたことを検知し、前記演算器から前記インバータ制御回路への前記制御信号の出力をＬｏｗレベルに固定することを特徴とするモータ制御装置。