[go: up one dir, main page]

JP2014053611A - 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法 - Google Patents

半導体バッファ構造体及びそれを含む半導体素子と、その製造方法 Download PDF

Info

Publication number
JP2014053611A
JP2014053611A JP2013183198A JP2013183198A JP2014053611A JP 2014053611 A JP2014053611 A JP 2014053611A JP 2013183198 A JP2013183198 A JP 2013183198A JP 2013183198 A JP2013183198 A JP 2013183198A JP 2014053611 A JP2014053611 A JP 2014053611A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
control layer
layer
composition ratio
buffer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013183198A
Other languages
English (en)
Inventor
Jun-Youn Kim
峻 淵 金
Joo-Sung Kim
柱 成 金
Moon Cheng Liang
ムン 承 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2014053611A publication Critical patent/JP2014053611A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】シリコン基板上に窒化物薄膜を成長する時に窒化物薄膜内の転位密度を低下させる半導体バッファ構造体を提供する。
【解決手段】本発明による半導体バッファ構造体は、一方向に行くほど平均ガリウム組成比が増大する複数の窒化物半導体層と、複数の窒化物半導体層のうちの、隣接する窒化物半導体層の間に配された、Ala1Inb1Ga1−a1−b1N(0≦a1≦1,0≦b1≦1、a1+b1≠1)で形成された転位制御層と、を備える半導体バッファ構造体である。転位制御層の介在により複数の窒化物半導体層全体の転位密度を低下できる。
【選択図】図1

Description

本発明は、半導体バッファ構造体及びそれを含む半導体素子と、その製造方法に関する。
窒化物系半導体素子を形成するための基板としてサファイア基板がよく使われる。しかし、サファイア基板は、コストが高く、チップ製作プロセスが難しく、導電性が低い。そして、サファイア基板を大口径としてエピ成長させる時に、低い熱伝導度によって、高温で基板自体の撓み現象が発生して、大面積に製作し難い。
このような限界を克服するために、サファイア基板の代わりに、シリコン基板を活用した窒化物系半導体素子が開発されている。シリコン基板は、サファイア基板に比べて熱伝導度が高いので、窒化物薄膜の成長に必要な高温でも基板の撓み程度が大きくないので、大口径の窒化物薄膜の成長に対してサファイア基板よりも適している。
しかし、シリコン基板上に窒化物薄膜を成長する時、基板と薄膜との間のガリウム組成比の不一致によって転位密度(Dislocation Density)が大きくなって、クラックの発生を助長し、このクラックはデバイスの正常動作を危険に曝し、最悪の場合デバイスを動作不能に陥らせる恐れがある。
本発明が解決しようとする課題は、シリコン基板上に窒化物薄膜を成長する時に窒化物薄膜内の転位密度を低下させる半導体バッファ構造体を提供することである。
本発明が解決しようとする他の課題は、基板上に成長する窒化物系半導体バッファ構造体内の転位密度を低下させた半導体素子を提供することである。
前記課題を達成するために、本発明の一類型による半導体バッファ構造体は、一方向に行くほど平均ガリウム組成比が増加する複数の窒化物半導体層と、前記複数の窒化物半導体層のうちの隣接する窒化物半導体層の間に配された、Ala1Inb1Ga1−a1−b1N(0≦a1≦1,0≦b1≦1、a1+b1≠1)を含む物質で形成された転位制御層と、を備える。
好ましくは、
そして、前記転位制御層の平均ガリウム組成比は、前記隣接する窒化物半導体層の各々の平均ガリウム組成比より大きい。
また、前記転位制御層と前記隣接する窒化物半導体層との境界で、前記転位制御層のガリウム組成比は、前記隣接する窒化物半導体層の各々のガリウム組成比より大きい。
好ましくは、
そして、前記転位制御層は、単結晶層である。
また、前記転位制御層は、GaNを含む。
そして、前記転位制御層の厚さは、前記複数の窒化物半導体層及び前記転位制御層の全体に圧縮応力を形成させる厚さである。
また、前記転位制御層の厚さは、前記隣接する窒化物半導体層の各々の厚さより薄い。
そして、前記転位制御層の厚さは、0.1nm乃至100nmである。
好ましくは、
また、前記転位制御層は、前記隣接する窒化物半導体層のうち少なくとも一つと接する。
そして、前記複数の窒化物半導体層のうち、前記シリコン基板と接する層は、AlNを含む。
また、前記複数の窒化物半導体層のうち、前記シリコン基板と最も遠く離隔した層は、GaNを含む。
好ましくは、
そして、前記転位制御層上に配され、Ala2Inb2Ga1−a2−b2N(0<a2≦1,0≦b2≦1、a2≠a1)で形成され、前記半導体バッファ構造体の圧縮応力の減少を補完する応力制御層を備える。
好ましくは、
また、前記応力制御層の平均ガリウム組成比は、前記隣接する窒化物半導体層の各々の平均ガリウム組成比より小さい。
そして、前記応力制御層の平均アルミニウム組成比は、前記隣接する窒化物半導体層の各々の平均アルミニウム組成比より大きい。
好ましくは、
また、前記応力制御層は、前記隣接する窒化物半導体層のうち、平均ガリウム組成比の大きい第1窒化物半導体層と前記転位制御層との間に配される。
好ましくは、
そして、前記応力制御層と前記転位制御層との境界で、前記応力制御層のガリウム組成比は、前記隣接する窒化物半導体層のうち、平均ガリウム組成比の小さい第2窒化物半導体層と前記転位制御層との境界で、前記第2窒化物半導体層のガリウム組成比より小さい。
好ましくは、
また、前記応力制御層は、単結晶層である。
そして、前記応力制御層は、AlNを含む。
また、前記応力制御層の厚さは、前記複数の窒化物半導体層、前記転位制御層及び前記応力制御層全体に圧縮応力を形成させる厚さである。
そして、前記応力制御層の厚さは、前記転位制御層の厚さより薄い。
また、前記転位制御層の厚さは、10nm乃至2000nmであり、応力制御層は、1nm乃至1000nmである。
そして、前記増加は、段階的な増加である。
好ましくは、
また、シリコン基板をさらに含み、前記複数の窒化物半導体層は、前記シリコン基板上に配される。
そして、前記一方向は、前記シリコン基板から遠ざかる方向である。
一方、本発明の他の類型による半導体バッファ構造体は、一方向に行くほど平均ガリウム組成比が増加する複数の窒化物半導体層と、前記複数の窒化物半導体層のうち一層以上の層内に配され、前記複数の窒化物半導体層の転位密度を低下させ、Ala1Inb1Ga1−a1−b1N(0≦a1≦1,0≦b1≦1、a1+b1≠1)で形成された転位制御層と、を備える。
好ましくは、
そして、前記複数の窒化物半導体層は、3層以上の層である。
一方、本発明の一類型による半導体素子は、前述した半導体バッファ構造体、及び前記半導体バッファ構造体上に形成される窒化物積層体を含む。
そして、前記窒化物積層体上に形成された素子層をさらに備える。
また、前記素子層は、LED(Light Emitting Diode)、LD(Laser Diode)、FET(Field Effect Transistor)、HEMT(High Electron Mobility Transistor)又は、ショットキーダイオード(Schottky Diode)構造を含む。
前記課題を達成するために、本発明の一類型による半導体バッファ構造体の製造方法は、 シリコン基板上に第1窒化物半導体層を積層する工程と、 前記第1窒化物半導体層上にAla1Inb1Ga1−a1−b1N(0≦a1≦1,0≦b1≦1、a1+b1≠1)で形成された転位制御層を積層する工程と、 前記転位制御層上に第2窒化物半導体層を積層する工程と、を含み、
前記第1及び第2窒化物半導体層の各々は、一方向に行くほど平均ガリウム組成比が増加し、前記第2窒化物半導体層の平均ガリウム組成比は、前記第1窒化物半導体層の平均ガリウム組成比より大きく、 前記転位制御層は、前記第1及び第2窒化物半導体層全体の転位密度を低下させる。
本発明によれば、半導体バッファ構造体は、複数の窒化物半導体層間にガリウム組成比の大きい転位制御層を挿入されているので、転位密度が低下して、クラックが減少する。
そして、前記半導体バッファ構造体上に窒化物系半導体薄膜を成長する時、窒化物系半導体薄膜内のクラックが減少するので、シリコン基板を使用して、大面積の半導体素子を製作できる。
本発明の一実施形態による半導体バッファ構造体の概略的な構造を示す断面図である。 本発明の一実施形態による複数の窒化物半導体層の間に転位制御層が配されるバッファ層を示す断面図である。 本発明の一実施形態による複数の窒化物半導体層の間に転位制御層が配されるバッファ層を示す断面図である。 本発明の一実施形態による複数の窒化物半導体層の間に転位制御層が配されるバッファ層を示す断面図である。 本発明の一実施形態による複数の窒化物半導体層のうち一つの窒化物半導体層内に転位制御層が配されたバッファ層を示す断面図である。 本発明の一実施形態による複数の窒化物半導体層のうち一つの窒化物半導体層内に転位制御層が配されたバッファ層を示す断面図である。 本発明の一実施形態による応力制御層を含む半導体バッファ構造体を示す断面図である。 本発明の一実施形態による応力制御層を含むバッファ層を示す図面である。 本発明の他の実施形態による半導体素子の概略的な構造を示す断面図である。 本発明の他の実施形態による半導体素子の概略的な構造を示す断面図である。
以下、本発明の実施形態による半導体バッファ構造体及びそれを含む半導体素子と、それらの製造方法と、について、添付した図面を参照して、詳細に説明する。図面で、同じ参照番号は、同じ構成要素を表し、各構成要素のサイズや厚さは、説明の便宜上誇張されている。一方、後述する実施形態は、単に例示的なものに過ぎず、このような実施形態から多様な変形が可能である。
図1は、本発明の一実施形態による半導体バッファ構造体100の概略的な構造を示す断面図である。
半導体バッファ構造体100は、シリコン基板10、及びシリコン基板10上に形成されたバッファ層20を備える。
シリコン基板10としては、<100>、<110>、<111>などを含む何れかの方位のSi結晶面を有する基板が使われる。
バッファ層20は、クラック、転位が少ない良好な品質の窒化物積層体を成長させるための層であって、第1、第2の窒化物半導体層12,13を備える。第1、第2の窒化物半導体層12,13の各々は、Alx1Iny1Ga1−x1−y1N(0≦x1≦1、0≦y1<1、0≦x1+y1≦1)物質で形成される。例えば、バッファ層20のうち、シリコン基板10と直接接触する第1窒化物半導体層は、AlN(即ち、x1=1、y1=0)で形成され、バッファ層20の最上層である第2窒化物半導体層は、GaN(即ち、x1=y1=0)で形成される。
ここで、第1、第2の窒化物半導体層の各々は、ガリウム成分の組成比(以下、‘ガリウム組成比’という)がシリコン基板10のなす平面に直角な方向に沿って、一定か、又は単調増加する。そして、ガリウム組成比は、各々の窒化物半導体層内においてシリコン基板10を基準として同一の高さの部分で、ガリウム成分が占める比率を意味し、平均ガリウム組成比は、一つの窒化物半導体層内全体でガリウム成分が占める比率を意味する。
また、バッファ層20の全体応力は、窒化物半導体層の数、各窒化物半導体層の厚さ、及び組成成分の組成比によって決定される。
本実施形態で、バッファ層20の全体応力が圧縮応力となるように、窒化物半導体層の数、各窒化物半導体層の厚さ、及び組成成分の組成比が決定される。
例えば、バッファ層20で、窒化物半導体層の各々の平均ガリウム組成比は、シリコン基板10から遠ざかるほど増加する。
即ち、平均ガリウム組成比は、シリコン基板10から遠ざかるほど層単位で段階的に増加する。そして、各窒化物半導体層の厚さは、同一、又は、異なる。例えば、各窒化物半導体層の厚さは、約10nm乃至1μmである。
このように、バッファ層20内の各窒化物半導体層の平均ガリウム組成比が、シリコン基板10から遠ざかるほど増加すれば、バッファ層20の全体応力が圧縮応力(compression_stress)となって引張応力(tensile_stress)の場合とは逆にクラックの発生は抑制されるが、図1において後述する転位制御層16が無く第1、第2窒化物半導体層が直接接触していると、両者間の平均ガリウム組成比の差に起因して転位密度が高くなるという問題点がある。
そこでこの問題に対処するために、バッファ層20は、第1、第2の窒化物半導体層12,13のうち、隣接する部分である窒化物半導体サブ層12a,13aの間に配され、第1、第2の窒化物半導体層12,13の転位密度を低下させる転位制御層16をさらに備える。
転位制御層16は、第1、第2の窒化物半導体層12,13のうち隣接する窒化物半導体サブ層12a,13aの間に配される。転位制御層16は、Ala1Inb1Ga1−a1−b1N(0≦a1,b1≦1、a1+b1≠1)で形成され、転位制御層16の平均ガリウム組成比は、隣接する窒化物半導体層12a,13aの各々の平均ガリウム組成比より大きい。例えば、転位制御層16は、単結晶層であり、GaNで形成される。
一方、バッファ層20に転位制御層16が配されるとしても、バッファ層20の全体応力は、圧縮応力とならねばならない。即ち、転位制御層16の厚さは、第1、第2の窒化物半導体層12,13が圧縮応力を受けるようにする厚さである。前述したように、バッファ層20の全体応力は、窒化物半導体サブ層の数、各窒化物半導体サブ層の厚さ及び組成成分の組成比によっても変わるので、転位制御層16の厚さは特定値に限定されないが、一般的に転位制御層16の厚さは、0.1nm乃至100nmである。
このように、バッファ層20内に平均ガリウム組成比より大きいガリウム組成比を有する転位制御層16が形成されることによって、バッファ層20の全体的な転位密度を低下させる。転位制御層16を基準として一側に配された一つ以上の窒化物半導体サブ層からなる第1窒化物半導体層12と、転位制御層16を基準として他側に配された一つ以上の窒化物半導体サブ層からなる第2窒化物半導体層13とで発生した転位の方向と相互に逆になる。そして、方向が逆である転位が互いに相殺されて、全体的な転位密度は、低下する。
図2乃至図4は、本発明の一実施形態による第1、第2の窒化物半導体層の間に転位制御層が配されるバッファ層を示した断面図である。
図2に示したように、バッファ層210は、各々一つの窒化物半導体サブ層からなる第1、第2の窒化物半導体層211,212及び一つの転位制御層216を備える。しかし、それは説明の便宜のためのものであり、それに限定されない。窒化物半導体サブ層は、二つ以上あり得、転位制御層も、一つ以上あり得る。
第1及び第2窒化物半導体層211,212の各々は、ガリウム組成比が高さに関係なく一定の単結晶で形成される。そして、第2窒化物半導体層212の平均ガリウム組成比は、第1窒化物半導体層211の平均ガリウム組成比より大きい。従って、第1窒化物半導体層211から第2窒化物半導体層212に行く際に、バッファ層210の平均ガリウム組成比は、階段状に増加する。第1及び第2窒化物半導体層211,212の厚さは、同一であるか、又は、異なる。
一方、第1窒化物半導体層211と第2窒化物半導体層212との間には、転位制御層216が配される。転位制御層216の平均ガリウム組成比は、第1及び第2窒化物半導体層211,212全体の平均ガリウム組成比より大きい。又は、転位制御層216の平均ガリウム組成比は、第2窒化物半導体層212の平均ガリウム組成比より大きい。例えば、転位制御層216は、GaNで形成される。
転位制御層216の厚さは、転位制御層216の上に接した層、即ち、第2窒化物半導体層212がその下層、即ち、第1窒化物半導体層211及び転位制御層216によって圧縮応力を受けるようにする厚さである。このような転位制御層216の厚さは、第1及び第2窒化物半導体層211,212の厚さより薄い。例えば、転位制御層216は、約0.1nm乃至100nmである。
また、図3に示したように、バッファ層220は、三つの窒化物半導体サブ層221,222,223及び一つの転位制御層226を備える。この場合、窒化物半導体サブ層221は単独で第1の窒化物半導体層を形成し、窒化物半導体サブ層222、223は合わせて第2の窒化物半導体層を形成する。しかし、それは説明の便宜のためのものであり、それに限定されない。
三つの窒化物半導体サブ層221,222,223(以下、各々第1、第2、第3窒化物半導体サブ層という)の各々は、上側に行くほどガリウム組成比が連続的に増大する多結晶で形成される。そして、第1窒化物半導体サブ層221から第3窒化物半導体サブ層223に行くに連れて、各窒化物半導体サブ層の平均ガリウム組成比は、単調増大する。第1乃至第3窒化物半導体サブ層221,222,223の厚さは、同一であるか、又は、異なる。
一方、第1窒化物半導体サブ層221と第2窒化物半導体サブ層222との間には、転位制御層226が形成される。転位制御層226の平均ガリウム組成比は、転位制御層226と接する第1及び第2窒化物半導体サブ層221,222の各々の平均ガリウム組成比より大きいか、又は第1乃至第3窒化物半導体サブ層221,222,223全体の平均ガリウム組成比より大きい。また、転位制御層226と第1窒化物半導体サブ層221との境界で、転位制御層226のガリウム組成比は、第1窒化物半導体層221のガリウム組成比より大きく、転位制御層226と第2窒化物半導体サブ層222との境界で、転位制御層226のガリウム組成比は、第2窒化物半導体サブ層222のガリウム組成比より大きい。転位制御層226は、GaNで形成される。
そして、転位制御層226の厚さは、転位制御層226上に接した層、即ち、第2窒化物半導体サブ層222が第1窒化物半導体サブ層221及び転位制御層226によって圧縮応力を受ける厚さである。このような転位制御層226の厚さは、第1及び第2窒化物半導体サブ層221,222の厚さより薄い。
それだけでなく、図4に示したように、バッファ層230は、四つの窒化物半導体サブ層231,232,233,234(以下、第1乃至第4窒化物半導体サブ層という)及び一つの転位制御層226を備える。この場合、第1、第2窒化物半導体サブ層231、232は合わせて第1の窒化物半導体層を形成し、第3、第4窒化物半導体サブ層233、234は合わせて第2の窒化物半導体層を形成する。しかし、それは説明の便宜のためのものであり、それに限定されない。
四つの窒化物半導体サブ層231,232,233,234の各々は、超格子(Superlattice)で形成される。該四つの層231,232,233,234の各々が超格子で形成されるとしても、バッファ層230の各窒化物半導体サブ層231,232,233,234の平均ガリウム組成比は、一方向に行くほど増加する。第1乃至第4窒化物半導体サブ層231,232,233,234の厚さは、同一であるか、又は、異なる。
第2窒化物半導体サブ層232と第3窒化物半導体サブ層233との間には、転位制御層236が形成される。転位制御層236の平均ガリウム組成比は、転位制御層236と接した第2及び第2窒化物半導体サブ層232,233の各々の平均ガリウム組成比より大きいか、又は、第1乃至第4窒化物半導体サブ層231,232,233,234全体の平均ガリウム組成比より大きい。それだけでなく、転位制御層236と第2窒化物半導体サブ層232との境界で、転位制御層236のガリウム組成比は、第2窒化物半導体サブ層232のガリウム組成比より大きく、転位制御層236と第3窒化物半導体サブ層233との境界で、転位制御層236のガリウム組成比は、第3窒化物半導体サブ層233のガリウム組成比より大きい。転位制御層236は例えば、GaNで形成される。
そして、転位制御層236の厚さは、転位制御層236上に接した層、即ち、第3窒化物半導体サブ層233が第1及び第2窒化物半導体サブ層231,232及び転位制御層236によって圧縮応力を受けるようにする厚さである。このような転位制御層236の厚さは、第2及び第3窒化物半導体サブ層232,233の厚さより薄い。例えば、転位制御層236は、約0.1nm乃至100nmである。
このようにバッファ層は、シリコン基板から遠ざかるほど、各窒化物半導体サブ層の平均ガリウム組成比が増加する第1、第2の窒化物半導体層を配置して形成され、圧縮応力を形成させる。そして、第1、第2の窒化物半導体層の間には、平均ガリウム組成比の大きい転位制御層を配置することにより、転位密度の増大を防止して、クラックの発生を抑止する。
一方、図2乃至図4では、平均ガリウム組成比が順次増加する複数の窒化物半導体サブ層のうち、一組の隣接する窒化物半導体サブ層の間に転位制御層を形成することによって、全体的な転位密度を低減したが、それに限定されない。即ち、複数の窒化物半導体サブ層のうち、二組以上の隣接する窒化物半導体サブ層内の間に転位制御層を形成することによって、全体的な転位密度の増大を防止する。
図5及び図6は、本発明の一実施形態による複数の窒化物半導体層のうち、一つの窒化物半導体層内に転位制御層が配されたバッファ層を示した断面図である。
図5を参照すれば、バッファ層240は、三つの窒化物半導体サブ層241,242,243(以下、各々第1乃至第3窒化物半導体サブ層という)、及び、そのうちの一つの第2窒化物半導体サブ層242内に一つの転位制御層246を備える。しかし、それは説明の便宜のためのものであり、それに限定されない。
第1乃至第3窒化物半導体層241,242,243の各々は、ガリウム組成比が高さに関係なく一定した単結晶で形成される。また、第1窒化物半導体サブ層241から第3窒化物半導体サブ層243に行くほど、平均ガリウム組成比は、増大する。具体的に、第2窒化物半導体サブ層242の平均ガリウム組成比は、第1窒化物半導体サブ層241の平均ガリウム組成比より大きく、第3窒化物半導体サブ層243の平均ガリウム組成比は、第2窒化物半導体サブ層242の平均ガリウム組成比より大きい。
一方、平均ガリウム組成比の大きい転位制御層246は、第2窒化物半導体サブ層242内に、即ち、第2窒化物半導体サブ層242を上下に分割した下層242aと上層242bの間に形成される。この場合、第1窒化物半導体サブ層241と第2窒化物半導体サブ層242の下層242aは合わせて第1の窒化物半導体層を形成し、第2窒化物半導体サブ層242の上層242bと第3窒化物半導体サブ層243は合わせて第2の窒化物半導体層を形成する。転位制御層246の平均ガリウム組成比は、第1乃至第3窒化物半導体サブ層241,242,243全体の平均ガリウム組成比より大きいか、又は第3窒化物半導体サブ層243の平均ガリウム組成比より大きい。転位制御層246は、GaNで形成される。転位制御層246の厚さは、転位制御層246の上に接する層、即ち、第2窒化物半導体サブ層の上層242bが、その下側に配された層、即ち、第1窒化物半導体サブ層241及び第2窒化物半導体サブ層の下層242aと転位制御層246とによって、圧縮応力を受けるようにする厚さである。
それだけでなく、図6に示したように、バッファ層250は、四つの窒化物半導体サブ層251,252,253,254(以下、各々第1乃至第4窒化物半導体サブ層という)及び一つの窒化物半導体層252に一つの転位制御層256を備える。しかし、それは説明の便宜のためのものであり、それに限定されない。
四つの窒化物半導体サブ層251,252,253,254の各々は、超格子で形成される。四つの窒化物半導体サブ層251,252,253,254(以下、第1乃至第4窒化物半導体サブ層という)の各々が超格子で形成されるとしても、第1窒化物半導体層251から第4窒化物半導体層254に行くほど、平均ガリウム組成比は、増大する。
また、転位制御層256は、第2窒化物半導体層252内に、即ち、第2窒化物半導体サブ層252を上下に分割した下層252aと上層252bの間に形成される。転位制御層256の平均ガリウム組成比は、四つの窒化物半導体サブ層251,252,253,254全体の平均ガリウム組成比より大きいか、又は第3窒化物半導体サブ層253のガリウム組成比より大きい。転位制御層256は、GaNで形成される。転位制御層256の厚さは、転位制御層256の上に接する層、即ち、第2窒化物半導体サブ層の上層252bに圧縮応力を形成させる厚さである。
以上、平均ガリウム組成比の大きい転位制御層の厚さを厚くすることによって、転位密度の低下を極大化できるが、転位制御層を基準として、一側に配される窒化物半導体層の圧縮応力が、転位制御層の他側に配される窒化物半導体層に伝達されない。
そこで本発明の他の実施形態によれば下述のように、転位制御層16の形成による圧縮応力の低下を補完する応力制御層が追加的に形成される。
図7は、本発明の一実施形態による応力制御層を備える半導体バッファ構造体を示した断面図である。
図1と比較すれば、図7の半導体バッファ構造体300は、転位制御層16上に転位制御層16の形成による圧縮応力の低下を補完する応力制御層17をさらに備える。応力制御層17は、Ala2Inb2Ga1−a2−b2N(0≦a2≦1,0≦b2≦1、a2≠a1、a2≠0)で形成される。応力制御層17は、転位制御層16と、ガリウム組成比の大きい側の窒化物半導体層13との間に配される。
応力制御層17の平均ガリウム組成比は、複数の窒化物半導体層12,13全体の平均ガリウム組成比より小さいか、又は、転位制御層16と接する窒化物半導体サブ層12aの平均ガリウム組成比より小さい。
若しくは、応力制御層17の平均アルミニウム組成比は、複数の窒化物半導体層12,13全体の平均アルミニウム組成比より大きいか、又は、転位制御層16と接する窒化物半導体サブ層12aの平均アルミニウム組成比より大きい。このような応力制御層17は、単結晶で形成され、例えば、AlNで形成される。
また、応力制御層17の厚さは、バッファ層300の全体応力を圧縮応力にする厚さである。このような応力制御層17の厚さは、転位制御層16の厚さより薄い。例えば、転位制御層16の厚さが、10nm乃至2000nmである時、応力制御層17の厚さは、1nm乃至1000nmである。
そして、応力制御層17は、転位制御層16によって引張応力を受けても、応力制御層17に接する窒化物半導体サブ層13aは、応力制御層17によって該引張応力よりも大きい圧縮応力を受ける。
図8は、本発明の一実施形態による応力制御層を備えたバッファ層を示した図面である。図8のバッファ層260は、四つの窒化物半導体サブ層261,262,263,264(以下、各々第1乃至第4窒化物半導体サブ層という)、一つの転位制御層266、及び一つの応力制御層267を備える。しかし、それは説明の便宜のためのものであり、それに限定されない。
図8に示したように、四つの窒化物半導体層261,262,263,264の各々は、ガリウム組成比が高さに関係なく一定した単結晶で形成される。そして、第1窒化物半導体サブ層261から第4窒化物半導体サブ層264に行くほど、平均ガリウム組成比は、階段状に増大する。第1乃至第4窒化物半導体サブ層261,262,263,264の厚さは、同一であるか、又は、異なる。
一方、第2窒化物半導体サブ層262と第3窒化物半導体サブ層263との間には、平均ガリウム組成比の大きい転位制御層266が形成され、追加的に転位制御層266上に、平均ガリウム組成比の小さい応力制御層267が形成される。
転位制御層266の平均ガリウム組成比は、第3窒化物半導体層263の平均ガリウム組成比より大きく、応力制御層267の平均ガリウム組成比は、第2窒化物半導体サブ層262の平均ガリウム組成比より小さい。例えば、転位制御層266の組成は、GaNであり、応力制御層267の組成比は、AlNである。
応力制御層267の厚さは、応力制御層267の上に配された層、即ち、第3及び第4窒化物半導体サブ層263,264に圧縮応力を形成させる厚さである。応力制御層267の厚さは、転位制御層266より小さい。
そして、転位制御層266は、第1及び第2窒化物半導体サブ層261,262によって圧縮応力を受け、応力制御層267は、転位制御層266によって引張応力を受けても、応力制御層267上に隣接した第3窒化物半導体サブ層263は、応力制御層267によって該引張応力よりも大きい圧縮応力を受けるので、結局、応力制御層267に接する第3窒化物半導体サブ層263は、その下側に形成された層261,262,266、267によってネットでは圧縮応力を受ける。
このような応力制御層17は、図2乃至図6に示したバッファ層210,220,230,240,250にも適用される。即ち、応力制御層17は、図2乃至図6に示した転位制御層216、226,236,246,256上に形成される。
また、前述したように、バッファ層内に含まれた複数の窒化物半導体サブ層は各々、ガリウム組成比が一定した単結晶層、ガリウム組成比が変わる多結晶層、又はガリウム組成比が交互に変わる超格子層である。前述した窒化物半導体サブ層の上に順次、単結晶窒化物半導体層、多結晶半導体層及び超格子窒化物半導体層のうち少なくとも一つからなる窒化物半導体サブ層が組み合わせられて、バッファ層を形成する。前記のように形成されるとしても、各層の平均ガリウム組成比がシリコン基板から遠ざかるほど増大するように、窒化物半導体サブ層が配される。
本実施形態では、半導体バッファ構造体に一つの転位制御層及び一つの応力制御層が含まれたと説明したが、それは説明の便宜のためのものであり、それに限定されない。転位制御層及び/又は応力制御層は、複数個在り得て、応力制御層は、転位制御層の上で転位制御層とガリウム組成比の大きい側の窒化物半導体サブ層との間に配される。但し、1つの転位制御層が2つの応力制御層に挟まれて配される場合、及び、1つの応力制御層が2つの転位制御層に挟まれて配される場合、も在り得る。
図9は、他の実施形態による半導体素子1000の概略的な構造を示す断面図である。
半導体素子1000は、シリコン基板1100、シリコン基板1100上に形成されたバッファ層1200、バッファ層1200上に形成された窒化物積層体1300を備える。
半導体素子1000は、シリコン基板1100上にクラックや欠陥の少ない窒化物積層体1300を実現するようにバッファ層1200を備え、大面積のウェーハを用いた製作が可能である。
バッファ層1200は、シリコン基板1100に窒化物積層体1300を成長する時、熱膨張係数の差によって生じる引張応力を補償する役割を行うものであって、前述した構造のバッファ層210,220,230,240,250が採用される。また、バッファ層1200は、最上層のガリウム組成比が、窒化物積層体1300のガリウム組成比以下の値を有するように構成される。
窒化物積層体1300は、少なくとも一つの窒化物半導体層を備える。窒化物積層体1300における窒化物半導体層は、バッファ層1200における窒化物半導体サブ層とは、ガリウムなどの成分の組成比、厚さ、製造過程での温度が異なる。前記少なくとも一つの窒化物半導体サブ層は、基板1100上に成長させようとする層であって、例えば、ガリウムを含有する窒化物で形成される。前記少なくとも一つの窒化物半導体サブ層は、Alx2Iny2Ga1−x2−y2N(0≦x2≦1、0≦y2≦1、x2+y2<1)で形成される。例えば、前記少なくとも一つの窒化物半導体サブ層は、GaN、InGaN、及びAlInGaNのうち何れか一つを含む物質で形成される。若しくは、前記少なくとも一つの窒化物半導体サブ層は、アルミニウムを含んでいない窒化物で形成される。また、前記少なくとも一つの窒化物半導体層は、アンドーピング又はドーピングが選択的に可能である。
一方、シリコン基板1110は、半導体素子の製作中、又は製作後に除去される。
本発明の実施形態による半導体素子1000は、発光素子(Light Emitting Diode、LED)、ショットキーダイオード、レーザダイオード(Laser Diode、LD)、電界効果トランジスタ(Fiedl Effect Transistor、FET)、又はパワーデバイス(Power Device)に適用される。
本発明の実施形態による半導体素子1000は、発光素子(LED)、ショットキーダイオード、レーザダイオード(LD)、電界効果トランジスタ(FET)、又は高電子移動度トランジスタ(High Electron Mobility TransistorLHEMT)のためのテンプレートとして適用される。
図10は、他の実施形態による半導体素子2000の概略的な構造を示す断面図である。
本実施形態による半導体素子2000は、シリコン基板1100、シリコン基板1100上に形成されたバッファ層1200、バッファ層1200上に形成された窒化物積層体1300、窒化物積層体1300上に形成された素子層1500を備える。
素子層1500は、第1型半導体層1510、活性層1530、第2型半導体層1550を備える。
第1型半導体層1510は、第1型にドーピングされた半導体層であって、III−V族窒化物半導体物質で形成され、例えば、n型不純物がドーピングされたAlGaInN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる半導体物質で形成される。n型不純物として、Si、Ge、Se、Teが使われる。
第2型半導体層1550は、第2型にドーピングされた半導体層であって、III−V族窒化物半導体物質で形成され、例えば、p型不純物がドーピングされたAlGaInN(0≦x≦1、0≦y≦1、0≦z≦1、z+y+z=1)からなる半導体物質で形成される。p型不純物としては、Mg、Zn、Beが使われる。
活性層1530は半導体素子2000がLEDの場合に、電子−正孔の結合によって光を発光する層であって、活性層1530のエネルギーバンドギャップ(Bandgap)に当たるエネルギーが、光の形態で放出される。活性層1530は、AlGaInNでx、y、z値を周期的に変化させて、帯間隔を調節して作った単一量子ウェル(Single Quantum Well)、又は多重量子ウェル(Multi Quantum Well)構造で形成される。例えば、量子ウェル層及び障壁層がInGaN/GaN、InGaN/InGaN、InGaN/AlGaN、又はInGaN/InAlGaNの形態で対をなして量子ウェル構造を形成し、InGaN層でのInモル分率(mol(e)_fraction)によって、バンドギャップエネルギーが制御されて、発光波長帯域が調節される。通常的に、Inのモル分率が1%ほど変化する時、発光波長は、約5nmほどシフトされる。
第1型半導体層1510及び第2型半導体層1550は、単層構造で示したが、複数層で形成され得る。
前記説明で、素子層1500は、LED構造を例示して説明したが、それ以外にも、LD、FET、HEMT、又はショットキーダイオード構造で形成され得る。
次いで、本発明の一実施形態による半導体バッファ構造体の製造方法について説明する。ここでは図1の半導体バッファ構造体の製造方法を説明する。
シリコン基板10上にバッファ層20を積層するが、具体的に、シリコン基板上に窒化物半導体層12を積層し、窒化物半導体層12上にAla1Inb1Ga1−a1−b1N(0≦a1≦1,0≦b1≦1、a1+b1≠1)で形成される転位制御層16を積層し、転位制御層16上に窒化物半導体層13を積層する。窒化物半導体層12,13の各々は、一方向に行くほど平均ガリウム組成比が増大し、窒化物半導体層13の平均ガリウム組成比は、窒化物半導体層12の平均ガリウム組成比より大きく、転位制御層16は、窒化物半導体層12,13全体の転位密度を低下させる。
それだけでなく、転位制御層16の平均ガリウム組成比は、窒化物半導体層12,13の各々の平均ガリウム組成比より大きい。それ以外にも、窒化物半導体層12,13、転位制御層16の特徴は、前述したので、具体的な説明は省略する。それだけでなく、バッファ層の他の実施形態(図2乃至図6)も、図1のバッファ層の製造方法と同じ方法で製造されるので、具体的な説明は省略する。
一方、図7の半導体バッファ構造体は、Ala2Inb2Ga1−a2−b2N(0≦a2≦1,0≦b2≦1、a2≠a1、a2≠0)で形成された応力制御層17を、転位制御層16上に積層する工程をさらに含むことによって製造される。応力制御層17は、バッファ層の圧縮応力の低下を補完する。そして、応力制御層17の平均ガリウム組成比は、前記第1窒化物半導体層の平均ガリウム組成比より小さい。応力制御層17のその他の特徴は、前述したので、具体的な説明は省略する。それだけでなく、応力制御層を備えた他のバッファ層も、図7のバッファ層の製造方法と同じ方法で製造されるので、具体的な説明は省略する。
図9に示された半導体素子の製造方法は、シリコン基板1100上に形成されたバッファ層1200を積層し、バッファ層1200上に形成された窒化物積層体1300を積層する。このように製造された半導体素子1000は、シリコン基板1100上にクラック及び欠陥の少ないバッファ層1200を備え、大面積のウェーハを用いた製作が可能である。バッファ層1200及び窒化物積層体1300の具体的な特徴は、前述したので、具体的な説明は省略する。半導体素子の製造中、又は製造後に、シリコン基板1100だけでなく、バッファ層1200も除去される。
本発明の実施形態による半導体バッファ構造体は、複数の層の間にガリウム組成比の大きい層を挿入させることによって、転位密度が低下し、クラックが減少する。
そして、前述した半導体バッファ構造体上に窒化物系半導体薄膜を成長する時、窒化物系半導体薄膜内のクラックが減少するので、シリコン基板を使用して大面積の半導体素子を製作できる。
本発明の実施形態による半導体バッファ構造体及びそれを含む半導体素子は、理解を助けるために、図面に示された実施形態を参照して説明されたが、これは、例示的なものに過ぎず、当業者ならば、それから多様な変形及び均等な他の実施形態が可能なことが分かるであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲によって決定されねばならない。
本発明は、電子機器関連の技術分野に好適に適用可能である。
10、1100 シリコン基板
12,13、211、212 第1、第2窒化物半導体層
12a,13a、221、222、223、231,232,233,234、241,242,243、251,252,253,254、261,262,263,264 窒化物半導体サブ層
16、216、226、236、246、256、266 転位制御層
17、267 応力制御層
20、210、220、230、240、250、260、300、1200 バッファ層
100 半導体バッファ構造体
242a、252a (窒化物半導体サブ層の)下層
242b、252b (窒化物半導体サブ層の)上層
267 応力制御層
1000、2000 半導体素子
1300 窒化物積層体
1500 素子層
1510 第1型半導体層
1530 活性層
1550 第2型半導体層

Claims (25)

  1. 一方向に行くほど平均ガリウム組成比が増大する複数の窒化物半導体層と、
    前記複数の窒化物半導体層のうちの隣接する窒化物半導体層の間に配された、Ala1Inb1Ga1−a1−b1N(0≦a1≦1,0≦b1≦1、a1+b1≠1)を含む物質で形成された転位制御層と、を備えることを特徴とする半導体バッファ構造体。
  2. 前記転位制御層の平均ガリウム組成比は、前記隣接する窒化物半導体層の各々の平均ガリウム組成比より大きいことを特徴とする請求項1に記載の半導体バッファ構造体。
  3. 前記転位制御層と前記隣接する窒化物半導体層との境界で、前記転位制御層のガリウム組成比は、前記隣接する窒化物半導体層の各々のガリウム組成比より大きいことを特徴とする請求項1又は2に記載の半導体バッファ構造体。
  4. 前記転位制御層は、GaNを含むことを特徴とする請求項1乃至3のうちいずれか1項に記載の半導体バッファ構造体。
  5. 前記転位制御層の厚さは、前記複数の窒化物半導体層及び前記転位制御層の全体に圧縮応力を形成させる厚さであることを特徴とする請求項1乃至4のうちいずれか1項に記載の半導体バッファ構造体。
  6. 前記転位制御層の厚さは、前記隣接する窒化物半導体層の各々の厚さより薄いことを特徴とする請求項1乃至5のうちいずれか1項に記載の半導体バッファ構造体。
  7. 前記転位制御層は、前記隣接する窒化物半導体層のうち少なくとも一つと接することを特徴とする請求項1乃至6のうちいずれか1項に記載の半導体バッファ構造体。
  8. 前記転位制御層上に配され、Ala2Inb2Ga1−a2−b2N(0<a2≦1,0≦b2≦1、a2≠a1)で形成され、前記半導体バッファ構造体の圧縮応力の低下を補完する応力制御層を備えることを特徴とする請求項1乃至7のうちいずれか1項に記載の半導体バッファ構造体。
  9. 前記応力制御層の平均ガリウム組成比は、前記隣接する窒化物半導体層の各々の平均ガリウム組成比より小さいことを特徴とする請求項8に記載の半導体バッファ構造体。
  10. 前記応力制御層の平均アルミニウム組成比は、前記隣接する窒化物半導体層の各々の平均アルミニウム組成比より大きいことを特徴とする請求項8又は9に記載の半導体バッファ構造体。
  11. 前記応力制御層は、前記隣接する窒化物半導体層のうち、平均ガリウム組成比の大きい第1窒化物半導体層と前記転位制御層との間に配されることを特徴とする請求項8乃至10のうちいずれか1項に記載の半導体バッファ構造体。
  12. 前記応力制御層と前記転位制御層との境界で、前記応力制御層のガリウム組成比は、
    前記隣接する窒化物半導体層のうち、平均ガリウム組成比の小さい第2窒化物半導体層と前記転位制御層との境界で、前記第2窒化物半導体層のガリウム組成比より小さいことを特徴とする請求項11に記載の半導体バッファ構造体。
  13. 前記応力制御層は、AlNを含むことを特徴とする請求項8乃至10のうちいずれか1項に記載の半導体バッファ構造体。
  14. 前記応力制御層の厚さは、前記複数の窒化物半導体層、前記転位制御層及び前記応力制御層全体に圧縮応力を形成させる厚さであることを特徴とする請求項8乃至10のうちいずれか1項に記載の半導体バッファ構造体。
  15. 前記応力制御層の厚さは、前記転位制御層の厚さより薄いことを特徴とする請求項8乃至10のうちいずれか1項に記載の半導体バッファ構造体。
  16. シリコン基板をさらに含み、
    前記複数の窒化物半導体層は、前記シリコン基板上に配されることを特徴とする請求項1乃至15のうちいずれか1項に記載の半導体バッファ構造体。
  17. 前記一方向は、前記シリコン基板から遠ざかる方向であることを特徴とする請求項16に記載の半導体バッファ構造体。
  18. 一方向に行くほど平均ガリウム組成比が増大する複数の窒化物半導体層と、
    前記複数の窒化物半導体層のうち、一層以上の層内に配され、前記複数の窒化物半導体層の転位密度を低下させ、Ala1Inb1Ga1−a1−b1N(0≦a1≦1,0≦b1≦1、a1+b1≠1)で形成された転位制御層と、を備えることを特徴とする半導体バッファ構造体。
  19. 前記請求項1乃至18のうちいずれか1項により形成された半導体バッファ構造体と、
    前記半導体バッファ構造体上に形成される窒化物積層体と、を含むことを特徴とする半導体素子。
  20. 前記窒化物積層体上に形成された素子層をさらに備えることを特徴とする請求項19に記載の半導体素子。
  21. シリコン基板上に第1窒化物半導体層を積層する工程と、
    前記第1窒化物半導体層上にAla1Inb1Ga1−a1−b1N(0≦a1≦1,0≦b1≦1、a1+b1≠1)で形成された転位制御層を積層する工程と、
    前記転位制御層上に第2窒化物半導体層を積層する工程と、を含み、
    前記第1及び第2窒化物半導体層の各々は、一方向に行くほど平均ガリウム組成比が増加し、前記第2窒化物半導体層の平均ガリウム組成比は、前記第1窒化物半導体層の平均ガリウム組成比より大きく、
    前記転位制御層は、前記第1及び第2窒化物半導体層全体の転位密度を低下させることを特徴とする半導体バッファ構造体の製造方法。
  22. 前記転位制御層の平均ガリウム組成比は、前記第1窒化物半導体層及び窒化物半導体層の各々の平均ガリウム組成比より大きいことを特徴とする請求項21に記載の半導体バッファ構造体の製造方法。
  23. Ala2Inb2Ga1−a2−b2N(0<a2≦1,0≦b2≦1、a2≠a1)で形成された応力制御層を前記転位制御層上に積層する工程をさらに含み、
    前記応力制御層は、前記半導体バッファ構造体の圧縮応力の減少を補完することを特徴とする請求項21又は22に記載の半導体バッファ構造体の製造方法。
  24. 前記応力制御層の平均ガリウム組成比は、前記第1窒化物半導体層の平均ガリウム組成比より小さいことを特徴とする請求項23に記載の半導体バッファ構造体の製造方法。
  25. 請求項21乃至請求項24のうちいずれか1項に記載の製造方法によって半導体バッファ構造体を形成する工程と、
    前記半導体バッファ構造体上に窒化物積層体を積層する工程と、
    前記窒化物積層体から前記半導体バッファ構造体を除去する工程と、を含むことを特徴とする半導体素子の製造方法。
JP2013183198A 2012-09-04 2013-09-04 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法 Pending JP2014053611A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120097683A KR20140030918A (ko) 2012-09-04 2012-09-04 인쇄회로기판
KR10-2012-0097683 2012-09-04

Publications (1)

Publication Number Publication Date
JP2014053611A true JP2014053611A (ja) 2014-03-20

Family

ID=50185848

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013174224A Pending JP2014053604A (ja) 2012-09-04 2013-08-26 プリント回路基板
JP2013183198A Pending JP2014053611A (ja) 2012-09-04 2013-09-04 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013174224A Pending JP2014053604A (ja) 2012-09-04 2013-08-26 プリント回路基板

Country Status (3)

Country Link
US (1) US20140060896A1 (ja)
JP (2) JP2014053604A (ja)
KR (1) KR20140030918A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016506085A (ja) * 2013-01-14 2016-02-25 エルジー シルトロン インコーポレイテッド 半導体基板
US11750259B2 (en) 2015-11-05 2023-09-05 Sony Corporation Apparatus and method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
TWI618462B (zh) * 2015-04-13 2018-03-11 燿華電子股份有限公司 以介電質直接貼件之內埋電子元件電路板製造方法
KR20160126219A (ko) 2015-04-23 2016-11-02 (주)켐텍 다층 연성인쇄회로기판 조성물 및 이의 제조방법
KR102436225B1 (ko) * 2017-07-28 2022-08-25 삼성전기주식회사 인쇄회로기판
CN110708887A (zh) * 2019-08-27 2020-01-17 东莞康源电子有限公司 采用镍或锡保护pcb内层线路的开腔方法
KR102872347B1 (ko) * 2020-01-14 2025-10-17 엘지이노텍 주식회사 회로기판
KR102901375B1 (ko) * 2020-01-14 2025-12-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US12369248B2 (en) 2020-01-14 2025-07-22 Lg Innotek Co., Ltd. Circuit board
US20240290704A1 (en) * 2021-06-10 2024-08-29 Lg Innotek Co., Ltd. Circuit board and semiconductor package comprising same
WO2024018514A1 (ja) * 2022-07-19 2024-01-25 オリンパスメディカルシステムズ株式会社 多層立体回路基板、内視鏡、および多層立体回路基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
WO2009081929A1 (ja) * 2007-12-26 2009-07-02 Fujikura Ltd. 実装基板及びその製造方法
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
CN102342186A (zh) * 2009-03-09 2012-02-01 株式会社村田制作所 柔性基板
WO2010103940A1 (ja) * 2009-03-09 2010-09-16 株式会社村田製作所 樹脂配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016506085A (ja) * 2013-01-14 2016-02-25 エルジー シルトロン インコーポレイテッド 半導体基板
US9583575B2 (en) 2013-01-14 2017-02-28 Lg Siltron Inc. Semiconductor substrate
US9905656B2 (en) 2013-01-14 2018-02-27 Sk Siltron Co., Ltd. Semiconductor substrate
US11750259B2 (en) 2015-11-05 2023-09-05 Sony Corporation Apparatus and method

Also Published As

Publication number Publication date
JP2014053604A (ja) 2014-03-20
US20140060896A1 (en) 2014-03-06
KR20140030918A (ko) 2014-03-12

Similar Documents

Publication Publication Date Title
JP2014053611A (ja) 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法
US8952419B2 (en) Semiconductor devices and methods of manufacturing the same
US9793432B2 (en) Light emitting devices and methods of manufacturing the same
US8946773B2 (en) Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
JP5113120B2 (ja) 半導体装置の製造方法およびその構造
TW201222869A (en) Gallium nitride LED devices with pitted layers and methods for making the same
US20130334496A1 (en) Semiconductor device, superlattice layer used in the same, and method for manufacturing semiconductor device
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
US8772800B2 (en) Semiconductor light-emitting device
CN103489896B (zh) 氮化镓基半导体器件及其制造方法
JP2012079952A (ja) 窒化ガリウム系化合物半導体基板とその製造方法
US9583575B2 (en) Semiconductor substrate
CN116581216A (zh) 发光二极管外延片及其制备方法、发光二极管
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2004048076A (ja) 半導体素子およびその製造方法
TWI535060B (zh) A method for manufacturing a nitride semiconductor device
CN107534073B (zh) Uv发光装置
JP7205474B2 (ja) テンプレート基板、電子デバイス,発光デバイス,テンプレート基板の製造方法および電子デバイスの製造方法
US9472624B2 (en) Semiconductor buffer structure, semiconductor device including the same, and manufacturing method thereof
KR101117484B1 (ko) 반도체 발광소자
JP2015018840A (ja) 半導体発光素子
KR101850537B1 (ko) 반도체 소자