JP5621791B2 - シリコン単結晶ウェーハの製造方法及び電子デバイス - Google Patents
シリコン単結晶ウェーハの製造方法及び電子デバイス Download PDFInfo
- Publication number
- JP5621791B2 JP5621791B2 JP2012003509A JP2012003509A JP5621791B2 JP 5621791 B2 JP5621791 B2 JP 5621791B2 JP 2012003509 A JP2012003509 A JP 2012003509A JP 2012003509 A JP2012003509 A JP 2012003509A JP 5621791 B2 JP5621791 B2 JP 5621791B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- oxygen
- single crystal
- silicon single
- crystal wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10P36/20—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
その他、シリコン単結晶ウェーハ上にエピタキシャル成長を行い、エピタキシャル層をDZ層として用いる方法がある。
ゲッタリングのためには、BMDの総体積(密度×1個当たりのBMDサイズに比例する)が大きいことが望ましく、しかも、デバイス形成領域のなるべく近傍にBMDが形成されている(近接ゲッタリング)ことが望ましい。その理由は、金属等の汚染元素をゲッタリングするためには、熱処理中に汚染元素がゲッターサイトであるBMDの位置まで拡散する必要があるが、近年のデバイス工程の低温化・短時間化に伴い、汚染元素の拡散距離は短くなる傾向にあるためである。
すなわち、ウェーハのバルクからエピタキシャル層やDZ層への酸素の拡散はできる限り小さいことが望ましい。あるいは、ウェーハの酸素ストリーエーションは小さいことが望ましい。
この方法ではCOPは消滅させることができ、かつ表層に酸素を内方拡散させることができるが、RTA処理後の熱処理についての記載がなく、RTA処理で内方拡散した酸素は、その後の熱処理で通常の外方拡散に従い、また、CZ育成段階でシリコン単結晶ウェーハのバルクに取り込まれた酸素も通常どおり表面まで拡散してしまうため、ストリエーションの影響を排除できないばかりでなく、RTA処理で内方拡散した酸素とCZ育成段階でシリコン単結晶ウェーハのバルクに取り込まれた酸素の両者が、デバイス熱処理中にDZ層やエピタキシャル層へ拡散してしまう。これにより、RTA処理していないシリコン単結晶ウェーハよりも多くの酸素がデバイス形成領域に取り込まれてしまい、より多くのドナーや析出物がデバイス形成領域に発生しやすいという問題点がある。
このような酸素濃度のシリコン単結晶ウェーハであれば、第1及び第2熱処理によって十分なピーク濃度の酸素濃度ピーク領域を効率的に形成できる。
このように第1及び第2熱処理の条件を決定して、当該条件で熱処理を行うことで、第1及び第2熱処理によって、ウェーハ表面近傍に面内均一な酸素濃度の酸素濃度ピーク領域を確実に形成することができる。
このように第1及び第2熱処理の条件を決定して、当該条件で熱処理を行うことで、第1及び第2熱処理によって、ウェーハ表面に欠陥が生じていない、より高品質なシリコン単結晶ウェーハを製造できる。
このように第1熱処理を行うことで、ウェーハ表層に酸素を効率的に内方拡散させることができる。
このように第1熱処理を行うことで、比較的低い温度でもウェーハ表層に酸素を効率的に内方拡散させることができる。
このような第2熱処理を行うことで、高密度の析出核の形成が効果的に実施できる。
このような第2熱処理を行うことで、高密度に形成した析出核を成長させて効果的に安定化することができる。
このようにエピタキシャルウェーハを作製することで、エピタキシャル層の直下に高密度の酸素濃度ピーク領域を有し、エピタキシャル層には酸素析出欠陥が形成されないウェーハを製造できる。
このような電子デバイスであれば、デバイス形成領域に欠陥を有さず、その直下に良好なゲッタリング層が形成された高品質の電子デバイスとなる。
まず、酸素含有雰囲気の急速熱処理(RTA:Rapid Thermal Anneal)によりシリコン単結晶ウェーハ内に酸素を導入し、その後様々な温度領域で熱処理を行った後、酸素濃度プロファイルとBMDの評価を実施した。
また、その後の熱処理により酸素は外方拡散して、表層の酸素濃度は再び低下するため、表層20μmまでBMDが存在しないDZ層が形成されると記載されている。この点は特許文献6も同様であり、基本的に酸素は通常の拡散挙動を示している。
これに関して本発明者らは、上記酸素濃度プロファイルとBMDの評価の結果、酸素含有雰囲気下のas RTA(RTA処理後)の酸素濃度プロファイルは深さが1μmから3μm程度にピークを持つことを確認した。しかしながら、その後ある温度以下で熱処理した場合に、as RTAの酸素濃度プロファイルより幅が狭くなって、酸素濃度プロファイルが急峻になり、ピーク酸素濃度が高くなる、すなわち見かけ上、ウェーハ内で、濃度の高いピーク位置に酸素が拡散してくるという負の拡散現象を見出し本発明を完成させた。
酸素含有雰囲気のRTA処理によって、ウェーハ表面から約2μmの深さ位置に1.28×1018/cm3のピーク酸素濃度を有するシリコン単結晶ウェーハにした後、600℃で4時間熱処理したサンプルAと800℃で4時間熱処理したサンプルBを準備した。その後、両サンプルを800℃で4時間熱処理後に1000℃で16時間熱処理を実施し、その断面のBMDをエッチングして観察した。同時に、酸素濃度の深さ方向のプロファイルをSIMS(Secondary Ion Mass Spectrometer)で測定した。
他方サンプルBの場合は、as RTAのウェーハで見られた酸素濃度のピークは消滅しており、一般的な酸素の拡散に従った酸素濃度プロファイルとなっていた。また表面から深さ2μmの位置には、BMDは形成されていなかった。
600℃の温度における酸素の固溶濃度は、1.5×1014/cm3である。他方as RTAのウェーハの酸素ピーク濃度は1.28×1018/cm3であり、過飽和度(=ピーク濃度/固溶濃度)は約8500倍となる条件で析出熱処理が実行されたことになる。
2Si+2O+V→SiO2+ISi・・・(1)
と考えられている。ここでSi:シリコン、O:酸素、V:空孔、ISi:格子間シリコンである。
析出核(あるいは析出物)が形成されると、この周辺の酸素濃度が低下するため、局所的には周辺の酸素は析出核に向かって拡散し、析出物で消費されて析出核を成長させる。同時に、熱処理中に酸素は表面から外方拡散するため表面の酸素濃度が低下し、酸素は表面に向かって拡散する。析出核の密度が小さい場合は、析出核の成長に寄与する酸素量は相対的に小さく、大部分の酸素は消費されずに、濃度の低い表面に向かって拡散し、表面から放出される。しかしながら過飽和度がある値以上になると、酸素は拡散する前に析出層へと相変化すると考えられる。その結果、高濃度酸素析出層(以下HD−BMD層という)が形成される。これにより、析出物の成長によって消費される酸素量が大きくなり、表面とバルクの外方拡散で生じる濃度差よりも、析出物の成長により生じる析出物周辺の濃度差が大きくなり、酸素は外方拡散しなくなる。あるいは外方拡散が極めて小さくなり、大部分の酸素は析出物に向かって拡散するようになって、酸素は酸素析出物に固着(消費)されるようになる。その結果、ウェーハ内の酸素は濃度のピーク位置、すなわちHD−BMD層に凝集(逆拡散)するようになると考えられる。この現象は、酸素析出のし易さに比例すると考えられる。酸素析出のし易さは、ある熱処理温度における酸素の過飽和度あるいは空孔濃度に比例するため、過飽和度が小さくても空孔濃度が高い場合は同様な効果が生じると考えられる。
本発明は、シリコン単結晶ウェーハに対して、急速加熱・急速冷却装置を用いて、酸素含有雰囲気下、第1熱処理温度で1〜60秒保持した後1〜100℃/秒の降温速度で800℃以下まで冷却する第1熱処理を行うことによって、酸素を内方拡散させてシリコン単結晶ウェーハの表面近傍に酸素濃度ピーク領域を形成し、その後、第2熱処理を行うことによって、シリコン単結晶ウェーハ内の酸素を前記酸素濃度ピーク領域に凝集させることを特徴とするシリコン単結晶ウェーハの製造方法である。以下、各工程について詳細に説明する。
本発明で熱処理を行うシリコン単結晶ウェーハとしては、CZ法又はFZ法で育成されたシリコン単結晶インゴットから作製されたシリコン単結晶ウェーハ又は、該シリコン単結晶ウェーハ上にエピタキシャル層を形成したエピタキシャルウェーハとすることができる。
例えば、CZ法で育成したシリコン単結晶インゴットをスライスしてウェーハとした後に、面取り、ラッピング、エッチング後にウェーハの一方の表面を鏡面研磨した片面ポリッシュドウェーハ(Single Side Polishウェーハ、以下SSPウェーハという)又は、ウェーハの表裏面に対して両面研磨を行った後に一主表面を最終の鏡面研磨した両面研磨ウェーハ(Double Side Polishウェーハ、以下DSPウェーハという)を用いることができる。または、上記製作工程の両面研磨までを行って、最終の鏡面研磨工程を行っていないウェーハ(以下、最終研磨前DSPウェーハという)を用いることもできる。
このような酸素濃度のシリコン単結晶ウェーハであれば、熱処理によってより高濃度の酸素濃度ピーク領域を形成でき、また、表面への欠陥発生も効果的に防止できる。
上記のようなシリコン単結晶ウェーハに対して、急速加熱・急速冷却装置を用いて、酸素含有雰囲気下、第1熱処理温度で1〜60秒保持した後1〜100℃/秒の降温速度で800℃以下まで冷却する第1熱処理を行うことによって、酸素を内方拡散させてシリコン単結晶ウェーハの表面近傍に酸素濃度ピーク領域を形成する。
このような第1熱処理について、以下より詳細に説明する。
C0=9×1022×Exp(−1.52/kT)・・・(2)
ここで、k:ボルツマン定数、T:絶対温度(K)である。
1〜100℃/秒と速い降温速度であれば、ウェーハ表面からの酸素の外方拡散による酸素量の低下を小さくできるとともに、より多くの空孔(高濃度)をバルク中に凍結(=注入)させることができるので、酸素析出を促進できるという利点が生じる。
従来、酸素を20%以上含有する雰囲気下のRTA処理では、ウェーハに格子間シリコンが注入されるため、酸素析出は抑制され、HD−BMD層は形成されにくくなると考えられていた。しかしながら、本発明者らは、酸素を20%以上含有する雰囲気のRTA処理においても処理温度が1320℃以上になると、その後の酸素析出が促進されるという現象を見出した。この理由は明確ではないが、1320℃以上のRTA処理では空孔が注入されるようになるためと考えられる。このように空孔注入により、その後の析出が促進されると、HD−BMD層がより形成しやすくなり有利である。また、1320℃以上の高温でRTA処理した場合は、9×1017atoms/cm3以上のピーク濃度を有する酸素濃度プロファイルを得ることができる。このため、第2熱処理において、例えば最も酸素析出核を形成しやすい400℃〜700℃の温度で熱処理を行うことで、十分な酸素の過飽和度となり、効果的にHD−BMD層を形成できる。
酸素濃度が0.01%以上20%未満の希ガス雰囲気(例えばAr)を用いると、酸素100%の場合に比べてより低温である1290℃でも、その後酸素析出が促進されるようになる。すなわち、酸素100%の雰囲気の場合よりも低温のRTA温度で効果的に空孔注入されるため、より低温のRTA温度で100%酸素で高温のRTA温度の場合と同様な酸素析出を得ることができるようになり、プロセスの低温化が実現できる。
第1熱処理の後、第2熱処理を行うことによって、シリコン単結晶ウェーハ内の酸素を酸素濃度ピーク領域に凝集させる。
このように酸素を酸素濃度ピーク領域に凝集させて酸素析出核を形成、成長させることで、ウェーハ表面近傍に高濃度酸素析出層(HD−BMD層)が形成される。
このような温度、時間で析出核形成熱処理を行うことで、表面近傍の酸素濃度ピークを消滅しないように析出核を形成して、酸素濃度ピーク領域に酸素を効果的に凝集させることができる。
このように、析出核形成熱処理後に、より高温の析出核成長熱処理を行うことで、酸素濃度ピーク領域により効率的に酸素を凝集させることができるため、バルク内に形成した析出核を成長させて安定化させることができる。
例えばNH3雰囲気のRTA処理では空孔が注入され、しかも注入される空孔濃度は、RTA処理の最高温度が高いほど高くなり、また降温速度が大きいほど高くなる(例えば特許文献8)。逆にO2雰囲気のRTA処理では酸素析出を抑制する格子間シリコンが注入されることが報告されている(例えば特許文献9)。
例えば、酸素濃度を振ったウェーハを準備し、第1熱処理条件(雰囲気ガス、温度、保持時間、降温速度)を変えて熱処理を行ったサンプル1と、サンプル1に行った第1熱処理にさらに、第2熱処理条件(温度と時間)を変えて熱処理を行ったサンプル2を準備する。この場合、第2熱処理は上記した析出核形成熱処理と析出核成長熱処理を2段階で行ってもよいし、さらに別の熱処理を行ってもよい。
このようにして決定した条件で第1熱処理と第2熱処理を実施すれば、表面は欠陥がなく、しかも表層から1μm程度の深さに高密度で均一なHD−BMD層が形成でき、しかもHD−BMD層より表面側にはウェーハからの酸素の外方拡散が極めて抑制されたシリコン単結晶ウェーハを製作することが可能となる。
第2熱処理(第2熱処理を割愛する場合は第1熱処理)後、ウェーハ表面と裏面に形成された酸化膜を除去するため、例えば、市販されているウエット洗浄装置を用いて、5%の濃度のHF水溶液を満たした洗浄槽にウェーハを浸漬させ、酸化膜を除去する。その後、連続して所謂RCA洗浄(SC1洗浄槽、SC2洗浄槽の順にウェーハを浸漬させる)を行えばよい。
なお、出発材料として、最終研磨前DSPウェーハを用いた場合は、必要に応じてエピタキシャル成長工程前に、一主表面を最終の鏡面研磨する工程を実施しても良い。
このような抵抗率のウェーハのドーパント濃度はおよそ1×1019/cm3以上と極めて高い。その上に通常抵抗率5Ωcm程度(ドーパント濃度がおよそ1×1016/cm3)のエピタキシャル層を成長させる場合、例えばP(リン)のようなイオン半径がSiより大きなドーパントが高濃度に含有されたウェーハの格子定数は、エピタキシャル層の格子定数より大きくなる。このため、格子不整合によりミスフィット転位が発生しやすくなる。しかしながら、本発明のように熱処理によりHD−BMD層を表層に形成したシリコン単結晶ウェーハは、表層に高密度に存在するBMDが格子定数の差により生じる応力を緩和するため、エピタキシャル成長中に発生するミスフィット転位の発生を抑制することができる。
しかも、バルク全体に高密度のBMDを形成させた場合は、析出物が過剰となりウェーハのソリを誘発する原因になるが、本発明のように、高密度であるが形成層の幅が小さいBMD層を形成することで、ウェーハ全体に占める析出物の総量が小さくなり、析出過多によるソリの発生を抑制できるという利点もある。
(実施例1,比較例1)
CZ法でp型、酸素濃度6.5×1017atoms/cm3、抵抗率20Ωcmのシリコン単結晶インゴットを育成し、スライスしてウェーハ状に切り出し、面取り、ラッピング、エッチング後に、ウェーハの表裏面に対して両面研磨し、一主表面を最終の鏡面研磨した。これにより、直径が12インチ(300mm)で厚さが775μmの両面研磨ウェーハ(DSPウェーハ)を準備した。
また、サンプル1はSIMSで酸素濃度の深さ方向分布を測定し、サンプル3はSIMSで酸素濃度の深さ方向分布を測定し、さらに断面の選択エッチングによりBMDの深さ方向の分布の観察を行った。
一般的にBMDは酸素濃度分布に比例し、400℃、500℃、600℃、700℃で酸素固着熱処理した場合は、酸素濃度が急峻なピーク部分を有しているのに対して、800℃で酸素固着熱処理をした場合には、深さ方向になだらかに酸素濃度は増加しており、BMD分布もなだらかな変化をしてピーク部分を有さないことが分かる。
CZ法で、p型、酸素濃度6.5×1017atoms/cm3、抵抗率20Ωcmのシリコン単結晶インゴットを育成し、スライスしてウェーハ状に切り出し、面取り、ラッピング、エッチング後に、ウェーハの表裏面に対して両面研磨し、一主表面を最終の鏡面研磨した。これにより、直径が12インチ(300mm)で厚さが775μmの両面研磨ウェーハ(DSPウェーハ)を準備した。
また、サンプル1はSIMSで酸素濃度の深さ方向分布を測定し、サンプル3はSIMSで酸素濃度の深さ方向分布を測定し、さらに断面の選択エッチングによりBMDの深さ方向の分布の観察を行った。
図6は、サンプル3(急速加熱・急速冷却熱処理、酸素固着熱処理、酸素析出物の顕在化熱処理を実施後)の酸素濃度の深さ方向プロファイルである。酸素内方拡散温度が1320℃より高い場合は、酸素濃度のピークが出現している。ピーク濃度の半値幅をサンプル1と比較すると、酸素内方拡散熱処理温度が1320℃の場合は2.2μmから0.27μm、1330℃の場合は2.4μmから0.86μm、1350℃の場合は2.9μmから1.6μmと減少していた。他方、酸素内方拡散温度が1300℃の場合はピーク濃度は消滅しており、所謂外方拡散に従ったプロファイルとなっている。
図8から明確なように、100%酸素雰囲気でRTA処理(酸素内方拡散熱処理)したサンプルの場合は、処理温度が1300℃までは温度が高くなるほどBMD密度は減少しており、従来の知見が再現されている。すなわち、酸素雰囲気のRTA処理では表面から格子間シリコンが注入されることにより、酸素析出が抑制されたと考えられる。他方、1300℃を超えるとこれまでの知見とは異なり、BMDは一転して増加傾向を示した。この理由は明確ではないが、1300℃より高温では空孔注入が発生したため酸素析出がエンハンスされたと考えられる。
CZ法で、p型、酸素濃度6.5×1017atoms/cm3、抵抗率20Ωcmのシリコン単結晶インゴットを育成し、スライスしてウェーハ状に切り出し、面取り、ラッピング、エッチング後に、ウェーハの表裏面に対して両面研磨し、一主表面を最終の鏡面研磨した。これにより、直径が12インチ(300mm)で厚さが775μmの両面研磨ウェーハ(DSPウェーハ)を準備した。
サンプル1は、SIMSで酸素濃度の深さ方向分布を測定し、サンプル3はSIMSで酸素濃度の深さ方向分布を測定し、さらに断面の選択エッチングによりBMDの深さ方向の分布の観察を行った。
図9から明確なように、酸素濃度19%のArガス雰囲気でRTA処理したサンプルの場合は、RTA温度が1270℃までは温度が高くなるほどBMD密度は減少しているため、表面から格子間シリコンが注入されることにより、酸素析出が抑制されると考えられる。他方1270℃を超えると、BMDは一転して増加傾向を示した。
CZ法で、p型、酸素濃度6.5×1017atoms/cm3、抵抗率20Ωcmのシリコン単結晶インゴットを育成し、スライスしてウェーハ状に切り出し、面取り、ラッピング、エッチング後に、ウェーハの表裏面を両面研磨し、一主表面を最終の鏡面研磨した。これにより、直径が12インチ(300mm)で厚さが775μmの両面研磨ウェーハ(DSPウェーハ)を準備した。
これらのウェーハに対して、市販の縦型炉(国際電気社製 VERTEX−III)を用いて、炉内を酸素濃度5%のN2ガス雰囲気で酸素固着熱処理(析出核形成ステップ後に連続して析出核成長ステップを実施)を実施した。表2に、実施例4、5と比較例4、5の酸素固着熱処理条件を示す。
サンプル2の酸素濃度プロファイルをSIMSを用いて測定し、選択エッチングで表面の欠陥の有無を評価した。サンプル2の酸素濃度プロファイルにおける酸素濃度ピークの有無、および、酸素濃度ピークが出現した場合は、酸素濃度プロファイルから求めた半値幅を調べた。これらの結果を表2に示す。
一方、比較例4〜6は酸素濃度のピークが出現していないことから本発明の熱処理条件には該当しない。
しかしながら、RTA処理で面内均一に内方拡散した酸素が、エピタキシャル層中に拡散したものであるため、エピタキシャル層中の酸素の分布は面内均一である。さらに、実施例4の場合は、酸素固着熱処理により、エピタキシャル層直下に高密度のHD−BMD層が形成されているため、その後、追加熱処理を行った場合でも、バルクから拡散してきた酸素は、このHD−BMD層で酸素析出物を成長させるために消費されてしまい、エピタキシャル層中への拡散が抑制されることになる。
このため、酸素は通常の拡散に従って外方拡散して、表面の酸素濃度が著しく低下している。これにより、その後のエピタキシャル成長中およびエピタキシャル成長後の追加熱処理でも、エピタキシャル層中に拡散する酸素が少ない。しかし、エピタキシャル層直下に高密度のBMDを形成することはできず、近接ゲッタリングの効果を期待できない。さらには、エピタキシャル層から離れた位置に形成されるBMDは、もともとウェーハ中に存在した酸素がBMDとして顕在化したものであり、ストリエーションによる縞状のBMD濃淡を形成してしまうという問題点がある。さらに、エピタキシャル層中に拡散した酸素の面内分布は、やはり酸素ストリエーションによる縞状の分布になってしまうという問題点がある。
この場合、酸素固着熱処理を実施していないため、HD−BMD層が形成されていない。このため、エピタキシャル成長や追加熱処理の際に、酸素は通常の外方拡散で表面に向かって拡散するが、もともとウェーハに存在していた酸素とRTA処理で内方拡散した酸素の両者が外方拡散するため、AsEpi(エピタキシャル成長後)およびエピタキシャル成長後に追加熱処理したサンプルのいずれも、エピタキシャル層中に拡散した酸素量は最大になっている(図10,11)。これは、単純にウェーハの酸素濃度を高くした場合と等価な結果である。
この場合、もともとウェーハ内に存在した酸素が通常の外方拡散に従って拡散しただけであり、エピタキシャル層への酸素の拡散を抑制する効果がないため、エピタキシャル成長後に追加熱処理をした後のエピタキシャル層中(図11の深さ0〜約8μm)の酸素濃度は、実施例4よりも多くなっている。
Claims (8)
- シリコン単結晶ウェーハの製造方法であって、
シリコン単結晶ウェーハに対して、急速加熱・急速冷却装置を用いて、酸素含有雰囲気下、第1熱処理温度で1〜60秒保持した後1〜100℃/秒の降温速度で800℃以下まで冷却する第1熱処理を行うことによって、酸素を内方拡散させて前記シリコン単結晶ウェーハの表面近傍に酸素濃度ピーク領域を形成し、その後、第2熱処理を行うことによって、前記シリコン単結晶ウェーハ内の酸素を前記酸素濃度ピーク領域に凝集させ、
前記第1及び第2熱処理を行うシリコン単結晶ウェーハの酸素濃度を、4×10 17 atoms/cm 3 (ASTM‘79)以上、16×10 17 atoms/cm 3 (ASTM‘79)以下とし、
前記第1及び第2熱処理の条件を、予め、前記第1熱処理後のシリコン単結晶ウェーハと、前記第1及び第2熱処理後のシリコン単結晶ウェーハあるいは前記第1及び第2熱処理後に酸素析出物顕在化熱処理を行ったシリコン単結晶ウェーハの酸素濃度プロファイルを測定し、前記第1及び第2熱処理後のシリコン単結晶ウェーハあるいは第1及び第2熱処理後に酸素析出物顕在化熱処理を行ったシリコン単結晶ウェーハの酸素濃度プロファイルの半値幅が、前記第1熱処理後のシリコン単結晶ウェーハの酸素濃度プロファイルの半値幅より小さくなる条件に決定して、該決定した条件で前記第1及び第2熱処理を行うことを特徴とするシリコン単結晶ウェーハの製造方法。 - 前記第1及び第2熱処理の条件を、前記第1及び第2熱処理後のシリコン単結晶ウェーハの表面に酸素析出欠陥が形成されない条件に決定して、該決定した条件で前記第1及び第2熱処理を行うことを特徴とする請求項1に記載のシリコン単結晶ウェーハの製造方法。
- 前記第1熱処理を、酸素を20%以上含有する雰囲気下、1320℃以上でシリコンの融点以下の第1熱処理温度で行うことを特徴とする請求項1又は請求項2に記載のシリコン単結晶ウェーハの製造方法。
- 前記第1熱処理を、酸素を0.01%以上20%未満含有する雰囲気下、1290℃以上でシリコンの融点以下の第1熱処理温度で行うことを特徴とする請求項1又は請求項2に記載のシリコン単結晶ウェーハの製造方法。
- 前記第2熱処理において、400〜700℃で2〜20時間の析出核形成熱処理を行うことを特徴とする請求項1乃至請求項4のいずれか一項に記載のシリコン単結晶ウェーハの製造方法。
- 前記第2熱処理において、前記析出核形成熱処理後、800〜1200℃で1時間以上の析出核成長熱処理を行うことを特徴とする請求項5に記載のシリコン単結晶ウェーハの製造方法。
- 前記第1及び第2熱処理後に、前記シリコン単結晶ウェーハの表面にエピタキシャル層を形成することを特徴とする請求項1乃至請求項6のいずれか一項に記載のシリコン単結晶ウェーハの製造方法。
- 請求項7に記載のシリコン単結晶ウェーハの製造方法で製造したシリコン単結晶ウェーハの前記エピタキシャル層表面に形成されたものであることを特徴とする電子デバイス。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012003509A JP5621791B2 (ja) | 2012-01-11 | 2012-01-11 | シリコン単結晶ウェーハの製造方法及び電子デバイス |
| DE112012005509.8T DE112012005509B4 (de) | 2012-01-11 | 2012-12-14 | Verfahren zum Herstellen von Silizium-Einkristallwafer und elektronische Vorrichtung |
| KR1020147019083A KR101973017B1 (ko) | 2012-01-11 | 2012-12-14 | 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스 |
| CN201280066709.0A CN104040702B (zh) | 2012-01-11 | 2012-12-14 | 单晶硅晶片的制造方法及电子器件 |
| US14/367,206 US9252025B2 (en) | 2012-01-11 | 2012-12-14 | Method for manufacturing silicon single crystal wafer and electronic device |
| PCT/JP2012/008002 WO2013105179A1 (ja) | 2012-01-11 | 2012-12-14 | シリコン単結晶ウェーハの製造方法及び電子デバイス |
| TW102101161A TWI527121B (zh) | 2012-01-11 | 2013-01-11 | Method for manufacturing single crystal silicon wafers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012003509A JP5621791B2 (ja) | 2012-01-11 | 2012-01-11 | シリコン単結晶ウェーハの製造方法及び電子デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013143504A JP2013143504A (ja) | 2013-07-22 |
| JP5621791B2 true JP5621791B2 (ja) | 2014-11-12 |
Family
ID=48781158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012003509A Active JP5621791B2 (ja) | 2012-01-11 | 2012-01-11 | シリコン単結晶ウェーハの製造方法及び電子デバイス |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9252025B2 (ja) |
| JP (1) | JP5621791B2 (ja) |
| KR (1) | KR101973017B1 (ja) |
| CN (1) | CN104040702B (ja) |
| DE (1) | DE112012005509B4 (ja) |
| TW (1) | TWI527121B (ja) |
| WO (1) | WO2013105179A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6268948B2 (ja) * | 2013-11-07 | 2018-01-31 | 富士電機株式会社 | Mos型半導体装置の製造方法 |
| KR101822479B1 (ko) * | 2014-01-14 | 2018-01-26 | 가부시키가이샤 사무코 | 실리콘 웨이퍼의 제조 방법 |
| JP2015140270A (ja) * | 2014-01-28 | 2015-08-03 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
| JP6176593B2 (ja) * | 2014-04-11 | 2017-08-09 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| US10526728B2 (en) * | 2014-06-02 | 2020-01-07 | Sumco Corporation | Silicon wafer and method for manufacturing same |
| JP5938113B1 (ja) * | 2015-01-05 | 2016-06-22 | 信越化学工業株式会社 | 太陽電池用基板の製造方法 |
| DE102015200890A1 (de) * | 2015-01-21 | 2016-07-21 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe |
| DE102016225138A1 (de) * | 2016-12-15 | 2018-06-21 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium |
| US20200211840A1 (en) * | 2017-07-19 | 2020-07-02 | Globalwafers Japan Co., Ltd. | Method for producing three-dimensional structure, method for producing vertical transistor, vertical transistor wafer, and vertical transistor substrate |
| JP6897598B2 (ja) * | 2018-02-16 | 2021-06-30 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP6881387B2 (ja) * | 2018-04-26 | 2021-06-02 | 信越半導体株式会社 | Dz層の測定方法 |
| CN113906171B (zh) * | 2019-04-16 | 2024-11-29 | 信越半导体株式会社 | 单晶硅晶圆的制造方法及单晶硅晶圆 |
| JP7090295B2 (ja) | 2020-06-24 | 2022-06-24 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ、及び、シリコンウェーハの製造方法 |
| CN111624460B (zh) * | 2020-06-28 | 2022-10-21 | 西安奕斯伟材料科技有限公司 | 一种单晶硅缺陷分布区域的检测方法 |
| JP7613858B2 (ja) * | 2020-09-17 | 2025-01-15 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハおよびシリコンウェーハの製造方法 |
| JP7590839B2 (ja) * | 2020-09-17 | 2024-11-27 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136218A (ja) * | 1983-12-23 | 1985-07-19 | Nec Corp | 半導体装置およびその製造方法 |
| JP2600852B2 (ja) | 1987-10-12 | 1997-04-16 | セイコーエプソン株式会社 | 電気光学装置の駆動方法 |
| CA2037349C (en) | 1990-03-26 | 2008-06-17 | James G. Wetmur | Branch migration of nucleotides |
| JPH07321120A (ja) * | 1994-05-25 | 1995-12-08 | Komatsu Electron Metals Co Ltd | シリコンウェーハの熱処理方法 |
| JP2874834B2 (ja) * | 1994-07-29 | 1999-03-24 | 三菱マテリアル株式会社 | シリコンウェーハのイントリンシックゲッタリング処理法 |
| JP3085146B2 (ja) | 1995-05-31 | 2000-09-04 | 住友金属工業株式会社 | シリコン単結晶ウェーハおよびその製造方法 |
| JP3763629B2 (ja) | 1997-01-24 | 2006-04-05 | 株式会社Sumco | エピタキシャルウェ−ハの製造方法 |
| US6503594B2 (en) | 1997-02-13 | 2003-01-07 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects and slip |
| US6485807B1 (en) | 1997-02-13 | 2002-11-26 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects, and methods of preparing the same |
| JPH11116390A (ja) | 1997-10-08 | 1999-04-27 | Toshiba Ceramics Co Ltd | Cz法シリコン単結晶引上炉及びそのヒータ |
| JP3711199B2 (ja) * | 1998-07-07 | 2005-10-26 | 信越半導体株式会社 | シリコン基板の熱処理方法 |
| KR100378184B1 (ko) | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
| US6818197B2 (en) * | 2000-09-25 | 2004-11-16 | Mitsubishi Materials Silicon Corporation | Epitaxial wafer |
| JP4646440B2 (ja) | 2001-05-28 | 2011-03-09 | 信越半導体株式会社 | 窒素ドープアニールウエーハの製造方法 |
| JP4154881B2 (ja) * | 2001-10-03 | 2008-09-24 | 株式会社Sumco | シリコン半導体基板の熱処理方法 |
| JP2003297839A (ja) | 2002-04-03 | 2003-10-17 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハの熱処理方法 |
| JP2004006615A (ja) * | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
| JP5251137B2 (ja) | 2008-01-16 | 2013-07-31 | 株式会社Sumco | 単結晶シリコンウェーハおよびその製造方法 |
| WO2009151077A1 (ja) * | 2008-06-10 | 2009-12-17 | 株式会社Sumco | シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ |
| US8476149B2 (en) * | 2008-07-31 | 2013-07-02 | Global Wafers Japan Co., Ltd. | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process |
| JP5590644B2 (ja) * | 2009-03-09 | 2014-09-17 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP5561918B2 (ja) * | 2008-07-31 | 2014-07-30 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP2010040587A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
| US7977216B2 (en) | 2008-09-29 | 2011-07-12 | Magnachip Semiconductor, Ltd. | Silicon wafer and fabrication method thereof |
| WO2010119614A1 (ja) | 2009-04-13 | 2010-10-21 | 信越半導体株式会社 | アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法 |
-
2012
- 2012-01-11 JP JP2012003509A patent/JP5621791B2/ja active Active
- 2012-12-14 WO PCT/JP2012/008002 patent/WO2013105179A1/ja not_active Ceased
- 2012-12-14 DE DE112012005509.8T patent/DE112012005509B4/de active Active
- 2012-12-14 KR KR1020147019083A patent/KR101973017B1/ko active Active
- 2012-12-14 CN CN201280066709.0A patent/CN104040702B/zh active Active
- 2012-12-14 US US14/367,206 patent/US9252025B2/en active Active
-
2013
- 2013-01-11 TW TW102101161A patent/TWI527121B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013105179A1 (ja) | 2013-07-18 |
| KR20140109945A (ko) | 2014-09-16 |
| DE112012005509B4 (de) | 2021-12-23 |
| TW201344795A (zh) | 2013-11-01 |
| US9252025B2 (en) | 2016-02-02 |
| CN104040702B (zh) | 2016-06-22 |
| US20150001680A1 (en) | 2015-01-01 |
| DE112012005509T5 (de) | 2015-03-12 |
| KR101973017B1 (ko) | 2019-04-26 |
| TWI527121B (zh) | 2016-03-21 |
| JP2013143504A (ja) | 2013-07-22 |
| CN104040702A (zh) | 2014-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5621791B2 (ja) | シリコン単結晶ウェーハの製造方法及び電子デバイス | |
| TWI553173B (zh) | An annealing wafer, an annealing wafer, and a method of manufacturing the device | |
| JP6044660B2 (ja) | シリコンウェーハの製造方法 | |
| JP5764937B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JP5251137B2 (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
| JP7519784B2 (ja) | シリコンウェーハの製造方法 | |
| US9390905B2 (en) | Method for manufacturing silicon substrate and silicon substrate | |
| US12142645B2 (en) | Silicon wafer and manufacturing method of the same | |
| US10861990B2 (en) | Epitaxial silicon wafer | |
| TWI741950B (zh) | 矽晶圓的製造方法 | |
| KR20250017270A (ko) | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 | |
| JP2023070067A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
| JP2023070066A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
| JP2007242920A (ja) | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ | |
| US12371813B2 (en) | Silicon wafer and method for producing silicon wafer | |
| KR20250016376A (ko) | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 | |
| JP2023070019A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5621791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |