JP5690535B2 - Die bonder and semiconductor manufacturing method - Google Patents
Die bonder and semiconductor manufacturing method Download PDFInfo
- Publication number
- JP5690535B2 JP5690535B2 JP2010213200A JP2010213200A JP5690535B2 JP 5690535 B2 JP5690535 B2 JP 5690535B2 JP 2010213200 A JP2010213200 A JP 2010213200A JP 2010213200 A JP2010213200 A JP 2010213200A JP 5690535 B2 JP5690535 B2 JP 5690535B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- bonding
- substrate
- imaging
- bonding position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Die Bonding (AREA)
Description
本発明は、ダイボンダ及び半導体製造方法に係わり、信頼度の高いダイボンダ及び半導体製造方法に関する。 The present invention relates to a die bonder and a semiconductor manufacturing method, and more particularly to a highly reliable die bonder and a semiconductor manufacturing method.
ダイ(半導体チップ)を配線基板やリードフレームなどの基板に搭載してパッケージを組み立てる工程の一部に、ウェハからダイを吸着し基板にボンディングするダイボンディング工程がある。
ダイボンディング工程では、基板のボンディング面に正確にダイをボンディングする必要がある。しかしながら、基板面はボンディングし易くするために80℃〜250℃前後の高温に加熱されている。高温または輻射熱によって、構成部材の位置ずれ等が発生しダイを正確な位置にボンディングできない。
Part of the process of assembling a package by mounting a die (semiconductor chip) on a substrate such as a wiring board or a lead frame is a die bonding process in which the die is adsorbed from the wafer and bonded to the substrate.
In the die bonding process, it is necessary to bond the die accurately to the bonding surface of the substrate. However, the substrate surface is heated to a high temperature of about 80 ° C. to 250 ° C. to facilitate bonding. Due to the high temperature or radiant heat, the component members are displaced, and the die cannot be bonded to an accurate position.
この種の問題を解決する従来技術としては特許文献1がある。特許文献1の課題は、高温のボンディングステージから輻射熱により、ボンディング位置を検出するカメラとボンディングツールの位置の差(オフセット量)が刻々変化することである。この課題を解決するために、特許文献1では、ボンディングステージ近傍に設けたリファレンス部材を基準点としてそのオフセット量を検出し、ボンディング位置を補正している。
There is
しかしながら、昨今のダイの微小化またはchip on chipの技術の発達により、ダイのボンディングはより高精度の(十数〜数μm)位置決めが必要になってきている。それ故、特許文献1の課題に加えて、基板や基板支持するボンディングステージ等の熱膨張により基板側のボンディング位置ずれが問題になってきた。
However, with the recent miniaturization of dies or the development of chip-on-chip technology, die bonding is required to have higher precision (a few tens to several μm). Therefore, in addition to the problem of
本発明は、上記の課題を鑑みてなされたもので、本発明の目的は、ダイを正確にボンディングできる信頼性の高いダイボンダ及び半導体製造方法を提供することである。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a highly reliable die bonder and a semiconductor manufacturing method capable of accurately bonding a die.
本発明は、上記目的を達成するために、少なくとも以下の特徴を有する。
本発明は、基板または前記基板の近傍に設けられた基準マークと、前記基準マークと前記基板のボンディング位置に設けられた認識パターンとを撮像する第1の撮像手段と、前記基準マークと前記ボンディング位置に近接したダイとを撮像する第2の撮像手段と、前記第1及び前記第2の撮像手段によって得られた撮像データに基づいて前記ボンディング位置に近接した前記ダイの位置を補正する補正手段とを具備するボンディング位置補正装置と、を有することを第1の特徴とする。
In order to achieve the above object, the present invention has at least the following features.
The present invention provides a first imaging unit that images a substrate or a reference mark provided in the vicinity of the substrate, a recognition pattern provided at a bonding position of the reference mark and the substrate, the reference mark, and the bonding Second imaging means for imaging the die close to the position, and correction means for correcting the position of the die close to the bonding position based on imaging data obtained by the first and second imaging means The first feature is that the bonding position correction apparatus comprises:
また、本発明は、基板または前記基板近傍に設けられた基準マークと前記基板のボンディング位置に設けられた認識パターンとを撮像する第1の撮像ステップと、ダイを前記ボンディング位置に近接させる近接ステップと、前記基準マークと前記ボンディング位置に近接した前記ダイとを撮像する第2の撮像ステップと、前記第1及び前記第2の撮像ステップによって得られた撮像データに基づいて前記ボンディング位置に近接した前記ダイの位置を補正する補正ステップと、前記補正する量に基づいて前記基板に前記ダイをボンディングするステップとを有することを第2の特徴とする。 The present invention also provides a first imaging step for imaging a reference mark provided in the vicinity of the substrate or in the vicinity of the substrate and a recognition pattern provided at the bonding position of the substrate, and a proximity step in which a die is brought close to the bonding position. And a second imaging step for imaging the reference mark and the die close to the bonding position, and the proximity of the bonding position based on the imaging data obtained by the first and second imaging steps. According to a second aspect of the present invention, the method includes a correction step of correcting the position of the die and a step of bonding the die to the substrate based on the correction amount.
さらに、本発明は、前記基板上に光を照射しスポット状の前記基準マークを形成することを第3の特徴とする
また、本発明は、前記基準マークは前記ボンディング位置以外に設けられた前記基板上のパターンであることを第4の特徴とする。
さらに、本発明は、前記第2の撮像は前記ボンディング位置の辺に対して所定の角度を持って斜め上方から行うことを第5の特徴とする。
また、本発明は、前記補正は前記ダイまたはコレットの前記撮像データに基づいて行うことを特徴とする
Furthermore, the present invention is characterized in that a third reference mark is formed by irradiating light on the substrate. Further, the present invention provides the reference mark provided at a position other than the bonding position. A fourth feature is that the pattern is on the substrate.
Furthermore, the present invention is characterized in that the second imaging is performed obliquely from above with a predetermined angle with respect to the side of the bonding position.
Further, the present invention is characterized in that the correction is performed based on the imaging data of the die or collet.
本発明によれば、ダイを正確にボンディングできる信頼性の高いダイボンダ及び半導体製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the reliable die bonder and semiconductor manufacturing method which can bond die | dye correctly can be provided.
以下、図面に基づき、本発明の実施形態を説明する。
図1は、本発明の一実施形態であるダイボンダ10を上から見た概念図である。ダイボンダ10は大別してウェハ供給部1と、基板供給・搬送部5と、ダイボンディング部3と、これ等を制御する制御部4とを有する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a conceptual view of a
ウェハ供給部1は、ウェハカセットリフタ11とピックアップ装置12とを有する。ウェハカセットリフタ11は、ウェハリングが充填されたウェハカセット(図示せず)を有し,順次ウェハリングをピックアップ装置12に供給する。ピックアップ装置12は、所望するダイをウェハリングからピックアップできるように、ウェハリングを移動する。
基板供給・搬送部5はスタックローダ51と、フレームフィーダ52と、アンローダ53とを有する。スタックローダ51は、ダイを接着する基板(例えば、リードフレーム)をフレームフィーダ52に供給する。フレームフィーダ52は、基板をフレームフィーダ52上の2箇所の処理位置を介してアンローダ53に搬送する。アンローダ53は、搬送された基板を保管する。
The
The substrate supply / conveyance unit 5 includes a
ダイボンディング部3はプリフォーム部31と、ボンディングヘッド部32とを有する。プリフォーム部31は、フレームフィーダ52により搬送されてきた基板にダイ接着剤を塗布する。ボンディングヘッド部32は、ピックアップ装置12からダイをピックアップして上昇し、ダイをフレームフィーダ52上のボンディングポイントまで移動させる。そして、ボンディングヘッド部32は、ボンディングポイントでダイを下降させ、ダイ接着剤が塗布された基板上にダイをボンディングする。
The
図2は、本発明の特徴を有するボンディング位置補正装置20を有するボンディングヘッド部32の実施例1の概略構成図である。
FIG. 2 is a schematic configuration diagram of the first embodiment of the
ボンディングヘッド部32は、後述するボンディング位置補正装置20の他、ダイDを吸着しボンディングするボンディングヘッド41と、基板であるリードフレーム45の位置合わせをするために、リードフレームの位置を検出する基板位置検出撮像カメラ42(以下、単に位置検出カメラという)と、ボンディングヘッド41と位置検出カメラ42とを支持または固定する固定台43と、固定台43をXY方向に移動させる移動機構47と、リードフレーム45を保持するボンディングステージ(以下、単にステージという)44とを有する。なお、52はリードフレーム45を搬送する基板供給・搬送部5を形成するフレームフィーダである。
ボンディングヘッド41は、先端にダイDを吸着保持しているコレット41cと、コレット41cを昇降(Z方向に移動)させ、コレット41cを固定台43に対してY方向に移動させる2次元移動機構41mとを有する。
The
The bonding
ボンディング位置補正装置20は、基準位置を示す基準マークKMをリードフレーム45上に形成する基準マーク形成光源(以下、単に光源という)21と、コレット41cを降下させる前に、基準マークKMとボンディング位置(以下、処理位置という)45bとを撮像する処理位置カメラ22と、コレット41cが降下した時に、処理位置45bの真上にいるボンディングヘッド41の先端部と基準マークKMを撮像する2台の位置補正撮像カメラ(以下、単に位置補正カメラという)23、24とを有する。本実施例では、処理位置カメラ22を基板位置検出カメラ42で兼用する。また、光源21は、レーザ光源のようにスポット状に照射できるものであればよい。さらに、ボンディング位置補正装置20を構成する処理位置カメラ22等はそれらの支持部28を介して、ダイボンダ10の構造部材27に固定されている。図2では、図を見易くするために、位置補正カメラ23の支持部28は省略している。なお、破線で示す45sは、処理位置45bと基準マークKMとを含む処理位置周辺領域を示す。処理位置45bには、ダイDの対角線上に2箇所のL字状の認識パターン45p1、45p2が形成されている。
The bonding
図3は、2台の位置補正カメラ23、24の配置を示す図である。図3(a)は、2台の位置補正カメラ23,24を上部から見た図である。図3(b)は、位置補正カメラ23または24を側面から見た図である。図3(a)に示すように、2台の位置補正カメラ23、24は互いに90度の位置に配置されている。また、図3(b)に示すように、2台の位置補正カメラ23、24はリードフレーム45に対して角度θで斜めから、少なくとも基準マークKMと処理位置45bとを含む処理位置周辺領域45sを撮像する。
FIG. 3 is a diagram showing the arrangement of the two
以上の構成によって、図2の実施形態おける本発明の特徴であるボンディングの処理フローを図4、図5を用いて説明する。図4は、ボンディングヘッド41がダイを吸着し、処理位置の上側にきたときからの処理フローを示す。図5は、図4におけるフローでの撮像画面を示す図である。
With the above configuration, a bonding processing flow, which is a feature of the present invention in the embodiment of FIG. 2, will be described with reference to FIGS. FIG. 4 shows a processing flow from when the
まず、ボンディングヘッド41が、処理位置45bにダイDを降下させる前に、処理位置カメラ22で基準マークKMと処理位置45bを含む処理位置周辺領域45sを撮像する(ステップ1)。図5(a)は、この状態を示す撮像画面である。図5(a)の状態では、リードフレームは加熱により熱膨張している。従って、図5(a)から得られる処理位置45bの位置座標は、熱膨張の影響を含んだ位置座標である。
First, before the
処理位置45bには、ダイDの対角線上に2箇所のL字状の認識パターン45p1、45p2が形成されている。基準マークKMの中心点を原点として、この2箇所の認識パターン45p1、45p2の位置座標を画像処理にて求める(ステップ2)。次に、2箇所の認識パターン45p1、45p2の位置座標から処理位置45bの中心位置45cの位置座標を求める(ステップ3)。この中心位置45cの座標位置を第1中心座標とする。この第1中心座標45c1と2箇所の認識パターン45p1、45p2の位置座標をそれぞれ(X1,Y1)、(Xp11,Yp11)、(Xp21,Yp21)とすると、第1中心座標は式(1)、式(2)により求まる。
X1=(Xp11+Xp21)/2 (1)
Y1=(Yp11+Yp21)/2 (2)
次に、ボンディングヘッド41の移動量を求める(ステップ4)。式(1)、式(2)の位置座標は、処理位置カメラ22から見た位置座標である。ボンディングヘッド41と処理位置カメラ22との間にはオフセットがあるから、ボンディングヘッド41から見た位置座標に変える必要がある。そこで、そのオフセット量を(Xh,Yh)とすると、ボンディングヘッド41から見た中心位置45cの位置座標((Xhi,Yhi)は、式(3)、式(4)となる。
Xhi=X1+Xh (3)
Yhi=Y1+Yh (4)
次に、式(3)、式(4)で示す位置にボディングヘッド41を移動させ、処理位置45bに向ってダイDを保持したコレット41cを降下させる(ステップ5)。ボディングヘッド41の移動時間とダイDの降下時間は非常に短い。それ故に、その間にリードフレーム45の熱膨張による形状変化や、オフセット量の変化は殆どない。従って、オフセット量の初期値からの変動または時系列変動がなければ、前記ダイDの降下によって、目標値とする処理位置45bにダイDをボンディングできる。
Two L-shaped recognition patterns 45p1 and 45p2 are formed on the diagonal line of the die D at the
X1 = (Xp11 + Xp21) / 2 (1)
Y1 = (Yp11 + Yp21) / 2 (2)
Next, the movement amount of the
Xhi = X1 + Xh (3)
Yhi = Y1 + Yh (4)
Next, the
しかしながら、実際には、リードフレーム45の加熱機構による輻射熱等によってオフセット量は変化する。そこで、そのオフセット量の変化を補正する。そのために、ボンディングされる直前で停止し、ダイの降下位置と処理位置45bとのずれ量を検出する。まず、停止した状態で、基準マークKMと処理位置45bを含む処理位置周辺領域45sを2台の位置補正カメラ23、24で撮像をする(ステップ6)。
However, in practice, the offset amount changes due to radiant heat generated by the heating mechanism of the
図5(b)、図5(c)はそれぞれ位置補正カメラ23、24で撮像した状態を示す。この撮像を処理位置カメラ22で真上から撮像しない理由は、第1にコレット41cが処理位置45bを覆い被さり、認識パターン45p1、45p2を認識できない点である。また、第2に、図2ではコレット41cは撮像できそうであるが、実際はコレット41cもボンディングヘッド41の機構に邪魔されて、真上から見えない点である。そこで、ダイD又はコレット41cが撮像できるように、図3(b)に示す角度θを持って撮像する。実際にはダイDをボンディングするので、ダイD自体を撮像できる角度が望ましい。ダイ自体を撮像すると、角度が小さくなりがちであるが、余り角度θを小さくすると、画像の変形が大きくなり位置検出精度が落ちるので、その間で角度を調節する。
FIG. 5B and FIG. 5C show the states captured by the
次に、停止した状態で、2箇所の認識マークに対応するダイDのコーナの位置座標を画像処理によって求める(ステップ7)。本実施例1では、ダイDのコーナの位置座標を求めるために、位置補正カメラ23、24を2台用いている。その理由は以下の通りである。斜めから撮像すると位置補正カメラ23、24から見たそれぞれX軸方向、Y軸方向は位置によって一画素の当り長さが異なるが、Y軸方向、X軸方向は変わらない。そこで、図5(b)に示すように、位置補正カメラ23で撮像したデータに基づき、基準マークKMの中心を基準とした座標系でダイDのX方向の位置座標を、図5(c)に示すように、位置補正カメラ24で撮像したデータに基づき、基準マークKMの中心を基準とした座標系でダイDのY方向の位置座標を検出する。従って、図2における実施形態では、認識パターン45p1、45p2に対応するダイDを撮像側のコーナで代用して検出できる。
Next, in the stopped state, the position coordinates of the corners of the die D corresponding to the two recognition marks are obtained by image processing (step 7). In the first embodiment, two
このダイDのコーナの位置座標からダイDの中心位置、即ち処理位置45bの中心位置45cの中心座標を求める(ステップ8)。この中心座標を第2中心座標45c2とする。この第2中心座標45c2の(X2,Y2)は、図5(b)及び図5(c)から式(5)及び式(6)となる。
X2=(Xd1+Xd2)/2 (5)
Y2=(Yd1+Yd2)/2 (6)
次に、式(1)及び式(2)で求めた第1中心座標と、式(5)及び式(6)で求めた第2中心座標から式(7)及び式(8)で示すボンディング位置のずれ量(補正量)(ΔX,ΔY)を求める(ステップ9)。
ΔX=X2−X1 (7)
ΔY=Y2−Y1 (8)
このずれ量は、ボンディングヘッド41から見た場合のずれ量であるから、原因としては次の2点が挙げられる。第1は、前述したように輻射熱によるボンディングヘッド41と処理位置カメラ22間のオフセット量のずれ量である。第2は、ボンディングヘッド41と位置補正カメラ23、24間の輻射熱によるオフセット量のずれ量である。しかしながら、第2の原因においては、同一画像で基準マークを原点として位置座標を求めているので、例えオフセット量のずれが発生したとしても、自ずと補正されている。従って、原因は第1の点である。
The center position of the die D, that is, the center position 45c of the
X2 = (Xd1 + Xd2) / 2 (5)
Y2 = (Yd1 + Yd2) / 2 (6)
Next, bonding represented by Equation (7) and Equation (8) from the first center coordinate obtained by Equation (1) and Equation (2) and the second center coordinate obtained by Equation (5) and Equation (6). A positional shift amount (correction amount) (ΔX, ΔY) is obtained (step 9).
ΔX = X2-X1 (7)
ΔY = Y2−Y1 (8)
The amount of deviation is the amount of deviation when viewed from the
次に、補正量に基づきダイの位置を補正し、リードフレーム(基板)45にボンディングする(ステップ10)。最後に、コレット41cを上昇させ、次のダイのボンディング処理へと移行する(ステップ11)。
Next, the die position is corrected based on the correction amount and bonded to the lead frame (substrate) 45 (step 10). Finally, the
以上の説明では、認識パターンとして処理位置45bの対角線上に設けられたに2箇所のL字状の認識パターン45p1、45p2を用いた。以上説明では、最終的には処理位置、即ちボンディング位置の中心位置45cで補正量を求めているので、L字状の認識パターン45p1、45p2は仮想的に考え、処理位置の中心位置45cの×(ばつ印)状等の認識マーク一つでもよい。
In the above description, the two L-shaped recognition patterns 45p1 and 45p2 provided on the diagonal line of the
以上説明した実施例1によれば、リードフレーム45の高温によるリードフレーム45自体の熱膨張、および処理位置カメラ22、位置補正カメラ23,24とボンディングヘッド41とのオフセット量に変動を共に補正でき、ダイを正確にボンディングできる信頼性の高いダイボンダを提供できる。
また、本ダイボンダを用いることにより、信頼性の高い半導体製造方法を提供できる。
According to the first embodiment described above, it is possible to correct both the thermal expansion of the
Further, by using this die bonder, a highly reliable semiconductor manufacturing method can be provided.
図6は、本発明の特徴を有するボンディング位置補正装置20を有するボンディングヘッド部32の実施例2の概略構成図である。
FIG. 6 is a schematic configuration diagram of a second embodiment of the
実施例2は、実施例1とは以下の点で異なり、その他の点は同一である。第1の異なる点は以下の通りである。実施例1では、互いに90度の角度をもって配置された2台の位置補正カメラ23、24で、ボンディングされる直前で停止したダイDを基準マークKMと共に撮像し、補正量を求めた。実施例2では、図7(a)に示すように、処理位置45b、即ちボンディングするダイの辺に対し45度の角度をもって配置された1台の位置補正カメラ25で、ボンディングされる直前で停止したコレット41cと基準マークKMとを共に撮像し、補正量を求める。図7(c)は、1台の位置補正カメラ25による画像を示す。なお、図7(a)は、処理位置カメラ22で撮像された像であり、図5(a)と同じ図である。
The second embodiment differs from the first embodiment in the following points, and the other points are the same. The first difference is as follows. In Example 1, the two
また、第2の点は、第1の点に関連して、位置補正カメラ25が45度の角度を持っているために、得られる画像も45度回転した画像になり、位置座標系も45度回転する。そのために、どちらかの位置座標系を45回転し、両方画像の位置座標系を合わせる必要がある。本実施例では、図7(b)に示す処理位置カメラ22の撮像画面の位置座標系を回転させる。図7(a)に示す位置座標は、回転後の位置座標を示す。また、斜めから撮像しているので、その補正も行なう。
Further, since the
さらに、第3の点は、前述及び図7(c)に示すように、ダイ自体もコレットに覆われ撮像できない場合の例を示している。そのために、本実施例では、ダイの代わりにコレットを代用して用いる。
図7に示すように、図7(a)に示す認識パターン45p1、45p2に対応するコレットの41cのコーナ位置41c1、41c2の位置座標は、画像処理によりそれぞれ(Xc21,Yc21)、(Xc22,Yc22)となる。第2中心座標(X2’,Y2’)は図5(b)、図5(c)から式(9)、式(10)となる。
X2'=(Xc21+Xc22)/2 (9)
Y2'=(Yc21+Yc22)/2 (10)
この結果、式(7)、式(8)と同様に、補正量(ΔX,ΔY’)を求め、実施例1と同様にダイの位置を補正し、リードフレーム(基板)45にボンディングすることができる。
以上説明では、位置補正カメラを処理位置45bに対し45度をもって配置したが、その他の角度でもよい。
Further, the third point shows an example in which the die itself is also covered with a collet and cannot be imaged as described above and as shown in FIG. Therefore, in this embodiment, a collet is used instead of a die.
As shown in FIG. 7, the position coordinates of the corner positions 41c1 and 41c2 of the
X2 ′ = (Xc21 + Xc22) / 2 (9)
Y2 '= (Yc21 + Yc22) / 2 (10)
As a result, the correction amounts (ΔX, ΔY ′) are obtained in the same manner as in the equations (7) and (8), the die position is corrected in the same manner as in the first embodiment, and bonding to the lead frame (substrate) 45 is performed. Can do.
In the above description, the position correction camera is arranged at 45 degrees with respect to the
従って、実施例2によれば、リードフレーム45の高温によるリードフレーム45自体の熱膨張および処理位置カメラ22とボンディングヘッド41のオフセット量の変動とを共に補正でき、ダイを正確にボンディングできる信頼性の高いダイボンダを提供できる。
Therefore, according to the second embodiment, it is possible to correct both the thermal expansion of the
また、実施例2によれば、本ダイボンダを用いることにより、信頼性の高い半導体製造方法を提供できる。
さらに、実施例2によれば、位置補正カメラを1台で済み、システムが簡略化できる。
Further, according to the second embodiment, a semiconductor manufacturing method with high reliability can be provided by using this die bonder.
Furthermore, according to the second embodiment, only one position correction camera is required, and the system can be simplified.
以上説明した実施例1及び実施例2とも、光源を用いて基準マークを作成したが、ボンディングするときにコレットに隠れない位置ある基板(リードフレーム)上のパターンを用いてもよいし、公知例のように特定の部材を基板近傍に設けてもよい。 In both Example 1 and Example 2 described above, the reference mark was created using a light source, but a pattern on a substrate (lead frame) that is not hidden by the collet when bonding may be used, or a known example As described above, a specific member may be provided in the vicinity of the substrate.
以上のように本発明の実施形態について説明したが、本発明はその趣旨を逸脱しない範囲で種々の代替例、修正又は変形を包含するものである。 Although the embodiment of the present invention has been described above, the present invention includes various alternatives, modifications, and variations without departing from the spirit of the present invention.
1:ウェハ供給部 3:ダイボンディング部
4:制御部 5:基板供給・搬送部
10:ダイボンダ 20:ボンディング位置補正装置
21:基準マーク形成光源(光源) 22:処理位置カメラ
23、24、25:位置補正撮像カメラ(位置補正カメラ)
31:プリフォーム部 32:ボンディングヘッド部
41:ボンディングヘッド 41c:コレット
42:位置検出カメラ 43:固定台
44:ボンディングステージ(ステージ) 45:リードフレーム
45b:ボンディング位置(処理位置) 45c:処理位置の中心位置
45p1、45p2:認識パターン
45s:処理位置と基準マークとを含む処理位置周辺領域
47:移動機構 D:ダイ
KM:基準マーク
θ:位置補正撮像カメラのリードフレーム面からの成す角。
1: Wafer supply unit 3: Die bonding unit 4: Control unit 5: Substrate supply / transfer unit 10: Die bonder 20: Bonding position correction device 21: Reference mark forming light source (light source) 22:
31: Preform part 32: Bonding head part 41:
Claims (12)
前記基準マークと前記基板のボンディング位置に設けられた認識パターンとを撮像する第1の撮像手段と、前記基準マークと前記ボンディング位置に近接したダイとを撮像する第2の撮像手段と、前記第1及び前記第2の撮像手段によって得られた撮像データに基づいて前記ボンディング位置に近接した前記ダイの位置を補正する補正手段とを具備するボンディング位置補正装置と、
を有することを特徴とするダイボンダ。 A reference mark provided in the vicinity of the substrate or the substrate;
A first image pickup means for picking up an image of the reference mark and a recognition pattern provided at a bonding position of the substrate; a second image pickup means for picking up an image of the reference mark and a die close to the bonding position; A bonding position correction apparatus comprising: correction means for correcting the position of the die adjacent to the bonding position based on imaging data obtained by the first and second imaging means;
A die bonder characterized by comprising:
ダイを前記ボンディング位置に近接させる近接ステップと、
前記基準マークと前記ボンディング位置に近接した前記ダイを撮像する第2の撮像ステップと、
前記第1及び前記第2の撮像ステップによって得られた撮像データに基づいて前記ボンディング位置に近接した前記ダイの位置を補正する補正ステップと、
前記補正する量に基づいて前記基板に前記ダイをボンディングするステップと、
を有することを特徴とする半導体製造方法。 A first imaging step of imaging a reference mark provided in the vicinity of the substrate or the substrate and a recognition pattern provided at a bonding position of the substrate;
A proximity step to bring the die close to the bonding position;
A second imaging step of imaging the die adjacent to the reference mark and the bonding position;
A correction step of correcting the position of the die adjacent to the bonding position based on the imaging data obtained by the first and second imaging steps;
Bonding the die to the substrate based on the amount to be corrected;
A method of manufacturing a semiconductor, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010213200A JP5690535B2 (en) | 2010-09-24 | 2010-09-24 | Die bonder and semiconductor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010213200A JP5690535B2 (en) | 2010-09-24 | 2010-09-24 | Die bonder and semiconductor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012069731A JP2012069731A (en) | 2012-04-05 |
| JP5690535B2 true JP5690535B2 (en) | 2015-03-25 |
Family
ID=46166636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010213200A Active JP5690535B2 (en) | 2010-09-24 | 2010-09-24 | Die bonder and semiconductor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5690535B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6259615B2 (en) * | 2013-09-13 | 2018-01-10 | ファスフォードテクノロジ株式会社 | Die bonder and die bonding method |
| TWI580511B (en) * | 2014-06-10 | 2017-05-01 | 新川股份有限公司 | A bonding device, and a method of estimating the placement position of the engagement tool |
| JP6548040B2 (en) * | 2016-09-06 | 2019-07-24 | パナソニックIpマネジメント株式会社 | Electronic component mounting method and mounting apparatus |
| TWI744849B (en) * | 2019-04-15 | 2021-11-01 | 日商新川股份有限公司 | Bonding device and method for correcting movement amount of bonding head |
| KR102852901B1 (en) * | 2019-10-01 | 2025-09-02 | (주)테크윙 | Handler for testing electronic components |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2617378B2 (en) * | 1991-01-24 | 1997-06-04 | 松下電工 株式会社 | Component mounting equipment |
| JPH07183697A (en) * | 1993-12-24 | 1995-07-21 | Matsushita Electric Ind Co Ltd | Electronic component mounting device |
| JP3255807B2 (en) * | 1994-10-21 | 2002-02-12 | 松下電器産業株式会社 | TCP mounting method |
| JPH08162503A (en) * | 1994-11-30 | 1996-06-21 | Casio Comput Co Ltd | Positioning method and device for electronic components |
| JP3569820B2 (en) * | 2000-04-26 | 2004-09-29 | 澁谷工業株式会社 | Alignment device and alignment method |
| JP4046030B2 (en) * | 2002-08-30 | 2008-02-13 | 株式会社村田製作所 | Component mounting method and component mounting apparatus |
| JP4371832B2 (en) * | 2004-01-27 | 2009-11-25 | 富士機械製造株式会社 | Method for controlling movement of moving table in electronic component mounting apparatus and matrix substrate used in the method |
| JP4264404B2 (en) * | 2004-10-18 | 2009-05-20 | 株式会社新川 | Bonding equipment |
-
2010
- 2010-09-24 JP JP2010213200A patent/JP5690535B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012069731A (en) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5277266B2 (en) | Die bonder and semiconductor manufacturing method | |
| TWI702660B (en) | Die bonding device and manufacturing method of semiconductor device | |
| JP7164314B2 (en) | APPARATUS AND METHOD FOR MOUNTING COMPONENTS ON SUBSTRATE | |
| JP6510838B2 (en) | Bonding apparatus and bonding method | |
| CN101364530B (en) | Electronic component mounting method and device | |
| KR102534445B1 (en) | Die bonding apparatus and manufacturing method of semiconductor device | |
| JP5690535B2 (en) | Die bonder and semiconductor manufacturing method | |
| JP5309503B2 (en) | POSITIONING DEVICE, POSITIONING METHOD, AND SEMICONDUCTOR MANUFACTURING DEVICE HAVING THEM | |
| JP4482598B2 (en) | BONDING DEVICE, BONDING DEVICE CORRECTION AMOUNT CALCULATION METHOD, AND BONDING METHOD | |
| JP4840862B2 (en) | Chip supply method for mounting apparatus and mounting apparatus therefor | |
| JP5104127B2 (en) | Wafer transfer apparatus and semiconductor manufacturing apparatus having the same | |
| JP4343989B1 (en) | BONDING APPARATUS AND BONDING AREA POSITION RECOGNITION METHOD AND PROGRAM USED FOR BONDING APPARATUS | |
| JP5516684B2 (en) | Wafer bonding method, positioning method, and semiconductor manufacturing apparatus having the same | |
| JP7285162B2 (en) | Die bonding apparatus and semiconductor device manufacturing method | |
| JP2015195261A (en) | Die bonder and semiconductor manufacturing method | |
| JP5362404B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP5181383B2 (en) | Bonding equipment | |
| JP5576219B2 (en) | Die bonder and die bonding method | |
| TWI841852B (en) | Mounting device and mounting method | |
| JP3161234B2 (en) | How to mount electronic components with bumps | |
| JP6259616B2 (en) | Die bonder and semiconductor manufacturing method | |
| JP2003168892A (en) | Verification method for mounting accuracy, method and device for mounting, and fixture for verifying mounting accuracy | |
| JP5666195B2 (en) | Die bonder and semiconductor manufacturing method | |
| JP5647312B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP2002176295A (en) | Component mounting equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130827 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5690535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |