JP5670219B2

JP5670219B2 - 表示装置及び電子機器

Info

Publication number: JP5670219B2
Application number: JP2011034077A
Authority: JP
Inventors: 敦司梅崎; 木村　肇; 肇木村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-02-23
Filing date: 2011-02-21
Publication date: 2015-02-18
Anticipated expiration: 2031-02-21
Also published as: KR102455879B1; JP2021039364A; TW202021136A; JP2016181319A; CN105632566A; JP7695454B2; JP7390521B1; KR102318235B1; JP6754020B2; TW201631781A; JP6145195B2; TW201731113A; JP2025124886A; CN105788645A; TWI683443B; CN105788645B; JP5932009B2; CN102763332A; JP2020109717A; CN102763332B

Description

本発明の一形態は表示装置に関する。例えば液晶表示装置が例示され、その他にゲート信号線とソース信号線とによって画素が選択され画像が表示されるような表示装置を技術分野の１つとして含む。また、表示装置に用いられる駆動回路などの半導体装置、表示装置を用いた電子機器も技術分野の１つとして含む。

アモルファスシリコントランジスタ（ａ−ＳｉＴＦＴともいう）により構成されるゲートドライバ回路の開発が進められている（例えば特許文献１乃至特許文献２）。このようなゲートドライバは、ゲート線に高電圧を出力するタイミングを制御するトランジスタ（プルアップトランジスタともいう）を有する。プルアップトランジスタは、ソースとドレインとの一方がクロック信号線と接続され、ソースとドレインとの他方がゲート信号線と接続される。そして、プルアップトランジスタのゲートの電位を容量結合によりクロック信号のＨレベルの電位よりも高い値まで上昇させる駆動方法が用いられる。これを実現するために、プルアップトランジスタのゲートを浮遊状態にする必要がある。そのため、プルアップトランジスタのゲートと接続される全てのトランジスタをオフ状態にする必要がある。

特開２００７−２０７４１３号公報特開２００８−００９３９３号公報

しかしながら、従来の技術では、プルアップトランジスタのゲートと接続される全てのトランジスタがオフ状態になっても、該トランジスタのオフ電流により、プルアップトランジスタのゲートが保持する電荷は、時間と共に失われていた。そのため、ゲートドライバ回路等の半導体装置の駆動周波数を低くすることが困難であった。また、半導体装置が動作することができる駆動周波数の範囲が狭くなっていた。その結果、半導体装置の駆動能力の向上に限界があった。

上記問題点に鑑み、本発明の一態様は、後段の回路に所定の電圧を出力するタイミングを制御するトランジスタ（プルアップトランジスタ）を有する半導体装置において、半導体装置のよりよい動作を実現することを課題の一とする。または、本発明の一態様は、後段の回路に所定の電圧を出力するタイミングを制御するトランジスタ（プルアップトランジスタ）を有する半導体装置において、半導体装置の駆動能力の向上を図ることを課題の一とする。

本発明の一態様は、第１のトランジスタと、第１のトランジスタのゲートに電気的に接続される第２のトランジスタとを有し、第１のトランジスタの第１の端子は第１の配線に電気的に接続され、第１のトランジスタの第２の端子は第２の配線に電気的に接続され、第１のトランジスタのゲートは第２のトランジスタの第１の端子又は第２の端子に電気的に接続されることにより半導体装置が構成されるものである。上記において、第１乃至第２のトランジスタは、少なくともチャネル領域に酸化物半導体を有し、かつ、オフ電流が小さなものを用いることができる。または、上記において、少なくとも第２のトランジスタは、少なくともチャネル領域に酸化物半導体を有し、かつ、オフ電流が小さなものを用いることができる。具体的には、チャネル幅１μｍあたりに換算した室温（ここでは２０℃とする。）におけるオフ電流が１ａＡ／μｍ以下のものを用いることができる。上記において、第２のトランジスタは、１つ又は複数設けることができる。第２のトランジスタが複数であるときは、その全てのトランジスタが、少なくともチャネル領域に酸化物半導体を有し、かつ、オフ電流が小さなものを用いることが好ましい。上記において、第２の配線は、後段の回路に電気的に接続されたものとすることができる。これにより、第１のトランジスタは、後段の回路に所定の電圧を出力するタイミングを制御するトランジスタ（プルアップトランジスタ）として機能させることができる。

本発明の別の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタとを有し、第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２の端子は、第２の配線と電気的に接続され、第２のトランジスタの第１の端子は、第２の配線と電気的に接続され、第２のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、第２のトランジスタのゲートは、第１の配線と電気的に接続され、第３のトランジスタの第１の端子は、第３の配線と電気的に接続され、第３のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第３の配線と電気的に接続されていることにより半導体装置が構成されたものである。上記において、第１のトランジスタ乃至第３のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、第１のトランジスタ乃至第３のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用いることができる。または、上記において、少なくとも第２のトランジスタ乃至第３のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、少なくとも第２のトランジスタ乃至第３のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用いることができる。

本発明の別の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタとを有し、第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２の端子は、第２の配線と電気的に接続され、第２のトランジスタの第１の端子は、第３の配線と電気的に接続され、第２のトランジスタの第２の端子は、第２の配線と電気的に接続され、第３のトランジスタの第１の端子は、第４の配線と電気的に接続され、第３のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第４の配線と電気的に接続されていることにより半導体装置が構成されたものである。上記において、第１のトランジスタ乃至第３のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、第１のトランジスタ乃至第３のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用いることができる。または、上記において、少なくとも第３のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、少なくとも第３のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用いることができる。

本発明の別の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタとを有し、第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２の端子は、第２の配線と電気的に接続され、第２のトランジスタの第１の端子は、第３の配線と電気的に接続され、第２のトランジスタの第２の端子は、第２の配線と電気的に接続され、第３のトランジスタの第１の端子は、第３の配線と電気的に接続され、第３のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第２のトランジスタのゲートと電気的に接続され、第４のトランジスタの第１の端子は、第４の配線と電気的に接続され、第４のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、第４のトランジスタのゲートは、第４の配線と電気的に接続されていることにより半導体装置が構成されたものである。上記において、第１のトランジスタ乃至第４のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、第１のトランジスタ乃至前記第４のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用いることができる。または、上記において、少なくとも第２のトランジスタ乃至第４のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、少なくとも第２のトランジスタ乃至第４のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用いることができる。

本発明の別の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタとを有し、第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２の端子は、第２の配線と電気的に接続され、第２のトランジスタの第１の端子は、第３の配線と電気的に接続され、第２のトランジスタの第２の端子は、第２の配線と電気的に接続され、第３のトランジスタの第１の端子は、第４の配線と電気的に接続され、第３のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第４の配線と電気的に接続され、第４のトランジスタの第１の端子は、第３の配線と電気的に接続され、第４のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、第４のトランジスタのゲートは、第５の配線と電気的に接続されていることにより半導体装置が構成されたものである。上記において、第１のトランジスタ乃至第４のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、第１のトランジスタ乃至第４のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用いることができる。または、上記において、少なくとも第２のトランジスタ乃至第４のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ、少なくとも第２のトランジスタ乃至第４のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用いることができる。

本発明の別の一態様は、ゲートドライバ回路を有する表示装置であって、ゲートドライバ回路として上記半導体装置を用いたものである。

なお、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合を含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＸとＹとの間に１個以上接続される構成がある。

本発明の一態様は、後段の回路に高電圧を出力するタイミングを制御するトランジスタ（プルアップトランジスタ）を有する半導体装置において、プルアップトランジスタのゲートに蓄積された電荷を長期間保持することができる。これにより、半導体装置の駆動周波数を低くすることができる。また、半導体装置が動作することができる駆動周波数の範囲を広くすることができる。これにより、半導体装置のよりよい動作を実現することができる。または、半導体装置の駆動能力の向上を図ることができる。

実施の形態１に係わる回路の構成を説明する図。実施の形態１に係わる回路の動作を説明するためのタイミングチャート、及び実施の形態１に係わる回路の動作を説明するための模式図。実施の形態１に係わる回路の動作を説明するための模式図。実施の形態１に係わる回路の構成を説明する図。実施の形態１に係わる回路の動作を説明するためのタイミングチャート。実施の形態１に係わる回路の構成を説明する図。実施の形態１に係わる回路の構成を説明する図、及び実施の形態１に係わる回路の動作を説明するための模式図。実施の形態２に係わるシフトレジスタ回路の構成を説明する図。実施の形態２に係わるシフトレジスタ回路の動作を説明するためのタイミングチャート。実施の形態２に係わるシフトレジスタ回路の構成を説明する図。実施の形態３に係わるトランジスタの作製工程を説明するための図の一例。実施の形態４に係わる表示装置の構成を説明する図。本発明の技術的思想を具現化した機器の態様を例示する図。本発明の技術的思想を具現化した機器の態様を例示する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。参照する図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

（実施の形態１）
本実施の形態では、本発明の一態様である表示装置に係わる回路について説明する。

図１（Ａ）は、トランジスタ１０１、トランジスタ１０２、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５及び回路２００を有する回路の構成例を示す。図１（Ａ）に示す回路を構成するトランジスタは、Ｎチャネル型とする。Ｎチャネル型のトランジスタは、ゲートとソースとの間の電位差が閾値電圧よりも大きい場合に、オン状態になるトランジスタである。

なお、図１（Ａ）に示す回路を構成するトランジスタの半導体層には、水素濃度が十分に低減されて高純度化され、キャリア濃度が十分に小さい、真性（ｉ型）または実質的に真性（ｉ型）にされた酸化物半導体を用いることができる。これにより、該トランジスタのＳ値の向上を図ることができる。該トランジスタのオフ電流を小さくすることができる。該トランジスタの耐圧の向上を図ることができる。該トランジスタの温度特性の向上を図ることができる。

なお、一部のトランジスタの半導体層として上記酸化物半導体を用い、それ以外のトランジスタの半導体層として上記酸化物半導体以外の半導体（例えばシリコン（非晶質シリコン、微結晶シリコン又は多結晶シリコン等）、有機半導体など）を用いることができる。ただし、少なくともソース又はドレインがトランジスタ１０１のゲートに電気的に接続されるトランジスタの半導体層としては、上記酸化物半導体を用いる。

次に、図１（Ａ）に示す回路の接続関係について説明する。トランジスタ１０１の第１の端子（ソース及びドレインの一方）は、配線１１１と接続され、トランジスタ１０１の第２の端子（ソース及びドレインの他方）は、配線１１２と接続される。トランジスタ１０２の第１の端子は、配線１１３と接続され、トランジスタ１０２の第２の端子は、配線１１２と接続され、トランジスタ１０２のゲートは回路２００と接続される。トランジスタ１０３の第１の端子は、配線１１２と接続され、トランジスタ１０３の第２の端子は、トランジスタ１０１のゲートと接続され、トランジスタ１０３のゲートは、配線１１１と接続される。トランジスタ１０４の第１の端子は、配線１１４と接続され、トランジスタ１０４の第２の端子は、トランジスタ１０１のゲートと接続され、トランジスタ１０４のゲートは、配線１１４と接続される。トランジスタ１０５の第１の端子は、配線１１３と接続され、トランジスタ１０５の第２の端子は、トランジスタ１０１のゲートと接続され、トランジスタ１０５のゲートは、配線１１５と接続される。なお、トランジスタ１０１のゲートとトランジスタ１０３の第２の端子とトランジスタ１０４の第２の端子とトランジスタ１０５の第２の端子との接続箇所をノード１１と示す。トランジスタ１０２のゲートと回路２００との接続箇所をノード１２と示す。

なお、本発明の一態様である表示装置に係わる回路は、図１（Ａ）に示す構成に限定されない。例えば、図１（Ｂ）に示すように、トランジスタ１０３のゲートは、トランジスタ１０２のゲートと接続されることが可能である。別の例として、図１（Ｃ）に示すように、トランジスタ１０３の第１の端子は、配線１１３と接続され、トランジスタ１０３のゲートは、トランジスタ１０２のゲートと接続することが可能である。別の例として、図１（Ｄ）に示すように、トランジスタ１０５の第２の端子は、配線１１２と接続されることが可能である。別の例として、図１（Ｅ）に示すように、トランジスタ１０４の第１の端子は、配線１１６と接続されることが可能である。別の例として、図１（Ｆ）に示すように、トランジスタ１０４のゲートは、配線１１６と接続されることが可能である。なお、図１（Ｂ）乃至（Ｆ）の少なくとも２つ以上の構成を組み合わせることが可能である。例えば、図１（Ｃ）と図１（Ｅ）とを組み合わせることにより、トランジスタ１０３の第１の端子は、配線１１３と接続され、且つトランジスタ１０４の第１の端子は、配線１１６と接続されることが可能である。

なお、回路２００は、その構成に応じて、任意の配線又は任意のノードと接続されることが可能である。例えば、回路２００は、配線１１１、配線１１２、配線１１３、配線１１４及びノード１１の少なくとも１つと接続されることが可能である。

配線１１１には、クロック信号が入力される。配線１１２には、本実施の形態の回路の出力信号が供給される。配線１１３には、電圧Ｖ２が供給される。配線１１４には、スタートパルスが入力される。配線１１５には、リセット信号が入力される。ここで、配線１１１、配線１１２、配線１１４及び配線１１５に入力される信号のＨレベルの電位を便宜上電位Ｖ１とし、配線１１１、配線１１２、配線１１４及び配線１１５に入力される信号のＬレベルの電位を便宜上電位Ｖ２とする。

配線１１１は、コントローラ等の外部回路から本実施の形態の回路に、クロック信号等の信号を伝達するための配線であり、信号線又はクロック信号線としての機能を有する。配線１１２は、画素回路又はデマルチプレクサ等の回路に本実施の形態の回路の出力信号を伝達するための配線であり、信号線又はゲート信号線としての機能を有する。配線１１３は、電源回路等の外部回路から本実施の形態の回路に、電圧Ｖ２等の電源電圧を供給するための配線であり、電源線、負電源線又はグランド線としての機能を有する。配線１１４は、タイミングコントローラ等の外部回路又は別の回路から本実施の形態の回路に、スタート信号を伝達するための配線であり、信号線としての機能を有する。配線１１５は、タイミングコントローラ等の外部回路又は別の回路から本実施の形態の回路に、リセット信号を伝達するための配線であり、信号線としての機能を有する。

トランジスタ１０１は、配線１１１と配線１１２との導通状態を制御するスイッチとしての機能を有する。また、トランジスタ１０１は、第２の端子とゲートとの容量結合により、ノード１１の電位を上昇させるタイミングを制御する機能を有する。トランジスタ１０２は、配線１１３と配線１１２との間の導通状態を制御するスイッチとしての機能を有する。トランジスタ１０３は、ノード１１と配線１１２との間の導通状態を制御するスイッチとしての機能を有する。トランジスタ１０４は、配線１１４とノード１１との間の導通状態を制御するスイッチとしての機能を有する。また、トランジスタ１０４は、入力端子が配線１１４と接続され、出力端子がノード１１と接続されるダイオードとしての機能を有する。トランジスタ１０５は、配線１１３とノード１１との間の導通状態を制御するスイッチとしての機能を有する。

次に、図１（Ａ）乃至（Ｆ）に示す回路の動作の例について、図２（Ａ）に示すタイミングチャートと、図２（Ｂ）乃至（Ｅ）、図３（Ａ）乃至（Ｃ）に示す模式図とを参照して説明する。ここでは、図１（Ａ）に示す回路を例にして説明する。

図２（Ａ）は、配線１１１、配線１１４、配線１１５、配線１１２の電位のタイミングチャートの例を示す。また、ノード１１、ノード１２の電位を示す。図２（Ａ）に示すタイミングチャートは、期間Ａ、期間Ｂ、期間Ｃ、期間Ｄ及び期間Ｅを有する。図２（Ａ）に示すタイミングチャートには、期間Ａと期間Ｂと期間Ｃとが順に配置される期間と、期間Ｄと期間Ｅとが交互に配置される期間とを有する。

まず、期間Ａについて、図２（Ａ）、図２（Ｂ）、図２（Ｃ）を参照して説明する。期間Ａにおいて、配線１１１の電位（電位Ｖ１１１と示す）はＶ２（Ｌレベルの電位）になる。これにより、トランジスタ１０３はオフ状態になるので、配線１１２とノード１１とは非導通状態になる。配線１１４の電位（電位Ｖ１１４と示す）はＶ１（Ｈレベルの電位）となる。これにより、トランジスタ１０４はオン状態になるので、配線１１４とノード１１とは導通状態になる。配線１１５の電位（電位Ｖ１１５と示す）はＶ２になる。これにより、トランジスタ１０５はオフ状態になるので、配線１１３とノード１１とは非導通状態になる。したがって、ノード１１には、配線１１４の電位が供給されるので、ノード１１の電位（電位Ｖ１１と示す）は上昇し始める。やがて、ノード１１の電位は、Ｖ２＋Ｖｔｈ１０１（Ｖｔｈ１０１はトランジスタ１０１の閾値電圧）を超える。これにより、トランジスタ１０１はオン状態になるので、配線１１２は、配線１１１と導通状態になる。ノード１２の電位（電位Ｖ１２と示す）は、回路２００により、Ｖ２又は少なくともＶ２＋Ｖｔｈ１０２未満（Ｖｔｈ１０２はトランジスタ１０２の閾値電圧）になる。これにより、トランジスタ１０２はオフ状態になるので、配線１１３と配線１１２とは非導通状態になる。したがって、配線１１２には、配線１１１の電位が供給されるので、配線１１２の電位（電位Ｖ１１２と示す）はＶ２になる（図２（Ｂ）参照）。

その後、ノード１１の電位は、さらに上昇する。やがて、ノード１１の電位は、Ｖ１−Ｖｔｈ１０４（Ｖｔｈ１０４はトランジスタ１０４の閾値電圧）まで上昇する。すると、トランジスタ１０４はオフ状態になるので、配線１１４とノード１１とは非導通状態になる。したがって、ノード１１は浮遊状態になるので、ノード１１の電位は、Ｖ１−Ｖｔｈ１０４に維持される（図２（Ｃ）参照）。

期間Ｂについて、図２（Ａ）、図２（Ｄ）を参照して説明する。期間Ｂでは、ノード１２の電位は、回路２００により、Ｖ２又はＶ２＋Ｖｔｈ１０２未満のままになる。これにより、トランジスタ１０２はオフ状態のままになるので、配線１１３と配線１１２とは非導通状態のままになる。配線１１１の電位はＶ１になる。すると、トランジスタ１０１はオン状態のままなので、配線１１２の電位は上昇する。同時に、トランジスタ１０３はオン状態になるので、配線１１２とノード１１とは導通状態になる。ただし、配線１１２の電位がＶ１−Ｖｔｈ１０３（Ｖｔｈ１０３はトランジスタ１０３の閾値電圧）まで上昇したところで、トランジスタ１０３はオフ状態になる。そのため、配線１１２とノード１１とは非導通状態になる。配線１１４の電位はＶ２になる。これにより、トランジスタ１０４はオフ状態のままになるので、配線１１４とノード１１とは非導通状態のままになる。配線１１５の電位はＶ２のままになる。これにより、トランジスタ１０５はオフ状態のままになるので、配線１１３とノード１１とは非導通状態のままになる。したがって、ノード１１は浮遊状態になる。このとき、配線１１２の電位は上昇し続けている。そのため、ノード１１の電位は、トランジスタ１０１のゲートと第２の端子との間の寄生容量により、Ｖ１＋Ｖｔｈ１０１＋Ｖａ（Ｖａは正の数）まで上昇することができる。いわゆるブートストラップ動作である。こうして、配線１１２の電位は、電位Ｖ１と等しい値まで上昇することができる（図２（Ｄ）参照）。

期間Ｃについて、図２（Ａ）、図２（Ｅ）、図３（Ａ）を参照して説明する。期間Ｃでは、配線１１１の電位はＶ２になる。これにより、トランジスタ１０３はオフ状態のままになるので、配線１１２とノード１１とは非導通状態のままになる。配線１１４の電位はＶ２のままになる。これにより、トランジスタ１０４はオフ状態のままになるので、配線１１４とノード１１とは非導通状態のままになる。配線１１５の電位はＶ１になる。これにより、トランジスタ１０５はオン状態になるので、配線１１３とノード１１とは導通状態になる。したがって、ノード１１には、配線１１３の電位が供給される。配線１１３の電位はＶ２なので、ノード１１の電位はＶ２になる。これにより、トランジスタ１０１はオフ状態になるので、配線１１１と配線１１２とは非導通状態になる。ノード１２の電位は、回路２００により、Ｖ２＋Ｖｔｈ１０２未満のままになる。これにより、トランジスタ１０２はオフ状態のままになるので、配線１１３と配線１１２とは非導通状態のままになる（図２（Ｅ）参照）。ただし、配線１１１の電位がＶ２になるタイミングは、トランジスタ１０１がオフ状態になるタイミングよりも早いことが多い。そのため、トランジスタ１０１がオフ状態になる前に、配線１１１の電位が配線１１２に供給されるので、配線１１２の電位はＶ２になる（図３（Ａ）参照）。

期間Ｄについて、図２（Ａ）、図３（Ｂ）を参照して説明する。期間Ｄでは、配線１１１の電位はＶ１になる。これにより、トランジスタ１０３はオン状態になるので、配線１１２とノード１１とは導通状態になる。配線１１４の電位はＶ２のままになる。これにより、トランジスタ１０４はオフ状態のままになるので、配線１１４とノード１１とは非導通状態のままになる。配線１１５の電位はＶ２になる。これにより、配線１１３とノード１１とは非導通状態になる。ノード１２の電位は、回路２００によりＶ２＋Ｖｔｈ１０２を超えた値になる。これにより、トランジスタ１０２はオン状態になるので、配線１１３と配線１１２とは導通状態になる。したがって、ノード１１には配線１１３の電位が供給されるので、ノード１１の電位はＶ２になる。これにより、トランジスタ１０１はオフ状態になるので、配線１１１と配線１１２とは非導通状態になる。配線１１２には、配線１１３の電位が供給されるので、配線１１２の電位はＶ２になる（図３（Ｂ）参照）。

期間Ｅについて、図２（Ａ）、図３（Ｃ）を参照して説明する。期間Ｅでは、配線１１１の電位はＶ２になる。これにより、トランジスタ１０３はオフ状態になるので、配線１１２とノード１１とは非導通状態になる。配線１１４の電位はＶ２のままになる。これにより、トランジスタ１０４はオフ状態のままになるので、配線１１４とノード１１とは非導通状態のままになる。配線１１５の電位はＶ２のままになる。これにより、配線１１３とノード１１とは非導通状態になる。ノード１２の電位は、回路２００によりＶ２又はＶ２＋Ｖｔｈ１０２未満になる。これにより、トランジスタ１０２はオフ状態になるので、配線１１３と配線１１２とは非導通状態になる。したがって、ノード１１は浮遊状態になるので、ノード１１の電位はＶ２のままになる。これにより、トランジスタ１０１はオフ状態のままになるので、配線１１１と配線１１２とは非導通状態のままになる。配線１１２は浮遊状態になるので、配線１１２の電位はＶ２のままになる（図３（Ｃ）参照）。

なお、図１（Ｃ）に示す半導体装置では、期間Ｄにおいて、ノード１２の電位は、Ｖ２＋Ｖｔｈ１０２を超え、且つＶ２＋Ｖｔｈ１０３を超えた値になることが好ましい。これにより、トランジスタ１０３はオン状態になるので、配線１１３とノード１１とは導通状態になる。そのため、配線１１３の電位はノード１１に供給される。こうして、配線１１３の電位は、一つのトランジスタを介してノード１１に供給されるので、ノード１１の電位を安定させることができる。

なお、図１（Ｄ）に示す回路では、期間Ｃにおいて、トランジスタ１０５がオン状態になると、配線１１３と配線１１２とが導通状態になる。そのため、配線１１３の電位は、配線１１２に供給される。これにより、配線１１２の電位の立ち下がり時間を短くすることができる。

なお、図１（Ｅ）に示す回路では、配線１１６の電位は、期間ＡにおいてＶ１になるとよい。期間Ｂ乃至期間Ｅでは、配線１１６の電位は、Ｖ１であることが可能であるし、Ｖ２であることが可能である。よって、配線１１６には、電圧Ｖ１が供給されることが可能である。あるいは、配線１１６には、配線１１１に入力されるクロック信号から位相がずれたクロック信号、または配線１１１に入力されるクロック信号の反転信号などが入力されることが可能である。図１（Ｆ）に示す半導体装置では、配線１１６の電位は、期間ＡにおいてＶ１になり、期間ＢにおいてＶ２になるとよい。期間Ｃ乃至期間Ｅでは、配線１１６の電位は、Ｖ１であることが可能であるし、Ｖ２であることが可能である。よって、配線１１６には、配線１１１に入力されるクロック信号から位相がずれたクロック信号、または配線１１１に入力されるクロック信号の反転信号などが入力されることが可能である。

以上のように、上記の回路は、ブートストラップ動作を用いることにより、配線１１２の電位を、配線１１１の電位と等しい値とすることができる。

なお、従来の技術では、トランジスタのＳ値は高いものであった。そのため、配線１１４の電位がＶ１になってから、トランジスタ１０４がオフ状態になるまでの時間が長くなっていた。または、期間Ａを長くする必要があるため、駆動周波数を高くすることが困難であった。または、配線１１２の電位の立ち上がり時間が長くなっていた（出力信号の立ち上がり時間が長くなっていた）。または、配線１１２に接続できる負荷が小さくなっていた。または、トランジスタ１０１のチャネル幅が大きくなっていた。または、レイアウト面積が大きくなっていた。

これに対し、本実施の形態では、トランジスタのＳ値は低い。そのため、駆動能力の向上を図ることができる。例えば、トランジスタ１０４のＳ値が低いことにより、配線１１４の電位がＶ１になってからトランジスタ１０４がオン状態になるまでの時間を短くすることができる。そのため、期間Ａの時間を短くすることができる。これにより、駆動周波数の向上を図ることができる。別の例として、トランジスタ１０１のＳ値が低いことにより、配線１１２の電位の立ち上がり時間を短くすることができる。または、配線１１２に大きい負荷を接続しても、該負荷を駆動することができる。または、トランジスタ１０１のチャネル幅を小さくすることができるので、レイアウト面積を小さくすることができる。

なお、従来の技術では、トランジスタのオフ電流は大きいものであった。そのため、時間の経過と共にノード１１から失われる電荷の量が多かった。または、ノード１１の電位が低下していた。または、ノード１１の電位をトランジスタ１０１がオン状態になる値以上に維持できる時間が短くなっていた。または、駆動周波数を低くすることが困難であった。または、動作することができる駆動周波数の範囲が狭くなっていた。

これに対し、本実施の形態では、トランジスタのオフ電流は小さい。そのため、駆動能力の向上を図ることができる。例えば、トランジスタ１０３、トランジスタ１０４及びトランジスタ１０５のオフ電流が小さいことにより、ノード１１から失われる電荷の量を少なくすることができる。そのため、ノード１１の電位の低下を抑制することができる。つまり、ノード１１の電位をトランジスタ１０１がオン状態になる値以上に維持できる時間を、長くすることができる。これにより、駆動周波数を低くすることができるので、動作することができる駆動周波数の範囲を広くすることができる。

図１（Ａ）乃至（Ｆ）に示す回路には、他にもトランジスタ等の素子を設けることができる。その一例について説明する。

図４（Ａ）は、図１（Ａ）に示す回路にトランジスタ１２１を設けた例である。同様に、図１（Ｂ）乃至（Ｆ）に示す回路に、トランジスタ１２１を設けることが可能である。トランジスタ１２１の第１の端子は、配線１１３と接続され、トランジスタ１２１の第２の端子は配線１１２と接続され、トランジスタ１２１のゲートは、配線１１６と接続される。配線１１６には、クロック信号が入力されることが好ましい。これにより、期間Ｅにおいて、トランジスタ１２１がオン状態になることにより、配線１１３の電位を配線１１２に供給することができる。そのため、配線１１２のノイズを低減することができる。

図４（Ｂ）は、図１（Ａ）に示す回路にトランジスタ１２２を設けた例である。同様に、図１（Ｂ）乃至（Ｆ）及び図４（Ａ）に示す回路において、トランジスタ１２２を設けることが可能である。トランジスタ１２２の第１の端子は配線１１３と接続され、トランジスタ１２２の第２の端子は配線１１２と接続され、トランジスタ１２２のゲートは配線１１５と接続される。これにより、期間Ｃにおいて、トランジスタ１２２がオン状態になることにより、配線１１３の電位を配線１１２に供給することができる。そのため、配線１１２の電位の立ち下がり時間を短くすることができる。

図４（Ｃ）は、図１（Ａ）に示す回路にトランジスタ１２３を設けた例である。同様に、図１（Ｂ）乃至（Ｆ）及び図４（Ａ）乃至（Ｂ）に示す回路において、トランジスタ１２３を設けることが可能である。トランジスタ１２３の第１の端子は、配線１１４と接続され、トランジスタ１２３の第２の端子は、ノード１１と接続され、トランジスタ１２３のゲートは配線１１６と接続される。これにより、期間Ｅにおいても、配線１１４の電位をノード１１に供給することができる。そのため、ノード１１のノイズを低減することができる。

図４（Ｄ）は、図１（Ａ）に示す回路にトランジスタ１２４を設けた例である。同様に、図１（Ｂ）乃至（Ｆ）及び図４（Ａ）乃至（Ｃ）に示す回路において、トランジスタ１２４を設けることが可能である。トランジスタ１２４の第１の端子は、配線１１１と接続され、トランジスタ１２４の第２の端子は、配線１１７と接続され、トランジスタ１２４のゲートは、ノード１１と接続される。これにより、配線１１７の電位を、配線１１２の電位と等しいタイミングで変化させることができる。この場合、配線１１２と配線１１７との一方を負荷と接続し、他方を別の回路と接続するとよい。これにより、負荷による電位の変動を受けることなく、該別の回路を駆動することができる。

図４（Ｅ）は、図１（Ａ）に示す回路にトランジスタ１２４及びトランジスタ１２５を設けた例である。同様に、図１（Ｂ）乃至（Ｆ）及び図４（Ａ）乃至（Ｃ）に示す回路において、トランジスタ１２４及びトランジスタ１２５を設けることが可能である。トランジスタ１２５の第１の端子は配線１１３と接続され、トランジスタ１２５の第２の端子は配線１１７と接続され、トランジスタ１２５のゲートはノード１２と接続される。これにより、配線１１７の電位をＶ２に維持することができる。または、配線１１７のノイズを低減することができる。

図４（Ｆ）は、図１（Ａ）に示す回路に容量素子１２６を設けた例である。同様に、図１（Ｂ）乃至（Ｆ）及び図４（Ａ）乃至（Ｅ）に示す回路において、容量素子１２６を設けることが可能である。容量素子１２６は、トランジスタ１０１のゲートと第２の端子との間に設けられる。

なお、図１（Ａ）乃至（Ｆ）に示す回路には、トランジスタ１２１乃至１２５及び容量素子１２６の中の２つ以上の素子を設けることが可能である。

本実施の形態の回路には、図２（Ａ）に示すタイミングチャートだけでなく、他にも様々なタイミングチャートを用いることができる。その一例について説明する。例えば、ノード１２の電位は、期間Ａ乃至期間Ｅの中の少なくとも期間Ｂにおいて、Ｖ２＋Ｖｔｈ１０２未満であるとよい。そのため、期間Ａ及び期間Ｃ乃至期間Ｅでは、ノード１２の電位は、Ｖ２＋Ｖｔｈ１０２未満であることが可能であるし、Ｖ２＋Ｖｔｈ１０２を超えた値であることが可能である。ただし、期間Ｄと期間Ｅとの一方（特に期間Ｄ）では、ノード１２の電位はＶ２＋Ｖｔｈ１０２を超えた値であることが好ましい。そして、期間Ｄと期間Ｅとの他方（特に期間Ｅ）では、ノード１２の電位は、Ｖ２＋Ｖｔｈ１０２未満であることが好ましい。これにより、トランジスタ１０２がオン状態になる時間を短くすることができるので、トランジスタ１０２の閾値電圧のシフトを抑制することができる。なお、図１（Ｃ）に示す回路では、期間Ａにおいて、ノード１２の電位がＶ２＋Ｖｔｈ１０２を超えた値になると、トランジスタ１０３がオン状態になり、ノード１１の電位が減少してしまう。そのため、期間Ａでは、ノード１２の電位は、Ｖ２＋Ｖｔｈ１０２未満であることが好ましい。別の例として、図５（Ａ）に示すように、配線１１１に入力される信号は、非平衡であることが可能である。これにより、期間Ｃにおいて、配線１１１の電位がＶ２になるタイミングよりも、配線１１５の電位がＶ１になるタイミングを遅くすることができるため、配線１１２の電位の立ち下がり時間を短くすることができる。別の例として、図５（Ｂ）に示すように、配線１１１に入力する信号は、多相のクロック信号とすることが可能である。これにより、消費電力の削減を図ることができる。図５（Ｂ）は、一例として、配線１１１に４相のクロック信号を入力する場合のタイミングチャートを示す。

例えば、トランジスタ１０１のＷ／Ｌ（Ｗ：チャネル幅、Ｌ：チャネル長）比は、トランジスタ１０２、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５、トランジスタ１２１、トランジスタ１２２、トランジスタ１２３、トランジスタ１２４及びトランジスタ１２５の全てのＷ／Ｌ比よりも大きいとよい。これにより、配線１１２の立ち上がり時間及び立ち下がり時間を短くすることができる。具体的には、トランジスタ１０１のＷ／Ｌ比は、トランジスタ１０４のＷ／Ｌ比の２倍以上、２０倍未満であることが好ましい。より好ましくは、３倍以上、１５倍未満である。さらに好ましくは、５倍以上、１２倍未満である。別の例として、トランジスタ１０５のＷ／Ｌ比は、トランジスタ１０４のＷ／Ｌ比よりも小さいとよい。これにより、期間Ｃにおいて、トランジスタ１０１がオフ状態になるタイミングを遅くすることができるので、配線１１２の電位の立ち下がり時間を短くすることができる。具体的には、トランジスタ１０５のＷ／Ｌ比は、トランジスタ１０４のＷ／Ｌ比の０．３倍以上、１倍未満であることが好ましい。より好ましくは、０．４倍以上、０．９倍以下であることが好ましい。さらに好ましくは、０．５倍以上、０．８倍以下であることが好ましい。別の例として、トランジスタ１０３のＷ／Ｌ比は、トランジスタ１０４のＷ／Ｌ比よりも小さいとよい。これにより、期間Ｂにおいて、ノード１１の電位が減少し過ぎることを防止することができる。具体的には、トランジスタ１０３のＷ／Ｌ比は、トランジスタ１０４のＷ／Ｌ比の０．１倍以上、１倍未満であることが好ましい。より好ましくは、０．３倍以上、０．９倍以下である。さらに好ましくは、０．４倍以上、０．７倍以下である。

例えば、トランジスタ１２２のＷ／Ｌ比は、トランジスタ１０２のＷ／Ｌ比よりも大きいとよい。これにより、配線１１２の電位の立ち下がり時間を短くすることができる。具体的には、トランジスタ１２２のＷ／Ｌ比は、トランジスタ１０２のＷ／Ｌ比の２倍以上、２０倍未満であることが好ましい。より好ましくは、３倍以上、１５倍以下である。さらに好ましくは、５倍以上、１０倍未満である。別の例として、トランジスタ１２４のＷ／Ｌ比は、トランジスタ１０１のＷ／Ｌ比よりも小さいとよい。なぜなら、配線１１７と接続される負荷は、配線１１２と接続される負荷よりも小さいことが多いからである。別の例として、トランジスタ１２５のＷ／Ｌ比は、トランジスタ１０２のＷ／Ｌ比よりも小さいとよい。なぜなら、配線１１７と接続される負荷は、配線１１２と接続される負荷よりも小さいことが多いからである。

例えば、ノード１２の振幅電圧は、ノード１１、配線１１１、配線１１２、配線１１４、配線１１５、配線１１６及び配線１１７の少なくとも１つの振幅電圧未満であることが好ましい。これにより、消費電力の削減を図ることができる。具体的には、ノード１２の振幅電圧は、配線１１１の振幅電圧の０．３倍以上、１倍未満であることが好ましい。より好ましくは、０．５倍以上、１倍未満である。さらに好ましくは、０．６倍以上、０．９倍以下である。別の例として、ノード１１の振幅電圧は、ノード１２、配線１１１、配線１１２、配線１１４、配線１１５、配線１１６及び配線１１７の少なくとも１つの振幅電圧を超えていることが好ましい。これにより、トランジスタ１０１のゲートとソースとの間の電位差を大きくすることができるので、配線１１２の電位の立ち上がり時間及び立ち下がり時間を短くすることができる。具体的には、ノード１１の振幅電圧は、配線１１１の振幅電圧の１倍を超え、２倍以下であることが好ましい。より好ましくは、１．２倍以上１．８倍以下である。さらに好ましくは、１．４倍以上、１．６倍以下である。

例えば、トランジスタ１０２がオフ状態になる時間は、配線１１１の電位がＨレベルになる時間よりも長いことが好ましい。

なお、アモルファスシリコンを用いた技術では、トランジスタの移動度が低かった。さらに、トランジスタ１０１は、大きい負荷（例えばゲート信号線）を駆動するため、トランジスタ１０１のチャネル幅を大きくする必要があった。そのため、トランジスタ１０１のチャネル幅は、配線１１１の配線幅よりも大きかった。これに対し、本実施の形態の回路を構成するトランジスタの移動度は、アモルファスシリコンを用いたトランジスタの移動度よりも高い。そのため、トランジスタ１０１のチャネル幅を小さくすることができる。

したがって、トランジスタ１０１のチャネル幅は、配線１１１の少なくとも一部の配線幅よりも小さいとよい。特に、トランジスタ１０１のチャネル幅は、配線１１１の少なくとも一部の配線幅の０．３倍以上、１倍未満であるとよい。より好ましくは、０．４倍以上、０．９倍以下である。さらに好ましくは、０．５倍以上、０．８倍以下である。

次に、回路２００の具体例について説明する。図７（Ａ）は、容量素子２０１とトランジスタ２０２とを有する回路２００の構成例を示す。容量素子２０１の一方の電極は、配線１１１と接続され、容量素子２０１の他方の電極は、ノード１２と接続される。トランジスタ２０２の第１の端子は、配線１１３と接続され、トランジスタ２０２の第２の端子は、ノード１２と接続され、トランジスタ２０２のゲートは、ノード１１と接続される。なお、トランジスタ２０２のゲートは、配線１１２又は配線１１４と接続されることが可能である。

次に、回路２００の動作の一例について、図７（Ｂ）乃至（Ｆ）を参照して説明する。

期間Ａ及び期間Ｂでは、ノード１１の電位は高電位（例えばＶ２＋Ｖｔｈ２０２（Ｖｔｈ２０２はトランジスタ２０２の閾値電圧）を超えた値）を有することができる。例えば、ノード１１の電位は、期間ＡではＶ１−Ｖｔｈ１０４の値を有し、期間ＢではＶ１＋Ｖｔｈ１０１＋Ｖａの値を有する。これにより、トランジスタ２０２はオン状態になるので、配線１１３とノード１２とは導通状態になる。そのため、配線１１３の電位は、ノード１２に供給される。配線１１３の電位はＶ２なので、ノード１２の電位はＶ２になる（図７（Ｂ）参照）。

期間Ｃでは、配線１１１の電位がＶ２になる。このとき、トランジスタ２０２はオン状態のままになるので、配線１１３とノード１２とは導通状態のままになる。そのため、配線１１３の電位はノード１２に供給されるままになるので、ノード１２の電位はＶ２のままになる。このときの配線１１１の電位とノード１２の電位との差を、容量素子２０１は保持する。その後、ノード１１の電位はＶ２になる。これにより、トランジスタ２０２はオフ状態になるので、配線１１３とノード１２とは非導通状態になる。そのため、ノード１２は浮遊状態になる。ただし、ノード１２の電位は、容量素子２０１によりＶ２に維持される（図７（Ｃ）参照）。

期間Ｄでは、ノード１１の電位はＶ２のままになる。これにより、トランジスタ２０２はオフ状態のままになるので、配線１１３とノード１２とは非導通状態のままになる。このとき、配線１１１の電位はＶ１になる。これにより、ノード１２の電位は、容量素子２０１の容量結合により上昇する（図７（Ｄ）参照）。期間Ｅでは、ノード１１の電位はＶ２のままになる。これにより、トランジスタ２０２はオフ状態のままになるので、配線１１３とノード１２とは非導通状態のままになる。このとき、配線１１１の電位はＶ２になる。これにより、ノード１２の電位は、容量素子２０１の容量結合により減少する（図７（Ｅ）参照）。

以上のように、少ない素子数により、ノード１２の電位を制御することができる回路を構成することができる。

なお、図７（Ｆ）に示すように、図７（Ａ）において、第１の端子が配線１１３と接続され、第２の端子がノード１２と接続され、ゲートが配線１１４と接続されたトランジスタ２０３を設けることが可能である。トランジスタ２０３は、期間Ａにおいてオン状態になり、期間Ｂ〜期間Ｅにおいてオフ状態になる。よって、期間Ａにおいて、配線１１３の電位がノード１２に供給されるため、期間Ａにおけるノード１２の電位の立ち下がり時間を短くすることができる。また、トランジスタ２０３のゲートを配線１１５と接続すれば、トランジスタ２０３は、期間Ｃにおいてオン状態になり、期間Ａ、期間Ｂ、期間Ｄ及び期間Ｅにおいてオフ状態になる。よって、期間Ｃにおいて、配線１１３の電位がノード１２に供給されるため、容量素子２０１に動作に必要な電圧を確実に保持させることができる。あるいは、期間Ｃにおいて、容量素子２０１が電圧を保持するための時間を長くすることができるため、容量素子２０１の容量値を大きくすることができる。容量素子２０１の容量値が大きければ、期間Ｄにおけるノード１２の電位を高くすることができる。

本実施の形態では、例えば、トランジスタ２０２のオフ電流が小さいことにより、容量素子２０１から失われる電荷の量を少なくすることができる。そのため、ノード１２のＨ側の電位の低下を抑制することができる。ノード１２のＬ側の電位の上昇を抑制することができる。これにより、期間Ａの開始時刻から、次の期間Ａの開始時刻までの時間を、長くすることができる。つまり、駆動周波数を低くすることができる。よって、動作することができる駆動周波数の範囲を広くすることができる。

本実施の形態で説明される回路として、以下の構成を本発明の一態様として含む。トランジスタ１０１、トランジスタ１０３及びトランジスタ１０４を有する半導体装置（図６（Ａ）参照）。トランジスタ１０１、トランジスタ１０２及びトランジスタ１０４を有する半導体装置（図６（Ｂ）参照）。トランジスタ１０１、トランジスタ１０２、トランジスタ１０３及びトランジスタ１０４を有する半導体装置（図６（Ｃ）及び（Ｄ）参照）。トランジスタ１０１、トランジスタ１０２、トランジスタ１０４、トランジスタ１０５を有する半導体装置（図６（Ｅ）参照）。トランジスタ１０１、トランジスタ１０２、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５を有する半導体装置（図６（Ｆ）参照）。

（実施の形態２）
本実施の形態では、本発明の一態様である表示装置に係わるシフトレジスタ回路について説明する。本実施の形態のシフトレジスタ回路は、実施の形態１で説明される回路を含むことができる。また、本実施の形態のシフトレジスタ回路は、ゲートドライバ回路及び／又はソースドライバ回路等の表示装置の駆動回路に用いることができる。

図８は、Ｎ個の回路３０１（回路３０１＿１乃至３０１＿Ｎと示す）を有するシフトレジスタ回路の構成例である。回路３０１としては、実施の形態１の回路を用いることができる。図８は、回路３０１として図１（Ａ）に示す回路が用いられる場合の例を示す。

図８に示すシフトレジスタ回路の接続関係について説明する。回路３０１＿ｉ（ｉは２乃至Ｎ−１のいずれか一）の接続関係を例にして説明する。回路３０１＿ｉは、配線３１１＿ｉ、配線３１１＿ｉ−１、配線３１１＿ｉ＋１、配線３１２と配線３１３との一方、及び配線３１４と接続される。具体的には、回路３０１＿ｉにおいて、配線１１２は配線３１１＿ｉと接続され、配線１１４は配線３１１＿ｉ−１、配線１１５は配線３１１＿ｉ＋１と接続され、配線１１１は配線３１２と配線３１３との一方と接続され、配線１１３は配線３１４と接続される。なお、回路３０１＿ｉにおいて、配線１１１が配線３１２と接続される場合、回路３０１＿ｉ＋１及び回路３０１＿ｉ−１において、配線１１１は配線３１３と接続されるとよい。なお、回路３０１＿１では、配線１１４が配線３１５と接続されところが回路３０１＿ｉと異なる。また、回路３０１＿Ｎでは、配線１１５がダミー回路（図示せず）の出力端子、リセット信号が入力される配線（図示せず）、又は配線３１５等と接続されるところが回路３０１＿ｉと異なる。

次に、図８に示すシフトレジスタ回路の動作について、図９に示すタイミングチャートを参照して説明する。

回路３０１＿ｉの動作を例にして説明する。まず、配線３１１＿ｉ−１の電位（電位Ｖ３１１＿ｉ−１と示す）がＶ１になる。すると、回路３０１＿ｉは、期間Ａにおける動作を行い、配線３１１＿ｉの電位（電位Ｖ３１１＿ｉと示す）はＶ２になる。その後、配線３１２の電位（電位Ｖ３１２と示す）及び配線３１３の電位（電位Ｖ３１３と示す）が反転する。すると、回路３０１＿ｉは、期間Ｂにおける動作を行い、配線３１１＿ｉの電位はＶ１になる。その後、配線３１２の電位及び配線３１３の電位が反転し、配線３１１＿ｉ＋１の電位（電位Ｖ３１１＿ｉ＋１と示す）がＶ１になる。すると、回路３０１＿ｉは、期間Ｃにおける動作を行い、配線３１１＿ｉの電位はＶ２になる。その後、回路３０１＿ｉは、再び配線３１１＿ｉ−１の電位がＶ１になるまで、期間Ｄにおける動作と、期間Ｅにおける動作とを順に繰り返して行い、配線３１１＿ｉの電位はＶ２のままになる。なお、回路３０１＿１は、配線３１５の電位（電位Ｖ３１５と示す）がＶ１になると、期間Ａにおける動作を行うところが回路３０１＿ｉと異なる。

以上のように、配線３１１＿１の電位（電位Ｖ３１１＿１と示す）から配線３１１＿Ｎの電位（電位Ｖ３１１＿Ｎと示す）を順にＶ１にすることができる。

配線３１１には、シフトレジスタ回路の出力信号が供給される。配線３１２には、クロック信号が入力される。配線３１３には、配線３１２に入力されるクロック信号とは位相が異なるクロック信号、又は配線３１２に入力されるクロック信号の反転信号が入力される。配線３１４には、電圧Ｖ２が供給される。配線３１５には、スタート信号が入力される。

配線３１１は、画素回路又はデマルチプレクサ等の回路にシフトレジスタ回路の出力信号を伝達するための配線であり、信号線又はゲート信号線としての機能を有する。配線３１２及び配線３１３は、コントローラ等の外部回路から本実施の形態のシフトレジスタ回路に、クロック信号等の信号を伝達するための配線であり、信号線又はクロック信号線としての機能を有する。配線３１４は、電源回路等の外部回路から本実施の形態のシフトレジスタ回路に、電圧Ｖ２等の電源電圧を供給するための配線であり、電源線、負電源線又はグランド線としての機能を有する。配線３１５は、コントローラ等の外部回路から本実施の形態のシフトレジスタ回路に、スタート信号を伝達するための配線であり、信号線としての機能を有する。

図８に示すシフトレジスタ回路に、トランジスタを設けることにより、走査方向を切り替える機能を持たせることができる。つまり、配線３１１＿１から配線３１１＿Ｎまでの電位を順にＶ１にする駆動と、配線３１１＿Ｎから配線３１１＿１までの電位を順にＶ１にする駆動とを切り替えることができる。図１０は、走査方向を切り替えるためのスイッチを設けたシフトレジスタ回路の一例を示す。図１０には、回路３０１＿ｉ−１乃至回路３０１＿ｉ＋１を例示する。図１０に示すシフトレジスタ回路は、Ｎ個の回路３０１に加え、Ｎ個のトランジスタ３０２（トランジスタ３０２＿１乃至３０２＿Ｎと示す）、Ｎ個のトランジスタ３０３（トランジスタ３０３＿１乃至３０３＿Ｎと示す）、Ｎ個のトランジスタ３０４（トランジスタ３０４＿１乃至３０４＿Ｎと示す）及びＮ個のトランジスタ３０５（トランジスタ３０５＿１乃至３０５＿Ｎと示す）を有する。例えば、トランジスタ３０２＿ｉの第１の端子は、配線３１１＿ｉ−１と接続され、トランジスタ３０２＿ｉの第２の端子は、回路３０１＿ｉの配線１１４と接続され、トランジスタ３０２＿ｉのゲートは、配線３１５と接続される。トランジスタ３０３＿ｉの第１の端子は、配線３１１＿ｉ−１と接続され、トランジスタ３０３＿ｉの第２の端子は、回路３０１＿ｉの配線１１５と接続され、トランジスタ３０３＿ｉのゲートは、配線３１６と接続される。トランジスタ３０４＿ｉの第１の端子は、配線３１１＿ｉ＋１と接続され、トランジスタ３０４＿ｉの第２の端子は、回路３０１＿ｉの配線１１４と接続され、トランジスタ３０４＿ｉのゲートは、配線３１６と接続される。トランジスタ３０５＿ｉの第１の端子は、配線３１１＿ｉ＋１と接続され、トランジスタ３０５＿ｉの第２の端子は、回路３０１＿ｉの配線１１５と接続され、トランジスタ３０５＿ｉのゲートは、配線３１５と接続される。

図１０に示すシフトレジスタ回路の動作の一例について説明する。配線３１１＿１から配線３１１＿Ｎまでの電位を順にＶ１にする駆動の場合、配線３１５にＨ信号を入力し、配線３１６にＬ信号を入力するとよい。そのため、トランジスタ３０２＿ｉがオン状態になり、トランジスタ３０３＿ｉがオフ状態になり、トランジスタ３０４＿ｉがオフ状態になり、トランジスタ３０５＿ｉがオン状態になる。これにより、配線３１１＿ｉから出力される信号は、回路３０１＿ｉ＋１の配線１１４と、回路３０１＿ｉ−１の配線１１５とに供給される。一方で、配線３１１＿Ｎから配線３１１＿１までの電位を順にＶ１にする駆動の場合、配線３１５にＬ信号を入力し、配線３１６にＨ信号を入力するとよい。そのため、トランジスタ３０２＿ｉがオフ状態になり、トランジスタ３０３＿ｉがオン状態になり、トランジスタ３０４＿ｉがオン状態になり、トランジスタ３０５＿ｉがオフ状態になる。これにより、配線３１１＿ｉから出力される信号は、回路３０１＿ｉ＋１の配線１１５と、回路３０１＿ｉ−１の配線１１４とに供給される。

なお、配線３１５及び配線３１６の一方又は両方に入力される信号の振幅電圧は、Ｎ本の配線３１１、配線３１２及び配線３１３の少なくとも一つに入力される信号の振幅電圧よりも大きいことが好ましい。

（実施の形態３）
本実施の形態では、実施の形態１又は２で説明される回路を構成するトランジスタの一例について説明する。具体的には、少なくともチャネル領域が酸化物半導体によって形成されるトランジスタの構造及び作製工程の一例について説明する。

酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、若しくはＳｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、又は二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、若しくはＺｎ−Ｏ系酸化物半導体などの酸化物半導体を用いることができる。また、上記酸化物半導体にＳｉＯ_２を添加した酸化物半導体でもよい。

また、酸化物半導体は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つｍは自然数でない）で表記される物質を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つｍは自然数でない）で表記される構造の酸化物半導体のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜ともよぶこととする。また、本明細書でいうＩｎ−Ｇａ−Ｚｎ−Ｏで表記される酸化物半導体材料は、ＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つｍは自然数でない）であり、ｍが自然数でないことは、ＩＣＰ−ＭＳ分析や、ＲＢＳ分析を用いて確認することができる。

チャネル領域が酸化物半導体によって形成されるトランジスタの作製方法の一形態を、図１１を参照して説明する。

図１１（Ａ）乃至（Ｄ）は、トランジスタの断面構造の一例を示す図である。図１１（Ａ）乃至（Ｄ）に示すトランジスタ４１０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つである。

また、図１１（Ａ）乃至（Ｄ）には、シングルゲート構造のトランジスタを示すが、必要に応じて、チャネル領域を複数有するマルチゲート構造のトランジスタとすることができる。

以下、図１１（Ａ）乃至（Ｄ）を用い、基板４００上にトランジスタ４１０を作製する工程を説明する。

まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層４１１を形成する。

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のガラス基板を用いると良い。

下地膜となる絶縁膜を基板４００とゲート電極層４１１の間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。

また、ゲート電極層４１１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。

次いで、ゲート電極層４１１上にゲート絶縁層４０２を形成する。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウム層を単層で又は積層して形成することができる。また、ゲート絶縁層として酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いることもできる。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。

本実施の形態では、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化シリコン層を形成する。

また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化珪素膜の形成を行ってもよい。ここで高密度プラズマ装置は、１×１０^１１／ｃｍ^３以上のプラズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。

高密度プラズマ装置により得られる絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。

なお、後の工程でｉ型化又は実質的にｉ型化される酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重要である。

次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３０を形成する。酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系やＩｎ−Ｚｎ−Ｏ系などの酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜４３０として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図１１（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下においてスパッタ法により形成することができる。

ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１を得る（図１１（Ｂ）参照）。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。

例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。

なお、第１の加熱処理の雰囲気においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス、乾燥空気に、水、水素などが含まれないことが好ましい。例えば、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜４３０に対して行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。

また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。

なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

ドライエッチングに用いる酸化物半導体膜４３０のエッチングガスとしては、塩素を含むガス（例えば塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）など）が好ましい。

ウェットエッチングに用いる酸化物半導体膜４３０のエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。

次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する。金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、又は上述した元素を組み合わせた合金等が挙げられる。また、上述した元素の窒化膜を用いてもよい。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウム（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造などが挙げられる。

金属導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に持たせることが好ましい。

第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４１５ａ、ドレイン電極層４１５ｂを形成した後、レジストマスクを除去する（図１１（Ｃ）参照）。

本実施の形態では、金属導電膜としてチタン膜を用いて、酸化物半導体層４３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとして過水アンモニア水（アンモニア、水、過酸化水素水の混合液）を用いる。

なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

次いで、亜酸化窒素（Ｎ_２Ｏ）、窒素（Ｎ_２）、またはアルゴン（Ａｒ）などのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。

プラズマ処理を行った後、大気に触れることなく、酸化物半導体層４３１の一部に接する保護絶縁膜となる酸化物絶縁層４１６を形成する。

酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層４１６に水素が含まれると、その水素の酸化物半導体層への侵入が生じ酸化物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。

本実施の形態では、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。

次いで、不活性ガス雰囲気下、乾燥空気雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル領域）が酸化物絶縁層４１６と接した状態で加熱される。これにより、酸化物半導体層の一部（チャネル領域）に酸素が供給される。

以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行った後、酸化物半導体層の一部（チャネル領域）を選択的に酸素過剰な状態とする。以上の工程でトランジスタ４１０が形成される。

さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。

酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形態では、保護絶縁層として保護絶縁層４０３を、窒化珪素膜を用いて形成する（図１１（Ｄ）参照）。

本実施の形態においてトランジスタ４１０の酸化物半導体層は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、又は実質的に真性型としたものである。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。

酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶであり、電子親和力（χ）は４．３ｅＶであると言われている。ソース電極層及びドレイン電極層を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。

例えば、トランジスタのチャネル幅Ｗが１×１０^４μｍでチャネル長が３μｍの素子であっても、室温において、オフ電流が１０^−１３Ａ以下であり、Ｓ値が０．１Ｖ／ｄｅｃａｄｅ（ゲート絶縁層膜厚１００ｎｍ）であることが可能である。

このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、トランジスタ４１０の動作を良好なものとすることができる。

上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することから高純度化及び電気的にＩ型（真性）化された酸化物半導体である。

よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０^１２／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満である。即ち、酸化物半導体層のキャリア密度は、限りなくゼロに近くする。酸化物半導体層中にキャリアが極めて少ないため、トランジスタの逆方向特性では、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。トランジスタは、チャネル幅（ｗ）１μｍあたりの電流値が１００ａＡ／μｍ以下、好ましくは１０ｚＡ（ゼプトアンペア）以下、更に好ましくは１ｚＡ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、これらにトランジスタの電気的特性が影響を受けない。

このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された酸化物半導体をチャネル領域に用いたトランジスタは、オフ電流を極めて小さくすることができる。つまり、トランジスタの非導通状態において、酸化物半導体層は絶縁体とみなせて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むことができる。

また、低温ポリシリコンを具備する薄膜トランジスタでは、酸化物半導体を用いて作製されたトランジスタと比べて、オフ電流が１００００倍程度大きい値であると見積もって設計を行っている。そのため、酸化物半導体を有するトランジスタでは、低温ポリシリコンを具備する薄膜トランジスタに比べて、保持容量が同等（０．１ｐＦ程度）である際、電圧の保持期間を１００００倍程度に引き延ばすことができる。一例として、動画表示を毎秒６０フレームで行う場合、１回の信号書き込みによる保持期間を１００００倍の１６０秒程度とすることができる。そして、少ない画像信号の書き込み回数でも、表示部での静止画の表示を行うことができる。

（実施の形態４）
本実施の形態では、本発明の一態様に係わる表示装置の例について説明する。

図１２（Ａ）は、実施の形態２のシフトレジスタ回路が用いられる表示装置の例を示す。図１２（Ａ）に示す表示装置は、タイミングコントローラ５３６０と、ソースドライバ回路５３６２、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２を有する駆動回路５３６１と、画素部５３６４とを有する。画素部５３６４には、ソースドライバ回路５３６２から複数のソース信号線５３７１が延伸して配置され、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２から複数のゲート信号線５３７２が延伸して配置されている。複数のソース信号線５３７１と複数のゲート信号線５３７２との交差領域には、各々、画素５３６７がマトリクス状に配置される。

なお、表示装置は、照明装置とその制御回路などを有することができる。この場合、画素５３６７は、液晶素子を有するとよい。

なお、ゲートドライバ回路５３６３＿１とゲートドライバ回路５３６３＿２との一方を省略することができる。

タイミングコントローラ５３６０は、駆動回路５３６１に制御信号を供給することにより、駆動回路５３６１の動作を制御する機能を有する回路である。例えば、タイミングコントローラ５３６０は、ソースドライバ回路５３６２に、スタート信号ＳＳＰ、クロック信号ＳＣＫ、反転クロック信号ＳＣＫＢ、映像信号ＤＡＴＡ、ラッチ信号ＬＡＴ等の制御信号を供給する。また、タイミングコントローラ５３６０は、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２に、スタート信号ＧＳＰ、クロック信号ＧＣＫ、クロック信号ＧＣＫＢ等の制御信号を供給する。

ソースドライバ回路５３６２は、複数のソース信号線５３７１に映像信号をそれぞれ出力する機能を有する回路であり、駆動回路又は信号線駆動回路などと呼ぶことができる。映像信号は、画素５３６７に入力され、画素５３６７を構成する表示素子は、映像信号に応じた階調となる。

ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２は、各行の画素５３６７を順番に選択する機能を有する回路であり、駆動回路又は走査線駆動回路と呼ぶことができる。画素５３６７を選択するタイミングの制御は、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２がゲート信号線５３７２にゲート信号を出力することにより行われる。

なお、図１２（Ａ）に示す表示装置において、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２は、画素部５３６４と同じ基板に形成されることができる。図１２（Ｂ）は、画素部５３６４と同じ基板（基板５３８０と示す）に、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２が形成される場合の例を示す。なお、基板５３８０と外部回路とは、端子５３８１を介して接続される。

なお、図１２（Ａ）に示す表示装置において、ソースドライバ回路５３６２の一部（例えばスイッチ、マルチプレクサ、シフトレジスタ回路、デコーダ回路、インバータ回路、バッファ回路、及び／又はレベルシフタ回路など）は、画素部５３６４と同じ基板に形成されることができる。図１２（Ｃ）は、画素部５３６４と同じ基板（基板５３８０と示す）に、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２とソースドライバ回路５３６２の一部（５３６２ａと示す）が形成され、ソースドライバ回路５３６２の別の部分（５３６２ｂと示す）は基板５３８０とは異なる基板に形成される場合の例を示す。

表示装置の駆動回路又は駆動回路の一部として、実施の形態２で説明されるシフトレジスタ回路を用いることができる。特に、表示装置の駆動回路が実施の形態３で説明されるトランジスタにより構成されることにより、駆動回路の駆動能力の向上を図ることができる。そのため、表示装置を大型にすることができる。または、表示装置の解像度の向上を図ることができる。または、駆動回路のレイアウト面積を小さくすることができるので、表示装置の額縁を小さくすることができる。

（実施の形態５）
本実施の形態においては、電子機器の例について説明する。

図１３（Ａ）乃至図１３（Ｈ）、図１４（Ａ）乃至図１４（Ｄ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を有する）、マイクロフォン５００８、等を有することができる。

図１３（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図１３（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１３（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図１３（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１３（Ｅ）はプロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有することができる。図１３（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１３（Ｇ）はテレビ受像機であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図１３（Ｈ）は持ち運び型テレビ受像機であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図１４（Ａ）はディスプレイであり、上述したものの他に、支持台５０１８、等を有することができる。図１４（Ｂ）はカメラであり、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１４（Ｃ）はコンピュータであり、上述したものの他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５０２１、等を有することができる。図１４（Ｄ）は携帯電話機であり、上述したものの他に、アンテナ、ワンセグ（携帯電話・移動端末向けの１セグメント部分受信サービス）用チューナ、等を有することができる。

図１３（Ａ）乃至図１３（Ｈ）、図１４（Ａ）乃至図１４（Ｄ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１３（Ａ）乃至図１３（Ｈ）、図１４（Ａ）乃至図１４（Ｄ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

図１４（Ｅ）に、表示装置を、建造物と一体にして設けた例について示す。図１４（Ｅ）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５０２５等を含む。表示装置は、壁かけ型として建物と一体となっており、広い設置スペースを必要とすることなく設置可能である。

図１４（Ｆ）に、建造物内に表示装置を、建造物と一体にして設けた別の例について示す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者は表示パネル５０２６の視聴が可能になる。

なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に表示装置を設置することができる。

次に、表示装置を、移動体と一体にして設けた例について示す。

図１４（Ｇ）は、表示装置を、自動車に設けた例について示した図である。表示パネル５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。

図１４（Ｈ）は、表示装置を、旅客用飛行機と一体にして設けた例について示した図である。図１４（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮により乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作することで情報を表示する機能を有する。

なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。

本実施の形態に示す電子機器に、実施の形態２のシフトレジスタ回路を搭載することが好ましい。特に、電子機器の表示部を駆動するための回路として、実施の形態２のシフトレジスタ回路を搭載することが好ましい。実施の形態２のシフトレジスタ回路を電子機器の表示部を駆動するための回路として搭載することで、駆動回路の面積を縮小することができ、表示部を大型化することができる。また、表示部の解像度の向上を図ることができる。

１０１トランジスタ
１０２トランジスタ
１０３トランジスタ
１０４トランジスタ
１０５トランジスタ
１１１配線
１１２配線
１１３配線
１１４配線
１１５配線
１１６配線
１１７配線
１２１トランジスタ
１２２トランジスタ
１２３トランジスタ
１２４トランジスタ
１２５トランジスタ
１２６容量素子
２００回路
２０１容量素子
２０２トランジスタ
２０３トランジスタ
３０１回路
３０２トランジスタ
３０３トランジスタ
３０４トランジスタ
３０５トランジスタ
３１１配線
３１２配線
３１３配線
３１４配線
３１５配線
３１６配線
４００基板
４０２ゲート絶縁層
４０３保護絶縁層
４１０トランジスタ
４１１ゲート電極層
４１５ａソース電極層
４１５ｂドレイン電極層
４１６酸化物絶縁層
４３０酸化物半導体膜
４３１酸化物半導体層
５０００筐体
５００１表示部
５００２第２表示部
５００３スピーカ
５００４ＬＥＤランプ
５００５操作キー
５００６接続端子
５００７センサ
５００８マイクロフォン
５００９スイッチ
５０１０赤外線ポート
５０１１記録媒体読込部
５０１２支持部
５０１３イヤホン
５０１５シャッターボタン
５０１６受像部
５０１７充電器
５０１８支持台
５０１９外部接続ポート
５０２０ポインティングデバイス
５０２１リーダ／ライタ
５０２２筐体
５０２３表示部
５０２４リモコン装置
５０２５スピーカ
５０２６表示パネル
５０２７ユニットバス
５０２８表示パネル
５０２９車体
５０３０天井
５０３１表示パネル
５０３２ヒンジ部
５３６０タイミングコントローラ
５３６１回路
５３６２回路
５３６２ａ回路
５３６２ｂ回路
５３６３＿１回路
５３６３＿２回路
５３６４画素部
５３６７画素
５３７１ソース信号線
５３７２ゲート信号線
５３８０基板
５３８１端子

Claims

シフトレジスタと、第１の画素と、第２の画素と、第３の画素と、を有し、
前記シフトレジスタは、第１乃至第８のトランジスタを有し、
前記第１乃至第８のトランジスタの少なくとも一は、チャネル形成領域に酸化物半導体を有し、
前記第２のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、前記第１のトランジスタのＷ／Ｌよりも大きく、
前記第２のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きく、
前記第２のトランジスタのＷ／Ｌは、前記第４のトランジスタのＷ／Ｌよりも大きく、
前記第６のトランジスタのＷ／Ｌは、前記第５のトランジスタのＷ／Ｌよりも大きく、
前記第６のトランジスタのＷ／Ｌは、前記第７のトランジスタのＷ／Ｌよりも大きく、
前記第６のトランジスタのＷ／Ｌは、前記第８のトランジスタのＷ／Ｌよりも大きく、
前記第１の画素は、第１の配線と電気的に接続され、
前記第２の画素は、第２の配線と電気的に接続され、
前記第３の画素は、第３の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
前記第７のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのゲートと電気的に接続され、
前記第７のトランジスタのゲートは、前記第５の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのゲートと電気的に接続され、
前記第４の配線は、第１のクロック信号を伝達することができる機能を有し、
前記第５の配線は、第２のクロック信号を伝達することができる機能を有することを特徴とする表示装置。
請求項１において、
前記シフトレジスタは、第９及び第１０のトランジスタを有し、
前記第２のトランジスタのＷ／Ｌは、前記第９のトランジスタのＷ／Ｌよりも大きく、
前記第６のトランジスタのＷ／Ｌは、前記第１０のトランジスタのＷ／Ｌよりも大きく、
前記第９のトランジスタのソース又はドレインの一方は、第６の配線と電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第１０のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第１０のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続されることを特徴とする表示装置。
請求項１又は請求項２において、
前記シフトレジスタは、第１１及び第１２のトランジスタを有し、
前記第２のトランジスタのＷ／Ｌは、前記第１１のトランジスタのＷ／Ｌよりも大きく、
前記第６のトランジスタのＷ／Ｌは、前記第１２のトランジスタのＷ／Ｌよりも大きく、
前記第１１のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第１１のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第１２のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第１２のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続されることを特徴とする表示装置。
請求項１乃至請求項３のいずれか一項に記載の表示装置と、
スピーカ、受像部、センサ、マイクロフォン、ＬＥＤランプ、及び／又は、アンテナと、
を有する電子機器。