JP5664760B2

JP5664760B2 - 電子部品の実装構造

Info

Publication number: JP5664760B2
Application number: JP2013500936A
Authority: JP
Inventors: 三浦　忠将; 忠将三浦
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-02-24
Filing date: 2012-02-07
Publication date: 2015-02-04
Anticipated expiration: 2032-02-07
Also published as: WO2012114857A1; CN103380492B; EP2680301A4; EP2680301A1; US20130328153A1; JPWO2012114857A1; CN103380492A; EP2680301B1; US9184362B2

Description

本発明は、金属基材と半導体セラミック層と分割電極とを有する電子部品が、被実装体に実装された実装構造に関する。

従来、保護回路中に温度センサなどとして使用されるＮＴＣサーミスタあるいはＰＴＣサーミスタとしては特許文献１に示されるものが知られている。特許文献１に示されるサーミスタは、電極を兼ねた平板状金属基板と、その一方主面に形成された感温抵抗体膜と、感温抵抗体膜上に形成された１つの電極膜とからなる。

しかしながら、上述のサーミスタは、平板状金属基板を一方の電極とし、最上層に形成されている１つの電極膜を他方の電極としている構造を有する。このため、このサーミスタを基板等に実装する場合、電極膜への電気的接続はワイヤボンディングに寄らざるを得ず、極小スペースへの実装は不可能であった。たとえば、このようなサーミスタを、プリント配線基板上に実装されたＩＣ部品の温度センサとして利用する場合、プリント配線基板とＩＣ部品との間には１５０〜２００μｍの微小な隙間が生じており、サーミスタをこの隙間に実装することが好ましい。しかし、ワイヤボンディングによる実装では、このような微小な隙間への実装は実質困難である。

そこで、本発明者は先にＰＣＴ出願済み（ＰＣＴ／ＪＰ２０１０／６４０８９）の発明をなした。具体的に説明すると、金属基材と、前記金属基材上に形成されたサーミスタ薄膜層と、前記サーミスタ薄膜層上に形成された一対の分割電極とを設ける。上記のような形状であれば、プリント配線基板上にリフロー等の方法により、はんだ実装ができる。はんだ実装をする場合、一般的にははんだ濡れ性を向上させるため、分割電極にめっき膜が形成することになる。このような構造を有する場合、分割電極側をプリント配線基板上に形成されたランドに実装しようとすると、ランドから金属基材の表面に向けてはんだの濡れあがりが生じ、はんだが分割電極と金属基材とを導通させる問題が生じてしまう。その結果、ショート不良が生じてしまう。

特開昭６１−２４５５０２公報

そこで、本発明の目的は、はんだ付け実装が可能であると共に、金属基材へのはんだの濡れあがりが生じにくい電子部品の実装構造を提供することにある。

本発明の第１の発明は、金属基材と、前記金属基材上に形成された半導体セラミック層と、前記半導体セラミック層上に形成された一対の分割電極と、前記分割電極及び前記金属基材に形成されためっき膜と、を備えた電子部品と、前記電子部品のそれぞれの前記分割電極が接続される複数のランドが形成された被実装体と、を備えた電子部品の実装構造であって、前記金属基材の厚みが１０〜８０μｍであり、前記半導体セラミック層の厚みが１〜１０μｍであり、前記分割電極に接続される前記ランドの外周端部の位置が、前記分割電極の表面に形成された前記めっき層の外周端部の位置よりも内側に位置し、さらに前記分割電極の外周端部の位置よりも内側に位置することを特徴とする。

上述のように、ランドの外周端部の位置が、分割電極の外周端部の位置よりも電子部品の内側に位置するため、ランド上に付与されたはんだが金属基材の外周側に達しにくくなり、金属基材の表面に形成されためっき膜へ、はんだが濡れあがるのを防止することができる。
また、上記のような電子部品の場合、低背化できるため、２００μｍ以下の極小スペースであっても実装をすることができるとともに、薄膜の半導体セラミック層と金属基材とを一体化していることで、フレキシブル性が付与される。このため、電子部品に応力が加わったとしても、半導体セラミック層部分にクラックが生じにくく、実装スペースに凹凸・段差などがある場合であっても、実装可能である。このようなフレキシブル性を有する電子部品の場合、被実装体に実装する際に、電子部品に応力が加わると、金属基材の外周側の位置が厚み方向に変形しやすく、金属基材の外周端部とランドとの位置が近くなりがちである。その結果、金属基材の表面にはんだが濡れあがりやすくなる。しかし、本発明の第１の構造を有すれば、はんだの濡れあがりを十分に防止することができる。すなわち、本発明は、フレキシブル性を有する上記の条件を備える電子部品において特に有用である。

また、前記ランドの平面面積は、前記分割電極の平面面積よりも小さいことが好ましい（第２の発明）。

ランドの平面面積が、分割電極の平面面積よりも小さいので、ランド上に付与されたはんだが金属基材の外周側により達しにくくなり、金属基材へはんだが濡れあがるのをより防止することができる。

前記電子部品の前記金属基材は、金属粉ペーストからシート状に形成され、前記半導体セラミック層は、セラミックスラリーからシート状に形成されていることが好ましい（第３の発明）。

また、前記シート状の金属基材と前記シート状の半導体セラミック層は、一体的に積層した状態で焼成されたものであることが好ましい（第４の発明）。

このような構成の場合、フレキシブル性が確実に得られると共に、セラミック層にクラック等の発生しにくい電子部品が提供できる。

また、前記半導体セラミック層の少なくとも分割電極が形成されている面に、絶縁材料からなる保護層が形成されていることが好ましい（第５の発明）。

上述の構成が形成された場合、分割電極上に形成されためっき膜と、金属基材とを確実に絶縁することができる。これにより、ランド上に付与されたはんだが金属基材の外周側に達することはなく、金属基材の表面にはんだが濡れあがるのを確実に防止することができる。

また、前記金属基材の表面にめっき膜が形成されていることが好ましい（第６の発明）。

電界めっきによりめっき膜を形成した場合、製造工程が容易であり、緻密なめっき膜が形成できて好ましい。しかしながら、分割電極に電界めっきによりめっき膜を形成する場合、金属からなる金属基材にもめっき膜が形成される。この場合、同一のめっき膜が分割電極と金属基材の両方に形成されているため、金属基材上のめっき膜の表面に向けてはんだの濡れあがりがより生じやすくなる。しかし、本発明の第１または第２の構造を有すれば、はんだの濡れあがりを十分に防止することができる。すなわち、本発明は、金属基材の表面にめっき膜が形成された上記の条件を備える電子部品において特に有用である

この発明により、はんだ付け実装が可能であると共に、金属基材の表面へのはんだの濡れあがりが生じにくく、ショート不良が発生しにくい。

本発明の第１実施形態であるフレキシブルサーミスタの実装構造を示す断面図である。（ａ）第１実施形態のフレキシブルサーミスタ１Ａの平面図、（ｂ）第１実施形態のフレキシブルサーミスタ１Ａの断面図である。第１実施形態のフレキシブルサーミスタ１Ａの等価回路である。第１実施形態のフレキシブルサーミスタ１Ａに流れる電流の経路を示す図である。第１実施形態のフレキシブルサーミスタ１Ａの製造方法の例を示す図である。本発明の第２実施形態であるフレキシブルサーミスタの実装構造を示す断面図である。

（第１実施例）
図１は、この発明の第１の実施形態による電子部品の実装構造を示す断面図である。電子部品の一実施例としてフレキシブルサーミスタ１Ａを用いて説明する。

本発明のフレキシブルサーミスタ１Ａの実装構造は、金属基材１１と、金属基材１１上に形成された半導体セラミック層１５と、半導体セラミック層１５上に形成された一対の分割電極２１、２２と、を備えるフレキシブルサーミスタ１Ａと、該フレキシブルサーミスタ１Ａのそれぞれの分割電極２１、２２が接続される複数のランド３１、３２が形成された被実装体としてのプリント配線基板３０とが構成されている。分割電極２１、２２の表面にはＮｉめっき膜２３、Ｓｎめっき膜２４が順に形成されている。また、金属基材１１の表面にもＮｉめっき膜２３´、Ｓｎめっき膜２４´が形成されている。これは電界めっきにより分割電極表面にＮｉめっき膜２３、Ｓｎめっき膜２４を形成する場合、金属基材１１上にも必然的に形成されてしまうことによる。なお、電界めっきを用いなければ、Ｎｉめっき膜２３´、Ｓｎめっき膜２４´は必ずしも形成しなくてもよい。ここでは、半導体セラミック層１５の表面に保護層１６が形成されているが、この保護層は必ずしも形成する必要はない。

ここで、本発明は、ランド３１、３２の外周端部の位置が分割電極２１、２２の外周端部の位置よりも、内側に位置することを特徴としている。このように構成することで、はんだ３３を塗布するランド３１、３２の外周端部の位置が、金属基材１１の外周端部の位置よりも遠いことになる。このため、分割電極２１、２２に形成されたＮｉめっき膜２３、Ｓｎめっき膜２４上にはんだが塗布されたとしても、金属基材１１の外周端部の位置と離れているため、はんだ３３が金属基材１１または金属基材１１の外周端部に形成されたＮｉめっき膜２３´、Ｓｎめっき膜２４´に濡れあがってしまうことを防ぐことができる。

ここで、金属基材１１の外周端部とは、金属基材１１の側面及び端面の外周端のことを示す。また、分割電極２１、２２の外周端部とは、分割電極２１、２２の平面方向の外周端部であり、金属基材１１の外周端部と隣り合う位置にある外周端部を示す。また、ランド３１、３２の外周端部はプリント配線基板３０と平行な平面方向の外周端部であり、金属基材１１の外周端部と隣り合う位置にある外周端部を示す。本発明は、ランド３１、３２の外周端部の位置が、分割電極２１、２２の外周端部の位置よりも内側、すなわち金属基材１１の外周端部から見て内側に位置することが特徴である。さらに、ランド３１、３２の平面面積が分割電極２１、２２の平面面積よりも小さい方が、ランド３１、３２と金属基材１１との間の距離を離すことができ、はんだ３３を分割電極２１、２２上のＮｉめっき膜２３、Ｓｎめっき膜２４の位置で留めることができることになる。したがって、はんだ３３の濡れあがりを防止することができる。

なお、通常、プリント配線基板３０に設けられるランド３１、３２は、接続される分割電極２１、２２よりも大きな平面面積を有するように設計されることが多い。これは電子部品を実装した際の位置ずれを吸収し、実装の自由度を高めるためである。一方、本願発明は金属基材１１が被実装体に近かったり、金属基材１１の表面にＮｉめっき膜２３´、Ｓｎめっき膜２４´が形成されているため、ランド３１、３２の外周端部が金属基材１１の外周端部に近づき、はんだ３３が濡れあがりやすくなることから、敢えて分割電極２１、２２に接続されるランド３１、３２の外周端部の位置を、分割電極２１、２２の外周端部の位置よりも、内側に位置させることで、はんだ３３が金属基板１１に濡れあがりにくいということを見出したのであり、新たな知見である。

以下、本発明の電子部品として好適なフレキシブルサーミスタ、及び、その製造方法について、より具体的に説明する。

図２（Ａ）はフレキシブルサーミスタ１Ｂの模式平面図、図２（Ｂ）はその正面図である。フレキシブルサーミスタ１Ｂは、フレキシブルサーミスタ１Ａをより簡素化したものである。このフレキシブルサーミスタ１Ｂは、金属基材１１と、この金属基材１１上に形成された半導体セラミック層１５と、この半導体セラミック層１５上に形成された一対の分割電極２１，２２とを備えている。金属基材１１は金属粉ペーストのシート状形成体が焼成されたもの、半導体セラミック層１５はセラミックスラリーのシート状形成体が焼成されたもの、分割電極２１，２２は電極材料ペーストが焼成されたものである。前記金属粉ペーストのシート状形成体、セラミックスラリーのシート状形成体および電極ペーストは、これら三者が一体的に焼成されたものである。なお、少なくとも金属基材１１と半導体セラミック層１５とが一体焼成されればよい。

金属基材１１の厚みは１０〜８０μｍ程度、半導体セラミック層１５の厚みは１〜１０μｍ程度、分割電極２１，２２の厚みは０．１〜１０μｍ程度であり、フレキシブルサーミスタ１Ａ全体の厚みは１０〜１００μｍ程度である。

半導体セラミック層１５としては、Ｍｎ，Ｎｉ、Ｆｅ、Ｔｉ、Ｃｏ、Ａｌ、Ｚｎなどを任意の組合せで適量含むＮＴＣ特性を有するセラミック材料を用いることができる。ここでは前記遷移金属元素の酸化物を用いて混合されるが、前記元素の炭酸塩、水酸化物などを出発原料として用いてもよい。金属基材１１及び分割電極２１，２２としては、Ａｇ、Ｐｄ、Ｐｔ、Ａｕなどの貴金属またはＣｕ、Ｎｉ、Ａｌ、Ｗ，Ｔｉなどの卑金属の単体、さらにはこれらを含む合金を用いることができる。

金属基材１１や半導体セラミック層１５をシート状に形成する方法としてはドクターブレード法が一般的であるが、スクリーン印刷、グラビア印刷、インクジェット方式であってもよい。分割電極２１，２２はスクリーン印刷法、スパッタリング、蒸着法などで形成することができる。

図３は前記フレキシブルサーミスタ１Ｂの等価回路である。分割電極２１，２２が入出力端子となり、抵抗Ｒ１、Ｒ２は半導体セラミック層１５によって形成されるとともに、金属基材１１を介して電気的に直列に接続されている。すなわち、分割電極２１，２２と金属基材１１との間の厚み方向に挟まれる半導体セラミック層１５による抵抗Ｒ１，Ｒ２でサーミスタ回路が構成される。

図４は前記フレキシブルサーミスタ１Ｂに流れる電流の経路を示す図である。半導体セラミック層１５の表面に分割電極２１，２２が形威されているため、図４に矢印で示すように、分割電極２１，２２に接している部分の半導体セラミック層１５と金属基材１１を通じる経路で電流が流れる。フレキシブルサーミスタ１Ａの撓みやマウンタでの実装時には半導体セラミック層１５の中央部分にクラックが発生しやすい。しかし、仮に、半導体セラミック層１５の中央部分にクラックが発生したとしても、その部分は通電経路ではないので、フレキシブルサーミスタ１Ａとしての電気的特性に影響を及ぼすことはない。

図５は前記フレキシブルサーミスタ１Ａの製造方法の例を示す図である。

まず、半導体セラミック層１５の原料として、Ｍｎ−Ｎｉ−Ｆｅ−Ｔｉ等の酸化物を所定の配合（抵抗率が１０⁴Ωｃｍとなることを目標とする）となるように秤量し、ジルコニアなどの粉砕媒体を用いてボールミルにより十分に湿式粉砕し、その後、所定の温度で仮焼してセラミック粉末を得る。

前記セラミック粉末に有機バインダを添加し、湿式で混合処理を行ってスラリー状とし、得られたスラリーをＰＥＴ製のキャリアフィルム３１上にドクターブレード法により、焼成後の厚みが１〜１５μｍの半導体セラミック層１５となるセラミックグリーンシートを得る。このセラミックグリーンシート上にＡｇ−Ｐｄを主成分とした金属基材用ペーストをドクターブレード法にて、焼成後の厚みが５〜１００μｍの金属基材１１となる金属基材シートを形成する（図５（ｂ）参照）。続いて、フィルム３１、シート１５、１１を多数個取りのマザーシートとなる寸法にカットし、シート１５、１１をフィルム３１から剥離する（図５（ｃ）参照）。その後、セラミックグリーンシート上に分割電極２１、２２となるAg-Pdペーストをスクリーン印刷し、積層体を得る（図５（ｄ）参照）。

次に、得られた積層体のマザーシートを１単位のサーミスタに個片カットする（図５（ｅ））。得られた１単位の個片を、サーミスタジルコニア製の匣に収容し、脱バインダ処理を行った後、所定温度（例えば９００〜１３００℃）で焼成する。
以上の工程で、金属基材１１、半導体セラミック層１５および分割電極２１，２２からなるフレキシブルサーミスタ１Ａを得る。
（実験例１）
実験例１においては、以下の方法で作成したフレキシブルサーミスタについて、評価を行なった。

まず、ＭｎＯ₃、ＮｉＯ、Ｆｅ₂Ｏ₃、ＴｉＯ₂を、抵抗率が１０⁴Ωｃｍとなるように秤量し、ボールミルにより、ジルコニアなどの粉砕媒体を用いて、十分に湿式粉砕し、その後、７００℃で仮焼し、Ｍｎ−Ｎｉ−Ｆｅ−Ｔｉの酸化物からなるセラミック仮焼粉末を得た。

次に、この仮焼粉末に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに、数時間混合してスラリー状とし、得られたスラリーをドクターブレード法により焼成後の厚みが５μｍとなるセラミックグリーンシートを得た。

得られたセラミックグリーンシート状にＡｇ−Ｐｄを主成分とした金属基材用ペーストをドクターブレード法にて、焼成後の厚みが３０μｍとなる金属基材シートを形成してマザーシートとした。その後、セラミックグリーンシート上にＡｇ−Ｐｄペーストをスクリーン印刷し、分割電極を形成した。

次に、分割電極を形成した各マザーシートを一単位のサーミスタにカットし、ジルコニア製のサヤに収容し、脱バインダ処理を行った後、１１００℃で焼成した。これにて、金属基材、サーミスタ層、分割電極からなるフレキシブルサーミスタが得られた。

次に、焼成したサーミスタにＮｉめっき膜、及びＳｎめっき膜を電解めっきにて実施した。その結果、金属基材の表面及び分割電極の表面にＮｉめっき膜とＳｎめっき膜とが順次形成した。

得られたフレキシブルサーミスタの分割電極側を、ガラスエポキシ基板上に形成されたＣｕ金属材料からなりＡｕめっきが形成されたランドに配置し、Ｓｎ−Ａｇ−Ｃｕを主成分とする鉛フリーはんだを用いて、リフロー炉にてピーク２６０℃の条件ではんだ実装を行った。

なお、得られたフレキシブルサーミスタの外周寸法は、１．０ｍｍ×０．５ｍｍ×０．０４０ｍｍである。また、形成された分割電極の寸法、ランドの寸法、金属基材の外周端部から分割電極の外周端部までの距離ａ、分割電極の外周端部からランドの外周端部までの距離ｂ、金属基材の外周端部からランドの外周端部までの距離ｃはそれぞれ表１に示される値になっている。

そしてはんだ実装した後のフレキシブルサーミスタについて、直流抵抗値を２５℃の液槽中で直流４端子法により測定し、ショート不良の発生率を評価した。評価数は１０００個であり、（ショート発生個数／１０００個）×１００（％）によりショート不良発生率を算出した。

上記からわかるように、ランドの外周端部の位置が、分割電極の外周端部の位置よりも、金属基材の外周端部よりも外側にある試料１、もしくは同じである試料２の場合、ショート不良が発生することがわかった。一方、ランドの外周端部の位置が、分割電極の外周端部の位置よりも、金属基材の外周端部よりも内側に位置している試料３〜５であれば、ショート不良発生率が０％であることがわかる。これは、金属基材の外周端部からランドの外周端部までの距離を十分に保つことができるためである。
（第２実施例）
図６は、この発明の第２の実施形態による電子部品２Ａの実装構造を示す断面図である。フレキシブルサーミスタ２Ａは、金属基材１１の分割電極２１、２２が形成されている面以外の面全体に絶縁材料からなる保護層１６´が形成されている。これにより、分割電極２１、２２上に形成されたＮｉめっき膜２３、Ｓｎめっき膜２４と、金属基材１１とを確実に絶縁することができる。これにより、ランド３１、３２上に付与されたはんだ３３が金属基材１１の外周側に達することはなく、金属基材１１へのはんだ３３の濡れあがりを確実に防止することができる。

１Ａ・・・フレキシブルサーミスタ
１１・・・金属基材
１５・・・サーミスタ層
１６・・・保護層
２１，２２・・・分割電極
２３・・・Ｎｉめっき膜
２４・・・Ｓｎめっき膜
３０・・・プリント配線基板
３１，３２・・・ランド
３３・・・はんだ

Claims

金属基材と、前記金属基材上に形成された半導体セラミック層と、前記半導体セラミック層上に形成された一対の分割電極と、前記分割電極及び前記金属基材に形成されためっき膜と、を備えた電子部品と、
前記電子部品のそれぞれの前記分割電極が接続される複数のランドが形成された被実装体と、を備えた電子部品の実装構造であって、
前記金属基材の厚みが１０〜８０μｍであり、
前記半導体セラミック層の厚みが１〜１０μｍであり、
前記分割電極に接続される前記ランドの外周端部の位置が、前記分割電極の表面に形成された前記めっき層の外周端部の位置よりも内側に位置し、さらに前記分割電極の外周端部の位置よりも内側に位置することを特徴とする電子部品の実装構造。
前記ランドの平面面積が、前記分割電極の平面面積よりも小さいことを特徴とする請求項１に記載の電子部品の実装構造。
前記電子部品の前記金属基材は金属粉ペーストからシート状に形成され、前記半導体セラミック層はセラミックスラリーからシート状に形成されていることを特徴とする請求項１または２に記載の電子部品の実装構造。
前記シート状の金属基材と前記シート状の半導体セラミック層は一体的に積層した状態で焼成されたものであることを特徴とする請求項１〜３のいずれかに記載の電子部品の実装構造。
前記半導体セラミック層の少なくとも分割電極が形成されている面に絶縁材料からなる保護層が形成されていることを特徴とする請求項１〜４のいずれかに記載の電子部品の実装構造。
前記金属基材の表面にめっき膜が形成されていることを特徴とする請求項１〜５のいずれかに記載の電子部品の実装構造。