JP5512065B2 - 圧電セラミック素子 - Google Patents

Description

本発明は、圧電セラミック層と電極層とを有する圧電セラミック素子に関するものである。

従来の圧電セラミック素子としては、例えば特許文献１に記載されているものが知られている。この圧電セラミック素子は、圧電セラミック層と内部電極層とを交互に積層されてなる積層体を備え、この積層体には、積層方向に貫通し複数本の細いアクチュエータ部を形成する複数のスリット状の孔部が設けられている。
特開平８−２７９６３１号公報

近年では、圧電セラミック素子の小型化や高密度化が要求されており、１つの圧電セラミック素子に対して多数の個別電極を設ける必要性が高まってきている。この場合、上記従来技術のようにスリット状の孔部（スリット孔）を有する圧電セラミック素子では、スリット孔をどのように構成するかが重要になってくるが、上記従来技術においては、そのようなスリット孔については何らの考慮が全くなされていない。従って、スリット孔の機能を発揮させることが困難になると共に、圧電セラミック素子の機械的強度が低下してしまう可能性がある。

本発明の目的は、複数の個別電極を高密度に配列する場合でも、所望の機械的強度を確保しつつ、スリット孔の機能を確実に発揮させることができる圧電セラミック素子を提供することである。

本発明は、複数の圧電セラミック層と各圧電セラミック層を挟んで対向するように形成された個別電極及びコモン電極とを有する素子本体を備えた圧電セラミック素子であって、個別電極は、素子本体の積層方向に対して垂直な列方向に複数配列されていると共に、コモン電極と重なり合う活性領域を有し、コモン電極は、列方向に複数配列された個別電極にそれぞれ対応する位置に形成された複数の電極パターン部を含み、コモン電極が形成されている面には、列方向に対して垂直な行方向で複数の電極パターン部にそれぞれ隣接する複数の個別電極中継パターンが形成され、積層方向で重なり合う複数の個別電極は、圧電セラミック層に形成されたスルーホールと個別電極中継パターンとを介して互いに接続されると共に、素子本体の積層方向の端面に設けられた端子電極にスルーホールを介して接続され、素子本体には、列方向で隣り合う個別電極の間にそれぞれ位置し、積層方向に貫通し、積層方向にのみ開放され、積層方向に対して垂直な方向には開放端を有さず、内壁面に機械的表面加工がなされていない複数のスリット孔が、個別電極及びコモン電極を露出させないように設けられており、各スリット孔の幅は、列方向に沿った活性領域の寸法の１／２以下であり、素子本体における活性領域とスリット孔との間には、個別電極とコモン電極とが重なり合わないように形成された圧電不活性部が設けられており、各スリット孔は、列方向で隣り合う電極パターン部の間に位置していることを特徴とするものである。

このような圧電セラミック素子において、個別電極とコモン電極との間に電圧を印加すると、個別電極とコモン電極とが重なり合う部分（圧電活性部）の圧電セラミック層が変位する。このとき、素子本体における各個別電極間の部位にスリット孔を設けることにより、圧電活性部の圧電セラミック層の変位量が増大すると共に、隣り合う圧電活性部の圧電セラミック層同士が互いに干渉することが防止されるようになる。ここで、本発明者らは、鋭意検討を重ねた結果、複数の個別電極を高密度に配列すべく各個別電極間の間隔を狭くした場合には、スリット孔の寸法と個別電極の活性領域の寸法との関係が適切に規定されていないと、上記のようなスリット孔を設けた効果が十分に得られず、或いは圧電活性部の機械的強度が弱くなることが明らかになった。具体的には、シミュレーション等によって、スリット孔の幅が個別電極の活性領域の幅に対して大きすぎる（１／２を越える）と、圧電活性部の機械的強度が弱くなり、圧電セラミック層の変位動作に大きな影響を与えてしまうことが分かった。そこで、スリット孔の幅をスリット孔の幅方向に沿った活性領域の寸法の１／２以下にすることにより、各個別電極間の間隔を狭くした場合でも、圧電活性部の所望な機械的強度を確保しつつ、スリット孔の機能を確実に発揮させることができる。

また、素子本体における活性領域とスリット孔との間には、個別電極とコモン電極とが重なり合わないように形成された圧電不活性部が設けられているため、圧電活性部の圧電セラミック層の変位動作がスリット孔により直接影響を受けることが無い。スリット孔の幅を上記のように規定することは、素子本体における活性領域とスリット孔との間に圧電不活性部が設けられている場合に特に効果的である。

また、好ましくは、スリット孔の長さは、スリット孔の長さ方向に沿った活性領域の寸法の０．７〜１．５倍である。これにより、スリット孔の機能が十分に発揮されると共に、圧電活性部の所望な機械的強度が十分に確保される。また、複数の個別電極をマトリクス状に配列する場合には、複数の個別電極をスリット孔の長さ方向に対しても高密度に配列することができる。

さらに、好ましくは、素子本体は、焼成によって形成されたものであり、スリット孔を形成する素子本体の内壁面は、焼成を行った後に機械的表面加工が施されていない状態の焼成面である。これにより、素子本体の焼成後に機械的表面加工を施した場合と異なり、素子本体の内壁面には微細クラックや圧電セラミック層の粒子脱落等が殆ど生じないので、圧電セラミック素子の信頼性が向上する。

また、好ましくは、素子本体は、複数の個別電極を有すると共に、各個別電極間にスリット孔の一部を作り出すための第１孔部が形成された第１セラミックシートと、コモン電極を有すると共に、スリット孔の一部を作り出すための第２孔部が形成された第２セラミックシートとを積層してなり、第１孔部及び第２孔部は、第１セラミックシート及び第２セラミックシートにそれぞれレーザ光を照射して形成されたものである。このように素子本体を作り上げる前に、第１セラミックシートに第１孔部を形成し、第２セラミックシートに第２孔部を形成することにより、各個別電極間の間隔が狭い場合であっても、素子本体における各個別電極間の部位に容易にスリット孔を形成することができる。また、第１孔部及び第２孔部の形成にレーザ光を用いることにより、第１セラミックシート及び第２セラミックシートに微細クラック等が生じにくくなると共に、所望形状の第１孔部及び第２孔部を精度良く形成することができる。

本発明によれば、複数の個別電極間の間隔を狭くした場合でも、圧電セラミック素子の所望な機械的強度を確保しつつ、スリット孔の機能を確実に発揮させることができる。これにより、近年要求されている圧電セラミック素子の小型化や高密度化に十分対処することが可能となる。

以下、本発明に係わる圧電セラミック素子の好適な実施形態について、図面を参照して詳細に説明する。

図１は、本発明に係わる圧電セラミック素子の一実施形態を示す斜視図であり、図２は、図１のII−II線断面図である。各図において、本実施形態の圧電セラミック素子１は、素子本体である積層体２を備えている。

積層体２は、複数の圧電セラミック層３と、この圧電セラミック層３を挟んで対向する複数の内部個別電極４及び内部コモン電極５とを有している。各層の内部個別電極４は、積層体２の積層方向（内部個別電極４と内部コモン電極５との対向方向）に対して垂直な方向にマトリクス状に配列されている。例えば各層の内部個別電極４は、積層体２の横方向に７５個、積層体２の縦方向に４個といった７５行４列に配列されている。内部コモン電極５は、各内部個別電極４と重なり合う部分を含んでいる。複数の内部個別電極４と内部コモン電極５とは、圧電セラミック層３を介して交互に積層されている。

積層体２の上面には、複数の内部個別電極４と電気的に接続された複数の外部個別電極６と、内部コモン電極５と電気的に接続された外部コモン電極７とが設けられている。外部個別電極６は、各層の内部個別電極４に対応するように配列されている。

積層体２において列方向（積層体２の横方向）に隣り合う各内部個別電極４間の部位には、積層体２の積層方向に貫通するスリット孔８が形成されている。このスリット孔８は、積層体２の積層方向にのみ開放され、積層体２の積層方向に対して垂直な方向には開放端を有していない。スリット孔８の開口は、例えば長方形状や長円形状等を有している。また、スリット孔８を形成する積層体２の内壁面８ａ（図９参照）は、焼成（後述）後に機械的表面加工がなされていない焼成面（自然面）となっている。このため、機械的表面加工に起因した微細欠陥、例えば微細クラックや圧電セラミック層３の粒子脱落等が発生することは無い。

このような圧電セラミック素子１は、図３に示すように、長方形状の圧電体９〜１３を積層してなる構造を有している。圧電体９〜１３の寸法は、例えば縦１０ｍｍ×横３０ｍｍ×厚さ３０μｍ程度である。

圧電体９の上面には、図４に示すように、複数の個別電極パターン１４とコモン電極中継パターン１５とが形成されている。複数の個別電極パターン１４は、マトリクス状（例えば７５行４列）に配列されている。個別電極パターン１４は、長方形状を有すると共に、その短辺が圧電体９の横方向に沿うように配列されている。コモン電極中継パターン１５は、圧電体９の一端部に形成されている。また、圧電体９には、各個別電極パターン１４と電気的に接続された複数のスルーホール１６と、コモン電極中継パターン１５と電気的に接続されたスルーホール１７とが形成されている。

圧電体９において、列方向（圧電体９の横方向）に隣り合う各個別電極パターン１４間には、上記スリット孔８の一部を作り出すためのスリット孔部１８がそれぞれ形成されている。このスリット孔部１８は、個別電極パターン１４の長手方向に沿って延在している。

圧電体１０の上面には、図５に示すように、複数の個別電極パターン１９とコモン電極中継パターン２０とが形成されている。個別電極パターン１９は、圧電体９上の個別電極パターン１４と対応するようにマトリクス状に配列されている。コモン電極中継パターン２０は、圧電体９上のコモン電極中継パターン１５と対応する位置に形成されている。また、圧電体１０には、コモン電極中継パターン１５と電気的に接続されたスルーホール２１が形成されている。

圧電体１０において、列方向（圧電体１０の横方向）に隣り合う各個別電極パターン１９間には、スリット孔部１８と同じ形状を有し、上記スリット孔８の一部を作り出すためのスリット孔部２２がそれぞれ形成されている。

圧電体１１の上面には、図６に示すように、コモン電極パターン２３と複数の個別電極中継パターン２４とが形成されている。コモン電極パターン２３は、圧電体９上の各個別電極パターン１４に対応する位置に形成された複数の電極パターン部２３ａと、圧電体９上のコモン電極パターン１５に対応する位置に形成された電極パターン部２３ｂとを含んでいる。個別電極中継パターン２４は、個別電極パターン１４に対応する位置において、行方向（圧電体１１の縦方向）に対して電極パターン部２３ａに隣接するように形成されている。また、圧電体１１には、各個別電極中継パターン２４と電気的に接続された複数のスルーホール２５と、コモン電極パターン２３と電気的に接続されたスルーホール２６とが形成されている。スルーホール２６は、圧電体９のスルーホール１７に対応して電極パターン部２３ｂの領域内に設けられている。

圧電体１１において、列方向（圧電体１１の横方向）に対して隣り合う各電極パターン部２３ａ間には、スリット孔部１８と同じ形状を有し、上記スリット孔８の一部を作り出すためのスリット孔部２７がそれぞれ形成されている。

圧電体１２の上面には、図７に示すように、コモン電極パターン２８が形成されている。コモン電極パターン２８は、圧電体１１上の各電極パターン部２３ａに対応する複数の電極パターン部２８ａと、電極パターン部２３ｂに対応する電極パターン部２８ｂとを含んでいる。また、圧電体１２において、列方向（圧電体１２の横方向）に隣り合う各電極パターン部２８ａ間には、スリット孔部１８と同じ形状を有し、上記スリット孔８の一部を作り出すためのスリット孔部２９がそれぞれ形成されている。

圧電体１３の上面には、図８に示すように、複数の個別端子電極パターン３０とコモン端子電極パターン３１とが形成されている。個別端子電極パターン３０は、圧電体１１上の個別電極中継パターン２４に対応する位置に形成されている。コモン端子電極パターン３１は、圧電体９上のコモン電極中継パターン１５に対応する位置に形成されている。また、圧電体１３には、各個別端子電極パターン３０と電気的に接続された複数のスルーホール３２と、コモン端子電極パターン３１と電気的に接続されたスルーホール３３とが形成されている。さらに、圧電体１３には、スリット孔部１８と同じ形状を有し、上記スリット孔８の一部を作り出すための複数のスリット孔部３４がマトリクス状に形成されている。

圧電体９〜１３自体は、上記の圧電セラミック層３を構成するものであり、例えばＰＺＴ（チタン酸ジルコン酸鉛）を主成分とした圧電セラミック材料で形成されている。個別電極パターン１４，１９は、上記の内部個別電極４を構成し、コモン電極パターン２３，２８は、上記の内部コモン電極５を構成する。個別端子電極パターン３０は、上記の外部個別電極６を構成し、コモン端子電極パターン３１は、上記の外部コモン電極７を構成する。個別電極パターン１４，１９、コモン電極パターン２３，２８、個別電極中継パターン２４及びコモン電極中継パターン１５，２０は、例えばＡｇ／Ｐｄ等で形成されている。個別端子電極パターン３０及びコモン端子電極パターン３１は、例えばＡｇ、Ａｕ、Ｃｕ等で形成されている。

なお、圧電体１１の上面に形成されるコモン電極パターン２３としては、複数の電極パターン部２３ａに分けずに、例えば圧電体１１の横方向に延びる長方形のベタ状であっても良い。この場合には、圧電体１１におけるコモン電極パターン２３のベタ状部分の領域内にスリット孔部２７を形成する。圧電体１２の上面に形成されるコモン電極パターン２８についても同様である。

圧電セラミック素子１は、図３に示すように、上から圧電体１３、圧電体１１、圧電体９、圧電体１１、圧電体９、圧電体１１、圧電体９、圧電体１１、圧電体１０及び圧電体１２を重ねた構造をなしている。そして、最上層の圧電体１３上に設けられた個別端子電極パターン３０は、スルーホール３２、個別電極中継パターン２４、スルーホール２５、個別電極パターン１４及びスルーホール１６を介して、下から２層目の圧電体１０上に設けられた個別電極パターン１９と電気的に接続されている。また、最上層の圧電体１３上に設けられたコモン端子電極パターン３１は、スルーホール３３、コモン電極パターン２３、スルーホール２６、コモン電極中継パターン１５、スルーホール１７、コモン電極中継パターン２０及びスルーホール２１を介して、最下層の圧電体１２上に設けられたコモン電極パターン２８と電気的に接続されている。

図２に示すように、積層体２において、内部個別電極４と内部コモン電極５とが重なり合う部分は、両者間に電圧を印加した時に変位する圧電活性部２ａを構成し、それ以外の部分つまり内部個別電極４と内部コモン電極５とが重なり合わない部分は圧電不活性部２ｂを構成している。このとき、図９に示すように、内部個別電極４（個別電極パターン１４，１９）において、内部コモン電極５（電極パターン部２３ａ，２８ａ）と重なり合う領域は活性領域４ａとなっている。

また、積層体２には、圧電体９〜１３のスリット孔部１８，２２，２７，２９，３４によって、圧電体９〜１３の積層方向に貫通するスリット孔８が形成されている。積層体２において圧電活性部２ａ（内部個別電極４及び内部コモン電極５）とスリット孔８との間の部分は、圧電不活性部２ｂとなっている。

次に、上述した圧電セラミック素子１を製造する方法について説明する。まず、例えばＰＺＴ（粉体密度8000kg/m³）を主成分とした圧電セラミックを用意し、これに有機バインダ・有機溶剤等を混合したペーストを作製する。そして、例えばドクターブレード法によって上記ペーストをＰＥＴフィルム等のキャリアフィルム上に塗布することで、セラミックグリーンシートを形成する。

続いて、ＹＡＧレーザを用いてグリーンシートに多数のスリット孔部を形成する。具体的には、グリーンシートにＹＡＧレーザの第３次高調波（波長３５５ｎｍ）または第２次高調波（波長５３２ｎｍ）のレーザ光を照射して、スリット孔部を形成する。これにより、幅狭のスリット孔部を容易に且つ精度良く形成することができる。また、パンチング加工等によりスリット孔部を形成した場合と異なり、グリーンシートと一緒にキャリアフィルムを打ち抜いたり、その時にキャリアフィルムから出る屑がグリーンシートに付着・堆積することが無い。

このとき、第３次高調波または第２次高調波のレーザ光をＱスイッチングにより繰り返し発振させて照射するのが好ましい。この場合には、レーザ光として大きな尖頭出力が得られるため、加工によりグリーンシートから発生する切削屑がスリット孔部の周辺に付着・堆積することを抑制できる。また、テーパー状の広がりが極めて小さいスリット孔部を形成することができる。

続いて、例えば上記と同様にＹＡＧレーザのレーザ光を照射して、グリーンシートにスルーホールを形成する。そして、例えばＡｇ：Ｐｄ＝７：３の比率で構成された導電材料と有機バインダ・有機溶剤等とを混合したペーストを作製し、例えばスクリーン印刷法によりスルーホール内に導電ペーストを充填する。続いて、例えば同様の導電ペーストを用いて、例えばスクリーン印刷法によりグリーンシートの上面に電極パターンを形成する。なお、この時に得られる電極付きのグリーンシートのうち、上記の内部個別電極４となる電極パターン及びスリット孔部を有するグリーンシートは第１セラミックシートを構成し、上記の内部コモン電極５及びスリット孔部を有するグリーンシートは第２セラミックシートを構成している。

続いて、電極付きのグリーンシートを所定の枚数だけ所定の順序で積層する。このとき、例えば各グリーンシートの所定の複数箇所にアライメントマークを形成しておき、各グリーンシートのアライメントマーク同士を合わせながら積層を行うことにより、積層方向に対する電極パターン同士及びスリット孔部同士の位置合わせが容易に行える。そして、そのグリーン積層体に対し、例えば６０℃程度の熱を加えながら１００ＭＰａ程度の圧力でプレス加工を行い、各層のグリーンシートを圧着させる。その後、グリーン積層体を所定の寸法に切断する。

続いて、グリーン積層体をセッターに載せ、グリーン積層体の脱脂（脱バインダ）を例えば４００℃前後の温度で１０時間程度行う。その後、グリーン積層体が載置されたセッターをこう鉢内に入れ、グリーン積層体の焼成を例えば１１００℃程度の温度で２時間程度行い、焼結体を得る。

続いて、焼成後の積層体の上面に、例えばＡｇからなる端子電極パターンを形成する。この端子電極パターンの形成手法としては、焼付け、スパッタリング、無電解メッキ法などが用いられる。そして、例えば温度１２０℃の環境下で、圧電セラミック層の厚みに対する電界強度が３ｋＶ／ｍｍとなるように所定の電圧を例えば３分間印加することにより、分極処理を行う。これにより、積層型圧電素子１が完成する。

このような圧電セラミック素子１において、任意の外部個別電極６と外部コモン電極７との間に電圧を印加すると、選択された外部個別電極６の直下に位置する内部個別電極４と内部コモン電極５との間にも電圧が印加されることになる。これにより、該当する内部個別電極４と内部コモン電極５とに挟まれる領域を含む圧電活性部２ａの圧電セラミック層３に電界が生じ、この圧電セラミック層３が変位するようになる。このとき、積層体２における各内部個別電極４間の部位にはスリット孔８が形成されているので、圧電活性部２ａの圧電セラミック層３の変位が圧電不活性部２ｂの圧電セラミック層３に拘束されることが抑えられる。これにより、圧電活性部２ａの圧電セラミック層３の変位量が大きくなると共に、隣り合う圧電活性部２ａの圧電セラミック層３同士の変位による機械的干渉や電界強度等の電気的干渉を防止することができる。

ここで、一つの圧電セラミック素子１に対して多数の内部個別電極４を高密度に形成するためには、列方向に隣り合う各内部個別電極４間の間隔Ｄは０．１〜０．５ｍｍであることが望ましい。各内部個別電極４間の間隔Ｄが０．５ｍｍよりも大きくなると、内部個別電極４の高密度化が困難になり、各内部個別電極４間の間隔Ｄが０．１ｍｍよりも小さくなると、スリット孔８があるにも拘らず、隣り合う圧電活性部２ａの圧電セラミック層３同士の干渉を防止できなくなるからである。また、内部個別電極４の活性領域４ａの幅（ここでは内部個別電極４の幅）Ｗは、０．０８〜０．３ｍｍであるのが好ましく、内部個別電極４の活性領域４ａの長さＬは、０．５〜４．０ｍｍであるのが好ましい。活性領域４ａの幅Ｗ及び長さＬがそのような範囲内であれば、内部個別電極４の高密度化が可能となると共に、圧電セラミック層３の所望な変位が得られるようになる。

このとき、スリット孔８の幅Ｐは、内部個別電極４の活性領域４ａの幅（スリット孔８の幅方向に沿った活性領域４ａの寸法）Ｗの１／２以下、好ましくは１／３以下となっている。また、スリット孔８の長さＱは、内部個別電極４の活性領域４ａの長さ（スリット孔８の長さ方向に沿った活性領域４ａの寸法）Ｌの０．７〜１．５倍であるのが好ましく、０．８〜１．２倍であるのがより好ましい。

スリット孔８の寸法をそのように規定することにより、各内部個別電極４間の間隔Ｄを０．１〜０．５ｍｍと狭くした場合であっても、積層体２の圧電活性部２ａの所望な機械的強度が確保されるようになる。このため、圧電セラミック素子１を変位動作させる時の取り扱いが容易になると共に、圧電セラミック素子１の駆動耐久性の劣化が防止される。また、圧電セラミック素子１を製造する際、複数の電極付きのセラミックグリーンシートを積層して圧着したときに、グリーン積層体が歪むこと等を防止することもできる。また、スリット孔８は最低限の寸法を有するので、圧電活性部２ａの圧電セラミック層３の変位量増大や隣り合う圧電活性部２ａの圧電セラミック層３同士の変位による干渉防止といった、スリット孔８を設けた効果が確実に発揮されるようになる。

従って、本実施形態によれば、一つの圧電セラミック素子１に対して多くの内部個別電極４を形成し、圧電セラミック素子１の高密度化・高集積化を図ることができる。

また、圧電セラミック素子を製造する際、グリーン積層体を焼成した後に、超音波砥粒加工等を用いて積層体２における狭い各内部個別電極４間の部位にスリット孔８を形成するのは極めて困難である。これに対し本実施形態では、レーザ光により各セラミックグリーンシートにスリット孔部を形成してから、各グリーンシートを積層することにより、スリット孔８を有する積層体２を作り上げるので、各内部個別電極４間の間隔Ｄが十分狭い場合でも、スリット孔８を容易に形成することができる。

なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態の圧電セラミック素子１では、積層体２における内部個別電極４及び内部コモン電極５とスリット孔８との間の部分が圧電不活性部２ｂとなっているが、内部個別電極４及び内部コモン電極５とスリット孔８との間に、そのような圧電不活性部２ｂが存在しない構成としても良い。

また、上記実施形態の圧電セラミック素子１は、複数の内部個別電極４がマトリクス状に配列された構造を有しているが、本発明は、複数の内部個別電極４を一列に配列した構造を有する圧電セラミック素子にも適用可能である。

さらに、上記実施形態の圧電セラミック素子１は、複数の圧電セラミック層３を有する積層型であるが、例えば大きな変位を必要としない場合には、圧電セラミック層３を１層のみとしても構わない。

また、上記実施形態の圧電セラミック素子１では、各層の対応する内部個別電極４同士及び各層の内部コモン電極５同士がスルーホールを介して電気的に接続される構成となっているが、スルーホールの代わりに、例えば対応する内部個別電極４同士を接続する外部電極と内部コモン電極５同士を接続する外部電極とを積層体２の側面に設けても良い。

本発明に係わる圧電セラミック素子の一実施形態を示す斜視図である。 図１のII−II線断面図である。 図１に示した圧電セラミック素子の分解斜視図である。 図３に示した圧電体の一つを示す平面図である。 図３に示した圧電体の他の一つを示す平面図である。 図３に示した圧電体の更に他の一つを示す平面図である。 図３に示した圧電体の更に他の一つを示す平面図である。 図３に示した圧電体の更に他の一つを示す平面図である。 図１に示した積層体の部分拡大断面図である。

符号の説明

１…圧電セラミック素子、２…積層体（素子本体）、２ａ…圧電活性部、２ｂ…圧電不活性部、３…圧電セラミック層、４…内部個別電極、４ａ…活性領域、５…内部コモン電極、６…外部個別電極、７…外部コモン電極、８…スリット孔、８ａ…内壁面、９〜１３…圧電体、１４…個別電極パターン、１８…スリット孔部（第１孔部）、１９…個別電極パターン、２２…スリット孔部（第１孔部）、２３…コモン電極パターン、２７…スリット孔部（第２孔部）、２８…コモン電極パターン、２９…スリット孔部（第２孔部）、３０…個別端子電極パターン、３１…コモン端子電極パターン、３４…スリット孔部（第１孔部）。

Claims (4)

1. 複数の圧電セラミック層と、前記各圧電セラミック層を挟んで対向するように形成された個別電極及びコモン電極とを有する素子本体を備えた圧電セラミック素子であって、
   前記個別電極は、前記素子本体の積層方向に対して垂直な列方向に複数配列されていると共に、前記コモン電極と重なり合う活性領域を有し、
   前記コモン電極は、前記列方向に複数配列された前記個別電極にそれぞれ対応する位置に形成された複数の電極パターン部を含み、
   前記コモン電極が形成されている面には、前記列方向に対して垂直な行方向で前記複数の電極パターン部にそれぞれ隣接する複数の個別電極中継パターンが形成され、
   前記積層方向で重なり合う複数の前記個別電極は、前記圧電セラミック層に形成されたスルーホールと前記個別電極中継パターンとを介して互いに接続されると共に、前記素子本体の前記積層方向の端面に設けられた端子電極に前記スルーホールを介して接続され、
   前記素子本体には、前記列方向で隣り合う前記個別電極の間にそれぞれ位置し、前記積層方向に貫通し、前記積層方向にのみ開放され、前記積層方向に対して垂直な方向には開放端を有さず、内壁面に機械的表面加工がなされていない複数のスリット孔が、前記個別電極及び前記コモン電極を露出させないように設けられており、
   前記各スリット孔の幅は、前記列方向に沿った前記活性領域の寸法の１／２以下であり、
   前記素子本体における前記活性領域と前記スリット孔との間には、前記個別電極と前記コモン電極とが重なり合わないように形成された圧電不活性部が設けられており、
   前記各スリット孔は、前記列方向で隣り合う前記電極パターン部の間に位置していることを特徴とする圧電セラミック素子。
2. 前記スリット孔の長さは、前記スリット孔の長さ方向に沿った前記活性領域の寸法の０．７〜１．５倍であることを特徴とする請求項１記載の圧電セラミック素子。
3. 前記素子本体は、焼成によって形成されたものであり、
   前記スリット孔を形成する前記素子本体の内壁面は、前記焼成を行った後に機械的表面加工が施されていない状態の焼成面であることを特徴とする請求項１又は２記載の圧電セラミック素子。
4. 前記素子本体は、前記複数の個別電極を有すると共に、前記各個別電極間に前記スリット孔の一部を作り出すための第１孔部が形成された第１セラミックシートと、前記コモン電極を有すると共に、前記スリット孔の一部を作り出すための第２孔部が形成された第２セラミックシートとを積層してなり、
   前記第１孔部及び前記第２孔部は、前記第１セラミックシート及び前記第２セラミックシートにそれぞれレーザ光を照射して形成されたものであることを特徴とする請求項１〜３のいずれか一項記載の圧電セラミック素子。

Images