JP5468871B2 - コンバータ回路 - Google Patents

Description

本発明は、電荷蓄積ダイオードを使用したコンバータ回路に関する。

図５は、電荷蓄積ダイオードを用いた従来のフォワードコンバータ回路ＣＯＮＶ１０を示す回路図である。

従来のフォワードコンバータ回路ＣＯＮＶ１０は、電荷蓄積ダイオード２２と電圧クランプ用コンデンサ２３との直列回路が、スイッチ素子６と並列に接続されている（たとえば、特許文献１参照）。なお、電荷蓄積ダイオード２２は、キャリアライフタイムが長いダイオードであり、キャリアライフタイムが短い通常のダイオードに比べて、順方向電流が流れるときに、大きな電荷を蓄積することができるダイオードである。したがって、電荷蓄積ダイオード２２は、より大きな逆方向電流に相当する電荷を流すことができる。

ここで、電荷蓄積ダイオード２２を用いた従来のコンバータ回路ＣＮＯＶ１０の動作について、簡単に説明する。

スイッチ素子６のオン期間に、トランス５の励磁インダクタンス、漏れインダクタンスや配線のインダクタンスにエネルギが蓄えられ、この蓄えられているエネルギは、スイッチ素子６のオフ期間に、キャリアライフタイムの大きな電荷蓄積ダイオード２２（つまり電荷をより多く蓄積できる電荷蓄積ダイオード）を介して、電圧クランプ用コンデンサ２３に蓄えられる。このときに、電荷蓄積ダイオード２２を介して順方向に流れた電流（つまり上記エネルギに相当する順方向電流に対応するキャリア）が、電荷蓄積ダイオード２２に蓄積される。そして、トランス５の励磁インダクタンス、漏れインダクタンスや配線のインダクタンスに蓄えられているエネルギが、全て電荷蓄積ダイオード２２の順方向を介して、電圧クランプ用コンデンサ２３に放出されると、電圧クランプ用コンデンサ２３に蓄えられているエネルギは、逆に電荷蓄積ダイオード２２の逆方向導通、トランス５の励磁インダクタンス、漏れインダクタンスや配線のインダクタンスを介して、直流入力電源１に戻され、回収される。このときに、電荷蓄積ダイオード２２を介して順方向に流れた電流（つまり上記エネルギに相当するキャリアに等しい電流）が、電荷蓄積ダイオード２２を逆方向に流れるときに、電荷蓄積ダイオード２２は逆回復し、逆方向導通が停止する。

上記従来のフォワードコンバータ回路ＣＯＮＶ１０によって、トンラス５の漏れインダクタンスのエネルギによるスイッチ素子６の電圧上昇を低く抑え、スイッチ素子６として低耐圧の素子を使用し、半導体素子（スイッチ素子６）の導通損失を軽減することができる。

なお、図５に示す回路において、放電回路２１と、第２のコンデンサ２４と、制御回路２５と、ダイオード２６と、負荷１１とが設けられている。

特開平０９−１４９６４０号公報

しかし、上記従来例において、入力電圧が高い場合、スイッチ素子６の印加電圧が高くなるので、広い入力電圧範囲に適応させようとすると、スイッチ素子６として、耐圧の高い素子を使用する必要があり、この耐圧の高い素子は、導通損失が大きいので、コンバータ回路ＣＯＮＶ１０の損失が増加するという問題がある。

また、上記従来例において、入力電圧が低い場合、トランス５のリセット電圧が高くなり、この結果、２次側整流素子７、２次側環流素子９の印加電圧が高くなるので、広い入力電圧範囲に適応させようとすると、２次側整流素子７、２次側環流素子９として、耐圧の高い素子を使用する必要があり、この耐圧の高い素子は、導通損失が大きいので、コンバータ回路ＣＯＮＶ１０の損失が増加するという問題がある。

広い入力電圧範囲において、スイッチ素子６の印加電圧が高くならず、また、２次側整流素子７への印加電圧が高くならないように設計する場合、オン時比率を広くすることができない。したがって、２次側環流素子９への印加電圧が高くなり、コンバータ回路ＣＯＮＶ１０の損失が増える。

本発明は、入力電圧が変化した場合、スイッチ素子の印加電圧とトランスのリセット電圧との両方の電圧を制限することができ、したがって、コンバータ回路の損失が増加することを阻止することができるコンバータ回路を提供することを目的とする。

本発明は、コンデンサと、トランスと、スイッチ素子と、２次側整流素子と、平滑用コンデンサと、２次側環流素子と、出力インダクタと、電荷蓄積ダイオードとを具備するコンバータ回路において、上記スイッチ素子に並列接続されている直列回路であって、電荷蓄積ダイオードと上記コンデンサとの直列回路のうちで、上記電荷蓄積ダイオードのカソード端子に、カソード端子が、接続されている第１のツェナーダイオードと、カソード端子が、上記第１のツェナーダイオードのアノード端子に接続され、アノード端子が、上記コンデンサの他端子に接続され、上記第１のツェナーダイオードとともにクランプ手段を構成している第２のツェナーダイオードと、カソード端子が、上記トランスの１次側巻線に接続され、アノード端子が、上記第１のツェナーダイオードのアノード端子に接続されているダイオードとを有することを特徴とするコンバータ回路。

請求項１に記載の発明によれば、入力電圧が低い場合でも高い場合でも、スイッチ素子印加電圧とトランスのリセット電圧の両方を制限することができ、したがって、コンバータ回路の損失が増加することを阻止することができるという効果を奏する。

本発明の実施例１であるコンバータ回路ＣＯＮＶ１を示す回路図である。 本発明の実施例２であるコンバータ回路ＣＯＮＶ２を示す回路図である。 本発明の実施例３であるコンバータ回路ＣＯＮＶ３を示す回路図である。 本発明の実施例４であるコンバータ回路ＣＯＮＶ４を示す回路図である。 電荷蓄積ダイオードを用いた従来のフォワードコンバータ回路ＣＯＮＶ１０を示す回路図である。

発明を実施するための形態は、以下の実施例である。

図１は、本発明の実施例１であるフォワードコンバータ回路ＣＯＮＶ１を示す回路図である。

フォワードコンバータ回路ＣＯＮＶ１は、電荷蓄積ダイオード１４を使用し、コンデンサ４と、トランス５と、スイッチ素子６と、２次側整流素子７と、平滑用コンデンサ８と、２次側環流素子９と、出力インダクタ１０と、第１のツェナーダイオードＺ１と、第２のツェナーダイオードＺ２とを有する。

第１のツェナーダイオードＺ１は、トランス５の１次側巻線５ａと、電荷蓄積ダイオード１４とを具備する閉ループに設けられている第１のクランプ手段であって、カソード端子が、電荷蓄積ダイオード１４のカソード端子に接続されている。

第２のツェナーダイオードＺ２は、スイッチ素子６に並列接続されている直列回路であって、電荷蓄積ダイオード１４とコンデンサ４との直列回路のうちで、コンデンサ４に並列接続されている第２のクランプ手段であって、カソード端子が、電荷蓄積ダイオード１４のカソード端子に接続されている。

次に、コンバータ回路ＣＯＮＶ１の動作について説明する。

まず、スイッチ素子６がオンすると、直流電圧源１から、トランス５の１次側巻線５ａ、スイッチ素子６を経由して電流が流れ、トランス５にエネルギが蓄積される。

その後に、スイッチ素子６がオフすると、トランス５に蓄積されていたエネルギによって、コンデンサ１３が充電され、コンデンサ１３の両端電圧が上昇し、スイッチ素子６のドレイン−ソース間電圧が上昇する。スイッチ素子６のドレイン−ソース間電圧が、第１のツェナーダイオードＺ１または第２のツェナーダイオードＺ２によって決定される電圧値に充電されているコンデンサ４であって、充分に大きな容量を持つコンデンサ４の電圧に到達すると、電荷蓄積ダイオード（ＣＳＤ）１４が、順方向に導通する。コンデンサ４は充分に大きな容量を持っているので、スイッチ素子６の電圧は、順方向に導通している電荷蓄積ダイオード（ＣＳＤ）１４を介して、コンデンサ４の電圧にクランプされる。

なお、ダイオード１２は、スイッチとして使用するＦＥＴ等に構造上内蔵されるダイオードを表現したものであり、コンバータ回路ＣＯＮＶ１においては動作しない素子である。また、コンデンサ４は定常状態では予め充電され、所定の定電圧を持つものである。電荷蓄積ダイオード（ＣＳＤ）１４が、順方向に導通した際にも充電されるが、充電電流に対して大きな容量を持つので、電圧の変化は微小である。

スイッチ素子６の電圧がコンデンサ４の電圧を超えて、電荷蓄積ダイオード（ＣＳＤ）１４のアノード側の電圧がカソード側の電圧よりも高くなり、閾値を超えるので、電荷蓄積ダイオード１４が順方向に導通する。電荷蓄積ダイオード１４が順方向に導通すると、コンデンサ１３を充電し、スイッチ素子６の電圧を上昇させていた電流（トランス５のエネルギ）が、電荷蓄積ダイオード１４を介してコンデンサ４にも流れ込み、スイッチ素子６の電圧は、コンデンサ４の電圧（＋電荷蓄積ダイオード１４の閾値電圧）以上にはならない。コンデンサ４は、充分に大きな容量を持っているので、電圧はあまり変化しない。よって、スイッチ素子６に印加される電圧は、コンデンサ４の電圧にクランプされる。

次に、実施例１において、直流電圧源１の電圧（コンバータ回路ＣＯＮＶ１の入力電圧）Ｖｉｎが比較的低い場合でも、スイッチ素子６の印加電圧とトランス５のリセット電圧とが、第２のツェナーダイオードＺ２のツェナー電圧ＶＺ２に抑えられる動作について説明する。

本実施例では、図１（２）に示すように、第１のツェナーダイオードＺ１のツェナー電圧ＶＺ１と入力電圧Ｖｉｎとの和の電圧よりも、第２のツェナーダイオードＺ２のツェナー電圧ＶＺ２を高く設定する。つまり、ＶＺ２＞ＶＺ１＋Ｖｉｎと設定する。しかも、第１のツェナーダイオードＺ１のツェナー電圧ＶＺ１を、トンラス５をリセットするに必要な電圧以上に設定する。このように設定することによって、次に示す動作を実行する。

直流電圧源１の電圧Ｖｉｎが低くなると、直流電圧源１の電圧Ｖｉｎと第１のツェナーダイオードＺ１のツェナー電圧ＶＺ１との和の電圧が、第２のツェナーダイオードＺ２のツェナー電圧ＶＺ２よりも低くなり、コンデンサ４の電圧は、直流電圧源１の電圧Ｖｉｎと第１のツェナーダイオードＺ１のツェナー電圧ＶＺ１との和の電圧で制限され、トランス５のリセット時に、トランス５の１次側巻線５ａの両端に印加される電圧は、第１のツェナーダイオードＺ１のツェナー電圧ＶＺ１によって制限される。

なお、スイッチ素子６がオフすると、スイッチ素子６の電圧が上昇し、これに伴ってトランス５の電圧が低下する。トランス５の電圧が低下を続け、スイッチ素子６がオンしていたときのトランス５の電圧と極性が反転している状態を、トランス５のリセットと定義する。換言すれば、トランス５のコアの磁束の変化の傾きが、スイッチ素子６がオンのときと逆となり、磁束の状態が、スイッチ素子６がオンする直前の状態に戻ることを、トランス５のリセットと定義する。

また、トランス５のリセット時に、２次側整流素子７の電圧は、トランス５の１次側巻線５ａの両端電圧に比例する。したがって、２次側整流素子７に印加される電圧は、第１のツェナーダイオードＺ１のツェナー電圧ＶＺ１によって制限される。

なお、リセット時間は、トランス５の電圧が反転している時間であり、図１（２）に示す波形の立ち上がりの途中で、リセット時間が開始する。つまり、スイッチ素子６の電圧が入力電圧Ｖｉｎを超えた時点で、トランス５の電圧が反転し、リセットが開始する。トランス５の電圧が０Ｖに戻ったときに、リセット時間が終了する。つまり、スイッチ素子６の電圧が入力電圧Ｖｉｎまで低下したときに、リセット時間が終了する。したがって、図１（２）に示す波形の値がＶｉｎである平坦部分は、リセット時間ではない。

次に、実施例１において、直流電圧源１の電圧Ｖｉｎが比較的高い場合でも、スイッチ素子６の印加電圧とトランス５のリセット電圧とが、第２のツェナーダイオードＺ２のツェナー電圧ＶＺ２に抑えられる動作について説明する。

本実施例では、第１のツェナーダイオードＺ１のツェナー電圧ＶＺ１と入力電圧Ｖｉｎとの和の電圧よりも、第２のツェナーダイオードＺ２のツェナー電圧ＶＺ２を低く設定する。つまり、ＶＺ２＜ＶＺ１＋Ｖｉｎに設定する。しかも、第２のツェナーダイオードＺ２のツェナー電圧ＶＺ２は、トランス５のリセットに必要な電圧以上に設定する。

直流電圧源１の電圧Ｖｉｎが高くなるので、直流電圧源１の電圧Ｖｉｎと第１のツェナーダイオードＺ１のツェナー電圧ＶＺ１との和の電圧よりも、第２のツェナーダイオードＺ２のツェナー電圧ＶＺ２が低下し、コンデンサ４の電圧とスイッチ素子６の電圧とは、それぞれ、第２のツェナーダイオードＺ２のツェナー電圧ＶＺ２に制限される。

このときに、第１のツェナーダイオードＺ１に印加する電圧は、ツェナー電圧ＶＺ１よりも低いので、ツェナーダイオードＺ１は導通していない。

コンバータＣＯＮＶ１は、上記のように、スイッチ素子６の電圧と２次側整流素子７の電圧とを制限しているので、スイッチ素子６と２次側整流素子７との耐圧を低く抑えつつ、最大オン時比率を大きくすることができ、２次側環流素子９として、より低耐圧の素子を使用することができる。なお、上記オン時比率は、スイッチング１周期のうちスイッチがオンしている時間の比率であり、上記最大オン時比率は、スイッチング１周期のうちで、スイッチがオンしている時間が最も長いときの比率である。

なお、従来例では、入力電圧Ｖｉｎが高いときに、スイッチ素子６における電圧波形は、図１（３）に点線で示すように、ツェナー電圧ＶＺ２よりも高くなり、スイッチ素子６の印加電圧とトランス５のリセット電圧との両方の電圧が高くなり、スイッチ素子６、トランス５のそれぞれの耐圧を高くする必要がある。しかし、上記実施例において、コンバータＣＯＮＶ１では、入力電圧Ｖｉｎが高いときでも、図１（３）の実線で示すように、スイッチ素子６の印加電圧とトランス５のリセット電圧とは、ツェナー電圧ＶＺ２と直流電圧源１の電圧Ｖｉｎとの差の電圧で抑えられる。

次に、実施例１におけるクランプ電圧設定方法（電圧をクランプするために必要なツェナー電圧の設定方法）の詳細について説明する。

コンバータＣＯＮＶ１の出力電圧Ｖｏは、次の式（１）で表すことができる。

Ｖｏ＝Ｖｉｎ（Ｔｏｎ／Ｔ）・（Ｎ２／Ｎ１）……式（１）

なお、Ｖｉｎは、コンバータ回路ＣＯＮＶ１の入力電圧であり、Ｔｏｎは、スイッチ素子６のオン時間であり、Ｔは、スイッチ素子６のスイッチング周期であり、Ｎ１は、トランス５の１次側巻線の巻数であり、Ｎ２は、トランス５の２次側巻線の巻数である。

また、Ｖｉｎ＝Ｖｉｎｍａｘ（入力電圧最大値）であるときに、Ｔｏｎ＝Ｔｏｎｍｉｎであり、Ｖｉｎ＝Ｖｉｎｍｉｎ（入力電圧最小値）であるときに、Ｔｏｎ＝Ｔｏｎｍａｘであるとする。

まず、入力電圧Ｖｉｎが高い場合におけるツェナー電圧ＶＺ２について説明する。トランスのＶＴ積の関係から、次の式（２）で表される。

Ｖｉｎｍａｘ・Ｔｏｎｍｉｎ＜（ＶＺ２−Ｖｉｎｍａｘ）・（Ｔ−Ｔｏｎｍｉｎ）・α……式（２）

上記式（２）は、スイッチがオンしているときのＶＴ積をオフ時間中に確保できるようにするための条件式であり、スイッチオン時にトランスに印加される電圧とオン時間との積が、トランスのリセット電圧とスイッチオフ時間との積を下回るようにしないと、トランス５をリセットすることができない。

なお、αは、設計余裕（α＜１）である。上記式（２）を変形すると、ツェナー電圧ＶＺ２は、次の式（３）で表される。

ＶＺ２＞（Ｖｉｎｍａｘ・Ｔｏｎｍｉｎ）／（Ｔ−Ｔｏｎｍｉｎ）・α＋Ｖｉｎｍａｘ……式（３）

次に、入力電圧Ｖｉｎが低い場合におけるツェナー電圧ＶＺ１について説明する。トランスのＶＴ積の関係から、次の式（４）を求めることができる。

Ｖｉｎｍｉｎ・Ｔｏｎｍａｘ＜ＶＺ１・（Ｔ−Ｔｏｎｍａｘ）・α……式（４）

上記式（４）を変形すると、ツェナー電圧ＶＺ１は、次の式（５）で表される。

ＶＺ１＞（Ｖｉｎｍｉｎ・Ｔｏｎｍａｘ）／（Ｔ−Ｔｏｎｍａｘ）・α……式（５）

なお、２次側整流素子７に印加される最大電圧Ｖｄｒは、次の式（６）で表される。

Ｖｄｒ＝ＶＺ１・（Ｎ２／Ｎ１）……式（６）

２次側還流素子９の電圧Ｖｄｆは、次の式（７）で表される。

Ｖｄｆ＝Ｖｉｎｍａｘ・（Ｎ２／Ｎ１）……式（７）

上記式（３）、式（５）の条件を満足し、かつ、スイッチ素子６の電圧ＶＺ２、２次側整流素子７の電圧Ｖｄｒ、２次側環流素子９の電圧Ｖｄｆが、なるべく低くなるように（つまり、耐圧の低い素子を使うことができるように）、ＶＺ１、ＶＺ２、Ｎ１／Ｎ２の値を決定する。

なお、スイッチ素子６の電圧の上限は、ツェナー電圧ＶＺ２で制限され、正確には、スイッチ素子６に印加される電圧の上限値がツェナー電圧ＶＺ２である。印加される電圧の上限値（ツェナーＶＺ２）をなるべく低く設定することができれば、スイッチ素子６として耐圧の低い素子を使用することができる。

なお、入力電圧範囲が約１００〜４００Ｖのときに、ツェナー電圧ＶＺ１は、約３００Ｖであり、ツェナー電圧ＶＺ２は、約６００Ｖであり、ツェナー電圧ＶＺ１１は、約３００Ｖであり、ツェナー電圧ＶＺ２１は、約３００Ｖである。しかし、これらの値に限定されるものではない。

図２は、本発明の実施例２であるコンバータ回路ＣＯＮＶ２を示す回路図である。

コンバータ回路ＣＯＮＶ２は、コンバータ回路ＣＯＮＶ１において、第２のツェナーダイオードＺ２を削除した回路である。

コンバータ回路ＣＯＮＶ２の動作は、コンバータ回路ＣＯＮＶ１において、直流電圧源１の電圧Ｖｉｎが比較的低い場合の動作と同じである。

コンバータ回路ＣＯＮＶ２によれば、直流電圧源１の電圧Ｖｉｎが比較的低い場合であっても、スイッチ素子６の印加電圧とトランス５のリセット電圧との両方の電圧を制限することができる。

図３は、本発明の実施例３であるコンバータ回路ＣＯＮＶ３を示す回路図である。

コンバータ回路ＣＯＮＶ３は、コンバータ回路ＣＯＮＶ１において、第１のツェナーダイオードＺ１が削除されている回路である。

コンバータ回路ＣＯＮＶ３の動作は、コンバータ回路ＣＯＮＶ１において、直流電圧源１の電圧Ｖｉｎが比較的高い場合の動作と同じである。

コンバータ回路ＣＯＮＶ３によれば、直流電圧源１の電圧Ｖｉｎが比較的高い場合であっても、スイッチ素子６の印加電圧とトランス５のリセット電圧との両方の電圧を制限することができる。

図４は、本発明の実施例４であるフォワードコンバータ回路ＣＯＮＶ４を示す回路図である。

コンバータ回路ＣＯＮＶ４は、コンバータ回路ＣＯＮＶ１において、ツェナーダイオードの位置を変えて、スイッチ素子６の印加電圧を制限するツェナーダイオード（図１（１）に示す回路におけるツェナーダイオードＺ２）と、トランス５のリセット電圧を制限するツェナーダイオード（図１（１）に示す回路におけるツェナーダイオードＺ１）の一部とを、ツェナーダイオードＺ１１によって共用する回路である。

コンバータ回路ＣＯＮＶ４は、コンデンサ４と、トランス５と、スイッチ素子６と、２次側整流素子７と、平滑用コンデンサ８と、２次側環流素子９と、出力インダクタ１０と、電荷蓄積ダイオード１４と、第１のツェナーダイオードＺ１１と、第２のツェナーダイオードＺ２１と、ダイオード１５とを具備するコンバータ回路である。

第１のツェナーダイオードＺ１１は、スイッチ素子６に並列接続されている直列回路であって、電荷蓄積ダイオード１４とコンデンサ４との直列回路のうちで、電荷蓄積ダイオード１４のカソード端子に、カソード端子が、接続されている。

第２のツェナーダイオードＺ２１は、カソード端子が、第１のツェナーダイオードＺ１１のアノード端子に接続され、アノード端子が、コンデンサの他端子に接続され、第１のツェナーダイオードＺ１１とともにクランプ手段を構成している。

ダイオード１５は、カソード端子が、トランス５の１次側巻線に接続され、アノード端子が、第１のツェナーダイオードＺ１１のアノード端子に接続されている。

コンバータ回路ＣＯＮＶ４において、ダイオード１５は、直流電圧源１から第２のツェナーダイオードＺ２１に過大な電流が流れることを阻止するダイオードである。

次に、コンバータ回路ＣＯＮＶ４の動作について説明する。

コンバータ回路ＣＯＮＶ１において、スイッチ素子６の印加電圧を制限するツェナーダイオードＺ２のツェナー電圧は、トランス５のリセット電圧を制限するツェナーダイオードＺ１のツェナー電圧よりも、高く、ツェナーダイオードＺ２の消費電力が大きい。このように高いツェナー電圧と大きな消費電力量とを確保するために、ツェナーダイオードＺ２として、小さなツェナー電圧、消費電力のツェナーダイオードを数多く互いに直列に接続する場合がある。

コンバータ回路ＣＯＮＶ４では、第１のツェナーダイオードＺ１１によって、トランス５のリセット電圧の制限値を決定し、また、スイッチ素子６の印加電圧の制限値の一部を決定し、コンバータ回路ＣＯＮＶ１におけるツェナーダイオードＺ１とツェナーダイオードＺ２の一部とを共用する。したがって、コンバータ回路ＣＯＮＶ４では、必要なツェナー電圧と消費電力量とを確保するためのツェナーダイオードの個数を、減少させることができる。

上記各実施例によれば、スイッチ素子６と２次側整流素子７の耐圧を抑えつつ、最大オン時比率を広くすることができ、入力電圧範囲が広い場合でも、２次側環流素子９の導通損失を低減することができる。

次に、実施例１、２におけるリセット電流の流れ方について説明する。

実施例１では、スイッチ素子６がオフすると、リセット電流は、まず、コンデンサ１３に流れ込み、コンデンサ１３、スイッチ素子６の電圧が上昇する。スイッチ素子６の電圧がコンデンサ４の電圧に到達すると、電荷蓄積ダイオード１４が順方向に導通し、リセット電流は、コンデンサ４に流れ込む。コンデンサ４の電圧がＶＺ１＋ＶｉｎかＶＺ２のどちらか低い方の値に到達すると、ツェナーダイオードＺ１またはＺ２が導通し、リセット電流の一部は、ツェナーダイオードＺ１またはＺ２へ流れる。リセット電流が０Ａになると、今度はコンデンサ４から、逆導通状態の電荷蓄積ダイオード１４を介して、トランス６と直流電圧源１とにリセット電流が流れる。電荷蓄積ダイオード１４の逆導通状態が終了すると、コンデンサ４が切り離され、コンデンサ１３の電荷がリセット電流により引き抜かれ、スイッチ素子６の電圧が、直流電圧源１の電圧Ｖｉｎに到達する（トランス５の電圧が０Ｖになる）と、リセットが終了する。

実施例２におけるリセット電流の流れは、実施例１の上記動作から、Ｚ２を取り除いた場合の動作と同じである。

ＣＯＮＶ１、ＣＯＮＶ２、ＣＯＮＶ３、ＣＯＮＶ４…コンバータ回路、
Ｚ１…第１のツェナーダイオード、
Ｚ２…第２のツェナーダイオード、
４…コンデンサ、
５…トランス、
６…スイッチ素子、
７…２次側整流素子、
９…２次側環流素子、
１０…出力インダクタ、
１４…電荷蓄積ダイオード（ＣＳＤ）。

Claims (1)

1. コンデンサと、トランスと、スイッチ素子と、２次側整流素子と、平滑用コンデンサと、２次側環流素子と、出力インダクタと、電荷蓄積ダイオードとを具備するコンバータ回路において、
   上記スイッチ素子に並列接続されている直列回路であって、電荷蓄積ダイオードと上記コンデンサとの直列回路のうちで、上記電荷蓄積ダイオードのカソード端子に、カソード端子が、接続されている第１のツェナーダイオードと；
   カソード端子が、上記第１のツェナーダイオードのアノード端子に接続され、アノード端子が、上記コンデンサの他端子に接続され、上記第１のツェナーダイオードとともにクランプ手段を構成している第２のツェナーダイオードと；
   カソード端子が、上記トランスの１次側巻線に接続され、アノード端子が、上記第１のツェナーダイオードのアノード端子に接続されているダイオードと；
   を有することを特徴とするコンバータ回路。

Images