JP5462261B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP5462261B2 JP5462261B2 JP2011521784A JP2011521784A JP5462261B2 JP 5462261 B2 JP5462261 B2 JP 5462261B2 JP 2011521784 A JP2011521784 A JP 2011521784A JP 2011521784 A JP2011521784 A JP 2011521784A JP 5462261 B2 JP5462261 B2 JP 5462261B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- type
- type impurity
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
- H10D62/378—Contact regions to the substrate regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
<<実施形態1>>
<実施形態1の電界効果トランジスタの構成>
<実施形態1の電界効果トランジスタの一例>
(2)アンドープGaN層(バッファ層11)・・・1μm
(3)p形GaN層「Mgドーピング:濃度1×1019cm−3」(第三窒化物半導体層12)・・・100nm
(4)アンドープGaN層(第一窒化物半導体層13)・・・100nm
(5)p形Al0.05Ga0.95N層「Mgドーピング:濃度1×1019
cm−3」(第二窒化物半導体層15)・・・60nm
<<実施形態2>>
<実施形態2の電界効果トランジスタの構成>
<実施形態2の電界効果トランジスタの一例>
(2)アンドープAl0.06Ga0.94N層(バッファ層11)・・・1μm
(3)p形Al0.06Ga0.94N層「Mgドーピング:濃度1×1019
cm−3」(第三窒化物半導体層12)・・・100nm
(4)アンドープAl0.06Ga0.94N層(第二窒化物半導体層15)・・・40nm
(5)n形Al0.06Ga0.94N層「Siドーピング:濃度1×1018
cm−3」(第二窒化物半導体層15)・・・60nm
(6)アンドープGaN層(第一窒化物半導体層13)・・・100nm
<<実施形態3>>
<実施形態3の電界効果トランジスタの構成>
<実施形態3の電界効果トランジスタの一例>
(2)アンドープGaN層(バッファ層11)・・・1μm
(3)p形GaN層「Mgドーピング:濃度1×1019cm−3」(第三窒化物半導体層12)・・・100nm
(4)アンドープGaN層(第一窒化物半導体層13)・・・100nm
(5)アンドープAl0.2Ga0.8N層(第二窒化物半導体層15)・・・40nm
<<実施形態4>>
<実施形態4の電界効果トランジスタの構成>
<実施形態4の電界効果トランジスタの一例>
(2)アンドープAl0.2Ga0.8N層(バッファ層11)・・・1μm
(3)p形Al0.2Ga0.8N層「Mgドーピング:濃度1×1019cm−3」(第三窒化物半導体層12)・・・100nm
(4)アンドープAl0.2Ga0.8N層(第二窒化物半導体層15)・・・100nm
(5)アンドープGaN層(第一窒化物半導体層13)・・・40nm
cm−2とすることで、平均原子濃度5×1019cm−3、深さ方向の拡がり(td)40nmのSiドープ領域(n形不純物ドープ領域151)を第二窒化物半導体層15中に選択的に形成できる。なお、n形不純物をドーピングする領域の幅Wnと、n形不純物をドーピングしない領域の幅Wpは、Wn=Wp=100nm(任意の設計事項)とした。イオン注入の後、N2雰囲気中、1000〜1200℃にて活性化アニールを行うことにより、Siの活性化率として約10%を得ることができる。このように、活性化アニール温度を1200℃以下と低くすることができ、従来のGaNプロセスとの適合性は良好である。
<<実施形態5>>
<実施形態5の電界効果トランジスタの構成>
<実施形態5の電界効果トランジスタの一例>
<<例1>>
(2)アンドープGaN層(バッファ層11)・・・1μm
(3)アンドープGaN層(第一窒化物半導体層13)・・・100nm
(4)アンドープAl0.2Ga0.8N層(第二窒化物半導体層15)・・・40nm
<<例2>>
(2)アンドープAl0.2Ga0.8N層(バッファ層11)・・・1μm
(3)アンドープAl0.2Ga0.8N層(第二窒化物半導体層15)・・・100nm
(4)アンドープGaN層(第一窒化物半導体層13)・・・40nm
cm−2とすることで、平均原子濃度5×1019cm−3、深さ方向の拡がり(td)40nmのSiドープ領域(n形不純物ドープ領域151)を第二窒化物半導体層15中に選択的に形成できる。なお、n形不純物をドーピングする領域の幅Wnと、n形不純物をドーピングしない領域の幅Wpは、Wn=Wp=100nm(任意の設計事項)とした。イオン注入の後、N2雰囲気中、1000〜1200℃にて活性化アニールを行うことにより、Siの活性化率として約10%を得ることができる。このように、活性化アニール温度を1200℃以下と低くすることができ、従来のGaNプロセスとの適合性は良好である。
Claims (10)
- 第一の窒化物半導体からなる第一窒化物半導体層、および、前記第一の窒化物半導体よりバンドギャップの大きい第二の窒化物半導体からなる第二窒化物半導体層、を積層した積層体と、
前記積層体の上に形成されたゲート絶縁膜およびゲート電極と、
前記積層体の上に、前記第一窒化物半導体層と電気的に接続し、前記ゲート電極と対向するよう設けられるドレイン電極と、
前記積層体の上に、前記第一窒化物半導体層と電気的に接続し、前記ゲート電極を挟んで前記ドレイン電極の反対側に設けられるソース電極と、
を備え、
前記第二窒化物半導体層の前記ゲート電極と前記ドレイン電極で挟まれた領域には、
n形不純物をドーピングされたn形不純物ドープ領域と、p形不純物をドーピングされたp形不純物ドープ領域と、を前記ゲート電極がのびる方向に沿って交互に配列した縞模様が形成され、
前記積層体の上であって、前記ソース電極を挟んで前記ゲート電極の反対側に、第四の電極を備え、
前記第二窒化物半導体層の前記縞模様を構成するp形またはn形である1形不純物ドープ領域は、前記ソース電極の直下まで延伸し、
前記第二窒化物半導体層の前記縞模様を構成するn形またはp形であって1形とは異なる形の2形不純物ドープ領域は、前記第四の電極の直下まで延伸している電界効果トランジスタ。 - 前記n形不純物ドープ領域のn形活性化不純物の面密度nd1と、
前記n形不純物ドープ領域のp形活性化不純物の面密度na1と、
前記n形不純物ドープ領域の幅Wnと、
前記p形不純物ドープ領域のp形活性化不純物の面密度na2と、
前記p形不純物ドープ領域のn形活性化不純物の面密度nd2と、
前記p形不純物ドープ領域の幅Wpと、
前記第一窒化物半導体層と前記第二窒化物半導体層との界面に形成される分極電荷の面密度σpと、
素電荷q(=1.6×10−19C)と、が0.1<(|nd1−na1+σp/q|×Wn)/(|−nd2+na2−σp/q|×Wp)<10
の関係式をみたす請求項1に記載の電界効果トランジスタ。 - 前記n形不純物ドープ領域のn形活性化不純物の面密度nd1と、
前記n形不純物ドープ領域のp形活性化不純物の面密度na1と、
前記n形不純物ドープ領域の幅Wnと、
前記p形不純物ドープ領域のp形活性化不純物の面密度na2と、
前記p形不純物ドープ領域のn形活性化不純物の面密度nd2と、
前記p形不純物ドープ領域の幅Wpと、
前記第一窒化物半導体層と前記第二窒化物半導体層との界面に形成される分極電荷の面密度σpと、
素電荷q(=1.6×10−19C)と、が
|nd1−na1+σp/q|×Wn=|−nd2+na2−σp/q|×Wpの関係式をみたす請求項2に記載の電界効果トランジスタ。 - 前記第一窒化物半導体層は、前記第二窒化物半導体層の上側または下側に設けられている請求項1から3のいずれか一に記載の電界効果トランジスタ。
- 第一の窒化物半導体からなる第一窒化物半導体層の上に、前記第一の窒化物半導体よりバンドギャップの大きい第二の窒化物半導体からなる第二窒化物半導体層を積層した(0001)面成長の積層体と、
前記積層体の上に形成されたゲート絶縁膜およびゲート電極と、
前記積層体の上に、前記第一窒化物半導体層と電気的に接続し、前記ゲート電極と対向するよう設けられるドレイン電極と、
前記積層体の上に、前記第一窒化物半導体層と電気的に接続し、前記ゲート電極を挟んで前記ドレイン電極の反対側に設けられるソース電極と、
を基板上に備え、
前記第二窒化物半導体層の前記ゲート電極と前記ドレイン電極で挟まれた領域には、
p形不純物をドーピングされたp形不純物ドープ領域と、アンドープ領域と、を交互に配列した縞模様が形成され、
前記積層体と前記基板との間には、前記第一窒化物半導体層との界面にて前記第一窒化物半導体と格子整合する(0001)面成長のバッファ層をさらに備える電界効果トランジスタ。 - 第一の窒化物半導体からなる第一窒化物半導体層の下に、前記第一の窒化物半導体よりバンドギャップの大きい第二の窒化物半導体からなる第二窒化物半導体層を積層した(0001)面成長の積層体と、
前記積層体の上に形成されたゲート絶縁膜およびゲート電極と、
前記積層体の上に、前記第一窒化物半導体層と電気的に接続し、前記ゲート電極と対向するよう設けられるドレイン電極と、
前記積層体の上に、前記第一窒化物半導体層と電気的に接続し、前記ゲート電極を挟んで前記ドレイン電極の反対側に設けられるソース電極と、
を基板上に備え、
前記第二窒化物半導体層の前記ゲート電極と前記ドレイン電極で挟まれた領域には、
n形不純物をドーピングされたn形不純物ドープ領域と、アンドープ領域と、を交互に配列した縞模様が形成され、
前記積層体と前記基板との間には、前記第二窒化物半導体層との界面にて前記第二窒化物半導体と格子整合する(0001)面成長のバッファ層をさらに備える電界効果トランジスタ。 - 前記積層体の上であって、前記ソース電極を挟んで前記ゲート電極の反対側に、第四の電極を備えるとともに、
前記積層体の下であって、前記積層体と接する位置に、p形またはn形である1形不純物をドーピングされた第三の窒化物半導体からなる第三窒化物半導体層を備え、
前記第二窒化物半導体層の前記縞模様を構成するp形またはn形である1形不純物ドープ領域は、前記ソース電極の直下まで延伸せず、
前記第四の電極の直下には、前記1形不純物をドーピングされた前記1形不純物ドープ領域が形成されている請求項5または6に記載の電界効果トランジスタ。 - 前記積層体の上であって、前記ソース電極を挟んで前記ゲート電極の反対側に、第四の電極を備え、
前記第二窒化物半導体層の前記縞模様を構成するp形またはn形である1形不純物ドープ領域は、前記ソース電極の直下まで延伸し、
前記第二窒化物半導体層の前記縞模様を構成するn形またはp形であって1形とは異なる形の2形不純物ドープ領域は、前記第四の電極の直下まで延伸している請求項5または6に記載の電界効果トランジスタ。 - 前記第四の電極は、前記ソース電極を介して電気的に接地している請求項7または8に記載の電界効果トランジスタ。
- 前記積層体はエピタキシャル層である請求項1から9のいずれか一に記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011521784A JP5462261B2 (ja) | 2009-07-07 | 2010-05-18 | 電界効果トランジスタ |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009160698 | 2009-07-07 | ||
| JP2009160698 | 2009-07-07 | ||
| JP2011521784A JP5462261B2 (ja) | 2009-07-07 | 2010-05-18 | 電界効果トランジスタ |
| PCT/JP2010/003337 WO2011004535A1 (ja) | 2009-07-07 | 2010-05-18 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011004535A1 JPWO2011004535A1 (ja) | 2012-12-13 |
| JP5462261B2 true JP5462261B2 (ja) | 2014-04-02 |
Family
ID=43428968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011521784A Expired - Fee Related JP5462261B2 (ja) | 2009-07-07 | 2010-05-18 | 電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5462261B2 (ja) |
| WO (1) | WO2011004535A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101843192B1 (ko) | 2011-09-30 | 2018-03-29 | 삼성전기주식회사 | 질화물 반도체 소자 및 그 제조방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6050563B2 (ja) * | 2011-02-25 | 2016-12-21 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP7388216B2 (ja) * | 2020-02-04 | 2023-11-29 | 株式会社デンソー | 窒化物半導体装置 |
| CN113066864B (zh) * | 2020-04-30 | 2022-09-13 | 英诺赛科(苏州)半导体有限公司 | 半导体器件 |
| CN113875019B (zh) | 2020-04-30 | 2024-07-02 | 英诺赛科(苏州)半导体有限公司 | 半导体器件以及制造半导体器件的方法 |
| WO2021246202A1 (ja) * | 2020-06-04 | 2021-12-09 | 三菱電機株式会社 | 半導体装置 |
| KR102568798B1 (ko) | 2021-07-13 | 2023-08-21 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208527A (ja) * | 1999-01-11 | 2000-07-28 | Fuji Electric Co Ltd | 超接合半導体素子の製造方法および超接合半導体素子 |
| JP2004006731A (ja) * | 2002-03-27 | 2004-01-08 | Toshiba Corp | 電界効果型トランジスタおよびその応用装置 |
| JP2005079346A (ja) * | 2003-08-29 | 2005-03-24 | Toshiba Corp | 半導体装置 |
| JP2007134608A (ja) * | 2005-11-14 | 2007-05-31 | National Institute Of Advanced Industrial & Technology | リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ |
| JP2007165719A (ja) * | 2005-12-15 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子 |
| JP2007329205A (ja) * | 2006-06-06 | 2007-12-20 | Matsushita Electric Ind Co Ltd | トランジスタ |
| JP2009111204A (ja) * | 2007-10-31 | 2009-05-21 | Panasonic Corp | 電界効果トランジスタ及びその製造方法 |
| JP2009130106A (ja) * | 2007-11-22 | 2009-06-11 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2010
- 2010-05-18 JP JP2011521784A patent/JP5462261B2/ja not_active Expired - Fee Related
- 2010-05-18 WO PCT/JP2010/003337 patent/WO2011004535A1/ja not_active Ceased
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208527A (ja) * | 1999-01-11 | 2000-07-28 | Fuji Electric Co Ltd | 超接合半導体素子の製造方法および超接合半導体素子 |
| JP2004006731A (ja) * | 2002-03-27 | 2004-01-08 | Toshiba Corp | 電界効果型トランジスタおよびその応用装置 |
| JP2005079346A (ja) * | 2003-08-29 | 2005-03-24 | Toshiba Corp | 半導体装置 |
| JP2007134608A (ja) * | 2005-11-14 | 2007-05-31 | National Institute Of Advanced Industrial & Technology | リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ |
| JP2007165719A (ja) * | 2005-12-15 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子 |
| JP2007329205A (ja) * | 2006-06-06 | 2007-12-20 | Matsushita Electric Ind Co Ltd | トランジスタ |
| JP2009111204A (ja) * | 2007-10-31 | 2009-05-21 | Panasonic Corp | 電界効果トランジスタ及びその製造方法 |
| JP2009130106A (ja) * | 2007-11-22 | 2009-06-11 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101843192B1 (ko) | 2011-09-30 | 2018-03-29 | 삼성전기주식회사 | 질화물 반도체 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011004535A1 (ja) | 2011-01-13 |
| JPWO2011004535A1 (ja) | 2012-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12477770B2 (en) | Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same | |
| US10014403B2 (en) | Semiconductor device | |
| US8921894B2 (en) | Field effect transistor, method for producing the same, and electronic device | |
| US8963207B2 (en) | Semiconductor device | |
| US9837519B2 (en) | Semiconductor device | |
| JP6368197B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20110227132A1 (en) | Field-effect transistor | |
| JP7543452B2 (ja) | 埋込みp型層を有する第III族窒化物高電子移動度トランジスタおよびその作製プロセス | |
| US20130099245A1 (en) | Field effect transistor, method for producing the same, and electronic device | |
| JP5568891B2 (ja) | ヘテロ接合電界効果トランジスタ、その製造方法 | |
| JP2013235873A (ja) | 半導体装置およびその製造方法 | |
| JP5462261B2 (ja) | 電界効果トランジスタ | |
| JP2017073506A (ja) | 窒化物半導体装置およびその製造方法 | |
| WO2007122800A1 (ja) | 電界効果トランジスタ | |
| JP7512620B2 (ja) | 窒化物半導体装置 | |
| JPWO2010016212A1 (ja) | 電界効果トランジスタの製造方法 | |
| JP5991000B2 (ja) | 半導体装置およびその製造方法 | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| JP2010287594A (ja) | 電界効果トランジスタ | |
| JP2018093239A (ja) | 半導体装置 | |
| CN110034171A (zh) | 高电子移动率晶体管 | |
| US10424659B1 (en) | High electron mobility transistor | |
| JP2017147320A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |